JP2010165735A - 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法 - Google Patents

炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法 Download PDF

Info

Publication number
JP2010165735A
JP2010165735A JP2009004839A JP2009004839A JP2010165735A JP 2010165735 A JP2010165735 A JP 2010165735A JP 2009004839 A JP2009004839 A JP 2009004839A JP 2009004839 A JP2009004839 A JP 2009004839A JP 2010165735 A JP2010165735 A JP 2010165735A
Authority
JP
Japan
Prior art keywords
main surface
silicon carbide
alkaline solution
cleaning
sic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009004839A
Other languages
English (en)
Other versions
JP5304255B2 (ja
Inventor
Makoto Sasaki
信 佐々木
Makoto Harada
真 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2009004839A priority Critical patent/JP5304255B2/ja
Priority to EP09179540.1A priority patent/EP2207196B1/en
Priority to TW098143413A priority patent/TW201030858A/zh
Priority to DE202009019026.9U priority patent/DE202009019026U1/de
Priority to CN201010002025A priority patent/CN101783284A/zh
Priority to KR1020100001648A priority patent/KR20100083716A/ko
Priority to US12/685,967 priority patent/US8154027B2/en
Publication of JP2010165735A publication Critical patent/JP2010165735A/ja
Priority to US13/310,203 priority patent/US8709950B2/en
Application granted granted Critical
Publication of JP5304255B2 publication Critical patent/JP5304255B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】半導体デバイスを作製すると、半導体デバイスの動作への影響を抑制できる、ＳｉＣ基板、エピタキシャルウエハおよびＳｉＣ基板の製造方法を提供する。
【解決手段】ＳｉＣ基板１０は、主面を有し、かつＳｉＣからなる下地基板を準備する工程と、主面を第１のアルカリ性溶液を用いて洗浄する工程と、第１のアルカリ性溶液を用いて洗浄する工程後に、主面を第２のアルカリ性溶液を用いて洗浄する工程とを備えたＳｉＣ基板であって、主面１１を有し、主面１１の残渣が０．２個以上２００個未満である。
【選択図】図１

Description

本発明は、炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法に関する。
炭化ケイ素（ＳｉＣ）は、バンドギャップが大きく、また最大絶縁破壊電界および熱伝導率はシリコン（Ｓｉ）と比較して大きい一方、キャリアの移動度はシリコンと同程度に大きく、電子の飽和ドリフト速度および耐圧も大きい。そのため、高効率化、高耐圧化、および大容量化を要求される半導体デバイスへの適用が期待される。
このようなＳｉＣ半導体デバイスに用いられるＳｉＣ基板には、マイクロパイプなどの欠陥が多数存在する。このため、ＳｉＣ基板に存在する欠陥をエピタキシャル成長にて消滅するためのエピタキシャル成長の条件等が研究されている（たとえば特許文献１〜３）。
特開２０００−２６１９９号公報 特開２００３−３３２５６２号公報 特開２００７−２６９６２７号公報
一般的に、ＳｉＣ基板は、ＳｉＣインゴットを形成し、このＳｉＣインゴットからＳｉＣ基板を切断し、研磨することにより製造される。しかしながら、上記特許文献１〜３では、ＳｉＣ基板を製造する際に用いる研磨液、研磨する際にＳｉＣ基板を固定するための固定剤などが残渣として付着している。本発明者は、残渣が付着したＳｉＣ基板上にエピタキシャル層を形成すると、この残渣を起点とした欠陥がエピタキシャル層に形成されることを見い出した。このような欠陥を含むエピタキシャル層を半導体デバイスに用いると、半導体デバイスの動作に影響を及ぼしてしまう。
この発明は、上記のような課題を解決するためになされたものであり、本発明の目的は、半導体デバイスを作製すると、半導体デバイスの動作への影響を抑制できる、ＳｉＣ基板、エピタキシャルウエハおよびＳｉＣ基板の製造方法を提供することである。
本発明者は、ＳｉＣインゴットから切り出し、表面を研磨した後のＳｉＣ基板の主面に付着している残渣と、エピタキシャル層を形成したときに発生する上記残渣による欠陥との関係について鋭意研究した。その結果、本発明者は、エピタキシャル層を形成したときに発生する上記残渣による欠陥を効果的に低減できる範囲を見い出した。
すなわち、本発明の一の局面におけるＳｉＣ基板は、主面を有し、かつＳｉＣからなる下地基板を準備する工程と、主面を第１のアルカリ性溶液を用いて洗浄する工程と、第１のアルカリ性溶液を用いて洗浄する工程後に、主面を第２のアルカリ性溶液を用いて洗浄する工程とを備えたＳｉＣ基板であって、主面を有し、主面の残渣が０．２個以上２００個未満である。
本発明の他の局面におけるＳｉＣ基板は、主面を有し、かつＳｉＣからなる下地基板を準備する工程と、主面を第１のアルカリ性溶液を用いて洗浄する工程と、第１のアルカリ性溶液を用いて洗浄する工程後に、主面を第２のアルカリ性溶液を用いて洗浄する工程と、第２のアルカリ性溶液を用いて洗浄する工程後に、主面をエッチングする工程とを備えたＳｉＣ基板であって、主面を有し、主面の残渣が０．２個以上５個以下である。
本発明の一の局面におけるＳｉＣ基板によれば、エッチングする工程前の主面の残渣を０．２個以上２００個未満にしている。本発明の他の局面におけるＳｉＣ基板によれば、エッチングする工程後の主面の残渣を０．２個以上５個以下にしている。これにより、ＳｉＣ基板の主面上にエピタキシャル層を形成すると、残渣に起因した欠陥がエピタキシャル層に形成されることを抑制できる。したがって、このＳｉＣ基板を用いて作製された半導体デバイスの動作への影響を抑制することができる。
ここで、上記「残渣」とは、インゴットからＳｉＣ基板を形成する際に生じたものを意味する。
上記一の局面におけるＳｉＣ基板において好ましくは、主面の残渣が０．２個以上５０個以下である。
上記他の局面におけるＳｉＣ基板において、主面の残渣が０．２個以上０．４個以下である。
このように残渣を低減することによって、残渣に起因した欠陥がエピタキシャル層に形成されることを効果的に抑制することができる。したがって、ＳｉＣ基板を用いて作製された半導体デバイスの動作への影響を抑制することができる。
上記一の局面および他の局面におけるＳｉＣ基板において好ましくは、残渣は、コロイダルシリカ、酸化クロム、ダイヤモンド、接着剤、およびワックスからなる群より選ばれた少なくとも一種の物質よりなる。
これにより、下地基板を準備するための研磨する工程時に、上記材料の研磨剤、固定剤などを用いることができる。
上記一の局面および他の局面におけるＳｉＣ基板において好ましくは、接着剤またはワックスは、ホットメルト系、アクリル系、およびエポキシ系からなる群より選ばれた少なくとも一種の物質よりなる。
これにより、ＳｉＣ基板を製造するために、上記材料の固定剤などを用いることができる。
上記一の局面および他の局面におけるＳｉＣ基板において好ましくは、残渣は、０．０１ｎｍ以上１０μｍ以下の直径を有する。
１０μｍを超える直径の残渣は洗浄中、自重で落ちやすいため、ＳｉＣ基板の主面に付着しにくい。つまり、１０μｍ以下の直径の残渣が容易に測定される。一方、０．０１ｎｍ未満の残渣は、欠陥に起因する残渣となりにくい。つまり、０．１ｎｍ以上の残渣がそれ自体が起因となる欠陥をエピタキシャル層に発生する。このため、上記直径の残渣を特定することで、エピタキシャル層に発生する欠陥をより抑制することができる。
本発明のエピタキシャルウエハは、上記ＳｉＣ基板と、ＳｉＣ基板の主面上に形成されたエピタキシャル層とを備えている。
本発明のエピタキシャルウエハによれば、上記残渣の少ない基板を用いているので、残渣に起因した欠陥を低減したエピタキシャル層を形成することができる。したがって、このエピタキシャルウエハを用いて半導体デバイスを作製する際に、半導体デバイスの動作への影響を抑制することができる。
本発明のＳｉＣ基板の製造方法は、以下の工程を備えている。まず、主面を有し、かつＳｉＣからなる下地基板を準備する。主面を第１のアルカリ性溶液を用いて洗浄する。第１のアルカリ性溶液を用いて洗浄する工程後に、主面を第２のアルカリ性溶液を用いて洗浄する。
本発明のＳｉＣ基板の製造方法によれば、アルカリ性溶液を用いた洗浄を複数回行なっている。これにより、第１のアルカリ性溶液を用いた洗浄で主面の残渣を除去しているので、目立った残渣を除去することができる。この状態で、第２のアルカリ性溶液を用いた洗浄を行なうので、細かい残渣あるいは強固に付着した残渣を除去できる。このため、上述したように残渣の数を０．２個以上２００個未満まで低減することができる。
上記ＳｉＣ基板の製造方法において好ましくは、第１のアルカリ性溶液を用いて洗浄する工程に先立って、主面を水酸化カリウムを含む第３のアルカリ性溶液を用いて洗浄する工程をさらに備えている。
水酸化カリウムを含むアルカリ性溶液は、残渣の低減に非常に効果が高いので、残渣をより効果的に低減することができる。
上記ＳｉＣ基板の製造方法において好ましくは、主面を酸性溶液を用いて洗浄する工程をさらに備えている。これにより、主面に付着していた重金属などを低減することができる。
上記ＳｉＣ基板の製造方法において好ましくは、第２のアルカリ性溶液を用いて洗浄する工程後に、主面をエッチングする工程をさらに備えている。
これにより、主面に付着していた残渣の数をたとえば０．２個以上５個以下まで低減することができる。
上記ＳｉＣ基板の製造方法において好ましくは、エッチングする工程では、水素ガスおよび塩化水素ガスの少なくとも一方を含むガスを用いて行なう。これにより、主面に付着していた残渣の数をより低減することができる。
以上説明したように、本発明のＳｉＣ基板およびＳｉＣ基板の製造方法によれば、主面の残渣を０．２個以上２００個未満にすることによって、ＳｉＣ基板を用いて作製された半導体デバイスの動作への影響を抑制することができる。
本発明の実施の形態１におけるＳｉＣ基板を概略的に示し、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の実施の形態１におけるＳｉＣ基板の主面をＡＦＭで観察したときの残渣を示す図である。 本発明の実施の形態１におけるＳｉＣ基板の製造方法を示すフローチャートである。 本発明の実施の形態２におけるＳｉＣ基板の製造方法を示すフローチャートである。 本発明の実施の形態３におけるＳｉＣ基板の製造方法を示すフローチャートである。 本発明の実施の形態４におけるエピタキシャルウエハを概略的に示す断面図である。 本発明の実施の形態４におけるエピタキシャルウエハの製造方法を示すフローチャートである。 比較例１におけるＳｉＣ基板の製造方法を示すフローチャートである。 比較例１におけるＳｉＣ基板を用いて形成したエピタキシャル層をＡＦＭで観察したときのエピタキシャル層に生じたシャローピットを示す図である。 残渣を有するＳｉＣ基板の主面を模式的に示す断面図である。 残渣を有するＳｉＣ基板上にエピタキシャル層を形成する状態を模式的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。また、本明細書中においては、集合方位を＜＞、個別面を（）でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
図１を参照して、本発明の一実施の形態のＳｉＣ基板１０を説明する。ＳｉＣ基板１０は、主面１１を有している。
ＳｉＣ基板１０の主面１１上の残渣は、０．２個以上２００個未満であり、０．２個以上５０個以下であることが好ましく、０．２個以上５個以下であることがより好ましく、０．２個以上０．４個以下であることがより一層好ましい。
残渣が２００個未満の場合には、主面１１上にエピタキシャル層を形成すると、残渣に起因した欠陥がエピタキシャル層に形成されることを抑制できる。したがって、このＳｉＣ基板を用いて作製された半導体デバイスの動作への影響を抑制することができる。５０個以下の場合、残渣に起因した欠陥がエピタキシャル層に形成されることをより抑制できる。５個以下の場合、残渣に起因した欠陥がエピタキシャル層に形成されることをより一層抑制できる。０．４個の場合、残渣に起因した欠陥がエピタキシャル層に形成されることを最も効果的に抑制することができる。
ここで、上記「残渣」について説明する。残渣とは、ＳｉＣインゴットからＳｉＣ基板１０を形成する際に生じたものを意味する。このような残渣は、図２に示すように、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）で測定したときに、白色または黄色の点として観察される。なお、小さい残渣は黄色の点として、大きい残渣は白色の点として観察される。
残渣の測定方法は、５０μｍ四方の視野で、ＡＦＭを用いて５点測定したときの平均値である。視野が５０μｍ四方と異なる場合には、５０μｍ四方に換算したときの値である。たとえば５０μｍ四方の視野で、４点の残渣の数が０個で、１点の残渣の数が１個の場合、平均値は０．２個となる。残渣の数は少ない程好ましいが、主面１１のどこかには残渣が存在している可能性があるので、残渣の下限値は０．２個である。
測定する５点は、任意の５点であるが、たとえば図１（Ｂ）に示す５点のドットのように、主面１１において、任意の直径Ｒ１、Ｒ２における中央近傍の１点と、中央を挟んだ２点と、直径Ｒ１に直交する直径Ｒ２において中央を挟んだ２点との合計５点を測定することが好ましい。
残渣は、コロイダルシリカ、酸化クロム、ダイヤモンド、接着剤、およびワックスからなる群より選ばれた少なくとも一種の物質よりなることが好ましい。接着剤またはワックスは、たとえばホットメルト系、アクリル系、およびエポキシ系からなる群より選ばれた少なくとも一種の物質よりなる。これにより、ＳｉＣ基板１０を製造するために、上記材料の研磨剤、固定剤などを用いることができる。
残渣は、たとえば０．０１ｎｍ以上１０μｍ以下の直径を有する。１０μｍを超える直径の残渣は洗浄中、自重で落ちやすいため、ＳｉＣ基板１０の主面１１に付着しにくい。つまり、１０μｍ以下の直径の残渣は容易に測定される。一方、０．０１ｎｍ未満の残渣は、欠陥に起因する残渣となりにくい。つまり、０．１ｎｍ以上の残渣はそれ自体が起因となる欠陥をエピタキシャル層に発生する。このため、上記直径の残渣を特定することで、エピタキシャル層に発生する欠陥をより抑制することができる。
なお、上記残渣の直径とは、残渣が球形の場合にはその直径であり、球形以外の場合には外接球の直径を意味する。
続いて、図１および図３を参照して、本実施の形態におけるＳｉＣ基板１０の製造方法について説明する。
まず、ＳｉＣインゴットを準備する（ステップＳ１：インゴット準備工程）。ＳｉＣインゴットは、たとえば、ＨＶＰＥ（Hydride Vapor Phase Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシ）法、ＯＭＶＰＥ（OrganoMetallic Vapor Phase Epitaxy：有機金属気相成長）法、昇華法、ＣＶＤ（Chemical Vapor Deposition：化学蒸着）法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などにより成長されたＳｉＣインゴットを準備する。
次に、ＳｉＣインゴットから主面を有する下地基板としてのＳｉＣ基板を切り出す（ステップＳ２：切断工程）。切り出す方法は特に限定されず、ＳｉＣインゴットからスライスなどによりＳｉＣ基板を切り出す。
次に、切り出したＳｉＣ基板の主面を研磨する（ステップＳ３：研磨工程）。研磨する面は、主面のみでもよく、主面と反対側の裏面をさらに研磨してもよい。
研磨工程（Ｓ３）では、たとえば、主面を平坦かつ傷などのダメージを低減するためにＣＭＰ（Chemical Mechanical Polishing：化学機械研磨）を行なう。ＣＭＰでは、研磨剤としてコロイダルシリカ、砥粒としてダイヤモンド、酸化クロム、固定剤として接着剤、ワックスなどを用いることが好ましい。接着剤またはワックスとしては、ホットメルト系、アクリル系、およびエポキシ系からなる群より選ばれた少なくとも一種の物質を用いることが好ましい。
なお、研磨工程（Ｓ３）では、ＣＭＰと併せて、あるいは代わりに電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。
以上のステップＳ１〜Ｓ３により、主面を有し、かつＳｉＣからなる下地基板を準備することができる。
次に、下地基板の主面を第１の酸性溶液を用いて洗浄する（ステップＳ１１：第１酸洗浄工程）。これにより、主面に付着していた重金属などの不純物を除去することができる。
第１の酸性溶液としては、たとえば硫酸と過酸化水素水とを混合した溶液を用いることができる。混合比率は特に限定されないが、たとえば硫酸：過酸化水素＝５：１である。第１の酸性溶液の温度は特に限定されないが、たとえば８０℃である。なお、第１酸洗浄工程（Ｓ１１）は省略されてもよい。
次に、下地基板の主面を純水で洗浄する。これにより、第１の酸性溶液の付着を低減できる。なお、この工程は省略されてもよい。
次に、下地基板の主面を第１のアルカリ性溶液を用いて洗浄する（ステップＳ１２：第１アルカリ洗浄工程）。これにより、目立った残渣を除去することができる。
第１のアルカリ性溶液としては、アンモニア水と過酸化水素水とを混合した溶液を用いることができる。混合比率は特に限定されないが、たとえば水：アンモニア：過酸化水素水＝５：１：５である。第１のアルカリ性溶液の温度は特に限定されないが、たとえば８０℃である。また、洗浄時間は、たとえば１分以上２時間以下である。第１アルカリ洗浄工程（Ｓ１２）では、たとえば第１のアルカリ性溶液に下地基板を浸漬する。
次に、下地基板の主面を純水で洗浄する。これにより、第１のアルカリ性溶液の付着を低減できる。なお、この工程は省略されてもよい。
次に、第１のアルカリ性溶液を用いて洗浄する工程（第１アルカリ洗浄工程（Ｓ１２））後に、主面を第２のアルカリ性溶液を用いて洗浄する（ステップＳ１３：第２アルカリ洗浄工程）。これにより、細かい残渣あるいは強固に付着した残渣を除去できる。
第２のアルカリ性溶液としては、第１のアルカリ性溶液と同様の溶液を用いる。なお、第２のアルカリ性溶液と第１のアルカリ性溶液とは異なっていてもよい。また、洗浄時間は、たとえば１分以上２時間以下である。第２アルカリ洗浄工程（Ｓ１３）では、たとえば第２のアルカリ性溶液に下地基板を浸漬する。
第２のアルカリ性溶液は水酸化カリウムを含む溶液でないことが好ましい。この場合、水酸化カリウム中のカリウムイオンが洗浄後のＳｉＣ基板１０に残存することを抑制できる。このため、ＳｉＣ基板１０を用いて半導体デバイスを作製すると、半導体デバイスの動作への影響を低減できる。
次に、下地基板の主面を純水で洗浄する。これにより、第２のアルカリ性溶液の付着を低減できる。なお、この工程は省略されてもよい。
次に、主面を第２の酸性溶液を用いて洗浄する（ステップＳ１４：第２酸洗浄工程）。これにより、重金属などの不純物をさらに除去することができる。
第２の酸性溶液としては、たとえば水と塩酸と過酸化水素水との混合溶液を用いることができる。混合比率は特に限定されないが、たとえば水：塩酸：過酸化水素水＝６：１：１である。第２の酸性溶液の温度は特に限定されないが、たとえば８０℃である。なお、第２の酸性溶液は、第１の酸性溶液と同じであってもよく、異なっていてもよい。また、この第２酸洗浄工程（Ｓ１４）は省略されてもよい。
次に、下地基板の主面を純水で洗浄する。これにより、第２の酸性溶液の付着を低減できる。なお、この工程は省略されてもよい。
次に、主面を第３の酸性溶液を用いて洗浄する（ステップＳ１５：第３酸洗浄工程）。第３の酸性溶液としては、たとえば硝酸と塩酸とを混合した王水を用いることができる。混合比率は特に限定されないが、たとえば硝酸：塩酸＝３：１である。これにより、主面をエッチングすることができるので、不純物をさらに低減することができる。なお、この第３酸洗浄工程（Ｓ１５）は省略されてもよい。
次に、下地基板の主面を純水で洗浄する。これにより、第３の酸性溶液の付着を低減できる。なお、この工程は省略されてもよい。
次に、主面を第４の酸性溶液を用いて洗浄する（ステップＳ１６：第４酸洗浄工程）。第４の酸性溶液としては、たとえばフッ酸系を用いることができる。これにより、不純物をさらに低減することができる。なお、この第４酸洗浄工程（Ｓ１６）は省略されてもよい。
次に、主面を有機溶剤を用いて洗浄する（ステップＳ１７：有機洗浄工程）。有機溶剤としては、たとえばイソプロピルアルコールを用いることができる。これにより、親油性の不純物を低減することができる。なお、この有機洗浄工程（Ｓ１７）は省略されてもよい。
次に、下地基板の主面を純水で洗浄する。これにより、有機溶剤の付着を低減できる。なお、この工程は省略されてもよい。
以上の工程（Ｓ１１〜Ｓ１７）を実施することにより、図１に示すＳｉＣ基板１０を製造することができる。このＳｉＣ基板１０の主面１１上の残渣は、たとえば０．２個以上２００個未満であり、０．２個以上５０個以下であることが好ましい。主面１１の残渣をより低減する場合には、さらに以下の工程を実施する。
次に、第２のアルカリ性溶液を用いて洗浄する工程（Ｓ１３）後に、主面１１をエッチングする（ステップＳ１８：エッチング工程）。このエッチング工程（Ｓ１８）では、水素ガスおよび塩化水素ガスの少なくとも一方を含むガスを用いて行なうことが好ましく、両方を含むガスを用いて行なうことがより好ましい。このエッチング工程（Ｓ１８）は、たとえばＣＶＤ（Chemical Vapor Deposition：化学蒸着）装置内で行なうことができる。これにより、ＳｉＣ基板１０の主面１１上の残渣は、たとえば、０．２個以上５個以下まで低減でき、好ましくは０．２個以上０．４個以下まで低減することができる。
したがって、本実施の形態におけるＳｉＣ基板１０は、たとえばトンネル磁気抵抗素子、巨大磁気抵抗素子などの種々の磁気抵抗効果を利用した機能デバイス、発光ダイオード、レーザダイオードなどの発光素子、整流器、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ）、スピンＦＥＴ、ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）などの電子素子、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷデバイスなどに好適に用いることができる。
（実施の形態２）
本実施の形態におけるＳｉＣ基板は、図１に示す実施の形態１のＳｉＣ基板１０と同様である。
本実施の形態におけるＳｉＣ基板の製造方法は、基本的には実施の形態１におけるＳｉＣ基板１０の製造方法と同様の工程を備えているが、図４に示すように、第１アルカリ洗浄工程（Ｓ１２）と第２アルカリ洗浄工程（Ｓ１３）との間に第５酸洗浄工程（Ｓ１９）をさらに備えている点において異なっている。
第５酸洗浄工程（Ｓ１９）は、下地基板の主面を第５の酸性溶液を用いて洗浄する。第５の酸性溶液は、第２酸洗浄工程（Ｓ１３）で用いる第２の酸性溶液と同様の溶液を用いる。なお、第５の酸性溶液と第２の酸性溶液とは異なっていてもよい。
（実施の形態３）
本実施の形態におけるＳｉＣ基板は、図１に示す実施の形態１のＳｉＣ基板１０と同様である。
本実施の形態におけるＳｉＣ基板の製造方法は、基本的には実施の形態１におけるＳｉＣ基板１０の製造方法と同様の工程を備えているが、図５に示すように、第３アルカリ洗浄工程（Ｓ２１）および有機洗浄工程（Ｓ２２）をさらに備えている点において異なっている。
第３アルカリ洗浄工程（Ｓ２１）は、第１のアルカリ性溶液を用いて洗浄する第１アルカリ洗浄工程（Ｓ１２）に先立って、たとえば、水酸化カリウムを含むの第３のアルカリ性溶液を用いて洗浄する。第３のアルカリ性溶液のｐＨは１０を超えていることが好ましく、１３を超えていることがより好ましい。
第３アルカリ洗浄工程（Ｓ２１）では、たとえば第３のアルカリ性溶液に下地基板を浸漬する。また、洗浄時間は、たとえば１分以上２時間以下である。
有機洗浄工程（Ｓ２２）は、第３アルカリ洗浄工程（Ｓ２１）後に、主面を有機溶剤を用いて洗浄する。これにより、水酸化カリウムを含む第３のアルカリ性溶液を低減することができる。
有機洗浄工程（Ｓ２２）後に、純水で洗浄する工程をさらに備えていることが好ましい。
（実施の形態４）
図６を参照して、本実施の形態におけるエピタキシャルウエハ２０を説明する。本実施の形態におけるエピタキシャルウエハ２０は、実施の形態１〜３のＳｉＣ基板１０と、ＳｉＣ基板１０の主面１１上に形成されたエピタキシャル層２１とを備えている。
エピタキシャル層２１は、たとえばＳｉＣ層である。エピタキシャル層２１は。１層であってもよく、複数層であってもよい。
続いて、図６および図７を参照して、本実施の形態におけるエピタキシャルウエハ２０の製造方法について説明する。
まず、図７に示すように、実施の形態３のＳｉＣ基板の製造方法にしたがって、ＳｉＣ基板を製造する。なお、ＳｉＣ基板は、アルカリ性溶液で洗浄する工程を２回以上実施すれば特に限定されず、図３に示す実施の形態１、または図４に示す実施の形態２のＳｉＣ基板の製造方法により製造されてもよい。
次に、図６および図７に示すように、ＳｉＣ基板１０の主面１１上にエピタキシャル層２１を形成する（ステップＳ３１：エピタキシャル層形成工程）。エピタキシャル層２１の形成方法は、特に限定されず、たとえばＨＶＰＥ法、ＭＢＥ法、ＯＭＶＰＥ法、昇華法、ＣＶＤ法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などにより形成することができる。
以上のステップＳ１〜Ｓ３、Ｓ１１〜Ｓ２２、Ｓ３１を実施することにより、図６に示すエピタキシャルウエハ２０を製造することができる。このエピタキシャルウエハ２０は、主面１１上の残渣が０．２個以上２００個未満であるＳｉＣ基板１０を用いている。エピタキシャル層２１を気相成長法および液相成長法により形成する場合には、この残渣が異常成長の核となることを抑制できるので、欠陥が生じることを抑制できる。また気相成長法の場合には、原料ガスおよびキャリアガスの流れが残渣により阻害されることを抑制できる。このため、原料ガスおよびキャリアガスの流れと反対側の位置でのエピタキシャル層２１の成長が促進される。これにより、残渣を起因としたシャローピットなどの欠陥が発生することを抑制することができる。
本実施例では、ＳｉＣ基板の主面上の残渣が０．２個以上２００個未満であることの効果について調べた。
（本発明例１）
本発明例１のＳｉＣ基板の製造方法は、基本的には実施の形態１のＳｉＣ基板の製造方法にしたがった。
具体的には、まず、主面を有し、かつＳｉＣからなる下地基板を準備した（Ｓ１〜Ｓ３）。下地基板は２インチの大きさを有していた。また、下地基板の主面は（０００１）面であった。
次に、第１酸洗浄工程（Ｓ１１）として、硫酸：過酸化水素水＝５：１の混合比率で混合された８０℃の第１の酸性溶液を用いて、下地基板の主面を洗浄した。次に、下地基板の主面を純水で洗浄した。
次に、第１アルカリ洗浄工程（Ｓ１２）として、水：アンモニア：過酸化水素水＝５：１：１の比率で混合された８０℃の第１のアルカリ性溶液を用いて、下地基板の主面を洗浄した。次に、下地基板の主面を純水で洗浄した。
次に、第２アルカリ洗浄工程（Ｓ１３）として、第１のアルカリ性溶液と同じ溶液を第２のアルカリ性溶液として用いて、下地基板の主面を洗浄した。次に、下地基板の主面を純水で洗浄した。
次に、第２酸洗浄工程（Ｓ１４）として、水：塩酸：過酸化水素水＝６：１：１の混合比率で混合された８０℃の第２の酸性溶液を用いて、下地基板の主面を洗浄した。次に、下地基板の主面を純水で洗浄した。
次に、第３酸洗浄工程（Ｓ１５）として、硝酸：塩酸＝３：１の混合比率で混合された王水を用いて、下地基板の主面を洗浄した。次に、下地基板の主面を純水で洗浄した。
次に、第４酸洗浄工程（Ｓ１６）として、フッ酸、またはフッ硝酸を用いて、下地基板の主面を洗浄した。次に、下地基板の主面を純水で洗浄した。
次に、有機洗浄工程（Ｓ１７）として、イソプロピルアルコールを用いて、下地基板の主面を洗浄した。次に、下地基板の主面を純水で洗浄した。
次に、エッチング工程（Ｓ１８）として、下地基板の主面を水素ガス中でエッチングした。
以上のステップＳ１〜Ｓ３およびＳ１１〜Ｓ１８を実施することによって、本発明例１のＳｉＣ基板を製造した。なお、本発明例１のＳｉＣ基板として、１０枚製造した。
（本発明例２）
本発明例２のＳｉＣ基板の製造方法は、基本的には実施の形態３のＳｉＣ基板の製造方法にしたがった。つまり、本発明例２のＳｉＣ基板の製造方法では、アルカリ性溶液を用いて下地基板を洗浄する工程は３回であった。
具体的には、まず、第３アルカリ洗浄工程（Ｓ２１）として、ｐＨが１３を超える水酸化カリウム溶液を用いて、下地基板の主面を洗浄した。
次に、有機洗浄工程（Ｓ２２）として、イソプロピルアルコールを用いて、下地基板の主面を洗浄した。次に、下地基板の主面を純水で洗浄した。
次に、本発明例１と同様に、Ｓ１１〜Ｓ１８を実施した。以上のステップＳ１〜Ｓ３、Ｓ１１〜Ｓ１８、Ｓ２１、Ｓ２２を実施することによって、本発明例２のＳｉＣ基板を製造した。なお、本発明例２のＳｉＣ基板として、１０枚製造した。
（本発明例３）
本発明例３のＳｉＣ基板の製造方法は、基本的には本発明例２のＳｉＣ基板の製造方法と同様の工程を備えていたが、第２アルカリ洗浄工程（Ｓ１３）を備えていない点において異なっていた。つまり、本発明例３のＳｉＣ基板の製造方法では、アルカリ性溶液を用いて下地基板を洗浄する工程は２回であった。なお、本発明例３のＳｉＣ基板として、１０枚製造した。
（比較例１）
比較例１のＳｉＣ基板の製造方法は、基本的には本発明例１のＳｉＣ基板の製造方法と同様の工程を備えていたが、第２アルカリ洗浄工程（Ｓ１３）を備えていない点において異なっていた。つまり、比較例１のＳｉＣ基板の製造方法では、アルカリ性溶液を用いて下地基板を洗浄する工程は１回であった。なお、比較例１のＳｉＣ基板として、１０枚製造した。
（測定方法）
本発明例１〜３および比較例１について、アルカリ性の溶液を用いて洗浄した後に、主面の残渣を測定した。その結果を下記の表１に記載する。残渣の測定は、ＳｉＣ基板の主面について、５０μｍ四方の視野で、ＡＦＭを用いて５点測定したときの平均値とした。５点は、図１（Ｂ）に示すような以下の領域とした。まず、主面の中心から１ｃｍ四方の範囲内の１点とした。また、＜１１−２０＞方向へ中心を挟んで中心から半径の７０％の長さまで離れたそれぞれ位置を中心とした直径の１／２ｃｍ四方の範囲の２点とした。また、＜１−１００＞方向へ中心を挟んで中心から半径の７０％の長さまで離れたそれぞれ位置を中心とした直径の１／２ｃｍ四方の範囲の２点とした。測定した残渣は、０．０１ｎｍ以上１０μｍ以下の直径を有していた。
また、エッチング工程（Ｓ１８）後のＳｉＣ基板の主面上に、ＣＶＤ法によりエピタキシャル層としてＳｉＣ層を形成した。このエピタキシャル層の主面について、ＡＦＭでシャローピットの数を測定した。シャローピットの測定は、５０μｍ四方の視野で、ＡＦＭを用いて５点測定したときの平均値とした。５点の測定点は、残渣のときの測定位置と同様とした。この場合、たとえば図９に示すように、シャローピットが観察された。シャローピット数の結果を下記の表１に示す。なお、表１中、０とは、シャローピットが発生しなかったことを示す。
（測定結果）
表１に示すように、アルカリ性溶液で２回以上洗浄した本発明例１〜３では、エッチング工程（Ｓ１８）前の主面の残渣が５個以上１９９個以下であった。一方、アルカリ性溶液で１回しか洗浄しなかった比較例１では、エッチング工程（Ｓ１８）前の主面の残渣が２００〜３００個であった。
また、アルカリ性溶液で２回以上洗浄した本発明例１〜３では、エッチング工程（Ｓ１８）後の主面の残渣が０．２個以上５個以下であった。一方、アルカリ性溶液で１回しか洗浄しなかった比較例１では、エッチング工程（Ｓ１８）後の主面の残渣が５０個であった。
このため、本発明例１〜３のＳｉＣ基板上に形成したエピタキシャル層には、シャローピットが発生しなかった、または発生しても０．５個以下であった。一方、比較例１のＳｉＣ基板上に形成したエピタキシャル層にはシャローピットが５個発生していた。
このことから、アルカリ性溶液で２回以上洗浄することにより、主面の残渣を０．２個以上２００個未満まで低減でき、さらにエッチングすると０．２個以上５０個以下まで低減できることがわかった。この範囲の残渣数であれば、この主面上にエピタキシャル層を形成すると、この残渣に起因した欠陥が形成されることを抑制できることがわかった。この結果は、以下の理由によるものであることを本発明者は見い出した。
図１０に示すように、ＳｉＣ基板１０の主面１１に残渣１５が存在していると、図１１に示すように、気相成長法によりこの主面１１上にエピタキシャル層２１を形成すると、原料、キャリアガスなどのガスＧの流れが残渣により阻害される。このため、ガスＧの流れと残渣１５に対して反対側に位置する主面１１上ではエピタキシャル成長が遅れてしまう。したがって、ＳｉＣ基板１０の主面１１の残渣に起因した欠陥が発生する。
以上より、エッチング工程（Ｓ１８）前の主面の残渣を０．２個以上２００個未満にし、エッチング工程（Ｓ１８）後の主面の残渣を０．２個以上５個以下にすることにより、ＳｉＣ基板の主面上にエピタキシャル層を形成すると、残渣に起因した欠陥がエピタキシャル層に形成されることを抑制できることがわかった。したがって、このエピタキシャル層に電極を形成することで作製される半導体デバイスの動作への影響を抑制することができることがわかった。つまり、エピタキシャル層を形成する前のＳｉＣ基板の主面上の残渣数を上記範囲内におさめることで、安定的にエピタキシャル層内で生じる欠陥を低減できることがわかった。
特に、第１アルカリ洗浄工程（Ｓ１２）に先立って、水酸化カリウムを含む第３のアルカリ性溶液を用いて洗浄する第３アルカリ洗浄工程（Ｓ２１）を実施した本発明例２および３では、第２アルカリ洗浄工程（Ｓ１３）後の残渣を低減でき、かつエッチング工程（Ｓ１８）後の残渣の数を非常に低減できた。このため、ＳｉＣ基板上に形成したエピタキシャル層にはシャローピットが発生しなかった。したがって、第３アルカリ洗浄工程（Ｓ２１）を実施することにより、残渣の数を効果的に低減できることがわかった。
以上のように本発明の実施の形態および実施例について説明を行なったが、各実施の形態および実施例の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０ ＳｉＣ基板、１１ 主面、１５ 残渣、２０ エピタキシャルウエハ、２１ エピタキシャル層、Ｇ ガス、Ｒ１，Ｒ２ 直径。

Claims (13)

  1. 主面を有し、かつ炭化ケイ素からなる下地基板を準備する工程と、
    前記主面を第１のアルカリ性溶液を用いて洗浄する工程と、
    前記第１のアルカリ性溶液を用いて洗浄する工程後に、前記主面を第２のアルカリ性溶液を用いて洗浄する工程とを備えた炭化ケイ素基板であって、
    前記主面を有し、
    前記主面の残渣が０．２個以上２００個未満である、炭化ケイ素基板。
  2. 前記主面の残渣が０．２個以上５０個以下である、請求項１に記載の炭化ケイ素基板。
  3. 主面を有し、かつ炭化ケイ素からなる下地基板を準備する工程と、
    前記主面を第１のアルカリ性溶液を用いて洗浄する工程と、
    前記第１のアルカリ性溶液を用いて洗浄する工程後に、前記主面を第２のアルカリ性溶液を用いて洗浄する工程と、
    前記第２のアルカリ性溶液を用いて洗浄する工程後に、前記主面をエッチングする工程とを備えた炭化ケイ素基板であって、
    前記主面を有し、
    前記主面の残渣が０．２個以上５個以下である、炭化ケイ素基板。
  4. 前記主面の残渣が０．２個以上０．４個以下である、請求項３に記載の炭化ケイ素基板。
  5. 前記残渣は、コロイダルシリカ、酸化クロム、ダイヤモンド、接着剤、およびワックスからなる群より選ばれた少なくとも一種の物質よりなる、請求項１〜４のいずれか１項に記載の炭化ケイ素基板。
  6. 前記接着剤または前記ワックスは、ホットメルト系、アクリル系、およびエポキシ系からなる群より選ばれた少なくとも一種の物質よりなる、請求項５に記載の炭化ケイ素基板。
  7. 前記残渣は、０．０１ｎｍ以上１０μｍ以下の直径を有する、請求項１〜６のいずれか１項に記載の炭化ケイ素基板。
  8. 請求項１〜７のいずれか１項に記載の炭化ケイ素基板と、
    前記炭化ケイ素基板の前記主面上に形成されたエピタキシャル層とを備えた、エピタキシャルウエハ。
  9. 主面を有し、かつ炭化ケイ素からなる下地基板を準備する工程と、
    前記主面を第１のアルカリ性溶液を用いて洗浄する工程と、
    前記第１のアルカリ性溶液を用いて洗浄する工程後に、前記主面を第２のアルカリ性溶液を用いて洗浄する工程とを備えた、炭化ケイ素基板の製造方法。
  10. 前記第１のアルカリ性溶液を用いて洗浄する工程に先立って、前記主面を水酸化カリウムを含む第３のアルカリ性溶液を用いて洗浄する工程をさらに備えた、請求項９に記載の炭化ケイ素基板の製造方法。
  11. 前記主面を酸性溶液を用いて洗浄する工程をさらに備えた、請求項９または１０に記載の炭化ケイ素基板の製造方法。
  12. 前記第２のアルカリ性溶液を用いて洗浄する工程後に、前記主面をエッチングする工程をさらに備えた、請求項９〜１１のいずれか１項に記載の炭化ケイ素基板の製造方法。
  13. 前記エッチングする工程では、水素ガスおよび塩化水素ガスの少なくとも一方を含むガスを用いて行なう、請求項１２に記載の炭化ケイ素基板の製造方法。
JP2009004839A 2009-01-13 2009-01-13 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法 Active JP5304255B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009004839A JP5304255B2 (ja) 2009-01-13 2009-01-13 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法
TW098143413A TW201030858A (en) 2009-01-13 2009-12-17 Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate
DE202009019026.9U DE202009019026U1 (de) 2009-01-13 2009-12-17 Siliziumkarbid-Substrat und Epitaxie-Wafer
EP09179540.1A EP2207196B1 (en) 2009-01-13 2009-12-17 Manufacturing method of silicon carbide substrate
CN201010002025A CN101783284A (zh) 2009-01-13 2010-01-07 碳化硅衬底、外延晶片和碳化硅衬底的制造方法
KR1020100001648A KR20100083716A (ko) 2009-01-13 2010-01-08 탄화규소 기판, 에피택셜 웨이퍼 및 탄화규소 기판의 제조 방법
US12/685,967 US8154027B2 (en) 2009-01-13 2010-01-12 Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate
US13/310,203 US8709950B2 (en) 2009-01-13 2011-12-02 Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009004839A JP5304255B2 (ja) 2009-01-13 2009-01-13 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010165735A true JP2010165735A (ja) 2010-07-29
JP5304255B2 JP5304255B2 (ja) 2013-10-02

Family

ID=42101810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009004839A Active JP5304255B2 (ja) 2009-01-13 2009-01-13 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法

Country Status (7)

Country Link
US (2) US8154027B2 (ja)
EP (1) EP2207196B1 (ja)
JP (1) JP5304255B2 (ja)
KR (1) KR20100083716A (ja)
CN (1) CN101783284A (ja)
DE (1) DE202009019026U1 (ja)
TW (1) TW201030858A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073216A1 (ja) * 2011-11-14 2013-05-23 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027093A (ja) * 2012-07-26 2014-02-06 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP6028754B2 (ja) * 2014-03-11 2016-11-16 トヨタ自動車株式会社 ＳｉＣ単結晶基板の製造方法
CN115594508A (zh) * 2017-03-29 2023-01-13 帕里杜斯有限公司（Us） 碳化硅空间形体及形成球状体的方法
CN113594027A (zh) * 2021-07-27 2021-11-02 兰州大学 一种腐蚀4h-碳化硅表面的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187281A (ja) * 1997-09-08 1999-03-30 Shin Etsu Handotai Co Ltd シリコンウエーハの洗浄方法
JP2006032655A (ja) * 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
JP2008160123A (ja) * 2006-12-21 2008-07-10 Interuniv Micro Electronica Centrum Vzw 選択エピタキシャル成長プロセスの改良方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631363C1 (de) * 1996-08-02 1998-02-12 Siemens Ag Wässrige Reinigungslösung für ein Halbleitersubstrat
JP2000026199A (ja) 1998-07-09 2000-01-25 Denso Corp 炭化珪素単結晶の製造方法および炭化珪素単結晶
TWI220060B (en) 2001-05-10 2004-08-01 Macronix Int Co Ltd Cleaning method of semiconductor wafer
JP2007269627A (ja) 2002-03-19 2007-10-18 Central Res Inst Of Electric Power Ind 基板から継続するマイクロパイプを低減させるＳｉＣ結晶の製造方法およびＳｉＣ結晶、ＳｉＣ単結晶膜、ＳｉＣ半導体素子、ＳｉＣ単結晶基板および電子デバイス、ならびにＳｉＣバルク結晶の製造方法
JP3801091B2 (ja) 2002-05-09 2006-07-26 富士電機デバイステクノロジー株式会社 炭化珪素半導体装置およびその製造方法
KR100543457B1 (ko) * 2003-06-02 2006-01-23 삼성전자주식회사 반도체 공정에서 사용되는 부식방지제를 포함하는 세정액
CN1601703A (zh) * 2003-09-27 2005-03-30 旺宏电子股份有限公司 超纯水中氢氧自由基清洗晶圆表面的方法
JP2006332230A (ja) * 2005-05-25 2006-12-07 Ecotron:Kk ショットキーバリアダイオード及びその製造方法
CN1944613A (zh) * 2006-06-07 2007-04-11 天津晶岭电子材料科技有限公司 一种用于集成电路衬底硅片的清洗剂及其清洗方法
US20080153266A1 (en) 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
US20080156772A1 (en) * 2006-12-29 2008-07-03 Yunsang Kim Method and apparatus for wafer edge processing
US20100025695A1 (en) * 2007-04-20 2010-02-04 Canon Anelva Corporation Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP2008280207A (ja) * 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd ＳｉＣ単結晶基板の製造方法
JP2008290888A (ja) * 2007-05-22 2008-12-04 Sumitomo Osaka Cement Co Ltd 炭化ケイ素の表面処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187281A (ja) * 1997-09-08 1999-03-30 Shin Etsu Handotai Co Ltd シリコンウエーハの洗浄方法
JP2006032655A (ja) * 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
JP2008160123A (ja) * 2006-12-21 2008-07-10 Interuniv Micro Electronica Centrum Vzw 選択エピタキシャル成長プロセスの改良方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073216A1 (ja) * 2011-11-14 2013-05-23 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法

Also Published As

Publication number Publication date
US8154027B2 (en) 2012-04-10
DE202009019026U1 (de) 2015-08-11
US20120077346A1 (en) 2012-03-29
CN101783284A (zh) 2010-07-21
JP5304255B2 (ja) 2013-10-02
KR20100083716A (ko) 2010-07-22
TW201030858A (en) 2010-08-16
EP2207196A3 (en) 2011-10-26
EP2207196A2 (en) 2010-07-14
EP2207196B1 (en) 2016-05-04
US8709950B2 (en) 2014-04-29
US20100176403A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
JP6904899B2 (ja) 昇華による大径シリコンカーバイド結晶の製造方法及び関連する半導体ｓｉｃウェハ
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
KR102109292B1 (ko) 다결정 ＳｉＣ 기판 및 그 제조방법
JP5839069B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP5304255B2 (ja) 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法
JP5910393B2 (ja) 炭化珪素基板の製造方法
JP2014210690A (ja) 炭化珪素基板の製造方法
JP2009218575A (ja) 半導体基板の製造方法
JP2006328455A (ja) エピタキシャル炭化珪素単結晶基板及びその製造方法
JP2018049868A (ja) 半導体積層構造体および半導体デバイス
CN109659221B (zh) 一种碳化硅单晶薄膜的制备方法
CN110060959B (zh) 贴合晶片的制造方法
JP6329733B2 (ja) 半導体ウェハのエッチング方法、半導体ウェハの製造方法および半導体ウェハの結晶欠陥検出方法
JP6260603B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法
JP2007123486A (ja) サファイア基板の表面処理方法
JP6421505B2 (ja) サファイア基板の製造方法
JP2008053398A (ja) 炭化珪素半導体装置の製造方法
JP6695182B2 (ja) 炭化珪素単結晶成長用種結晶の製造方法及び炭化珪素単結晶インゴットの製造方法
JP4529065B2 (ja) シリコン単結晶ウェーハの製造方法
JP2012199573A (ja) 炭化珪素単結晶ウェハ
JP2014028720A (ja) 第１３族窒化物基板
JP6086167B2 (ja) 炭化珪素基板の製造方法
JP2016000673A (ja) 結晶育成用ｒ面サファイア基板とｒ面サファイア基板の洗浄方法
JP2013120795A (ja) 窒化物半導体基板の製造方法
JP2010132471A (ja) 窒化ガリウム結晶の成長方法および窒化ガリウム結晶の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5304255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250