KR20100083716A - 탄화규소 기판, 에피택셜 웨이퍼 및 탄화규소 기판의 제조 방법 - Google Patents

탄화규소 기판, 에피택셜 웨이퍼 및 탄화규소 기판의 제조 방법 Download PDF

Info

Publication number
KR20100083716A
KR20100083716A KR1020100001648A KR20100001648A KR20100083716A KR 20100083716 A KR20100083716 A KR 20100083716A KR 1020100001648 A KR1020100001648 A KR 1020100001648A KR 20100001648 A KR20100001648 A KR 20100001648A KR 20100083716 A KR20100083716 A KR 20100083716A
Authority
KR
South Korea
Prior art keywords
main surface
silicon carbide
carbide substrate
alkaline solution
residue
Prior art date
Application number
KR1020100001648A
Other languages
English (en)
Inventor
마코토 사사키
신 하라다
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20100083716A publication Critical patent/KR20100083716A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명의 SiC 기판(10)은, 주면을 가지고, 또한 SiC로 이루어지는 하지 기판을 준비하는 공정과, 주면을 제1 알칼리성 용액을 이용하여 세정하는 공정과, 제1 알칼리성 용액을 이용하여 세정하는 공정 후에, 주면을 제2 알칼리성 용액을 이용하여 세정하는 공정을 통해 제작된 SiC 기판으로서, 주면(11)을 가지며, 주면(11)의 잔사가 0.2개 이상 200개 미만이다.

Description

탄화규소 기판, 에피택셜 웨이퍼 및 탄화규소 기판의 제조 방법{SILICON CARBIDE SUBSTRATE, EPITAXIAL WAFER AND MANUFACTURING METHOD OF SILICON CARBIDE SUBSTRATE}
본 발명은 탄화규소 기판, 에피택셜 웨이퍼 및 탄화규소 기판의 제조 방법에 관한 것이다.
탄화규소(SiC)는, 밴드갭이 크며, 또한 최대 절연파괴 전계 및 열전도율은 실리콘(Si)에 비하여 큰 한편, 캐리어의 이동도는 실리콘과 같은 정도로 크고, 전자의 포화 드리프트 속도 및 내압도 크다. 그 때문에, 고효율화, 고내압화 및 대용량화가 요구되는 반도체 디바이스에의 적용이 기대된다.
이러한 SiC 반도체 디바이스에 이용되는 SiC 기판에는, 마이크로 파이프 등의 결함이 다수 존재한다. 이 때문에, SiC 기판에 존재하는 결함을 에피택셜 성장으로 소멸하기 위한 에피택셜 성장의 조건 등이 연구되고 있다.
일본 특허 공개 제2000-26199호 공보 일본 특허 공개 제2003-332562호 공보 일본 특허 공개 제2007-269627호 공보
일반적으로, SiC 기판은, SiC 잉곳을 형성하며, 이 SiC 잉곳으로부터 SiC 기판을 절단하고, 연마함으로써 제조된다. 그러나, 상기 특허문헌 1∼3에서는, SiC 기판을 제조할 때에 이용하는 연마액, 연마할 때에 SiC 기판을 고정하기 위한 고정제 등이 잔사(殘渣)로서 부착되어 있다. 본 발명자는, 잔사가 부착된 SiC 기판 상에 에피택셜층을 형성하면, 이 잔사를 기점으로 한 결함이 에피택셜층에 형성되는 것을 발견하였다. 이러한 결함을 포함하는 에피택셜층을 반도체 디바이스에 이용하면, 반도체 디바이스의 동작에 영향을 끼쳐 버린다.
본 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 반도체 디바이스를 제작하는 경우, 반도체 디바이스의 동작에의 영향을 억제할 수 있는, SiC 기판, 에피택셜 웨이퍼 및 SiC 기판의 제조 방법을 제공하는 것이다.
본 발명자는, SiC 잉곳으로부터 절출(切出)하여, 표면을 연마한 후의 SiC 기판의 주면(主面)에 부착되어 있는 잔사와, 에피택셜층을 형성하였을 때에 발생하는 상기 잔사에 의한 결함의 관계에 대해서 예의 연구하였다. 그 결과, 본 발명자는, 에피택셜층을 형성하였을 때에 발생하는 상기 잔사에 의한 결함을 효과적으로 저감할 수 있는 범위를 발견하였다.
즉, 본 발명의 한 양태에서의 SiC 기판은, 주면을 가지고, 또한 SiC로 이루어지는 하지 기판을 준비하는 공정과, 주면을 제1 알칼리성 용액을 이용하여 세정하는 공정과, 제1 알칼리성 용액을 이용하여 세정하는 공정 후에, 주면을 제2 알칼리성 용액을 이용하여 세정하는 공정을 통해 제작된 SiC 기판으로서, 주면을 가지며, 주면의 잔사가 0.2개 이상 200개 미만이다.
본 발명의 다른 양태에서의 SiC 기판은, 주면을 가지고, 또한 SiC로 이루어지는 하지 기판을 준비하는 공정과, 주면을 제1 알칼리성 용액을 이용하여 세정하는 공정과, 제1 알칼리성 용액을 이용하여 세정하는 공정 후에, 주면을 제2 알칼리성 용액을 이용하여 세정하는 공정과, 제2 알칼리성 용액을 이용하여 세정하는 공정 후에, 주면을 에칭하는 공정을 통해 제작된 SiC 기판으로서, 주면을 가지며, 주면의 잔사가 0.2개 이상 5개 이하이다.
본 발명의 한 양태에서의 SiC 기판에 의하면, 에칭하는 공정 전의 주면의 잔사를 0.2개 이상 200개 미만으로 하고 있다. 본 발명의 다른 양태에서의 SiC 기판에 의하면, 에칭하는 공정 후의 주면의 잔사를 0.2개 이상 5개 이하로 하고 있다. 이에 따라, SiC 기판의 주면 상에 에피택셜층을 형성하면, 잔사에 기인한 결함이 에피택셜층에 형성되는 것을 억제할 수 있다. 따라서, 이 SiC 기판을 이용하여 제작된 반도체 디바이스의 동작에의 영향을 억제할 수 있다.
여기서, 상기 「잔사」란, 잉곳으로부터 SiC 기판을 형성할 때에 생긴 것을 의미한다.
상기 한 양태에서의 SiC 기판에서 바람직하게는, 주면의 잔사가 0.2개 이상 50개 이하이다.
상기 다른 양태에서의 SiC 기판에서 바람직하게는, 주면의 잔사가 0.2개 이상 0.4개 이하이다.
이와 같이 잔사를 저감함으로써, 잔사에 기인한 결함이 에피택셜층에 형성되는 것을 효과적으로 억제할 수 있다. 따라서, SiC 기판을 이용하여 제작된 반도체 디바이스의 동작에의 영향을 억제할 수 있다.
상기 한 양태 및 다른 양태에서의 SiC 기판에서 바람직하게는, 잔사는, 콜로이달 실리카, 산화크롬, 다이아몬드, 접착제 및 왁스로 이루어지는 군에서 선택된 적어도 1종의 물질로 이루어진다.
이에 따라, 하지 기판을 준비하기 위한 연마하는 공정 시에, 상기 재료의 연마제, 고정제 등을 이용할 수 있다.
상기 한 양태 및 다른 양태에서의 SiC 기판에서 바람직하게는, 접착제 또는 왁스는, 핫멜트(hotmelt)계, 아크릴계 및 에폭시계로 이루어지는 군에서 선택된 적어도 1종의 물질로 이루어진다.
이에 따라, SiC 기판을 제조하기 위해, 상기 재료의 고정제 등을 이용할 수 있다.
상기 한 양태 및 다른 양태에서의 SiC 기판에서 바람직하게는, 잔사는 0.01 ㎚ 이상 10 ㎛ 이하의 직경을 갖는다.
10 ㎛를 넘는 직경의 잔사는 세정 중, 자중(自重)에 의해 떨어지기 쉽기 때문에, SiC 기판의 주면에 부착되기 어렵다. 즉, 10 ㎛ 이하의 직경의 잔사가 용이하게 측정된다. 한편, 0.01 ㎚ 미만의 잔사는, 결함에 기인하는 잔사가 되기 어렵다. 즉, 0.01 ㎚ 이상의 잔사는 그 자체에 기인하는 결함을 에피택셜층에 발생시킨다. 이 때문에, 상기 직경의 잔사를 특정함으로써, 에피택셜층에 발생하는 결함을 보다 억제할 수 있다.
본 발명의 에피택셜 웨이퍼는, 상기 SiC 기판과, SiC 기판의 주면 상에 형성된 에피택셜층을 구비하고 있다.
본 발명의 에피택셜 웨이퍼에 의하면, 상기 잔사가 적은 기판을 이용하고 있기 때문에, 잔사에 기인한 결함을 저감한 에피택셜층을 형성할 수 있다. 따라서, 이 에피택셜 웨이퍼를 이용하여 반도체 디바이스를 제작할 때에, 반도체 디바이스의 동작에의 영향을 억제할 수 있다.
본 발명의 SiC 기판의 제조 방법은, 이하의 공정을 구비하고 있다. 우선, 주면을 가지고, 또한 SiC로 이루어지는 하지 기판을 준비한다. 주면을 제1 알칼리성 용액을 이용하여 세정한다. 제1 알칼리성 용액을 이용하여 세정하는 공정 후에, 주면을 제2 알칼리성 용액을 이용하여 세정한다.
본 발명의 SiC 기판의 제조 방법에 따르면, 알칼리성 용액을 이용한 세정을 복수회 행하고 있다. 이에 따라, 제1 알칼리성 용액을 이용한 세정으로 주면의 잔사를 제거하고 있기 때문에, 눈에 띄는 잔사를 제거할 수 있다. 이 상태에서, 제2 알칼리성 용액을 이용한 세정을 행하기 때문에, 미세한 잔사 혹은 강고히 부착된 잔사를 제거할 수 있다. 이 때문에, 전술한 바와 같이 잔사의 수를 0.2개 이상 200개 미만까지 저감할 수 있다.
상기 SiC 기판의 제조 방법에서 바람직하게는, 제1 알칼리성 용액을 이용하여 세정하는 공정에 앞서, 주면을 수산화칼륨을 함유하는 제3 알칼리성 용액을 이용하여 세정하는 공정을 더 구비하고 있다.
수산화칼륨을 함유하는 알칼리성 용액은, 잔사의 저감에 매우 효과가 높기 때문에, 잔사를 보다 효과적으로 저감할 수 있다.
상기 SiC 기판의 제조 방법에서 바람직하게는, 주면을 산성 용액을 이용하여 세정하는 공정을 더 구비하고 있다. 이에 따라, 주면에 부착되어 있던 중금속 등을 저감할 수 있다.
상기 SiC 기판의 제조 방법에서 바람직하게는, 제2 알칼리성 용액을 이용하여 세정하는 공정 후에, 주면을 에칭하는 공정을 더 구비하고 있다.
이에 따라, 주면에 부착되어 있던 잔사의 수를 예컨대 0.2개 이상 5개 이하까지 저감할 수 있다.
상기 SiC 기판의 제조 방법에서 바람직하게는, 에칭하는 공정은, 수소 가스 및 염화수소 가스 중 적어도 한쪽을 함유하는 가스를 이용하여 행한다. 이에 따라, 주면에 부착되어 있던 잔사의 수를 보다 저감할 수 있다.
이상 설명한 바와 같이, 본 발명의 SiC 기판 및 SiC 기판의 제조 방법에 따르면, 주면의 잔사를 0.2개 이상 200개 미만으로 함으로써, SiC 기판을 이용하여 제작된 반도체 디바이스의 동작에의 영향을 억제할 수 있다.
도 1은 본 발명의 실시형태 1에서의 SiC 기판을 개략적으로 나타내는 도면으로서, (A)는 단면도이며, (B)는 평면도이다.
도 2는 본 발명의 실시형태 1에서의 SiC 기판의 주면을 AFM으로 관찰하였을 때의 잔사를 나타내는 도면이다.
도 3은 본 발명의 실시형태 1에서의 SiC 기판의 제조 방법을 나타내는 흐름도이다.
도 4는 본 발명의 실시형태 2에서의 SiC 기판의 제조 방법을 나타내는 흐름도이다.
도 5는 본 발명의 실시형태 3에서의 SiC 기판의 제조 방법을 나타내는 흐름도이다.
도 6은 본 발명의 실시형태 4에서의 에피택셜 웨이퍼를 개략적으로 나타내는 단면도이다.
도 7은 본 발명의 실시형태 4에서의 에피택셜 웨이퍼의 제조 방법을 나타내는 흐름도이다.
도 8은 비교예 1에서의 SiC 기판의 제조 방법을 나타내는 흐름도이다.
도 9는 비교예 1에서의 SiC 기판을 이용하여 형성한 에피택셜층을 AFM으로 관찰하였을 때의 에피택셜층에 생긴 쉘로우 피트(shallow pit)를 나타내는 도면이다.
도 10은 잔사를 갖는 SiC 기판의 주면을 모식적으로 나타내는 단면도이다.
도 11은 잔사를 갖는 SiC 기판 상에 에피택셜층을 형성하는 상태를 모식적으로 나타내는 단면도이다.
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다. 또한, 이하의 도면에서 동일 또는 상당하는 부분에는, 동일한 참조 부호를 붙이고, 그 설명은 반복하지 않는다. 또한, 본 명세서 중에서는, 집합 방위를 <>, 개별면을 ()로 각각 나타내고 있다. 또한, 마이너스의 지수에 대해서는, 결정학 상, "-"(바)를 숫자의 위에 붙이도록 되어 있지만, 본 명세서 중에서는, 숫자의 앞에 마이너스의 부호를 붙이고 있다.
(실시형태 1)
도 1을 참조하여, 본 발명의 일 실시형태의 SiC 기판(10)을 설명한다. SiC 기판(10)은 주면(11)을 가지고 있다.
SiC 기판(10)의 주면(11) 상의 잔사는, 0.2개 이상 200개 미만이며, 0.2개 이상 50개 이하인 것이 바람직하고, 0.2개 이상 5개 이하인 것이 보다 바람직하며, 0.2개 이상 0.4개 이하인 것이 한층 더 바람직하다.
잔사가 200개 미만인 경우에는, 주면(11) 상에 에피택셜층을 형성하면, 잔사에 기인한 결함이 에피택셜층에 형성되는 것을 억제할 수 있다. 따라서, 이 SiC 기판을 이용하여 제작된 반도체 디바이스의 동작에의 영향을 억제할 수 있다. 50개 이하인 경우, 잔사에 기인한 결함이 에피택셜층에 형성되는 것을 보다 억제할 수 있다. 5개 이하인 경우, 잔사에 기인한 결함이 에피택셜층에 형성되는 것을 한층 더 억제할 수 있다. 0.4개 이하인 경우, 잔사에 기인한 결함이 에피택셜층에 형성되는 것을 가장 효과적으로 억제할 수 있다.
여기서, 상기 「잔사」에 대해서 설명한다. 잔사란, SiC 잉곳으로부터 SiC 기판(10)을 형성할 때에 생긴 것을 의미한다. 이러한 잔사는, 도 2에 나타내는 바와 같이, 원자간력 현미경(AFM: Atomic Force Microscope)으로 측정하였을 때에, 백색 또는 황색의 점으로서 관찰된다. 또한, 작은 잔사는 황색의 점으로서, 큰 잔사는 백색의 점으로서 관찰된다.
잔사의 측정 방법은, 사방 50 ㎛의 시야에서, AFM을 이용하여 5점 측정하였을 때의 평균값이다. 시야가 사방 50 ㎛과 다른 경우에는, 사방 50 ㎛으로 환산하였을 때의 값이다. 예컨대 사방 50 ㎛의 시야에서, 4점의 잔사의 수가 0개이며, 1점의 잔사의 수가 1개인 경우, 평균값은 0.2개가 된다. 잔사의 수는 적을수록 바람직하지만, 주면(11)의 어딘가에는 잔사가 존재하고 있을 가능성이 있기 때문에, 잔사의 하한값은 예컨대 0.2개이다.
측정하는 5점은, 임의의 5점이지만, 예컨대 도 1의 (B)에 나타내는 5점의 도트와 같이, 주면(11)에서, 임의의 직경(R1, R2)에서의 중앙 근방의 1점과, 중앙을 사이에 둔 2점과, 직경(R1)에 직교하는 직경(R2)에서의 중앙을 사이에 둔 2점, 합계 5점을 측정하는 것이 바람직하다.
잔사는, 콜로이달 실리카, 산화크롬, 다이아몬드, 접착제, 및 왁스로 이루어지는 군에서 선택된 적어도 1종의 물질로 이루어지는 것이 바람직하다. 접착제 또는 왁스는, 예컨대 핫멜트계, 아크릴계 및 에폭시계로 이루어지는 군에서 선택된 적어도 1종의 물질로 이루어진다. 이에 따라, SiC 기판(10)을 제조하기 위해, 상기 재료의 연마제, 고정제 등을 이용할 수 있다.
잔사는, 예컨대 0.01 ㎚ 이상 10 ㎛ 이하의 직경을 갖는다. 10 ㎛를 넘는 직경의 잔사는 세정 중, 자중에 의해 떨어지기 쉽기 때문에, SiC 기판(10)의 주면(11)에 부착되기 어렵다. 즉, 10 ㎛ 이하의 직경의 잔사는 용이하게 측정된다. 한편, 0.01 ㎚ 미만의 잔사는, 결함에 기인하는 잔사가 되기 어렵다. 즉, 0.01 ㎚ 이상의 잔사는 그 자체에 기인하는 결함을 에피택셜층에 발생시킨다. 이 때문에, 상기 직경의 잔사를 특정함으로써, 에피택셜층에 발생하는 결함을 보다 억제할 수 있다.
또한, 상기 잔사의 직경이란, 잔사가 구형인 경우에는 그 직경이며, 구형 이외의 경우에는 외접구의 직경을 의미한다.
계속해서, 도 1 및 도 3을 참조하여, 본 실시형태에서의 SiC 기판(10)의 제조 방법에 대해서 설명한다.
우선, SiC 잉곳을 준비한다(단계 S1: 잉곳 준비 공정). SiC 잉곳은 예컨대, HVPE(Hydride Vapor Phase Epitaxy: 하이드라이드 기상성장)법, MBE(Molecular Beam Epitaxy: 분자선 에피택시)법, OMVPE(OrganoMetallic Vapor Phase Epitaxy: 유기금속 기상성장)법, 승화법, CVD(Chemical Vapor Deposition: 화학 증착)법 등의 기상성장법, 플럭스법, 고질소압 용액법 등의 액상 성장법 등에 의해 성장된 SiC 잉곳을 준비한다.
다음에, SiC 잉곳으로부터 주면을 갖는 하지 기판으로서의 SiC 기판을 절출한다(단계 S2: 절단 공정). 절출하는 방법은 특별히 한정되지 않고, SiC 잉곳으로부터 슬라이싱 등에 의해 SiC 기판을 절출한다.
다음에, 절출한 SiC 기판의 주면을 연마한다(단계 S3: 연마 공정). 연마하는 면은, 주면만이어도 좋고, 주면과 반대측의 이면을 더 연마하여도 좋다.
연마 공정(S3)에서는, 예컨대 주면을 평탄화하고 또한 상처 등의 손상을 저감하기 위해 CMP(Chemical Mechanical Polishing: 화학 기계 연마)를 행한다. CMP에서는, 연마제로서 콜로이달 실리카, 연마 입자(abrasive grain)로서 다이아몬드, 산화크롬, 고정제로서 접착제, 왁스 등을 이용하는 것이 바람직하다. 접착제 또는 왁스로서는, 핫멜트계, 아크릴계 및 에폭시계로 이루어지는 군에서 선택된 적어도 1종의 물질을 이용하는 것이 바람직하다.
또한, 연마 공정(S3)에서는, CMP와 함께, 혹은 대신에 전계 연마법, 화학 연마법, 기계 연마법 등의 다른 연마를 더 행하여도 좋다.
이상의 단계 S1∼S3에 의해, 주면을 가지고, 또한 SiC로 이루어지는 하지 기판을 준비할 수 있다.
다음에, 하지 기판의 주면을 제1 산성 용액을 이용하여 세정한다(단계 S11: 제1 산 세정 공정). 이에 따라, 주면에 부착되어 있던 중금속 등의 불순물을 제거할 수 있다.
제1 산성 용액으로서는, 예컨대 황산과 과산화수소수를 혼합한 용액을 이용할 수 있다. 혼합 비율은 특별히 한정되지 않지만, 예컨대 황산:과산화수소=5:1이다. 제1 산성 용액의 온도는 특별히 한정되지 않지만, 예컨대 80℃이다. 또한, 제1 산 세정 공정(S11)은 생략되어도 좋다.
다음에, 하지 기판의 주면을 순수로 세정한다. 이에 따라, 제1 산성 용액의 부착을 저감할 수 있다. 또한, 이 공정은 생략되어도 좋다.
다음에, 하지 기판의 주면을 제1 알칼리성 용액을 이용하여 세정한다(단계 S12: 제1 알칼리 세정 공정). 이에 따라, 눈에 띄는 잔사를 제거할 수 있다.
제1 알칼리성 용액으로서는, 암모니아수와 과산화수소수를 혼합한 용액을 이용할 수 있다. 혼합 비율은 특별히 한정되지 않지만, 예컨대 물:암모니아:과산화수소수=5:1:5이다. 제1 알칼리성 용액의 온도는 특별히 한정되지 않지만, 예컨대 80℃이다. 또한, 세정 시간은, 예컨대 1분 이상 2시간 이하이다. 제1 알칼리 세정 공정(S12)에서는, 예컨대 제1 알칼리성 용액에 하지 기판을 침지한다.
다음에, 하지 기판의 주면을 순수로 세정한다. 이에 따라, 제1 알칼리성 용액의 부착을 저감할 수 있다. 또한, 이 공정은 생략되어도 좋다.
다음에, 제1 알칼리성 용액을 이용하여 세정하는 공정[제1 알칼리 세정 공정(S12)] 후에, 주면을 제2 알칼리성 용액을 이용하여 세정한다(단계 S13: 제2 알칼리 세정 공정). 이에 따라, 미세한 잔사 혹은 강고히 부착된 잔사를 제거할 수 있다.
제2 알칼리성 용액으로서는, 제1 알칼리성 용액과 동일한 용액을 이용한다. 또한, 제2 알칼리성 용액과 제1 알칼리성 용액은 달라도 좋다. 또한, 세정 시간은, 예컨대 1분 이상 2시간 이하이다. 제2 알칼리 세정 공정(S13)에서는, 예컨대 제2 알칼리성 용액에 하지 기판을 침지한다.
제2 알칼리성 용액은 수산화칼륨을 함유하는 용액이 아닌 것이 바람직하다. 이 경우, 수산화칼륨 중의 칼륨 이온이 세정 후의 SiC 기판(10)에 잔존하는 것을 억제할 수 있다. 이 때문에, SiC 기판(10)을 이용하여 반도체 디바이스를 제작하면, 반도체 디바이스의 동작에의 영향을 저감할 수 있다.
다음에, 하지 기판의 주면을 순수로 세정한다. 이에 따라, 제2 알칼리성 용액의 부착을 저감할 수 있다. 또한, 이 공정은 생략되어도 좋다.
다음에, 주면을 제2 산성 용액을 이용하여 세정한다(단계 S14: 제2 산 세정 공정). 이에 따라, 중금속 등의 불순물을 더 제거할 수 있다.
제2 산성 용액으로서는, 예컨대 물과 염산과 과산화수소수의 혼합 용액을 이용할 수 있다. 혼합 비율은 특별히 한정되지 않지만, 예컨대 물:염산:과산화수소수=6:1:1이다. 제2 산성 용액의 온도는 특별히 한정되지 않지만, 예컨대 80℃이다. 또한, 제2 산성 용액은, 제1 산성 용액과 동일하여도 좋고, 달라도 좋다. 또한, 이 제2 산 세정 공정(S14)은 생략되어도 좋다.
다음에, 하지 기판의 주면을 순수로 세정한다. 이에 따라, 제2 산성 용액의 부착을 저감할 수 있다. 또한, 이 공정은 생략되어도 좋다.
다음에, 주면을 제3 산성 용액을 이용하여 세정한다(단계 S15: 제3 산 세정 공정). 제3 산성 용액으로서는, 예컨대 질산과 염산을 혼합한 왕수(王水)를 이용할 수 있다. 혼합 비율은 특별히 한정되지 않지만, 예컨대 질산:염산=3:1이다. 이에 따라, 주면을 에칭할 수 있기 때문에, 불순물을 더 저감할 수 있다. 또한, 이 제3 산 세정 공정(S15)은 생략되어도 좋다.
다음에, 하지 기판의 주면을 순수로 세정한다. 이에 따라, 제3 산성 용액의 부착을 저감할 수 있다. 또한, 이 공정은 생략되어도 좋다.
다음에, 주면을 제4 산성 용액을 이용하여 세정한다(단계 S16: 제4 산 세정 공정). 제4 산성 용액으로서는, 예컨대 불화수소산계를 이용할 수 있다. 이에 따라, 불순물을 더 저감할 수 있다. 또한, 이 제4 산 세정 공정(S16)은 생략되어도 좋다.
다음에, 주면을 유기 용제를 이용하여 세정한다(단계 S17: 유기 세정 공정). 유기 용제로서는, 예컨대 이소프로필 알코올을 이용할 수 있다. 이에 따라, 친유성의 불순물을 저감할 수 있다. 또한, 이 유기 세정 공정(S17)은 생략되어도 좋다.
다음에, 하지 기판의 주면을 순수로 세정한다. 이에 따라, 유기 용제의 부착을 저감할 수 있다. 또한, 이 공정은 생략되어도 좋다.
이상의 공정(S11∼S17)을 실시함으로써, 도 1에 나타내는 SiC 기판(10)을 제조할 수 있다. 이 SiC 기판(10)의 주면(11) 상의 잔사는, 예컨대 0.2개 이상 200개 미만이며, 0.2개 이상 50개 이하인 것이 바람직하다. 주면(11)의 잔사를 더 저감하는 경우에는, 이하의 공정을 더 실시한다.
다음에, 제2 알칼리성 용액을 이용하여 세정하는 공정(S13) 후에, 주면(11)을 에칭한다(단계 S18: 에칭 공정). 이 에칭 공정(S18)은, 수소 가스 및 염화수소 가스 중 적어도 한쪽을 함유하는 가스를 이용하여 행하는 것이 바람직하고, 상기 두 가스를 모두 함유하는 가스를 이용하여 행하는 것이 더 바람직하다. 이 에칭 공정(S18)은, 예컨대 CVD(Chemical Vapor Deposition: 화학 증착) 장치 내에서 행할 수 있다. 이에 따라, SiC 기판(10)의 주면(11) 상의 잔사는 예컨대, 0.2개 이상 5개 이하까지 저감될 수 있으며, 바람직하게는 0.2개 이상 0.4개 이하까지 저감될 수 있다.
따라서, 본 실시형태에서의 SiC 기판(10)은, 예컨대 터널 자기저항 소자, 거대 자기저항 소자 등의 여러가지 자기저항 효과를 이용한 기능 디바이스, 발광 다이오드, 레이저 다이오드 등의 발광 소자, 정류기, 바이폴라 트랜지스터(bipolar transistor), 전계 효과 트랜지스터(FET), 스핀 FET, HEMT(High Electron Mobility Transistor: 고전자 이동도 트랜지스터) 등의 전자 소자, 온도 센서, 압력 센서, 방사선 센서, 가시-자외광 검출기 등의 반도체 센서, SAW 디바이스 등에 적합하게 이용할 수 있다.
(실시형태 2)
본 실시형태에서의 SiC 기판은, 도 1에 나타내는 실시형태 1의 SiC 기판(10)과 동일하다.
본 실시형태에서의 SiC 기판의 제조 방법은, 기본적으로는 실시형태 1에서의 SiC 기판(10)의 제조 방법과 동일한 공정을 구비하고 있지만, 도 4에 나타내는 바와 같이, 제1 알칼리 세정 공정(S12)과 제2 알칼리 세정 공정(S13) 사이에 제5 산 세정 공정(S19)을 더 구비하고 있는 점에서 다르다.
제5 산 세정 공정(S19)은, 하지 기판의 주면을 제5 산성 용액을 이용하여 세정한다. 제5 산성 용액은 제2 산 세정 공정(S13)에서 이용하는 제2 산성 용액과 동일한 용액을 이용한다. 또한, 제5 산성 용액과 제2 산성 용액은 달라도 좋다.
(실시형태 3)
본 실시형태에서의 SiC 기판은, 도 1에 나타내는 실시형태 1의 SiC 기판(10)과 동일하다.
본 실시형태에서의 SiC 기판의 제조 방법은, 기본적으로는 실시형태 1에서의 SiC 기판(10)의 제조 방법과 동일한 공정을 구비하고 있지만, 도 5에 나타내는 바와 같이, 제3 알칼리 세정 공정(S21) 및 유기 세정 공정(S22)을 더 구비하고 있는 점에서 다르다.
제3 알칼리 세정 공정(S21)은, 제1 알칼리성 용액을 이용하여 세정하는 제1 알칼리 세정 공정(S12)에 앞서, 예컨대 수산화칼륨을 함유하는 제3 알칼리성 용액을 이용하여 세정한다. 제3 알칼리성 용액의 pH는 10을 넘는 것이 바람직하며, 13을 넘는 것이 보다 바람직하다.
제3 알칼리 세정 공정(S21)에서는, 예컨대 제3 알칼리성 용액에 하지 기판을 침지한다. 또한, 세정 시간은, 예컨대 1분 이상 2시간 이하이다.
유기 세정 공정(S22)은, 제3 알칼리 세정 공정(S21) 후에, 주면을 유기 용제를 이용하여 세정한다. 이에 따라, 수산화칼륨을 함유하는 제3 알칼리성 용액을 저감할 수 있다.
유기 세정 공정(S22) 후에, 순수로 세정하는 공정을 더 구비하는 것이 바람직하다.
(실시형태 4)
도 6을 참조하여, 본 실시형태에서의 에피택셜 웨이퍼(20)를 설명한다. 본 실시형태에서의 에피택셜 웨이퍼(20)는, 실시형태 1∼3의 SiC 기판(10)과, SiC 기판(10)의 주면(11) 상에 형성된 에피택셜층(21)을 구비하고 있다.
에피택셜층(21)은, 예컨대 SiC층이다. 에피택셜층(21)은, 1층이어도 좋고, 복수층이어도 좋다.
계속해서, 도 6 및 도 7을 참조하여, 본 실시형태에서의 에피택셜 웨이퍼(20)의 제조 방법에 대해서 설명한다.
우선, 도 7에 나타내는 바와 같이, 실시형태 3의 SiC 기판의 제조 방법에 따라, SiC 기판을 제조한다. 또한, SiC 기판은, 알칼리성 용액으로 세정하는 공정을 2회 이상 실시하면 특별히 한정되지 않으며, 도 3에 나타내는 실시형태 1, 또는 도 4에 나타내는 실시형태 2의 SiC 기판의 제조 방법에 따라 제조되어도 좋다.
다음에, 도 6 및 도 7에 나타내는 바와 같이, SiC 기판(10)의 주면(11) 상에 에피택셜층(21)을 형성한다(단계 S31: 에피택셜층 형성 공정). 에피택셜층(21)의 형성 방법은, 특별히 한정되지 않고, 예컨대 HVPE법, MBE법, OMVPE법, 승화법, CVD법 등의 기상성장법, 플럭스법, 고질소압 용액법 등의 액상 성장법 등에 따라 형성할 수 있다.
이상의 단계 S1∼S3, S11∼S22, S31을 실시함으로써, 도 6에 나타내는 에피택셜 웨이퍼(20)를 제조할 수 있다. 이 에피택셜 웨이퍼(20)는, 주면(11) 상의 잔사가 0.2개 이상 200개 미만인 SiC 기판(10)을 이용하고 있다. 에피택셜층(21)을 기상성장법 및 액상 성장법에 따라 형성하는 경우에는, 이 잔사가 이상(異常) 성장의 핵이 되는 것을 억제할 수 있기 때문에, 결함이 생기는 것을 억제할 수 있다. 또한 기상성장법의 경우에는, 원료 가스 및 캐리어 가스의 흐름이 잔사에 의해 저해되는 것을 억제할 수 있다. 이 때문에, 원료 가스 및 캐리어 가스의 흐름과 반대측의 위치에서의 에피택셜층(21)의 성장이 촉진된다. 이에 따라, 잔사를 기인으로 한 쉘로우 피트 등의 결함이 발생하는 것을 억제할 수 있다.
<실시예>
본 실시예에서는, SiC 기판의 주면 상의 잔사가 0.2개 이상 200개 미만인 것의 효과에 대해서 조사하였다.
(본 발명예 1)
본 발명예 1의 SiC 기판의 제조 방법은, 기본적으로는 실시형태 1의 SiC 기판의 제조 방법에 따랐다.
구체적으로는, 우선, 주면을 가지고, 또한 SiC로 이루어지는 하지 기판을 준비하였다(S1∼S3). 하지 기판은 2인치의 크기를 가지고 있었다. 또한, 하지 기판의 주면은 (0001)면이었다.
다음에, 제1 산 세정 공정(S11)으로서, 황산:과산화수소수=5:1의 혼합 비율로 혼합된 80℃의 제1 산성 용액을 이용하여, 하지 기판의 주면을 세정하였다. 다음에, 하지 기판의 주면을 순수로 세정하였다.
다음에, 제1 알칼리 세정 공정(S12)으로서, 물:암모니아:과산화수소수=5:1:1의 비율로 혼합된 80℃의 제1 알칼리성 용액을 이용하여, 하지 기판의 주면을 세정하였다. 다음에, 하지 기판의 주면을 순수로 세정하였다.
다음에, 제2 알칼리 세정 공정(S13)으로서, 제1 알칼리성 용액과 동일한 용액을 제2 알칼리성 용액으로서 이용하여, 하지 기판의 주면을 세정하였다. 다음에, 하지 기판의 주면을 순수로 세정하였다.
다음에, 제2 산 세정 공정(S14)으로서, 물:염산:과산화수소수=6:1:1의 혼합 비율로 혼합된 80℃의 제2 산성 용액을 이용하여, 하지 기판의 주면을 세정하였다. 다음에, 하지 기판의 주면을 순수로 세정하였다.
다음에, 제3 산 세정 공정(S15)으로서, 질산:염산=3:1의 혼합 비율로 혼합된 왕수를 이용하여, 하지 기판의 주면을 세정하였다. 다음에, 하지 기판의 주면을 순수로 세정하였다.
다음에, 제4 산 세정 공정(S16)으로서, 불화수소산, 또는 불화질산을 이용하여, 하지 기판의 주면을 세정하였다. 다음에, 하지 기판의 주면을 순수로 세정하였다.
다음에, 유기 세정 공정(S17)으로서, 이소프로필 알코올을 이용하여, 하지 기판의 주면을 세정하였다. 다음에, 하지 기판의 주면을 순수로 세정하였다.
다음에, 에칭 공정(S18)으로서, 하지 기판의 주면을 수소 가스 속에서 에칭하였다.
이상의 단계 S1∼S3 및 S11∼S18을 실시함으로써, 본 발명예 1의 SiC 기판을 제조하였다. 또한, 본 발명예 1의 SiC 기판으로서, 10장 제조하였다.
(본 발명예 2)
본 발명예 2의 SiC 기판의 제조 방법은, 기본적으로는 실시형태 3의 SiC 기판의 제조 방법에 따랐다. 즉, 본 발명예 2의 SiC 기판의 제조 방법에서는, 알칼리성 용액을 이용하여 하지 기판을 세정하는 공정은 3회였다.
구체적으로는, 우선, 제3 알칼리 세정 공정(S21)으로서, pH가 13을 넘는 수산화칼륨 용액을 이용하여, 하지 기판의 주면을 세정하였다.
다음에, 유기 세정 공정(S22)으로서, 이소프로필 알코올을 이용하여, 하지 기판의 주면을 세정하였다. 다음에, 하지 기판의 주면을 순수로 세정하였다.
다음에, 본 발명예 1과 마찬가지로, S11∼S18을 실시하였다. 이상의 단계 S1∼S3, S11∼S18, S21, S22를 실시함으로써, 본 발명예 2의 SiC 기판을 제조하였다. 또한, 본 발명예 2의 SiC 기판으로서, 10장 제조하였다.
(본 발명예 3)
본 발명예 3의 SiC 기판의 제조 방법은, 기본적으로는 본 발명예 2의 SiC 기판의 제조 방법과 동일한 공정을 구비하고 있었지만, 제2 알칼리 세정 공정(S13)을 구비하고 있지 않은 점에서 달랐다. 즉, 본 발명예 3의 SiC 기판의 제조 방법에서는, 알칼리성 용액을 이용하여 하지 기판을 세정하는 공정은 2회였다. 또한, 본 발명예 3의 SiC 기판으로서, 10장 제조하였다.
(비교예 1)
비교예 1의 SiC 기판의 제조 방법은, 기본적으로는 본 발명예 1의 SiC 기판의 제조 방법과 동일한 공정을 구비하고 있었지만, 제2 알칼리 세정 공정(S13)을 구비하고 있지 않은 점에서 달랐다. 즉, 비교예 1의 SiC 기판의 제조 방법에서는, 알칼리성 용액을 이용하여 하지 기판을 세정하는 공정은 1회였다. 또한, 비교예 1의 SiC 기판으로서, 10장 제조하였다.
(측정 방법)
본 발명예 1∼3 및 비교예 1에 대해서, 알칼리성의 용액을 이용하여 세정한 후에, 주면의 잔사를 측정하였다. 그 결과를 하기의 표 1에 기재한다. 잔사의 측정은, SiC 기판의 주면에 대해서, 사방 50 ㎛의 시야에서, AFM을 이용하여 5점 측정하였을 때의 평균값으로 하였다. 5점은, 도 1의 (B)에 나타내는 바와 같은 이하의 영역으로 하였다. 우선, 주면의 중심에서 사방 1 ㎝의 범위 내의 1점으로 하였다. 또한, <11-20> 방향으로 중심을 사이에 두고 중심으로부터 반경의 70％의 길이만큼 떨어진 각각의 위치를 중심으로 한 사방 1/2 ㎝의 범위의 2점으로 하였다. 또한, <1-100> 방향으로 중심을 사이에 두고 중심으로부터 반경의 70％의 길이만큼 떨어진 각각의 위치를 중심으로 한 사방 1/2 ㎝의 범위의 2점으로 하였다. 측정한 잔사는 0.01 ㎚ 이상 10 ㎛ 이하의 직경을 가지고 있었다.
또한, 에칭 공정(S18) 후의 SiC 기판의 주면 상에, CVD법에 따라 에피택셜층으로서 SiC층을 형성하였다. 이 에피택셜층의 주면에 대해서, AFM으로 쉘로우 피트의 수를 측정하였다. 쉘로우 피트의 측정은, 사방 50 ㎛의 시야에서, AFM을 이용하여 5점 측정하였을 때의 평균값으로 하였다. 5점의 측정점은, 잔사에 대한 측정 위치와 동일하게 하였다. 이 경우, 예컨대 도 9에 나타내는 바와 같이, 쉘로우 피트가 관찰되었다. 쉘로우 피트수의 결과를 하기의 표 1에 나타낸다. 또한, 표 1 중, 0이란, 쉘로우 피트가 발생하지 않았던 것을 나타낸다.
본 발명예 1 본 발명예 2 본 발명예 3 본 발명예 4
제3 알칼리 세정 공전(S21) 전 - 1000000 1000000 -
제3 알칼리 세정 공전(S21) 후 - 1000 1000 -
제1 알칼리 세정 공전(S12) 전 1000000 1000 1000 1000000
제1 알칼리 세정 공전(S12) 후 200~300 10~199 10~199 200~300
제2 알칼리 세정 공전(S13) 후 60~150 5~50 - -
에칭 공정(S18) 후 5 이하 0.2 0.4 50
쉘로우 피트 0.5 0 0 5
(측정 결과)
표 1에 나타내는 바와 같이, 알칼리성 용액으로 2회 이상 세정한 본 발명예 1∼3에서는, 에칭 공정(S18) 전의 주면의 잔사가 5개 이상 199개 이하였다. 한편, 알칼리성 용액으로 1회밖에 세정하지 않았던 비교예 1에서는, 에칭 공정(S18) 전의 주면의 잔사가 200∼300개였다.
또한, 알칼리성 용액으로 2회 이상 세정한 본 발명예 1∼3에서는, 에칭 공정(S18) 후의 주면의 잔사가 0.2개 이상 5개 이하였다. 한편, 알칼리성 용액으로 1회밖에 세정하지 않았던 비교예 1에서는, 에칭 공정(S18) 후의 주면의 잔사가 50개였다.
이 때문에, 본 발명예 1∼3의 SiC 기판 상에 형성한 에피택셜층에는, 쉘로우 피트가 발생하지 않았거나, 또는 발생하여도 0.5개 이하였다. 한편, 비교예 1의 SiC 기판 상에 형성한 에피택셜층에는 쉘로우 피트가 5개 발생되어 있었다.
이것으로부터, 알칼리성 용액으로 2회 이상 세정함으로써, 주면의 잔사를 0.2개 이상 200개 미만까지 저감할 수 있으며, 더 에칭하면 0.2개 이상 50개 이하까지 저감할 수 있는 것을 알 수 있었다. 이 범위의 잔사수이면, 이 주면 상에 에피택셜층을 형성하는 경우, 이 잔사에 기인한 결함이 형성되는 것을 억제할 수 있는 것을 알 수 있었다. 이 결과는, 이하의 이유에 의한 것임을 본 발명자는 발견하였다.
도 10에 나타내는 바와 같이, SiC 기판(10)의 주면(11)에 잔사(15)가 존재하고 있으면, 도 11에 나타내는 바와 같이, 기상성장법에 따라 이 주면(11) 상에 에피택셜층(21)을 형성하는 경우, 원료, 캐리어 가스 등의 가스(G)의 흐름이 잔사(15)에 의해 저해된다. 이 때문에, 가스(G)의 흐름과 잔사(15)에 대하여 반대측에 위치하는 주면(11) 상에서는 에피택셜 성장이 지연되어 버린다. 따라서, SiC 기판(10)의 주면(11)의 잔사에 기인한 결함이 발생한다.
이상으로부터, 에칭 공정(S18) 전의 주면의 잔사를 0.2개 이상 200개 미만으로 하고, 에칭 공정(S18) 후의 주면의 잔사를 0.2개 이상 5개 이하로 함으로써, SiC 기판의 주면 상에 에피택셜층을 형성하면, 잔사에 기인한 결함이 에피택셜층에 형성되는 것을 억제할 수 있는 것을 알 수 있었다. 따라서, 이 에피택셜층에 전극을 형성함으로써 제작되는 반도체 디바이스의 동작에의 영향을 억제할 수 있는 것을 알 수 있었다. 즉, 에피택셜층을 형성하기 전의 SiC 기판의 주면 상의 잔사수를 상기 범위 내로 함으로써, 안정적으로 에피택셜층 내에서 생기는 결함을 저감할 수 있는 것을 알 수 있었다.
특히, 제1 알칼리 세정 공정(S12)에 앞서, 수산화칼륨을 함유하는 제3 알칼리성 용액을 이용하여 세정하는 제3 알칼리 세정 공정(S21)을 실시한 본 발명예 2 및 3에서는, 제2 알칼리 세정 공정(S13) 후의 잔사를 저감할 수 있으며, 또한 에칭 공정(S18) 후의 잔사의 수를 크게 저감할 수 있었다. 이 때문에, SiC 기판 상에 형성한 에피택셜층에는 쉘로우 피트가 발생하지 않았다. 따라서, 제3 알칼리 세정 공정(S21)을 실시함으로써, 잔사의 수를 효과적으로 저감할 수 있는 것을 알 수 있었다.
이상과 같이 본 발명의 실시형태 및 실시예에 대해서 설명을 행하였지만, 각 실시형태 및 실시예의 특징을 적절하게 조합하는 것도 당초부터 예정하고 있다. 또한, 금번 개시된 실시형태 및 실시예는 모든 점에서 예시이며 제한적인 것이 아니라고 고려되어야 한다. 본 발명의 범위는 상기한 실시형태가 아니라 특허청구의 범위에 의해 나타내어지며, 특허청구의 범위와 균등의 의미 및 특허청구의 범위 내에서의 모든 변경을 포함하는 것으로 의도된다.
10 : SiC 기판
11 : 주면
15 : 잔사
20 : 에피택셜 웨이퍼
21 : 에픽택셜층

Claims (16)

  1. 주면(11)을 가지고, 탄화규소로 이루어지는 하지 기판을 준비하는 공정과,
    상기 주면(11)을 제1 알칼리성 용액을 이용하여 세정하는 공정과,
    상기 제1 알칼리성 용액을 이용하여 세정하는 공정 후에, 상기 주면(11)을 제2 알칼리성 용액을 이용하여 세정하는 공정을 통해 제작된 탄화규소 기판(10)으로서,
    상기 주면(11)을 가지며,
    상기 주면(11)의 잔사(殘渣)가 0.2개 이상 200개 미만인 것인 탄화규소 기판(10).
  2. 제1항에 있어서, 상기 주면(11)의 잔사가 0.2개 이상 50개 이하인 것인 탄화규소 기판(10).
  3. 제1항에 있어서, 상기 잔사는, 콜로이달 실리카, 산화크롬, 다이아몬드, 접착제 및 왁스로 이루어지는 군에서 선택된 적어도 1종의 물질로 이루어지는 것인 탄화규소 기판(10).
  4. 제3항에 있어서, 상기 접착제 또는 상기 왁스는, 핫멜트(hotmelt)계, 아크릴계 및 에폭시계로 이루어지는 군에서 선택된 적어도 1종의 물질로 이루어지는 것인 탄화규소 기판(10).
  5. 제1항에 있어서, 상기 잔사는 0.01 ㎚ 이상 10 ㎛ 이하의 직경을 갖는 것인 탄화규소 기판(10).
  6. 주면(11)을 가지고, 탄화규소로 이루어지는 하지 기판을 준비하는 공정과,
    상기 주면(11)을 제1 알칼리성 용액을 이용하여 세정하는 공정과,
    상기 제1 알칼리성 용액을 이용하여 세정하는 공정 후에, 상기 주면(11)을 제2 알칼리성 용액을 이용하여 세정하는 공정과,
    상기 제2 알칼리성 용액을 이용하여 세정하는 공정 후에, 상기 주면(11)을 에칭하는 공정을 통해 제작된 탄화규소 기판(10)으로서,
    상기 주면(11)을 가지며,
    상기 주면(11)의 잔사가 0.2개 이상 5개 이하인 것인 탄화규소 기판(10).
  7. 제6항에 있어서, 상기 주면(11)의 잔사가 0.2개 이상 0.4개 이하인 것인 탄화규소 기판(10).
  8. 제6항에 있어서, 상기 잔사는, 콜로이달 실리카, 산화크롬, 다이아몬드, 접착제 및 왁스로 이루어지는 군에서 선택된 적어도 1종의 물질로 이루어지는 것인 탄화규소 기판(10).
  9. 제8항에 있어서, 상기 접착제 또는 상기 왁스는, 핫멜트계, 아크릴계 및 에폭시계로 이루어지는 군에서 선택된 적어도 1종의 물질로 이루어지는 것인 탄화규소 기판(10).
  10. 제6항에 있어서, 상기 잔사는 0.01 ㎚ 이상 10 ㎛ 이하의 직경을 갖는 것인 탄화규소 기판(10).
  11. 제1항에 기재된 탄화규소 기판(10)과,
    상기 탄화규소 기판(10)의 상기 주면(11) 상에 형성된 에피택셜층(21)
    을 구비하는 에피택셜 웨이퍼(20).
  12. 주면(11)을 가지며, 탄화규소로 이루어지는 하지 기판을 준비하는 공정과,
    상기 주면(11)을 제1 알칼리성 용액을 이용하여 세정하는 공정과,
    상기 제1 알칼리성 용액을 이용하여 세정하는 공정 후에, 상기 주면(11)을 제2 알칼리성 용액을 이용하여 세정하는 공정
    을 포함하는 탄화규소 기판(10)의 제조 방법.
  13. 제12항에 있어서, 상기 제1 알칼리성 용액을 이용하여 세정하는 공정에 앞서, 상기 주면(11)을 수산화칼륨을 함유하는 제3 알칼리성 용액을 이용하여 세정하는 공정을 더 포함하는 것인 탄화규소 기판(10)의 제조 방법.
  14. 제12항에 있어서, 상기 주면(11)을 산성 용액을 이용하여 세정하는 공정을 더 포함하는 것인 탄화규소 기판(10)의 제조 방법.
  15. 제12항에 있어서, 상기 제2 알칼리성 용액을 이용하여 세정하는 공정 후에, 상기 주면(11)을 에칭하는 공정을 더 포함하는 것인 탄화규소 기판(10)의 제조 방법.
  16. 제15항에 있어서, 상기 에칭하는 공정은, 수소 가스 및 염화수소 가스 중 적어도 한쪽을 함유하는 가스를 이용하여 행하는 것인 탄화규소 기판(10)의 제조 방법.
KR1020100001648A 2009-01-13 2010-01-08 탄화규소 기판, 에피택셜 웨이퍼 및 탄화규소 기판의 제조 방법 KR20100083716A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-004839 2009-01-13
JP2009004839A JP5304255B2 (ja) 2009-01-13 2009-01-13 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法

Publications (1)

Publication Number Publication Date
KR20100083716A true KR20100083716A (ko) 2010-07-22

Family

ID=42101810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100001648A KR20100083716A (ko) 2009-01-13 2010-01-08 탄화규소 기판, 에피택셜 웨이퍼 및 탄화규소 기판의 제조 방법

Country Status (7)

Country Link
US (2) US8154027B2 (ko)
EP (1) EP2207196B1 (ko)
JP (1) JP5304255B2 (ko)
KR (1) KR20100083716A (ko)
CN (1) CN101783284A (ko)
DE (1) DE202009019026U1 (ko)
TW (1) TW201030858A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013073216A1 (ja) * 2011-11-14 2015-04-02 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP2014027093A (ja) * 2012-07-26 2014-02-06 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP6028754B2 (ja) * 2014-03-11 2016-11-16 トヨタ自動車株式会社 ＳｉＣ単結晶基板の製造方法
CA3058399A1 (en) * 2017-03-29 2018-10-04 Pallidus, Inc. Sic volumetric shapes and methods of forming boules
CN113594027A (zh) * 2021-07-27 2021-11-02 兰州大学 一种腐蚀4h-碳化硅表面的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19631363C1 (de) * 1996-08-02 1998-02-12 Siemens Ag Wässrige Reinigungslösung für ein Halbleitersubstrat
JP3528534B2 (ja) * 1997-09-08 2004-05-17 信越半導体株式会社 シリコンウエーハの洗浄方法
JP2000026199A (ja) 1998-07-09 2000-01-25 Denso Corp 炭化珪素単結晶の製造方法および炭化珪素単結晶
TWI220060B (en) 2001-05-10 2004-08-01 Macronix Int Co Ltd Cleaning method of semiconductor wafer
JP2007269627A (ja) 2002-03-19 2007-10-18 Central Res Inst Of Electric Power Ind 基板から継続するマイクロパイプを低減させるＳｉＣ結晶の製造方法およびＳｉＣ結晶、ＳｉＣ単結晶膜、ＳｉＣ半導体素子、ＳｉＣ単結晶基板および電子デバイス、ならびにＳｉＣバルク結晶の製造方法
JP3801091B2 (ja) 2002-05-09 2006-07-26 富士電機デバイステクノロジー株式会社 炭化珪素半導体装置およびその製造方法
KR100543457B1 (ko) * 2003-06-02 2006-01-23 삼성전자주식회사 반도체 공정에서 사용되는 부식방지제를 포함하는 세정액
CN1601703A (zh) * 2003-09-27 2005-03-30 旺宏电子股份有限公司 超纯水中氢氧自由基清洗晶圆表面的方法
JP2006032655A (ja) * 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
JP2006332230A (ja) * 2005-05-25 2006-12-07 Ecotron:Kk ショットキーバリアダイオード及びその製造方法
CN1944613A (zh) * 2006-06-07 2007-04-11 天津晶岭电子材料科技有限公司 一种用于集成电路衬底硅片的清洗剂及其清洗方法
JP5336070B2 (ja) * 2006-12-21 2013-11-06 アイメック 選択エピタキシャル成長プロセスの改良方法
US20080153266A1 (en) 2006-12-21 2008-06-26 Interuniversitair Microeletronica Centrum (Imec) Vzw Method to improve the selective epitaxial growth (seg) process
US20080156772A1 (en) * 2006-12-29 2008-07-03 Yunsang Kim Method and apparatus for wafer edge processing
JP5190451B2 (ja) * 2007-04-20 2013-04-24 キヤノンアネルバ株式会社 炭化ケイ素基板を有する半導体デバイスのアニール方法
JP2008280207A (ja) * 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd ＳｉＣ単結晶基板の製造方法
JP2008290888A (ja) * 2007-05-22 2008-12-04 Sumitomo Osaka Cement Co Ltd 炭化ケイ素の表面処理方法

Also Published As

Publication number Publication date
EP2207196B1 (en) 2016-05-04
US20100176403A1 (en) 2010-07-15
US8709950B2 (en) 2014-04-29
US20120077346A1 (en) 2012-03-29
DE202009019026U1 (de) 2015-08-11
US8154027B2 (en) 2012-04-10
EP2207196A3 (en) 2011-10-26
TW201030858A (en) 2010-08-16
JP2010165735A (ja) 2010-07-29
EP2207196A2 (en) 2010-07-14
CN101783284A (zh) 2010-07-21
JP5304255B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
CN104641453B (zh) Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
CN102985601B (zh) 半导体材料的平滑方法及使用其制造的晶片
US9896781B2 (en) Silicon carbide single-crystal substrate, silicon carbide epitaxial substrate and method of manufacturing them
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
CN109659221B (zh) 一种碳化硅单晶薄膜的制备方法
WO2006031641A2 (en) Method of manufacturing carrier wafer and resulting carrier wafer structures
TW201342494A (zh) 用於半導體裝置的製造之合成晶圓
JP6441088B2 (ja) シリコンウェーハの製造方法及び半導体装置の製造方法
US8709950B2 (en) Silicon carbide substrate, epitaxial wafer and manufacturing method of silicon carbide substrate
Murata et al. Structural and chemical characteristics of atomically smooth GaN surfaces prepared by abrasive-free polishing with Pt catalyst
JP2007326771A (ja) 形成方法および化合物半導体ウェハ
CN104112652A (zh) 制造碳化硅衬底的方法
CN110060959B (zh) 贴合晶片的制造方法
JPH03295235A (ja) エピタキシャルウェーハの製造方法
US20150170928A1 (en) Silicon carbide substrate and fabrication method thereof
JP7166324B2 (ja) リン化インジウム基板、リン化インジウム基板の製造方法及び半導体エピタキシャルウエハ
JP6421505B2 (ja) サファイア基板の製造方法
CN109559972A (zh) 碳化硅衬底回收方法、碳化硅衬底及回收系统
JP3758530B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
Zawal The importance of minority carrier lifetime in silicon semiconductor devices
CN117790418A (zh) 一种从晶圆切单得到裸片的方法
JP2013120795A (ja) 窒化物半導体基板の製造方法
JP2010132473A (ja) 窒化ガリウム結晶の成長方法および窒化ガリウム結晶の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid