JP2009218597A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009218597A5 JP2009218597A5 JP2009056472A JP2009056472A JP2009218597A5 JP 2009218597 A5 JP2009218597 A5 JP 2009218597A5 JP 2009056472 A JP2009056472 A JP 2009056472A JP 2009056472 A JP2009056472 A JP 2009056472A JP 2009218597 A5 JP2009218597 A5 JP 2009218597A5
- Authority
- JP
- Japan
- Prior art keywords
- stud
- resistive memory
- cell
- bit line
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (18)
- 基板上に具備された抵抗メモリ要素と、
前記抵抗メモリ要素の上に具備されたビットラインと、
前記抵抗メモリ要素の上及び外側に具備され、前記ビットラインと同一である物質を含み、前記ビットラインの下面より高い下面及び前記ビットラインの上面と同一である平面(coplanar)になる上面を有する上スタッドと、を含む抵抗メモリ素子。 - 前記ビットライン、及び前記上スタッドは、銅を含むことを特徴とする請求項1に記載の抵抗メモリ素子。
- 前記基板と前記上スタッドの間に具備され、前記上スタッドに連結され、前記ビットラインの下面より高い上面を有し、前記上スタッドと異なる物質に構成される下スタッドをさらに含むことを特徴とする請求項1または2に記載の抵抗メモリ素子。
- 前記下スタッドは、タングステンを含むことを特徴とする請求項3に記載の抵抗メモリ素子。
- 前記上スタッドの上に提供され、前記上スタッドに電気的に連結され、ワードラインとして作用する配線をさらに含むことを特徴とする請求項1ないし4のいずれか一項に記載の抵抗メモリ素子。
- 前記ワードラインとして作用する配線は、銅を含むことを特徴とする請求項5に記載の抵抗メモリ素子。
- 前記基板と前記上スタッドの間に具備され、前記上スタッドに連結され、前記ビットラインの下面より高い上面を有し、前記上スタッドと異なる物質に構成される下スタッドと、
前記下スタッドと前記基板の間に具備され、前記基板の下ワードライン及び前記下スタッドに電気的に連結され、前記下スタッドの下面の直径より狭い直径を有するコンタクトプラグと、
前記上スタッドの上に提供され、前記上スタッドに電気的に連結される上ワードラインと、をさらに含むことを特徴とする請求項1ないし6のいずれか一項に記載の抵抗メモリ素子。 - 前記基板と前記上スタッドの間に具備され、前記上スタッドに連結され、前記ビットラインの下面より高い上面を有し、前記上スタッドと異なる物質に構成されるセルの下スタッドと、
前記抵抗メモリ要素の上及び外側に具備され、前記上スタッドと異なる物質に構成される周辺下スタッドと、
前記周辺下スタッドの側面一部分の上に、そして上面の上に具備され、前記ビットラインと同一である物質に構成される配線と、をさらに含むことを特徴とする請求項1ないし7のいずれか一項に記載の抵抗メモリ素子。 - 前記上スタッドの上面は、前記ビットラインの上面と実質的に同一である高さを示すことを特徴とする請求項1ないし8のいずれか一項に記載の抵抗メモリ素子。
- 基板上に具備された抵抗メモリ要素と、
前記抵抗メモリ要素の上に具備された銅を含むビットラインと、
前記抵抗メモリ要素の上及び外側に具備され、前記ビットラインの下面より高い下面を有する銅を含み、前記ビットラインの上面と同一である平面(coplanar)になる上面を有するセルの上スタッドと、
前記セルの上スタッドの下面に連結され、前記セルの上スタッドと異なる物質を含むセルの下スタッドと、を含むことを特徴とする抵抗メモリ素子。 - 前記セルの下スタッドは、タングステンを含むことを特徴とする請求項10に記載の抵抗メモリ素子。
- 前記セルの下スタッドと前記基板の間に具備されて、前記セルの下スタッド及び前記基板に連結され、前記セルの下スタッドの下面の直径より、より広い直径の上面を有するセルコンタクトプラグをさらに含むことを特徴とする請求項10または11に記載の抵抗メモリ素子。
- 前記セルの上スタッドに電気的に連結され、前記セルの上スタッドの上に具備された銅を含むワードラインとして作用する配線をさらに含むことを特徴とする請求項10ないし12のいずれか一項に記載の抵抗メモリ素子。
- 前記抵抗メモリ要素の上及び外側に具備され、前記セルの上スタッドと異なる物質に構成され、前記セルの下スタッドと実質に同一である高さの上面及び下面を有する周辺の下スタッドと、前記周辺の下スタッドの側面一部分の上に、そして上面の上に具備され、銅を含む配線と、をさらに含むことを特徴とする請求項10ないし13のいずれか一項に記載の抵抗メモリ素子。
- 基板のセルアレイ領域に具備された抵抗メモリ要素と、
前記抵抗メモリ要素の上に具備された銅を含むビットラインと、
前記抵抗メモリ要素の上及び外側に具備され、前記銅ビットラインの下面より高い下面を有する銅を含み、前記ビットラインの上面と同一である平面(coplanar)になる上面を有するセルの上スタッドと、
前記セルの上スタッドの下面に連結され、前記セルの上スタッドと異なる物質を含むセルの下スタッドと、
前記基板と前記セルの下スタッドの間に具備されて前記基板と前記セルの下スタッドに電気的に連結され、前記セルの下スタッドの下面より大きい直径の上面を有するセルコンタクトプラグと、を含むことを特徴とする抵抗メモリ素子。 - 基板の周辺回路領域に提供された周辺コンタクトプラグと、前記周辺コンタクトプラグに電気的に連結された周辺下スタッドと、前記周辺下スタッドの側面一部及び上面の上に具備され、前記ビットラインと同一である物質に形成された第1配線と、前記セルの上スタッドに電気的に連結されたワードラインと、前記第1配線に電気的に連結され、前記ワードラインと同一である物質に形成された第2配線と、をさらに含むことを特徴とする請求項15に記載の抵抗メモリ素子。
- 前記第2配線及び前記ワードラインは、銅を各々含むことを特徴とする請求項16に記載の抵抗メモリ素子。
- 下部連結ラインと、
前記下部連結ラインと前記上部連結ラインとの間の交差領域に配置された抵抗メモリ要素と、及び
前記抵抗メモリ要素と離隔され、前記下部連結ラインと電気的に連結され、下部スタッド及び前記下部スタッド上の上部スタッドを含むプラグ構造体を含み、
前記上部スタッドは、前記上部連結ラインと同一である物質を含み、前記上部連結ラインの上面と同一である平面になる上面を有する抵抗メモリ素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2008-0022447 | 2008-03-11 | ||
KR20080022447A KR101490429B1 (ko) | 2008-03-11 | 2008-03-11 | 저항 메모리 소자 및 그 형성 방법 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009218597A JP2009218597A (ja) | 2009-09-24 |
JP2009218597A5 true JP2009218597A5 (ja) | 2012-04-26 |
JP5544104B2 JP5544104B2 (ja) | 2014-07-09 |
Family
ID=41062027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009056472A Active JP5544104B2 (ja) | 2008-03-11 | 2009-03-10 | 抵抗メモリ素子及びその形成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8384060B2 (ja) |
JP (1) | JP5544104B2 (ja) |
KR (1) | KR101490429B1 (ja) |
CN (1) | CN101533849B (ja) |
TW (1) | TWI505285B (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100972074B1 (ko) * | 2008-09-18 | 2010-07-22 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그 제조방법 |
CN101878530B (zh) * | 2008-10-01 | 2012-03-07 | 松下电器产业株式会社 | 非易失性存储元件和使用该元件的非易失性存储装置 |
JP5696378B2 (ja) * | 2010-06-15 | 2015-04-08 | ソニー株式会社 | 記憶装置の製造方法 |
US9240405B2 (en) * | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
KR20130059913A (ko) * | 2011-11-29 | 2013-06-07 | 에스케이하이닉스 주식회사 | 상변화 메모리 장치 및 그의 제조방법 |
US8796855B2 (en) * | 2012-01-13 | 2014-08-05 | Freescale Semiconductor, Inc. | Semiconductor devices with nonconductive vias |
KR101829351B1 (ko) | 2012-04-23 | 2018-03-29 | 삼성전자주식회사 | 반도체 소자의 제조방법 |
US8737121B2 (en) * | 2012-05-23 | 2014-05-27 | International Business Machines Corporation | Drift-insensitive or invariant material for phase change memory |
KR101934783B1 (ko) | 2012-07-02 | 2019-01-03 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
TWI508278B (zh) * | 2013-03-13 | 2015-11-11 | Macronix Int Co Ltd | 半導體元件及其製造方法 |
US9741918B2 (en) | 2013-10-07 | 2017-08-22 | Hypres, Inc. | Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit |
US9514977B2 (en) | 2013-12-17 | 2016-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
KR20150110999A (ko) | 2014-03-24 | 2015-10-05 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
KR102527669B1 (ko) | 2016-08-11 | 2023-05-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
KR102308779B1 (ko) * | 2017-04-10 | 2021-10-05 | 삼성전자주식회사 | 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치 |
KR102343847B1 (ko) * | 2017-04-25 | 2021-12-28 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
FR3066038B1 (fr) | 2017-05-05 | 2020-01-24 | Stmicroelectronics (Crolles 2) Sas | Memoire a changement de phase |
US20190115392A1 (en) * | 2017-10-16 | 2019-04-18 | International Business Machines Corporation | Access device and phase change memory combination structure in backend of line (beol) |
KR20190055660A (ko) * | 2017-11-15 | 2019-05-23 | 에스케이하이닉스 주식회사 | 크로스-포인트 어레이 장치 및 이의 제조 방법 |
CN109728024A (zh) * | 2018-12-29 | 2019-05-07 | 上海新储集成电路有限公司 | 一种基于绝缘体上硅工艺的相变存储器结构 |
KR102653729B1 (ko) * | 2019-12-12 | 2024-04-03 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
JP2021150573A (ja) * | 2020-03-23 | 2021-09-27 | キオクシア株式会社 | 半導体記憶装置 |
US11289130B2 (en) | 2020-08-20 | 2022-03-29 | Macronix International Co., Ltd. | Memory device |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5969424A (en) * | 1997-03-19 | 1999-10-19 | Fujitsu Limited | Semiconductor device with pad structure |
JP3930978B2 (ja) * | 1998-08-04 | 2007-06-13 | 松下電器産業株式会社 | 強誘電体メモリ装置 |
US6306680B1 (en) * | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
JP3736607B2 (ja) * | 2000-01-21 | 2006-01-18 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP4428500B2 (ja) * | 2001-07-13 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 容量素子及びその製造方法 |
EP1408550B1 (en) * | 2002-10-08 | 2006-12-27 | STMicroelectronics S.r.l. | Array of cells including a selection bipolar transistor and fabrication method thereof |
TWI227050B (en) * | 2002-10-11 | 2005-01-21 | Sanyo Electric Co | Semiconductor device and method for manufacturing the same |
KR100691725B1 (ko) * | 2002-12-11 | 2007-03-12 | 다이니폰 인사츠 가부시키가이샤 | 다층 배선기판 및 그 제조 방법 |
US7323734B2 (en) * | 2003-02-25 | 2008-01-29 | Samsung Electronics Co., Ltd. | Phase changeable memory cells |
EP1505656B1 (en) | 2003-08-05 | 2007-01-03 | STMicroelectronics S.r.l. | Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array manufactured thereby |
JP4303563B2 (ja) * | 2003-11-12 | 2009-07-29 | 大日本印刷株式会社 | 電子装置および電子装置の製造方法 |
US7700474B2 (en) | 2006-04-07 | 2010-04-20 | Tokyo Electron Limited | Barrier deposition using ionized physical vapor deposition (iPVD) |
DE102004011430B4 (de) * | 2004-03-09 | 2008-06-19 | Qimonda Ag | Halbleiterspeichereinrichtung |
JP4439341B2 (ja) * | 2004-06-30 | 2010-03-24 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
KR100615598B1 (ko) | 2004-07-19 | 2006-08-25 | 삼성전자주식회사 | 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들 |
JP2006086292A (ja) * | 2004-09-15 | 2006-03-30 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
US20060169968A1 (en) * | 2005-02-01 | 2006-08-03 | Thomas Happ | Pillar phase change memory cell |
KR100657956B1 (ko) * | 2005-04-06 | 2006-12-14 | 삼성전자주식회사 | 다치 저항체 메모리 소자와 그 제조 및 동작 방법 |
US20070045606A1 (en) | 2005-08-30 | 2007-03-01 | Michele Magistretti | Shaping a phase change layer in a phase change memory cell |
KR100665227B1 (ko) * | 2005-10-18 | 2007-01-09 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
JP5061469B2 (ja) * | 2006-02-15 | 2012-10-31 | パナソニック株式会社 | 不揮発性記憶素子およびその製造方法 |
JP2007305795A (ja) * | 2006-05-11 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4257352B2 (ja) * | 2006-08-22 | 2009-04-22 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
KR101012896B1 (ko) * | 2006-11-17 | 2011-02-08 | 파나소닉 주식회사 | 비휘발성 기억 소자, 비휘발성 기억 장치, 비휘발성 반도체장치, 및 비휘발성 기억 소자의 제조 방법 |
KR20080095683A (ko) * | 2007-04-25 | 2008-10-29 | 삼성전자주식회사 | 상변화 메모리 소자 및 그 형성 방법 |
US20080272355A1 (en) * | 2007-05-04 | 2008-11-06 | Samsung Electronics Co., Ltd. | Phase change memory device and method for forming the same |
EP2015357A1 (en) * | 2007-07-09 | 2009-01-14 | STMicroelectronics S.r.l. | Process for manufacturing an array of cells including selection bipolar junction transistors with projecting conduction regions |
KR100887058B1 (ko) * | 2007-09-06 | 2009-03-04 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치의 형성 방법 및 그 동작방법 |
JP4545823B2 (ja) * | 2007-10-15 | 2010-09-15 | パナソニック株式会社 | 不揮発性記憶素子、並びにその不揮発性記憶素子を用いた不揮発性半導体装置 |
KR101390341B1 (ko) * | 2007-11-15 | 2014-04-30 | 삼성전자주식회사 | 상변화 메모리 소자 |
KR100967680B1 (ko) * | 2008-02-12 | 2010-07-07 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
KR100973275B1 (ko) * | 2008-06-05 | 2010-08-02 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
-
2008
- 2008-03-11 KR KR20080022447A patent/KR101490429B1/ko active IP Right Grant
- 2008-11-18 US US12/273,140 patent/US8384060B2/en active Active
-
2009
- 2009-02-23 TW TW098105699A patent/TWI505285B/zh active
- 2009-03-10 JP JP2009056472A patent/JP5544104B2/ja active Active
- 2009-03-11 CN CN200910127436.6A patent/CN101533849B/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009218597A5 (ja) | ||
JP2006510219A5 (ja) | ||
JP5549962B2 (ja) | メモリアレイ。 | |
JP2006279042A5 (ja) | ||
JP2003115575A5 (ja) | ||
WO2008048666A3 (en) | Microelectronic packages and methods therefor | |
JP2006121088A5 (ja) | ||
JP2011151185A5 (ja) | 半導体装置 | |
TW200723508A (en) | Phase-change memory device and method of manufacturing same | |
JP2012256837A5 (ja) | 半導体装置 | |
JP2014530508A5 (ja) | ||
WO2005117121A3 (en) | Memory arrays; methods of forming memory arrays; and methods of forming contacts to bitlines | |
JP2009049370A5 (ja) | ||
JP2009110983A5 (ja) | ||
WO2013052372A3 (en) | Stub minimization for multi-die wirebond assemblies with parallel windows | |
JP2006221761A5 (ja) | ||
JP2005072588A5 (ja) | ||
JP2010135777A5 (ja) | 半導体装置 | |
CN105097759A (zh) | 封装堆栈结构及其制法暨无核心层式封装基板及其制法 | |
JP2012028429A5 (ja) | 半導体装置 | |
RU2016134736A (ru) | Магниторезистивное запоминающее устройство | |
JP2014131041A5 (ja) | ||
EP1939934A3 (en) | Nonvolatile memory device and method of fabricating the same | |
TWI456741B (zh) | 記憶體裝置 | |
JP2009044154A5 (ja) |