JP2009071290A5

JP2009071290A5 -

Info

Publication number: JP2009071290A5
Application number: JP2008204651A
Authority: JP
Filing date: 2008-08-07
Publication date: 2011-08-11

Claims

絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極上に絶縁膜を成膜し、
前記絶縁膜上に微結晶半導体膜を成膜し、
前記微結晶半導体膜上にバッファ層を成膜し、
前記微結晶半導体膜の成膜は、前記バッファ層との界面付近の第１領域の成膜速度が前記絶縁膜との界面付近の第２領域の成膜速度よりも速くなるように成膜条件を段階的または連続的に変化させる半導体装置の作製方法。
絶縁表面を有する基板上にゲート電極を形成し、
前記ゲート電極上に絶縁膜を成膜し、
前記基板を真空チャンバー内に導入し、
前記真空チャンバー内に材料ガスを導入して基板温度が１００℃以上３００℃未満の第１の成膜条件により第１の微結晶半導体膜を成膜し、
前記第１の成膜条件での成膜直後に、前記第１の成膜条件とは基板温度、電力、前記材料ガスの流量、または真空度の少なくとも１つの条件が異なる第２の成膜条件で前記真空チャンバーと同一チャンバー内で第２の微結晶半導体膜を堆積し、
前記第２の微結晶半導体膜上にバッファ層を成膜する半導体装置の作製方法。
請求項２において、
前記バッファ層は非晶質半導体膜であり、前記真空チャンバーと異なる真空チャンバー内で基板温度が３００℃以上４００℃未満の成膜条件により成膜する半導体装置の作製方法。
請求項２または請求項３において、
前記基板を前記真空チャンバー内に導入する前に、前記真空チャンバー内の雰囲気中を１×１０^−８Ｐａを超え１×１０^−５Ｐａ以下の真空度に真空排気した後、前記材料ガスを導入して真空チャンバー内壁に成膜を行う半導体装置の作製方法。
請求項２または請求項３において、
前記基板を前記真空チャンバー内に導入する前に、前記真空チャンバー内の雰囲気中を１×１０^−８Ｐａを超え１×１０^−５Ｐａ以下の真空度に真空排気した後、水素ガスまたは希ガスを導入してプラズマを発生させる半導体装置の作製方法。
請求項２または請求項３において、
前記基板を前記真空チャンバー内に導入した後、水素ガスまたは希ガスを導入してプラズマを発生させる半導体装置の作製方法。
請求項１乃至６のいずれか一において、
さらに、前記バッファ層上にｎ型を付与する不純物元素を含む半導体膜を成膜し、
前記ｎ型を付与する不純物元素を含む半導体膜上にソース電極またはドレイン電極を形成し、
前記ｎ型を付与する不純物元素を含む半導体膜をエッチングして、ソース領域及びドレイン領域を形成し、
前記ソース領域及び前記ドレイン領域と重なる領域を残存させて前記バッファ層の一部をエッチングして除去する半導体装置の作製方法。
請求項２乃至６のいずれか一において、
前記第２の成膜条件は、基板１枚当たりの成膜期間内に高周波電力をオフ状態として放電を停止する期間を複数有する半導体装置の作製方法。
請求項１乃至８のいずれか一において、
前記微結晶半導体膜を成膜する材料ガスは、シランガス、水素ガス、及びトリメチルボロンガスを含む半導体装置の作製方法。
請求項１乃至９のいずれか一において、
前記微結晶半導体膜を成膜する真空チャンバーの内壁を基板温度よりも高い温度に加熱し、前記微結晶半導体膜を成膜する半導体装置の作製方法。