JP2008524771A - 低電圧動作のメモリ検知回路および方法 - Google Patents
低電圧動作のメモリ検知回路および方法 Download PDFInfo
- Publication number
- JP2008524771A JP2008524771A JP2007546699A JP2007546699A JP2008524771A JP 2008524771 A JP2008524771 A JP 2008524771A JP 2007546699 A JP2007546699 A JP 2007546699A JP 2007546699 A JP2007546699 A JP 2007546699A JP 2008524771 A JP2008524771 A JP 2008524771A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- memory cell
- detection circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/067—Single-ended amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/063—Current sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/22—Nonvolatile memory in which reading can be carried out from one memory bank or array whilst a word or sector in another bank or array is being erased or programmed simultaneously
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
Description
一般的に、メモリ装置は、カード上に装着することができる1つ以上のメモリチップを備える。各メモリチップは、復号器、消去回路、書き込み回路および読み出し回路のような周辺回路によって支援されたメモリセルのアレイを備える。より精巧なメモリ装置は、知的かつ高水準のメモリ動作およびインターフェイスを実行するコントローラをも備える。今日、用いられている不揮発性固体メモリ装置が数多く商業的に成功している。これらのメモリ装置は異なる種類のメモリセルを用いることができ、各々の種類は1つ以上の電荷記憶素子を有する。
一般的に、メモリ装置は、行および列に配置され、ワード線およびビット線によってアドレス可能であるメモリセルの2次元アレイから成る。NOR形またはNAND形構造に従ってアレイを形成することができる。
図2には、メモリセルのNORアレイの一例を示す。NOR形構造を有するメモリ装置は、図1Bまたは図1Cに示されている種類のセルを用いて実施される。メモリセルの各行はソースおよびドレインによってデイジーチェーンに接続されている。この設計は、仮想接地設計と称されることがある。各メモリセル10はソース14、ドレイン16、コントロールゲート30および選択ゲート40を有する。行内のセルは、ワード線42に接続された選択ゲートを有する。列内のセルは、選択したビット線34,36にそれぞれ接続されたソースおよびドレインを有する。メモリセルが、独立して制御されるコントロールゲートおよび選択ゲートを有する幾つかの実施形態では、ステアリング線36も列内のセルのコントロールゲートを接続する。
図3には、図1Dに示されているようなメモリセルのNANDアレイの一例を示す。NANDセルの各列に沿って、ビット線は各NANDセルのドレイン端子56に結合されている。NANDセルの各行に沿って、ソース線はすべてのソース端子54を接続することができる。また、行に沿って延在するNANDセルのコントロールゲートは、一連の対応するワード線に接続されている。接続されたワード線を介してコントロールゲートに適切な電圧を用いて一対の選択トランジスタ(図1D参照)をオンに転換することによってNANDセルの行全体をアドレス指定することができる。NANDセルのチェーン内のメモリトランジスタが読み出されると、チェーンに流れる電流が、読み出されるセル内に記憶された電荷のレベルに本質的に依存するようにチェーン内の残りのメモリトランジスタは関連するワード線を介して確実にオンに転換される。NAND構造アレイおよびメモリシステムの一部としての動作の例は、米国特許第5,570,315号(特許文献9)、第5,774,397号(特許文献16)および第6,046,935号(特許文献11)で説明されている。
電荷記憶メモリ装置のプログラミング動作は、さらなる電荷を電荷記憶素子に追加することしかできない。従って、プログラミング動作より前に、電荷記憶素子内に存在する電荷を除去(または消去)する必要がある。メモリセルの1つ以上のブロックを消去する消去回路(図示せず)が設けられている。EEPROMのような不揮発性メモリは、セルのアレイの全部またはアレイのセルのかなりの部分が電気的に同時に(すなわち、一瞬に)消去される場合に「フラッシュ」EEPROMと称される。消去されると、次に、セルのこの部分を再プログラムすることができる。同時に消去できるセルのこの部分は、1つ以上のアドレス可能な消去単位を構成することができる。一般的に、消去単位またはブロックは1つ以上のページのデータを記憶し、ページはプログラミングおよび読み出しの単位であるが、単一の動作で2つ以上のページをプログラムまたは読み出すことができる。一般的に、各ページは1つ以上のセクタのデータを記憶し、セクタの大きさはホストシステムによって定義される。一例として、磁気ディスクドライブによって確立された規格に従う512バイトのユーザデータと、ユーザデータおよび/またはそれらが記憶されたブロックに関する幾らかのバイト数のオーバーヘッド情報とから成るセクタが挙げられる。
通常の2状態EEPROMセルでは、少なくとも1つの電流区切り点レベルは、導通ウィンドウを2つの領域に区画するように確立される。予め決定された一定の電圧を印加することによってセルが読み出される場合、ソース/ドレイン電流は、区切り点レベル(または、基準電流IREF )と比較することによってメモリ状態に分解される。電流読み出しが区切り点レベルまたはIREF の読み出しよりも高い場合、セルは一方の論理状態(例えば、「0」状態)にあると決定される。その一方で、電流が区切り点レベルの電流よりも少ない場合、セルは他方の論理状態(例えば、「1」状態)にあると決定される。従って、このような2状態セルは1ビットのデジタル情報を記憶する。外部からプログラムすることができる基準電流源は、メモリシステムの一部として区切り点レベルの電流を発生するために設けられることが多い。
読み出しおよびプログラミング性能を改善するため、アレイ内の複数の電荷記憶素子またはメモリトランジスタは並行して読み出され、またはプログラムされる。従って、メモリ素子の論理「ページ」が同時に読み出され、またはプログラムされる。既存のメモリ構造では、一般的に、行は、インターリーブされた幾つかのページを含む。ページの全メモリ素子は同時に読み出され、またはプログラムされる。列復号器は、インターリーブされたページのそれぞれ1つを対応数の読み出し/書き込みモジュールに選択的に接続する。例えば、1つの実施例では、メモリアレイは、532バイト(512バイトおよびオーバーヘッドの20バイト)のページサイズを有するように設計される。各列がドレインビット線を含み、1行当たり、インターリーブされた2つのページがある場合、合計して8512列になり、各ページが4256個の列と関連する。4,256個の検知モジュールは、すべての偶数ビット線または奇数ビット線のどちらかを並行して読み出しまたは書き込むように接続可能である。このように、並行して4,256ビット(すなわち、532バイト)のページのデータをメモリ素子のページから読み出すか、またはここにプログラムされる。読み出し/書き込み回路170を形成する読み出し/書き込みモジュールを様々な構造に配置することができる。
メモリセルの検知に関する1つの潜在的な問題は、ソース線偏りである。多数のメモリセルは並行して検知される場合、電流の結合は、有限抵抗を有する接地ループ内に著しい電圧降下を生じさせることがある。この結果、しきい値電圧の検知を用いる読み出し動作に誤差の原因になるソース線偏りを生じさせる。
ステップ400:メモリセルのページに対して、最初に、メモリセルのページに等しいメモリセルの動作セットを設定する。
ステップ410:複数パスj=1〜Nを開始する。
ステップ420:限界電流値I0 (j)を設定する。第1のパスj>1の後、I0 (j)は、前のパスj−1の限界電流値以下である。すなわち、I0 (j)≦I0 (j−1)である。
ステップ430:動作セットのうち、限界電流値I0 (j)よりも高い伝導電流を有するメモリセルを決定する。
ステップ440:限界電流値I0 (j)よりも高い伝導電流を有するこれらのメモリセルにさらなる電流が流れるのを阻止する。
ステップ450:阻止されなかった伝導電流を有する残りのメモリセルに等しいメモリセルの動作セットを設定する。j<Nの場合、ステップ410に戻り、その他の場合、ステップ460に進む。
ステップ460:メモリセルのページの状態を読み出す。
ステップ470:終了。
ステップ400:各々に結合されたビット線を有するメモリセルのページに対して、最初に、メモリセルのページに等しいメモリセルの動作セットを設定する。
ステップ402:メモリセルの動作セットの個々のビット線を所定の電圧範囲内に充電する。
ステップ410:複数パスj=1〜Nを開始する。
ステップ412:所定の電圧範囲内にある電圧のメモリセルの動作セットの個々のビット線から開始する。
ステップ420:限界電流値I0 (j)を設定する。第1のパスj>1の後、I0 (j)は、前のパスj−1の限界電流値以下である。すなわち、I0 (j)≦I0 (j−1)である。
ステップ430:動作セットのうち、限界電流値I0 (j)よりも高い伝導電流を有するメモリセルを決定する。
ステップ440:限界電流値I0 (j)よりも高い伝導電流を有するこれらのメモリセルにさらなる電流が流れるのを阻止する。
ステップ452:接地点にラッチされプルダウンされなかったビット線を有する残りのメモリセルに等しいメモリセルの動作セットを設定する。j<Nの場合、ステップ410に戻り、その他の場合、ステップ460に進む。
ステップ460:メモリセルのページの状態を読み出す。
ステップ470:終了。
図12には、3つの隣接するビット線と、これらビット線間の容量結合の影響とを示す。メモリセル10−0は、2つの隣接するメモリセル10−1,10−2を有する。これと類似して、3つの隣接するビット線36−0,36−1,36−2はそれぞれ3つのメモリセルに結合されている。各ビット線は、それ自体の静電容量CBL0 ,CBL1 ,CBL2 を有する。一対の隣接するビット線36−0,36−1は相互静電容量CBL01を有する。一対の隣接するビット線36−0,36−2は相互静電容量CBL02を有する。
iBLC0=CBL0 d/dtVBL0
iBLC1=CBL1 d/dtVBL1
iBLC2=CBL2 d/dtVBL2
を生じさせる。
iBLC01 =CBL01d/dt(VBL0 −VBL1 )
iBLC02 =CBL02d/dt(VBL0 −VBL2 )
である。
iCELL〜iBL0 +[iBLC00 +iBLC01 +iBLC02 ]
である。
ステップ500:伝導電流を検知するためにメモリセルのページの各々にビット線を結合する。
ステップ510:各ビット線間電圧を所定の範囲内に充電する。
ステップ520:各々の隣接対のビット線間の電圧差が時間にほとんど依存しないように各ビット線のビット線電圧を制御する。
ステップ530:ビット線が制御下にある間、各ビット線を通過する伝導電流を検知する。
ステップ540:終了。
ステップ532:ビット線が制御下にある間、各ビット線を用いて、所定のコンデンサにわたる電圧を変更することによって、各ビット線を通過する伝導電流を検知する。
ステップ534:所定のコンデンサにわたる電圧の変化速度によって伝導電流を決定する。
有効にする信号BLS(図15(A)(0))を介して検知モジュール480はビット線36に接続される。電圧クランプ部はBLC(図15(B)(0))で有効にされる。制限電流源としてプリチャージ回路640は制御信号FLT(図15(C)(0))で有効にされる。
トランジスタ658を介して信号INVを接地点にプルダウンするリセット信号RST(図15(D)(1))によって検知増幅器600が初期化される。従って、リセットの状態では、INVはロー(LOW)に設定される。これと同時に、p形トランジスタ663は相補信号LATをVddまたはハイ(HIGH)までプルアップする(図15(H)(1))。
制御されたプリチャージ段階の後、信号SENが弁別器回路650によって検知された時点で最初のDC高電流検知段階が開始する。検知は、所定レベルよりも高い伝導電流を有するメモリセルを識別する。弁別器回路650は、直列になっている2つのp形トランジスタ654,656を含む。これらp形トランジスタは、ノード657が信号INVを登録するプルアップとして作用する。p形トランジスタ654は、ロー(LOW)に達する読み出しストローブ信号STBによって有効にされ、p形トランジスタ656は、ロー(LOW)に達する内部検知ノード631のSEN信号によって有効にされる。前述したように、高電流セルは約0Vの信号SENを有するか、あるいは少なくとも、p形トランジスタ656をオフに転換するのに充分高くビット線をプリチャージすることができない。例えば、弱いプルアップが500nAの電流に制限されている場合、700nAの伝導電流を有するセルをプルアップすることができない(図15(G1)(2))。ロー(LOW)にラッチするためにSTBが発生すると、ノード657のINVはVddにプルアップされる。これによって、ハイ(HIGH)のINVおよびロー(LOW)のLATでラッチ回路660を設定する(図15(H1)(2))。
以前にプルダウンされなかったビット線36のようなビット線の伝導電流を検知するよりも前に、プリチャージ回路は信号FLTによって起動されて内部検知ノード631をVddにプリチャージする(図15(C)(3)および図15(I2)(3)〜(I4)(3))。
ここから先の動作は、検知ノードが浮遊状態にあり、電圧が電流検知(ACすなわち交流検知)中に変化するという図10〜11に関して説明した複数パス検知に類似する。図14での機能強化は、ビット線間結合を回避するため、一定を保つビット線電圧で検知が実行されるということである。
所定の第1の検知期間の終わりでは、SENは、ビット線36の伝導電流に依存して、ある電圧まで減少されている(図15(G2)(4)〜(G4)(4))。一例として、この第1の段階での限界電流は300nAとして設定される。コンデンサCSA652、検知期間T1およびp形トランジスタ656のしきい値電圧は、限界電流(例えば、300nA)よりも高い伝導電流に対応する信号SENが、弁別器回路650内のトランジスタ656をオンに転換するのに充分低く降下するように設定されている。ロー(LOW)にラッチするために信号STBが発生すると、出力信号INVはハイ(HIGH)にプルアップされ、ラッチ660によってラッチされる(図15(E)(5)および図15(H2))。その一方で、限界電流を下回る伝導電流に対応する信号SENは、トランジスタ656をオンに転換することができない信号SENを発生する。この場合、ラッチ660には変化がなく、その場合、LATはハイ(HIGH)のままである(図15(H3)および図15(H4))。従って、弁別器回路650は、検知期間によって設定された基準電流に対してビット線36の伝導電流の大きさを効果的に決定するということが分かる。
以前にプルダウンされなかったビット線36のようなビット線の伝導電流を次に検知するよりも前に、プリチャージ回路は信号FLTによって起動されて内部検知ノード631をVddにプリチャージする(図15(C)(6)および図15(I3)(6)〜(I4)(6))。
検知増幅器600に検知する用意ができた場合、プリチャージ回路640は、ハイ(HIGH)に達するFLTによって無効にされる(図15(C)(7))。第2の検知期間T2は、ストローブ信号STBのアサーションによって設定される。検知期間中、伝導電流はいくらかでもあればコンデンサを放電する。ビット線36の伝導電流の排出動作を介してコンデンサ652が放電するので、SENはVddから減少する。
所定の第2の検知期間T2の終わりでは、SENは、ビット線36の伝導電流に依存して、ある電圧まで減少される(図15(G3)(7)〜(G4)(7))。一例として、この第2の段階の限界電流は100nAとして設定される。この場合、220nAの伝導電流を有するメモリセルは、ロー(LOW)にラッチされたLAT(図15(H3)(7))を有し、ビット線は、その後、接地点にプルダウンされる(図15(I3)(7))。その一方で、40nAの伝導電流を有するメモリセルは、ハイ(HIGH)のLATで事前設定されたラッチの状態には影響がない。
最後に、読み出し段階では、転送ゲート488の制御信号NCOによって、ラッチされた信号SEN2を読み出しバス499に読み出すことができる(図15(J)および図15(K))。
高密度集積回路の不揮発性メモリ装置に固有の別の誤差は、前述したように、隣接するフローティングゲート結合による。メモリセルの近接性は、隣接するセルの電荷素子から電界の摂動を生じさせる。本発明の別の態様によれば、プログラミング動作と読み出し動作との間で各セルの電界環境の変化を最小限にすることによって摂動による誤差は最小限にされる。このことは、メモリセルのページ内の隣接するメモリセルのすべてを同時にプログラムすることによって達成される。個々のメモリセルおよび隣接するメモリセルが同時にプログラムされるので、メモリセルがプログラムされる時点から読み出される時点までに個々のセルに生じる電界環境において最小限の変化を確実にする。
図12〜15に関して説明したように、ビット線間結合を制御することは本発明によって可能である。従って、検知またはプログラミングベリファイ中、交互のビット線を接地する必要がなく、従って、隣接しないメモリセルを有する偶数または奇数ページで動作する要件を緩和し、ベリファイ動作を加速させる。
ステップ700:最後のプログラミングベリファイおよびその後の読み出し中に個々のメモリセルに生じる有効電界の差が最小限にされるようにメモリセルのページを並行してプログラムしベリファイする。
ステップ710:終了。
ステップ730:隣接するメモリセルのページを形成する。
ステップ740:メモリセルのページを並行してプログラムしベリファイする。
ステップ750:その後、メモリセルのページを読み出す。
ステップ760:終了。
図17には、メモリアレイの構造が、メモリセルの左ページ301および右ページ302に編成されたメモリセルの各行を有することを除いて、図6Aおよび図6Bに示されているメモリアレイに類似するメモリアレイを示す。各ページは、複数の隣接するメモリセルから成る。例えば、各ページは4,256個のセルを有することができる。好適な実施形態では、プログラミングは左ページおよび右ページに個々に実行される。独立した2つのページ間の相互作用を最小限にするため、一方のページがプログラムされている間、他方のページは、接地された全ビット線を有する。各ページが隣接することによる隣接するフローティングゲート結合は、この場合も、プログラミング中、減少される。
図7〜11および図15を参照して複数パス検知について前に説明した。特に、メモリセルのページが並行して検知される場合に、所定のしきい値よりも高い電流状態を有する検知されたメモリセルは、接地点にラッチされたビット線を有し、これによって、メモリセルのページを検知する次のパスでソース線偏り誤差の原因が除去される。
ステップ700:メモリセルのページに対して、最初に、メモリセルのページに等しいメモリセルの動作セットを設定する。
ステップ710:複数パスj=1〜Nを開始する。
ステップ720:限界電流値I0 (j)を設定する。第1のパスj>1の後、I0 (j)は、前のパスj−1の限界電流値以下である。すなわち、I0 (j)≦I0 (j−1)である。
ステップ730:動作セットのうち、限界電流値I0 (j)よりも高い伝導電流を有するメモリセルを決定する。
ステップ740:動作セットが、限界電流値I0 (j)よりも高い伝導電流をもはや有しなくなった後、限界電流値I0 (j)よりも高い伝導電流を有するメモリセルに流れるさらなる電流を阻止する。
ステップ750:阻止されなかった伝導電流を有する残りのメモリセルに等しいメモリセルの動作セットを設定する。j<Nの場合、ステップ710に戻り、その他の場合、ステップ760に進む。
ステップ760:メモリセルのページの状態を読み出す。
ステップ770:終了。
性能を改善するため、読み出し/書き込み動作は、メモリ記憶ユニットのページに並行して実行される。例えば、ページは4,096個のメモリ記憶ユニットから成ることができ、従って、並行して動作するため、等しい数の検知増幅器が必要とされる。
本発明のさらなる別の態様によれば、メモリセルの伝導電流は、2V未満の電源電圧で動作できる検知増幅器内の専用のコンデンサを伝導電流が放電する速度によって測定される。
Claims (36)
- メモリセルの伝導電流を検知する方法であって、
(a)電圧電源を準備するステップと、
(b)中間回路を介してコンデンサを前記メモリセルに結合するステップと、
(c)前記電圧電源に結合することによって、基準電圧を上回る初期電圧に前記コンデンサを充電するステップと、
(d)前記電圧電源から前記コンデンサを分離するステップと、
(e)前記分離するステップの後、前記コンデンサ上の前記電圧を所定の量だけ昇圧するステップと、
(f)前記コンデンサ上の前記電圧が放電電圧まで減少するように、所定の期間、前記メモリセルの前記伝導電流で前記コンデンサを放電するステップと、
(g)前記中間回路から前記コンデンサを分離するステップと、
(h)前記コンデンサ上の前記放電電圧を前記所定の量だけ減少させるステップと、
(i)前記コンデンサ上の前記電圧を前記基準電圧と比較して前記伝導電流の測定値を生じさせるステップと、
を含むメモリセルの伝導電流を検知する方法。 - 請求項1記載の方法において、
前記放電電圧は、前記中間回路によって負荷された最小電圧以上である方法。 - 請求項1記載の方法において、
前記所定の量だけ減少された前記放電電圧は、前記中間回路によって負荷された最小電圧を下回る範囲内にある方法。 - 請求項1記載の方法において、
前記コンデンサ上の前記電圧を昇圧するステップは、クロック信号を前記コンデンサに供給するステップを含む方法。 - 請求項4記載の方法において、
前記昇圧するステップは、前記クロック信号の立上りで生じる方法。 - 請求項4記載の方法において、
前記減少させるステップは、前記クロック信号の立下りで生じる方法。 - 請求項1記載の方法において、
前記中間回路は、直列になっている1つ以上のトランジスタを含む方法。 - 請求項1記載の方法において、
前記中間回路は、前記メモリセルと結合されたビット線の少なくとも一部を含む方法。 - 請求項8記載の方法において、
前記コンデンサを放電するステップ中、前記ビット線を一定の電圧で維持するステップをさらに含む方法。 - 請求項1記載の方法において、
前記電圧電源は、2V未満の電圧を供給する方法。 - 請求項1記載の方法において、
前記メモリセルは、フラッシュEEPROMの複数のメモリセルのうちの1つである方法。 - 請求項1記載の方法において、
前記電圧電源が所定の電圧レベルを上回っているかどうかを判断するステップと、前記電圧電源が所定の電圧レベルを上回っている場合、ステップ(e)、(g)および(h)を省略するステップとをさらに含む方法。 - 請求項1〜12のいずれか記載の方法において、
前記メモリセルは、1ビットのデータを記憶する方法。 - 請求項1〜12のいずれか記載の方法において、
前記メモリセルは、2ビット以上のデータを記憶する方法。 - メモリセルの伝導電流を検知する検知回路であって、
コンデンサと、
電圧電源と、
前記電圧電源によって給電され、前記コンデンサに結合可能であるプリチャージ回路と、
前記コンデンサ上の電圧をシフトすることができる電圧シフタと、
前記コンデンサを前記メモリセルに結合することができる中間回路と、
基準電圧を上回る初期電圧に前記コンデンサを充電するため、前記プリチャージ回路を有効にして前記コンデンサに結合する第1の制御信号と、
前記コンデンサから前記プリチャージ回路を分離する第2の制御信号と、
前記電圧シフタを有効にして前記コンデンサ上の前記電圧を所定の量だけ昇圧する第3の制御信号と、
前記中間回路は、所定の期間後、昇圧され放電された電圧まで前記コンデンサの前記電圧が減少するように、前記コンデンサを結合して前記メモリセルの前記伝導電流によって放電し、
前記所定の期間後、前記中間回路から前記コンデンサを分離する第4の制御信号と、
前記昇圧され放電された電圧が最終放電電圧まで前記所定の量だけ減少されるように前記電圧シフタを無効にする第5の制御信号と、
前記最終放電電圧を基準電圧と比較して前記メモリの前記伝導電流の測定値を生じさせる電圧比較器と、
を備えるメモリセルの伝導電流を検知する検知回路。 - 請求項15記載の検知回路において、
前記昇圧され放電された電圧は、前記中間回路によって負荷された最小電圧以上である検知回路。 - 請求項15記載の検知回路において、
前記最終放電電圧は、前記中間回路によって負荷された最小電圧を下回る範囲内にある検知回路。 - 請求項15記載の検知回路において、
前記電圧シフタは、前記コンデンサに供給される出力クロック信号を含む検知回路。 - 請求項18記載の検知回路において、
前記電圧シフタは、前記コンデンサ上の前記電圧を前記所定の量だけ前記クロック信号の立上りで昇圧する検知回路。 - 請求項18記載の検知回路において、
前記電圧シフタは、前記昇圧され放電された電圧を前記最終放電電圧まで前記所定の量だけ前記クロック信号の立下りで減少させる検知回路。 - 請求項15記載の検知回路において、
前記中間回路は、直列になっている1つ以上のトランジスタを含む検知回路。 - 請求項15記載の検知回路において、
前記中間回路は、前記メモリセルと結合されたビット線の少なくとも一部を含む検知回路。 - 請求項15記載の検知回路において、
前記電圧電源は、2V未満の電圧を供給する検知回路。 - 請求項15記載の検知回路において、
前記コンデンサを放電する間、前記ビット線を一定の電圧で維持する電圧クランプ部をさらに備える検知回路。 - 請求項15記載の検知回路において、
前記電圧電源用のレベル検出器をさらに備え、
前記電圧シフタは、所定の電圧レベルを下回る前記電圧電源を検出する前記レベル検出器に応答して起動される検知回路。 - 請求項15〜25のいずれか記載の検知回路において、
各メモリセルは、1ビットのデータを記憶する検知回路。 - 請求項15〜25のいずれか記載の検知回路において、
各メモリセルは、2ビット以上のデータを記憶する検知回路。 - メモリセルの伝導電流を検知する検知回路であって、
コンデンサと、
電圧電源と、
前記電圧電源を用いて、基準電圧を上回る初期電圧に前記コンデンサを充電する手段と、
前記コンデンサを前記メモリセルに結合することができる中間回路と、
前記コンデンサを前記中間回路に結合して、前記コンデンサ上の前記電圧が放電電圧まで減少するように、所定の期間、前記メモリセルの前記伝導電流で前記コンデンサを放電する手段と、
前記コンデンサ上の前記電圧を所定の量だけ昇圧する手段と、
前記所定の期間後、前記中間回路から前記コンデンサを分離する手段と、
前記放電電圧を前記所定の量だけ減少させる手段と、
前記コンデンサ上の前記電圧を基準電圧と比較して前記メモリセルの前記伝導電流の測定値を生じさせる電圧比較器と、
を備えるメモリセルの伝導電流を検知する検知回路。 - 請求項28記載の検知回路において、
各メモリセルは、1ビットのデータを記憶する検知回路。 - 請求項28記載の検知回路において、
各メモリセルは、2ビット以上のデータを記憶する検知回路。 - 請求項28記載の検知回路において、
前記電圧電源用のレベル検出器と、
所定の電圧レベルを上回る前記電圧電源を検出する前記レベル検出器に応答して、前記昇圧する手段と、前記分離する手段と、前記減少させる手段とを無効にする手段と、
をさらに備える検知回路。 - 請求項31記載の検知回路において、
各メモリセルは、1ビットのデータを記憶する検知回路。 - 請求項31記載の検知回路において、
各メモリセルは、2ビット以上のデータを記憶する検知回路。 - メモリセルの伝導電流を検知する方法であって、
コンデンサを最初に第1のレベルの電圧に充電するステップと、
前記電圧が前記第1のレベルから放電するように前記コンデンサを前記伝導電流で放電するステップと、
前記電圧を所定の量だけ昇圧するステップと、
所定の期間後、前記コンデンサを放電するステップを終了するステップと、
前記電圧を最終レベルまで前記所定の量だけ減少させるステップと、
前記最終レベルを基準電圧レベルと比較して前記伝導電流の測定値を生じさせるステップと、
を含むメモリセルの伝導電流を検知する方法。 - 請求項34記載の方法において、
各メモリセルは、1ビットのデータを記憶する方法。 - 請求項34記載の方法において、
各メモリセルは、2ビット以上のデータを記憶する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/015,199 US7046568B2 (en) | 2002-09-24 | 2004-12-16 | Memory sensing circuit and method for low voltage operation |
PCT/US2005/042854 WO2006065501A1 (en) | 2004-12-16 | 2005-11-28 | Memory sensing circuit and method for low voltage operation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008524771A true JP2008524771A (ja) | 2008-07-10 |
JP4344769B2 JP4344769B2 (ja) | 2009-10-14 |
Family
ID=36118162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007546699A Active JP4344769B2 (ja) | 2004-12-16 | 2005-11-28 | 低電圧動作のメモリ検知回路および方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7046568B2 (ja) |
EP (1) | EP1825476B1 (ja) |
JP (1) | JP4344769B2 (ja) |
KR (1) | KR101069750B1 (ja) |
CN (1) | CN101107671B (ja) |
TW (1) | TWI402853B (ja) |
WO (1) | WO2006065501A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011008838A (ja) * | 2009-06-23 | 2011-01-13 | Toshiba Corp | 不揮発性半導体記憶装置およびその書き込み方法 |
JP2011138569A (ja) * | 2009-12-25 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011146100A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | 半導体記憶装置及びその読出し方法 |
JP2012503269A (ja) * | 2008-09-19 | 2012-02-02 | サンディスク コーポレイション | 不揮発性メモリにおける検出中のデータ状態ベースの温度補償 |
Families Citing this family (206)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6987693B2 (en) * | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7324393B2 (en) | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US7327619B2 (en) * | 2002-09-24 | 2008-02-05 | Sandisk Corporation | Reference sense amplifier for non-volatile memory |
KR100615975B1 (ko) | 2002-09-24 | 2006-08-28 | 쌘디스크 코포레이션 | 비휘발성 메모리 및 그 감지 방법 |
US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
US20050049845A1 (en) * | 2003-08-25 | 2005-03-03 | Legend Design Technology, Inc. | Verification and characterization of noise margin in integrated circuit designs |
US6956770B2 (en) | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7064980B2 (en) * | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
US7490283B2 (en) | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
US7158421B2 (en) * | 2005-04-01 | 2007-01-02 | Sandisk Corporation | Use of data latches in multi-phase programming of non-volatile memories |
US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
US7420847B2 (en) * | 2004-12-14 | 2008-09-02 | Sandisk Corporation | Multi-state memory having data recovery after program fail |
US7849381B2 (en) | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
US7251160B2 (en) * | 2005-03-16 | 2007-07-31 | Sandisk Corporation | Non-volatile memory and method with power-saving read and program-verify operations |
US7170784B2 (en) * | 2005-04-01 | 2007-01-30 | Sandisk Corporation | Non-volatile memory and method with control gate compensation for source line bias errors |
US7463521B2 (en) | 2005-04-01 | 2008-12-09 | Sandisk Corporation | Method for non-volatile memory with managed execution of cached data |
US7447078B2 (en) * | 2005-04-01 | 2008-11-04 | Sandisk Corporation | Method for non-volatile memory with background data latch caching during read operations |
US7173854B2 (en) * | 2005-04-01 | 2007-02-06 | Sandisk Corporation | Non-volatile memory and method with compensation for source line bias errors |
US7206230B2 (en) * | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
US7366022B2 (en) * | 2005-10-27 | 2008-04-29 | Sandisk Corporation | Apparatus for programming of multi-state non-volatile memory using smart verify |
US7301817B2 (en) * | 2005-10-27 | 2007-11-27 | Sandisk Corporation | Method for programming of multi-state non-volatile memory using smart verify |
US7349258B2 (en) * | 2005-12-06 | 2008-03-25 | Sandisk Corporation | Reducing read disturb for non-volatile storage |
US7262994B2 (en) * | 2005-12-06 | 2007-08-28 | Sandisk Corporation | System for reducing read disturb for non-volatile storage |
US7355889B2 (en) * | 2005-12-19 | 2008-04-08 | Sandisk Corporation | Method for programming non-volatile memory with reduced program disturb using modified pass voltages |
US7355888B2 (en) * | 2005-12-19 | 2008-04-08 | Sandisk Corporation | Apparatus for programming non-volatile memory with reduced program disturb using modified pass voltages |
KR101357076B1 (ko) | 2005-12-28 | 2014-02-11 | 샌디스크 테크놀로지스, 인코포레이티드 | 비휘발성 메모리에서 보상된 감지를 위한 기준 감지 증폭기및 방법 |
US7365018B2 (en) * | 2005-12-28 | 2008-04-29 | Sandisk Corporation | Fabrication of semiconductor device for flash memory with increased select gate width |
US7224614B1 (en) | 2005-12-29 | 2007-05-29 | Sandisk Corporation | Methods for improved program-verify operations in non-volatile memories |
US7310255B2 (en) | 2005-12-29 | 2007-12-18 | Sandisk Corporation | Non-volatile memory with improved program-verify operations |
US7733704B2 (en) * | 2005-12-29 | 2010-06-08 | Sandisk Corporation | Non-volatile memory with power-saving multi-pass sensing |
US7447094B2 (en) * | 2005-12-29 | 2008-11-04 | Sandisk Corporation | Method for power-saving multi-pass sensing in non-volatile memory |
DE602007012157D1 (de) | 2006-03-03 | 2011-03-03 | Sandisk Corp | Leseverfahren für nichtflüchtigen Speicher mit Kompensation der Floating-Gate Kopplung |
US7870736B2 (en) * | 2006-06-01 | 2011-01-18 | Virginia Tech Intellectual Properties, Inc. | Premixing injector for gas turbine engines |
US7342831B2 (en) * | 2006-06-16 | 2008-03-11 | Sandisk Corporation | System for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates |
US7391650B2 (en) * | 2006-06-16 | 2008-06-24 | Sandisk Corporation | Method for operating non-volatile memory using temperature compensation of voltages of unselected word lines and select gates |
US7492633B2 (en) * | 2006-06-19 | 2009-02-17 | Sandisk Corporation | System for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines |
US7349261B2 (en) * | 2006-06-19 | 2008-03-25 | Sandisk Corporation | Method for increasing programming speed for non-volatile memory by applying counter-transitioning waveforms to word lines |
US7489549B2 (en) * | 2006-06-22 | 2009-02-10 | Sandisk Corporation | System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages |
US7486561B2 (en) * | 2006-06-22 | 2009-02-03 | Sandisk Corporation | Method for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages |
US20070297247A1 (en) * | 2006-06-26 | 2007-12-27 | Gerrit Jan Hemink | Method for programming non-volatile memory using variable amplitude programming pulses |
US7894269B2 (en) * | 2006-07-20 | 2011-02-22 | Sandisk Corporation | Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells |
US7885119B2 (en) | 2006-07-20 | 2011-02-08 | Sandisk Corporation | Compensating for coupling during programming |
US7433254B2 (en) * | 2006-07-26 | 2008-10-07 | Agere Systems Inc. | Accelerated single-ended sensing for a memory circuit |
US7423476B2 (en) * | 2006-09-25 | 2008-09-09 | Micron Technology, Inc. | Current mirror circuit having drain-source voltage clamp |
US7705387B2 (en) * | 2006-09-28 | 2010-04-27 | Sandisk Corporation | Non-volatile memory with local boosting control implant |
US7977186B2 (en) * | 2006-09-28 | 2011-07-12 | Sandisk Corporation | Providing local boosting control implant for non-volatile memory |
US7586157B2 (en) * | 2006-10-17 | 2009-09-08 | Sandisk Corporation | Non-volatile memory with dual voltage select gate structure |
US7691710B2 (en) * | 2006-10-17 | 2010-04-06 | Sandisk Corporation | Fabricating non-volatile memory with dual voltage select gate structure |
US7616490B2 (en) * | 2006-10-17 | 2009-11-10 | Sandisk Corporation | Programming non-volatile memory with dual voltage select gate structure |
US7468911B2 (en) * | 2006-11-02 | 2008-12-23 | Sandisk Corporation | Non-volatile memory using multiple boosting modes for reduced program disturb |
US7440323B2 (en) * | 2006-11-02 | 2008-10-21 | Sandisk Corporation | Reducing program disturb in non-volatile memory using multiple boosting modes |
US7508703B2 (en) * | 2006-11-13 | 2009-03-24 | Sandisk Corporation | Non-volatile memory with boost structures |
US7508710B2 (en) * | 2006-11-13 | 2009-03-24 | Sandisk Corporation | Operating non-volatile memory with boost structures |
US7696035B2 (en) * | 2006-11-13 | 2010-04-13 | Sandisk Corporation | Method for fabricating non-volatile memory with boost structures |
US7623387B2 (en) * | 2006-12-12 | 2009-11-24 | Sandisk Corporation | Non-volatile storage with early source-side boosting for reducing program disturb |
US7623386B2 (en) * | 2006-12-12 | 2009-11-24 | Sandisk Corporation | Reducing program disturb in non-volatile storage using early source-side boosting |
DE602007007974D1 (de) * | 2006-12-29 | 2010-09-02 | Sandisk Corp | Lesen einer nichtflüchtigen speicherzelle unter berücksichtigung des speicherstatus einer benachbarten speicherzelle |
US7554853B2 (en) * | 2006-12-30 | 2009-06-30 | Sandisk Corporation | Non-volatile storage with bias based on selective word line |
US7525843B2 (en) * | 2006-12-30 | 2009-04-28 | Sandisk Corporation | Non-volatile storage with adaptive body bias |
US7583535B2 (en) * | 2006-12-30 | 2009-09-01 | Sandisk Corporation | Biasing non-volatile storage to compensate for temperature variations |
US7468919B2 (en) * | 2006-12-30 | 2008-12-23 | Sandisk Corporation | Biasing non-volatile storage based on selected word line |
US7468920B2 (en) | 2006-12-30 | 2008-12-23 | Sandisk Corporation | Applying adaptive body bias to non-volatile storage |
US7583539B2 (en) * | 2006-12-30 | 2009-09-01 | Sandisk Corporation | Non-volatile storage with bias for temperature compensation |
US7660166B2 (en) * | 2007-01-31 | 2010-02-09 | Sandisk Il Ltd. | Method of improving programming precision in flash memory |
EP2458592B1 (en) | 2007-02-20 | 2014-03-26 | SanDisk Technologies, Inc. | Multiple pass write sequence for non-volatile storage |
WO2008121553A1 (en) * | 2007-03-29 | 2008-10-09 | Sandisk Corporation | Non-volatile storage with decoding of data using reliability metrics based on multiple reads |
US7904793B2 (en) | 2007-03-29 | 2011-03-08 | Sandisk Corporation | Method for decoding data in non-volatile storage using reliability metrics based on multiple reads |
US7797480B2 (en) * | 2007-03-29 | 2010-09-14 | Sandisk Corporation | Method for reading non-volatile storage using pre-conditioning waveforms and modified reliability metrics |
US20080247254A1 (en) * | 2007-04-05 | 2008-10-09 | Hao Thai Nguyen | Method for temperature compensating bit line during sense operations in non-volatile storage |
US7606076B2 (en) * | 2007-04-05 | 2009-10-20 | Sandisk Corporation | Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise |
US7606072B2 (en) * | 2007-04-24 | 2009-10-20 | Sandisk Corporation | Non-volatile storage with compensation for source voltage drop |
US7606071B2 (en) * | 2007-04-24 | 2009-10-20 | Sandisk Corporation | Compensating source voltage drop in non-volatile storage |
US7606079B2 (en) * | 2007-04-25 | 2009-10-20 | Sandisk Corporation | Reducing power consumption during read operations in non-volatile storage |
US7440327B1 (en) | 2007-04-25 | 2008-10-21 | Sandisk Corporation | Non-volatile storage with reduced power consumption during read operations |
US7463522B2 (en) * | 2007-05-07 | 2008-12-09 | Sandisk Corporation | Non-volatile storage with boosting using channel isolation switching |
US7577026B2 (en) * | 2007-05-07 | 2009-08-18 | Sandisk Corporation | Source and drain side early boosting using local self boosting for non-volatile storage |
US7460404B1 (en) * | 2007-05-07 | 2008-12-02 | Sandisk Corporation | Boosting for non-volatile storage using channel isolation switching |
US8073648B2 (en) * | 2007-05-14 | 2011-12-06 | Sandisk Il Ltd. | Measuring threshold voltage distribution in memory using an aggregate characteristic |
ITRM20070273A1 (it) | 2007-05-16 | 2008-11-17 | Micron Technology Inc | Lettura di celle di memoria non volatile a livello mutiplo. |
JP4455612B2 (ja) * | 2007-05-21 | 2010-04-21 | 株式会社東芝 | 半導体記憶装置 |
US7492640B2 (en) | 2007-06-07 | 2009-02-17 | Sandisk Corporation | Sensing with bit-line lockout control in non-volatile memory |
US7489553B2 (en) | 2007-06-07 | 2009-02-10 | Sandisk Corporation | Non-volatile memory with improved sensing having bit-line lockout control |
US7545678B2 (en) * | 2007-06-29 | 2009-06-09 | Sandisk Corporation | Non-volatile storage with source bias all bit line sensing |
US7471567B1 (en) | 2007-06-29 | 2008-12-30 | Sandisk Corporation | Method for source bias all bit line sensing in non-volatile storage |
US7724603B2 (en) * | 2007-08-03 | 2010-05-25 | Freescale Semiconductor, Inc. | Method and circuit for preventing high voltage memory disturb |
US7652929B2 (en) * | 2007-09-17 | 2010-01-26 | Sandisk Corporation | Non-volatile memory and method for biasing adjacent word line for verify during programming |
US7577034B2 (en) * | 2007-09-26 | 2009-08-18 | Sandisk Corporation | Reducing programming voltage differential nonlinearity in non-volatile storage |
US7613045B2 (en) * | 2007-11-26 | 2009-11-03 | Sandisk Il, Ltd. | Operation sequence and commands for measuring threshold voltage distribution in memory |
US7688638B2 (en) * | 2007-12-07 | 2010-03-30 | Sandisk Corporation | Faster programming of multi-level non-volatile storage through reduced verify operations |
US7701761B2 (en) * | 2007-12-20 | 2010-04-20 | Sandisk Corporation | Read, verify word line reference voltage to track source level |
US7764547B2 (en) | 2007-12-20 | 2010-07-27 | Sandisk Corporation | Regulation of source potential to combat cell source IR drop |
US7593265B2 (en) | 2007-12-28 | 2009-09-22 | Sandisk Corporation | Low noise sense amplifier array and method for nonvolatile memory |
US7915664B2 (en) * | 2008-04-17 | 2011-03-29 | Sandisk Corporation | Non-volatile memory with sidewall channels and raised source/drain regions |
US8051240B2 (en) * | 2008-05-09 | 2011-11-01 | Sandisk Technologies Inc. | Compensating non-volatile storage using different pass voltages during program-verify and read |
US7719902B2 (en) * | 2008-05-23 | 2010-05-18 | Sandisk Corporation | Enhanced bit-line pre-charge scheme for increasing channel boosting in non-volatile storage |
US7957197B2 (en) * | 2008-05-28 | 2011-06-07 | Sandisk Corporation | Nonvolatile memory with a current sense amplifier having a precharge circuit and a transfer gate coupled to a sense node |
US7800956B2 (en) * | 2008-06-27 | 2010-09-21 | Sandisk Corporation | Programming algorithm to reduce disturb with minimal extra time penalty |
US8130552B2 (en) | 2008-09-11 | 2012-03-06 | Sandisk Technologies Inc. | Multi-pass programming for memory with reduced data storage requirement |
JP5193830B2 (ja) | 2008-12-03 | 2013-05-08 | 株式会社東芝 | 不揮発性半導体メモリ |
US7974133B2 (en) | 2009-01-06 | 2011-07-05 | Sandisk Technologies Inc. | Robust sensing circuit and method |
US8026544B2 (en) | 2009-03-30 | 2011-09-27 | Sandisk Technologies Inc. | Fabricating and operating a memory array having a multi-level cell region and a single-level cell region |
US7907449B2 (en) | 2009-04-09 | 2011-03-15 | Sandisk Corporation | Two pass erase for non-volatile storage |
KR101528886B1 (ko) | 2009-04-09 | 2015-06-16 | 삼성전자주식회사 | 비휘발성 메모리 장치의 프로그램 방법 |
CN101673327B (zh) * | 2009-06-12 | 2013-03-27 | 上海宏力半导体制造有限公司 | 电子装置 |
US8054691B2 (en) | 2009-06-26 | 2011-11-08 | Sandisk Technologies Inc. | Detecting the completion of programming for non-volatile storage |
US8383479B2 (en) | 2009-07-21 | 2013-02-26 | Sandisk Technologies Inc. | Integrated nanostructure-based non-volatile memory fabrication |
US8144511B2 (en) | 2009-08-19 | 2012-03-27 | Sandisk Technologies Inc. | Selective memory cell program and erase |
US8400854B2 (en) | 2009-09-11 | 2013-03-19 | Sandisk Technologies Inc. | Identifying at-risk data in non-volatile storage |
JP5002632B2 (ja) | 2009-09-25 | 2012-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US8473809B2 (en) | 2009-11-20 | 2013-06-25 | Sandisk Technologies Inc. | Data coding for improved ECC efficiency |
US8174895B2 (en) | 2009-12-15 | 2012-05-08 | Sandisk Technologies Inc. | Programming non-volatile storage with fast bit detection and verify skip |
US8213255B2 (en) | 2010-02-19 | 2012-07-03 | Sandisk Technologies Inc. | Non-volatile storage with temperature compensation based on neighbor state information |
US8233324B2 (en) | 2010-03-25 | 2012-07-31 | Sandisk Il Ltd. | Simultaneous multi-state read or verify in non-volatile storage |
US8218366B2 (en) | 2010-04-18 | 2012-07-10 | Sandisk Technologies Inc. | Programming non-volatile storage including reducing impact from other memory cells |
US8208310B2 (en) | 2010-05-04 | 2012-06-26 | Sandisk Technologies Inc. | Mitigating channel coupling effects during sensing of non-volatile storage elements |
US8274831B2 (en) | 2010-05-24 | 2012-09-25 | Sandisk Technologies Inc. | Programming non-volatile storage with synchronized coupling |
US8546239B2 (en) | 2010-06-11 | 2013-10-01 | Sandisk Technologies Inc. | Methods of fabricating non-volatile memory with air gaps |
US8603890B2 (en) | 2010-06-19 | 2013-12-10 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory |
US8946048B2 (en) | 2010-06-19 | 2015-02-03 | Sandisk Technologies Inc. | Method of fabricating non-volatile memory with flat cell structures and air gap isolation |
US8369156B2 (en) | 2010-07-13 | 2013-02-05 | Sandisk Technologies Inc. | Fast random access to non-volatile storage |
KR101184814B1 (ko) * | 2010-10-26 | 2012-09-20 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 이의 프로그램 방법 |
US8520441B2 (en) | 2010-11-16 | 2013-08-27 | Sandisk Technologies Inc. | Word line kicking when sensing non-volatile storage |
US8472280B2 (en) | 2010-12-21 | 2013-06-25 | Sandisk Technologies Inc. | Alternate page by page programming scheme |
US8778749B2 (en) | 2011-01-12 | 2014-07-15 | Sandisk Technologies Inc. | Air isolation in high density non-volatile memory |
US20120228691A1 (en) | 2011-03-08 | 2012-09-13 | Mohan Dunga | Pn floating gate non-volatile storage element |
US8503229B2 (en) | 2011-03-22 | 2013-08-06 | Sandisk Technologies Inc. | P-/Metal floating gate non-volatile storage element |
JP2012203929A (ja) | 2011-03-23 | 2012-10-22 | Toshiba Corp | 半導体記憶装置 |
US8472266B2 (en) | 2011-03-31 | 2013-06-25 | Sandisk Technologies Inc. | Reducing neighbor read disturb |
US8456911B2 (en) | 2011-06-07 | 2013-06-04 | Sandisk Technologies Inc. | Intelligent shifting of read pass voltages for non-volatile storage |
CN102929318B (zh) * | 2011-08-09 | 2015-12-09 | 上海松下微波炉有限公司 | 微波炉的料理电压校准方法 |
TWI466128B (zh) * | 2011-08-12 | 2014-12-21 | Winbond Electronics Corp | 記憶體系統及其讀出裝置 |
US8638606B2 (en) | 2011-09-16 | 2014-01-28 | Sandisk Technologies Inc. | Substrate bias during program of non-volatile storage |
WO2013043602A2 (en) | 2011-09-19 | 2013-03-28 | SanDisk Technologies, Inc. | High endurance non-volatile storage |
JP2013069356A (ja) | 2011-09-20 | 2013-04-18 | Toshiba Corp | 半導体記憶装置 |
US8406053B1 (en) | 2011-09-21 | 2013-03-26 | Sandisk Technologies Inc. | On chip dynamic read for non-volatile storage |
US8705293B2 (en) | 2011-10-20 | 2014-04-22 | Sandisk Technologies Inc. | Compact sense amplifier for non-volatile memory suitable for quick pass write |
WO2013058960A2 (en) | 2011-10-20 | 2013-04-25 | Sandisk Technologies Inc. | Compact sense amplifier for non-volatile memory |
US8630120B2 (en) | 2011-10-20 | 2014-01-14 | Sandisk Technologies Inc. | Compact sense amplifier for non-volatile memory |
US8917554B2 (en) | 2011-10-26 | 2014-12-23 | Sandisk Technologies Inc. | Back-biasing word line switch transistors |
EP2780912B1 (en) | 2011-11-18 | 2016-10-26 | SanDisk Technologies LLC | Non-volatile storage with data recovery |
US9036415B2 (en) | 2011-12-21 | 2015-05-19 | Sandisk Technologies Inc. | Mitigating variations arising from simultaneous multi-state sensing |
US8582381B2 (en) | 2012-02-23 | 2013-11-12 | SanDisk Technologies, Inc. | Temperature based compensation during verify operations for non-volatile storage |
US8937835B2 (en) | 2012-03-13 | 2015-01-20 | Sandisk Technologies Inc. | Non-volatile storage with read process that reduces disturb |
US8638608B2 (en) | 2012-03-26 | 2014-01-28 | Sandisk Technologies Inc. | Selected word line dependent select gate voltage during program |
US8804425B2 (en) | 2012-03-26 | 2014-08-12 | Sandisk Technologies Inc. | Selected word line dependent programming voltage |
US8804430B2 (en) | 2012-03-26 | 2014-08-12 | Sandisk Technologies Inc. | Selected word line dependent select gate diffusion region voltage during programming |
US8995211B2 (en) | 2012-04-23 | 2015-03-31 | Sandisk Technologies Inc. | Program condition dependent bit line charge rate |
US8937837B2 (en) | 2012-05-08 | 2015-01-20 | Sandisk Technologies Inc. | Bit line BL isolation scheme during erase operation for non-volatile storage |
US8971141B2 (en) | 2012-06-28 | 2015-03-03 | Sandisk Technologies Inc. | Compact high speed sense amplifier for non-volatile memory and hybrid lockout |
US9142305B2 (en) | 2012-06-28 | 2015-09-22 | Sandisk Technologies Inc. | System to reduce stress on word line select transistor during erase operation |
US20140003176A1 (en) | 2012-06-28 | 2014-01-02 | Man Lung Mui | Compact High Speed Sense Amplifier for Non-Volatile Memory with Reduced layout Area and Power Consumption |
US9293195B2 (en) | 2012-06-28 | 2016-03-22 | Sandisk Technologies Inc. | Compact high speed sense amplifier for non-volatile memory |
US9053819B2 (en) | 2012-07-11 | 2015-06-09 | Sandisk Technologies Inc. | Programming method to tighten threshold voltage width with avoiding program disturb |
US9036417B2 (en) | 2012-09-06 | 2015-05-19 | Sandisk Technologies Inc. | On chip dynamic read level scan and error detection for nonvolatile storage |
US20140071761A1 (en) | 2012-09-10 | 2014-03-13 | Sandisk Technologies Inc. | Non-volatile storage with joint hard bit and soft bit reading |
US20140108705A1 (en) | 2012-10-12 | 2014-04-17 | Sandisk Technologies Inc. | Use of High Endurance Non-Volatile Memory for Read Acceleration |
US9159406B2 (en) | 2012-11-02 | 2015-10-13 | Sandisk Technologies Inc. | Single-level cell endurance improvement with pre-defined blocks |
US9087601B2 (en) | 2012-12-06 | 2015-07-21 | Sandisk Technologies Inc. | Select gate bias during program of non-volatile storage |
US9123577B2 (en) | 2012-12-12 | 2015-09-01 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory using sacrificial films |
US9076545B2 (en) | 2013-01-17 | 2015-07-07 | Sandisk Tecnologies Inc. | Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution |
US9026757B2 (en) | 2013-01-25 | 2015-05-05 | Sandisk Technologies Inc. | Non-volatile memory programming data preservation |
US8913428B2 (en) | 2013-01-25 | 2014-12-16 | Sandisk Technologies Inc. | Programming non-volatile storage system with multiple memory die |
US8885416B2 (en) | 2013-01-30 | 2014-11-11 | Sandisk Technologies Inc. | Bit line current trip point modulation for reading nonvolatile storage elements |
US8971128B2 (en) | 2013-01-31 | 2015-03-03 | Sandisk Technologies Inc. | Adaptive initial program voltage for non-volatile memory |
US9208889B2 (en) | 2013-02-08 | 2015-12-08 | Sandisk Technologies Inc. | Non-volatile memory including bit line switch transistors formed in a triple-well |
CN105144300B (zh) | 2013-03-04 | 2019-03-01 | 桑迪士克科技有限责任公司 | 用于提高非易失性存储器的耐久性的动态擦除深度 |
US9349452B2 (en) | 2013-03-07 | 2016-05-24 | Sandisk Technologies Inc. | Hybrid non-volatile memory cells for shared bit line |
JP2014197442A (ja) * | 2013-03-08 | 2014-10-16 | 株式会社東芝 | 不揮発性半導体記憶装置及びその読み出し方法 |
US9165656B2 (en) | 2013-03-11 | 2015-10-20 | Sandisk Technologies Inc. | Non-volatile storage with shared bit lines and flat memory cells |
US8988947B2 (en) | 2013-03-25 | 2015-03-24 | Sandisk Technologies Inc. | Back bias during program verify of non-volatile storage |
US9224746B2 (en) | 2013-05-21 | 2015-12-29 | Sandisk Technologies Inc. | Inverted-T word line and formation for non-volatile storage |
US9123430B2 (en) * | 2013-06-14 | 2015-09-01 | Sandisk 3D Llc | Differential current sense amplifier and method for non-volatile memory |
US9177663B2 (en) | 2013-07-18 | 2015-11-03 | Sandisk Technologies Inc. | Dynamic regulation of memory array source line |
US9129701B2 (en) | 2013-12-19 | 2015-09-08 | Sandisk Technologies Inc. | Asymmetric state detection for non-volatile storage |
US9349740B2 (en) | 2014-01-24 | 2016-05-24 | Sandisk Technologies Inc. | Non-volatile storage element with suspended charge storage region |
US9368224B2 (en) | 2014-02-07 | 2016-06-14 | SanDisk Technologies, Inc. | Self-adjusting regulation current for memory array source line |
US9337085B2 (en) | 2014-02-12 | 2016-05-10 | Sandisk Technologies Inc. | Air gap formation between bit lines with side protection |
US20160006348A1 (en) * | 2014-07-07 | 2016-01-07 | Ememory Technology Inc. | Charge pump apparatus |
US9595345B2 (en) | 2014-08-07 | 2017-03-14 | Sandisk Technologies Llc | Adaptive selective bit line pre-charge for current savings and fast programming |
US9208895B1 (en) | 2014-08-14 | 2015-12-08 | Sandisk Technologies Inc. | Cell current control through power supply |
US9349468B2 (en) | 2014-08-25 | 2016-05-24 | SanDisk Technologies, Inc. | Operational amplifier methods for charging of sense amplifier internal nodes |
US9472298B1 (en) * | 2015-05-13 | 2016-10-18 | Sandisk Technologies Llc | Dynamic read valley search in non-volatile memory |
US10157681B2 (en) | 2015-09-14 | 2018-12-18 | Sandisk Technologies Llc | Programming of nonvolatile memory with verify level dependent on memory state and programming loop count |
US10177142B2 (en) * | 2015-12-25 | 2019-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Circuit, logic circuit, processor, electronic component, and electronic device |
KR20180092430A (ko) * | 2017-02-09 | 2018-08-20 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
TWI646551B (zh) * | 2017-05-10 | 2019-01-01 | 慧榮科技股份有限公司 | 儲存裝置、記錄方法以及預載方法 |
CN108877856B (zh) | 2017-05-10 | 2021-02-19 | 慧荣科技股份有限公司 | 储存装置、记录方法以及预载方法 |
US10366739B2 (en) * | 2017-06-20 | 2019-07-30 | Sandisk Technologies Llc | State dependent sense circuits and sense operations for storage devices |
US10121522B1 (en) * | 2017-06-22 | 2018-11-06 | Sandisk Technologies Llc | Sense circuit with two sense nodes for cascade sensing |
US10304550B1 (en) | 2017-11-29 | 2019-05-28 | Sandisk Technologies Llc | Sense amplifier with negative threshold sensing for non-volatile memory |
WO2020057180A1 (zh) * | 2018-09-20 | 2020-03-26 | 北京嘉楠捷思信息技术有限公司 | 片内无源电源补偿电路及应用其的运算单元、芯片、算力板和计算设备 |
US10643695B1 (en) | 2019-01-10 | 2020-05-05 | Sandisk Technologies Llc | Concurrent multi-state program verify for non-volatile memory |
US11024392B1 (en) | 2019-12-23 | 2021-06-01 | Sandisk Technologies Llc | Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory |
CN113821156A (zh) | 2020-06-18 | 2021-12-21 | 桑迪士克科技有限责任公司 | 前瞻识别潜在不可校正的误差校正存储器单元和现场对策 |
US11568943B2 (en) | 2020-11-24 | 2023-01-31 | Sandisk Technologies Llc | Memory apparatus and method of operation using zero pulse smart verify |
US11342035B1 (en) | 2020-11-24 | 2022-05-24 | Sandisk Technologies Llc | Memory apparatus and method of operation using one pulse smart verify |
US11636905B2 (en) | 2020-12-07 | 2023-04-25 | Sandisk Technologies Llc | Temperature compensation for unselected sub-block inhibit bias for mitigating erase disturb |
US11721397B2 (en) | 2020-12-28 | 2023-08-08 | Sandisk Technologies Llc | Power saving and fast read sequence for non-volatile memory |
US11557358B2 (en) | 2021-04-15 | 2023-01-17 | Sandisk Technologies Llc | Memory apparatus and method of operation using adaptive erase time compensation for segmented erase |
US11521677B1 (en) | 2021-05-21 | 2022-12-06 | Sandisk Technologies Llc | Memory apparatus and method of operation using negative kick clamp for fast read |
KR20230060942A (ko) * | 2021-10-28 | 2023-05-08 | 숙명여자대학교산학협력단 | 인공 신경망 가속기를 위한 임베디드 메모리 및 그 구동 방법 |
US20230290403A1 (en) * | 2022-03-09 | 2023-09-14 | Sandisk Technologies Llc | Low power mode with read sequence adjustment |
US11942179B2 (en) * | 2022-04-11 | 2024-03-26 | Macronix International Co., Ltd. | Threshold voltage variation compensation in integrated circuits |
CN114743575B (zh) * | 2022-06-13 | 2022-08-30 | 中科南京智能技术研究院 | 一种用于存内计算的位线电压求差电路 |
Family Cites Families (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1224062B (it) * | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
US4785427A (en) * | 1987-01-28 | 1988-11-15 | Cypress Semiconductor Corporation | Differential bit line clamp |
JPH01143094A (ja) * | 1987-11-28 | 1989-06-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH07120720B2 (ja) * | 1987-12-17 | 1995-12-20 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
US5093806A (en) * | 1988-02-16 | 1992-03-03 | Tran Hiep V | Sensing and decoding scheme for a bicmos read/write memory |
US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5070032A (en) * | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
DE69033438T2 (de) * | 1989-04-13 | 2000-07-06 | Sandisk Corp | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
JP2646850B2 (ja) * | 1990-11-30 | 1997-08-27 | 日本電気株式会社 | 半導体メモリ回路 |
US5343063A (en) * | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5490107A (en) * | 1991-12-27 | 1996-02-06 | Fujitsu Limited | Nonvolatile semiconductor memory |
US5313421A (en) * | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5315541A (en) * | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5555204A (en) * | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP3397404B2 (ja) * | 1993-08-09 | 2003-04-14 | 株式会社日立製作所 | 半導体記憶装置 |
KR0169267B1 (ko) * | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5555203A (en) * | 1993-12-28 | 1996-09-10 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device |
US5574880A (en) * | 1994-03-11 | 1996-11-12 | Intel Corporation | Mechanism for performing wrap-around reads during split-wordline reads |
US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
DE19523775C2 (de) * | 1994-06-29 | 2001-12-06 | Toshiba Kawasaki Kk | Nichtflüchtige Halbleiterspeichervorrichtung |
JPH08147965A (ja) * | 1994-11-15 | 1996-06-07 | Toshiba Corp | 半導体記憶装置 |
JPH097373A (ja) * | 1995-06-20 | 1997-01-10 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP3941149B2 (ja) * | 1996-12-03 | 2007-07-04 | ソニー株式会社 | 半導体不揮発性記憶装置 |
US5903495A (en) * | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
US5860082A (en) * | 1996-03-28 | 1999-01-12 | Datalight, Inc. | Method and apparatus for allocating storage in a flash memory |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US6062270A (en) * | 1997-01-27 | 2000-05-16 | Lindab Ab | Double-walled structure in a ventilation duct system |
US6097638A (en) * | 1997-02-12 | 2000-08-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR100272037B1 (ko) * | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
US5872739A (en) * | 1997-04-17 | 1999-02-16 | Radiant Technologies | Sense amplifier for low read-voltage memory cells |
JP3592887B2 (ja) * | 1997-04-30 | 2004-11-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3557078B2 (ja) * | 1997-06-27 | 2004-08-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
KR100282707B1 (ko) | 1997-12-29 | 2001-02-15 | 윤종용 | 멀티-비트 데이터를 저장하는 반도체 메모리 장치 (semiconductor memory device for storing a multi-bit data) |
KR100297602B1 (ko) * | 1997-12-31 | 2001-08-07 | 윤종용 | 비휘발성메모리장치의프로그램방법 |
KR100339023B1 (ko) * | 1998-03-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 문턱전압을조절할수있는플래쉬메모리장치의센싱회로 |
US5949720A (en) * | 1998-10-30 | 1999-09-07 | Stmicroelectronics, Inc. | Voltage clamping method and apparatus for dynamic random access memory devices |
US6469955B1 (en) * | 2000-11-21 | 2002-10-22 | Integrated Memory Technologies, Inc. | Integrated circuit memory device having interleaved read and program capabilities and methods of operating same |
US6282145B1 (en) | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
JP2000243085A (ja) | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体装置 |
JP3783152B2 (ja) * | 1999-08-16 | 2006-06-07 | Necエレクトロニクス株式会社 | 多値不揮発性半導体メモリ |
JP3863330B2 (ja) * | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2001184881A (ja) * | 1999-12-28 | 2001-07-06 | Toshiba Corp | 不揮発性半導体メモリの読み出し回路 |
JP3983969B2 (ja) * | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6504757B1 (en) * | 2000-08-11 | 2003-01-07 | Advanced Micro Devices, Inc. | Double boosting scheme for NAND to improve program inhibit characteristics |
JP2002100192A (ja) | 2000-09-22 | 2002-04-05 | Toshiba Corp | 不揮発性半導体メモリ |
US6717851B2 (en) * | 2000-10-31 | 2004-04-06 | Sandisk Corporation | Method of reducing disturbs in non-volatile memory |
US6407953B1 (en) * | 2001-02-02 | 2002-06-18 | Matrix Semiconductor, Inc. | Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays |
KR100381956B1 (ko) * | 2001-02-02 | 2003-04-26 | 삼성전자주식회사 | 플래시 메모리 장치의 감지 증폭 회로 |
US6738289B2 (en) | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
NO312928B1 (no) | 2001-02-26 | 2002-07-15 | Thin Film Electronics Asa | Ikke-destruktiv utlesing |
US6307783B1 (en) * | 2001-02-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Descending staircase read technique for a multilevel cell NAND flash memory device |
JP3957985B2 (ja) | 2001-03-06 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6535434B2 (en) * | 2001-04-05 | 2003-03-18 | Saifun Semiconductors Ltd. | Architecture and scheme for a non-strobed read sequence |
US6522592B2 (en) * | 2001-04-19 | 2003-02-18 | Micron Technology, Inc. | Sense amplifier for reduction of access device leakage |
US6570810B2 (en) * | 2001-04-20 | 2003-05-27 | Multi Level Memory Technology | Contactless flash memory with buried diffusion bit/virtual ground lines |
KR100439045B1 (ko) * | 2001-06-29 | 2004-07-05 | 주식회사 하이닉스반도체 | 워드 라인 전압 클램핑 회로 |
JP4454896B2 (ja) * | 2001-09-27 | 2010-04-21 | シャープ株式会社 | 仮想接地型不揮発性半導体記憶装置 |
DE10154613B4 (de) * | 2001-11-07 | 2006-11-23 | Infineon Technologies Ag | Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher |
US6751129B1 (en) * | 2002-05-21 | 2004-06-15 | Sandisk Corporation | Efficient read, write methods for multi-state memory |
KR100615975B1 (ko) * | 2002-09-24 | 2006-08-28 | 쌘디스크 코포레이션 | 비휘발성 메모리 및 그 감지 방법 |
US7196931B2 (en) * | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US6987693B2 (en) | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US6983428B2 (en) | 2002-09-24 | 2006-01-03 | Sandisk Corporation | Highly compact non-volatile memory and method thereof |
US7327619B2 (en) | 2002-09-24 | 2008-02-05 | Sandisk Corporation | Reference sense amplifier for non-volatile memory |
US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
US7324393B2 (en) | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
US7046568B2 (en) | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
EP1467377B1 (en) | 2003-04-10 | 2007-11-28 | STMicroelectronics S.r.l. | Method for reading a nonvolatile memory device and corresponding device |
US6795359B1 (en) * | 2003-06-10 | 2004-09-21 | Micron Technology, Inc. | Methods and apparatus for measuring current as in sensing a memory cell |
US7064980B2 (en) * | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
US6956770B2 (en) * | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
-
2004
- 2004-12-16 US US11/015,199 patent/US7046568B2/en not_active Expired - Lifetime
-
2005
- 2005-11-28 WO PCT/US2005/042854 patent/WO2006065501A1/en active Application Filing
- 2005-11-28 CN CN2005800432593A patent/CN101107671B/zh active Active
- 2005-11-28 KR KR1020077013203A patent/KR101069750B1/ko active IP Right Grant
- 2005-11-28 JP JP2007546699A patent/JP4344769B2/ja active Active
- 2005-11-28 EP EP05848157.3A patent/EP1825476B1/en active Active
- 2005-12-06 TW TW094142978A patent/TWI402853B/zh not_active IP Right Cessation
-
2006
- 2006-05-15 US US11/383,247 patent/US7376030B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012503269A (ja) * | 2008-09-19 | 2012-02-02 | サンディスク コーポレイション | 不揮発性メモリにおける検出中のデータ状態ベースの温度補償 |
JP2011008838A (ja) * | 2009-06-23 | 2011-01-13 | Toshiba Corp | 不揮発性半導体記憶装置およびその書き込み方法 |
JP2011138569A (ja) * | 2009-12-25 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2011146100A (ja) * | 2010-01-15 | 2011-07-28 | Toshiba Corp | 半導体記憶装置及びその読出し方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI402853B (zh) | 2013-07-21 |
JP4344769B2 (ja) | 2009-10-14 |
KR20070101248A (ko) | 2007-10-16 |
CN101107671B (zh) | 2012-06-13 |
TW200631027A (en) | 2006-09-01 |
US7046568B2 (en) | 2006-05-16 |
US7376030B2 (en) | 2008-05-20 |
US20050169082A1 (en) | 2005-08-04 |
EP1825476B1 (en) | 2013-07-03 |
CN101107671A (zh) | 2008-01-16 |
US20060203545A1 (en) | 2006-09-14 |
WO2006065501A1 (en) | 2006-06-22 |
EP1825476A1 (en) | 2007-08-29 |
KR101069750B1 (ko) | 2011-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4344769B2 (ja) | 低電圧動作のメモリ検知回路および方法 | |
JP4420823B2 (ja) | 感知動作が改善された不揮発性メモリおよび方法 | |
JP4988156B2 (ja) | 隣接フィールドエラーが低減された不揮発性メモリおよび方法 | |
JP4898117B2 (ja) | ビットラインクロストークエラーが低減された不揮発性メモリおよび方法 | |
US8050126B2 (en) | Non-volatile memory with improved sensing by reducing source line current | |
US7327619B2 (en) | Reference sense amplifier for non-volatile memory | |
US7551484B2 (en) | Non-volatile memory and method with reduced source line bias errors | |
JP4593668B2 (ja) | 不揮発性メモリにおける補償感知のための基準センス増幅器および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081031 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20081031 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20081126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090219 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4344769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |