JP4988156B2 - 隣接フィールドエラーが低減された不揮発性メモリおよび方法 - Google Patents
隣接フィールドエラーが低減された不揮発性メモリおよび方法 Download PDFInfo
- Publication number
- JP4988156B2 JP4988156B2 JP2004540088A JP2004540088A JP4988156B2 JP 4988156 B2 JP4988156 B2 JP 4988156B2 JP 2004540088 A JP2004540088 A JP 2004540088A JP 2004540088 A JP2004540088 A JP 2004540088A JP 4988156 B2 JP4988156 B2 JP 4988156B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory cells
- cells
- memory device
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
メモリデバイスは、普通、カードに搭載され得る1つ以上のメモリチップを含む。各メモリチップは、復号器および消去回路、書き込み回路および読み出し回路などの周辺回路により支援されるメモリセルアレイを含む。より複雑なメモリデバイスも、高機能で高レベルのメモリ操作およびインターフェーシングを実行するコントローラに付随している。今日、商業的に成功した不揮発性固体メモリデバイスが多数使われている。それらのメモリデバイスは、1つ以上の電荷蓄積素子を各々有するさまざまなタイプのメモリセルを使用することができる。
メモリデバイスは、普通行および列を成すように配列されたメモリセルの2次元アレイから成り、ワードラインおよびビットラインによりアドレス指定可能である。NORタイプまたはNANDタイプのアーキテクチャに従って当該アレイを形成することができる。
図2は、メモリセルのNORアレイの例を示す。NORタイプのアーキテクチャを有するメモリデバイスは、図1Bまたは1Cに示すタイプのセルで実現されている。メモリセルの各行は、そのソースおよびドレインによりデイジーチェーン方式で接続される。この設計は、時には仮想接地設計と称される。各メモリセル10は、ソース14と、ドレイン16と、コントロールゲート30と、選択ゲート40とを有する。行内のセルの選択ゲートは、ワードライン42に接続されている。列内のセルのソースおよびドレインは、選択されたビットライン34および36にそれぞれ接続されている。メモリセルのコントロールゲートおよび選択ゲートが別々に制御される実施形態では、ステアリングライン36も、列内のセルのコントロールゲートを接続する。
図3は、図1Dに示すようなメモリセルのNANDアレイの例を示す。NANDセルの各列に沿って、ビットラインが各NANDセルのドレイン端子56に結合されている。NANDセルの各行に沿って、1本のソースラインがそれらのソース端子54の全てを接続することができる。行に沿ってNANDセルのコントロールゲートも、一連の対応するワードラインに接続されている。選択トランジスタの対(図1Dを参照)を、接続されているワードラインを介してそれらのコントロールゲートにかかる適切な電圧でオンに転換することによって、NANDセルの一行全体をアドレス指定することができる。NANDセルのチェーン内のメモリトランジスタが読み出されるとき、そのチェーン内の残りのメモリトランジスタは、それらに関連するワードラインを介して十分にオンに転換されるので、当該チェーンを流れる電流は、本質的に、読み出されるセルに蓄積されている電荷のレベルに依存する。NANDアーキテクチャと、メモリシステムの一部としてのその動作との例が、米国特許第5,570,315号(特許文献14)、第5,774,397号(特許文献15)および第6,046,935号(特許文献16)において見出される。
電荷蓄積メモリデバイスのプログラミングは、より多くの電荷をその電荷蓄積素子に印加するだけという結果になり得る。従って、プログラム操作の前に、電荷蓄積素子に現存する電荷を除去(すなわち、消去)しなければならない。メモリセルの1つ以上のブロックを消去するために、消去回路(図示せず)が設けられる。セルのアレイ全体、或いはアレイのセルの有意のグループが一緒に(すなわち、一瞬のうちに)電気的に消去されるときに、EEPROMなどの不揮発性メモリは“フラッシュ”EEPROMと称される。いったん消去されれば、そのセルのグループを再プログラミングすることができる。一緒に消去され得るセルのグループは、1つ以上のアドレス指定可能な消去ユニットから成ることができる。消去ユニットまたはブロックは、通常データの1つ以上のページを記憶し、ここでページはプログラミングおよび読み出しの単位であるが、1回の操作で2ページ以上をプログラミングしたり、或いは読み出すこともできる。各ページは、通常1以上のセクタのデータを記憶し、ここでセクタのサイズはホストシステムによって定められる。一例は、磁気ディスクドライブで確立された標準に従う512バイトのユーザデータと、そのユーザデータおよび/またはそれが記憶されるブロックに関する数バイトのオーバーヘッドデータのセクタである。
普通の2状態EEPROMセルでは、伝導ウィンドウを2つの領域に分割するために少なくとも1つの電流区切り点レベルが確立される。所定の固定された電圧を印加することによってセルが読み出されるとき、そのソース/ドレイン電流は当該区切り点レベル(或いは、基準電流IREF )との比較によって1つのメモリ状態に帰着させられる。読み出された電流が当該区切り点レベルのそれより多ければ、そのセルは1つの論理状態(例えば、“ゼロ”状態)であると判定される。一方、電流が区切り点レベルのそれより少なければ、そのセルは他方の論理状態(例えば、“1”状態)であると判定される。従って、このような2状態セルは、1ビットのデジタル情報を記憶する。外部からプログラムできる基準電流源が、区切り点レベル電流を発生させるためにメモリシステムの一部分として設けられることが良くある。
読み出しおよびプログラミングの性能を改善するために、アレイ内の多数の電荷蓄積素子またはメモリトランジスタが並列に読み出されたり、或いはプログラムされる。従って、複数の記憶素子の1つの論理“ページ”が一緒に読み出されたり、或いはプログラムされる。現存するメモリアーキテクチャでは、一行は通常インターリーブ配置された数個のページを含む。1つのページの全ての記憶素子が一緒に読み出されたり、或いはプログラムされる。列復号器は、インターリーブ配置されたページの各々を対応する数の読み書きモジュールに選択的に接続する。例えば、一つの実装例では、メモリアレイは532バイト(512バイトと、20バイトのオーバーヘッド)のページサイズを有するように設計される。各列が1本のドレイン・ビットラインを含み、インタリーブ配置されたページが1行あたりに2ページあるとすれば、合計で8512列となり、各ページは4256列と関連することになる。全ての偶数ビットラインまたは奇数ビットラインのいずれかを並列に読み出したり、或いは書き込むために接続可能なセンスモジュールが4256個あることになる。このように、4256ビット(すなわち、532バイト)のページの並列データが記憶素子のページから読み出されたり、或いはページにプログラムされる。読み書き回路170を形成する読み書きモジュールを、種々のアーキテクチャをなすように配列することができる。
メモリセル感知に伴う1つの潜在的問題は、ソースラインバイアスである。多数のメモリセルが並列に感知されるとき、それらの結合電流は、有限の抵抗を有するグランドループに顕著な電圧降下を結果としてもたらす可能性を有する。これは、しきい値電圧感知を使用する読み出し動作にエラーを生じさせるソースラインバイアスを結果としてもたらす。
ステップ400:1ページのメモリセルについて、最初にメモリセルの動作セットを当該ページのメモリセルに等しくセットする。
ステップ410:マルチパスj=1からNまでを開始する。
ステップ420:境界電流値I0 (j)をセットし、ここで第1のパスj>1後に、I0 (j)は前のパスj−1のパスより少ないか或いは等しい、すなわちI0 (j)<=I0 (j−1)である。
ステップ430:境界電流値I0 (j)より高い伝導電流を有する当該動作セット中のそれらメモリセルを判定する。
ステップ440:境界電流値I0 (j)より高い伝導電流を有するそれらメモリセルにおけるさらなる電流を抑制する。
ステップ450:メモリセルの動作セットを、その伝導電流が抑制されていない残りのメモリセルに等しくセットする。j<Nであれば、ステップ410に戻り、そうでなければステップ460に進む。
ステップ460:当該ページのメモリセルの状態を読み出す。
ステップ470:終了。
ステップ400:ビットラインが各々結合されている1ページのメモリセルについて、始めにメモリセルの動作セットを当該ページのメモリセルに等しくセットする。
ステップ402:当該動作セットのメモリセルの個々のビットラインを所定の電圧範囲内に充電する。
ステップ410:マルチパスj=1からNまでを開始する。
ステップ412:所定の電圧範囲内の電圧の動作セットのメモリセルの個々のビットラインから開始する。
ステップ420:境界電流値I0 (j)をセットし、ここで第1のパスj>1後、I0 (j)は前のパスj−1のパスより少ないか或いは等しい、すなわちI0 (j)<=I0 (j−1)である。
ステップ430:境界電流値I0 (j)より高い伝導電流を有する当該動作セット中のそれらメモリセルを判定する。
ステップ440:境界電流値I0 (j)より高い伝導電流を有するそれらメモリセルにおけるさらなる伝導電流を抑制する。
ステップ452:当該動作セットのメモリセルを、そのビットラインがラッチされていなく、かつ接地に引き込まれていない残りのメモリセルに等しくセットする。j<Nならば、ステップ410に戻り、そうでなければステップ460に進む。
ステップ460:当該ページのメモリセルの状態を読み出す。
ステップ470:終了。
図12は、3つの隣接するビットラインと、それらの間の容量結合の効果とを示す。メモリセル10−0には2つのセル10−1および10−2が隣接している。同様に、これらの3個のメモリセルに、3つの隣接するビットライン36−0,36−1および36−2がそれぞれ結合されている。各ビットラインはそれ自身の自己静電容量CBL0 ,CBL1 およびCBL2 をそれぞれ有する。隣接するビットライン36−0および36−1の対は相互静電容量CBL01を有する。隣接するビットライン36−0および36−2は相互静電容量CBL02を有する。
iBLC0=CBL0 d/dtVBL0
iBLC1=CBL1 d/dtVBL1
iBLC2=CBL2 d/dtVBL2
iBLC01 =CBL01d/dt(VBL0 −VBL1 )
iBLC02 =CBL02d/dt(VBL0 −VBL2 )
iCELL〜iBL0 +[iBLC00 +iBLC01 +iBLC02 ]
ステップ500:1ページのメモリセルの各々に、その伝導電流を感知するために、1本のビットラインを結合させる。
ステップ510:各ビットラインを所定の電圧範囲内のビットライン電圧まで充電する。
ステップ520:ビットラインの各隣接対間の電圧差が実質的に時間に依存しないように、各ビットラインのビットライン電圧を制御する。
ステップ530:ビットラインが制御されている間に、各ビットラインを通る伝導電流を感知する。
ステップ540:終了。
ステップ532:ビットラインが制御されている間に、各ビットラインを通る伝導電流を、それを用いて与えられたコンデンサの両端間の電圧を変化させることによって、感知する。
ステップ534:その与えられたコンデンサの両端間の電圧の変化速度により伝導電流を判定する。
感知モジュール480は、イネーブル信号BLS(図15(A)(0))を介してビットライン36に接続される。電圧クランプは、BLCでイネーブルされる(図15(B)(0))。プリチャージ回路640は、制御信号FLTで限定電流源としてイネーブルされる(図15(C)(0))。
センス増幅器600は、トランジスタ658を介して信号INVを接地に引くリセット信号RST(図15(D)(1))によって初期化される。従って、リセットでINVはローにセットされる。同時に、p−トランジスタ663は、相補的な信号LATをVddまたはハイに引く(図15(F)(1))。
制御されたプリチャージフェーズ後、最初のDC高電流感知フェーズが始まり、ここで信号SENが弁別回路650によって感知される。当該感知により、所定レベルより高い伝導電流を有するそれらメモリセルが識別される。弁別回路650は直列の2つのp−トランジスタ654および656を備え、信号INVを登録するノード657のためのプルアップとして役立つ。p−トランジスタ654はローになる読み出しストローブ信号STBによりイネーブルされ、p−トランジスタ656はローになる内部感知ノード631におけるSEN信号によりイネーブルされる。前述したように、高電流セルは、信号SENを0vの近くに保つか、或いは少なくともp−トランジスタ656をオフに転換させるのに十分な高さまでそのビットラインをプリチャージすることはできない。例えば、弱いプルアップが500nAの電流に制限されるならば、700nAの伝導電流を有するセルをプルアップすることはできない(図15(G1)(2))。STBがローをストローブしてラッチしたときに、ノード657のINVはVddまでプルアップされる。これは、ラッチ回路660をINVハイおよびLATローにセットする(図15(H1)(2))。
前にプルダウンされていなかったビットライン36などのビットラインでの伝導電流の感知の前に、プリチャージ回路は信号FLTによって起動されて内部感知ノード631をVddまでプリチャージする(図15(C)(3)および図15(I2)(3)〜15(I4)(3))。
感知ノードが浮かされ、かつその電圧が電流感知(AC或いは交流電流感知)中に変化するので、これ以降の動作は図10〜11と関連して説明したマルチパス感知と類似する。図14における向上は、ビットライン間結合を回避するようにビットライン電圧を一定に維持しながら感知を行うことである。
第1の所定の感知期間の終了時に、SENはビットライン36の伝導電流に依存するある電圧まで減少する(図15(G2)(4)〜15(G4)(4))。一例として、この第1のフェーズでの境界電流は、300nAであるようにセットされている。コンデンサCSA652、感知期間T1およびp−トランジスタ656のしきい値電圧は、境界電流(例えば、300nA)より高い伝導電流に対応する信号SENが弁別回路650のトランジスタ656をオンに転換させるのに十分な低さまで降下するようになっている。ラッチング信号STBがローにストローブするときに、出力信号INVはハイに引かれ、ラッチ660によってラッチされる(図15(E)(5)および図15(H2))。一方、境界電流より低い伝導電流に対応する信号SENは、トランジスタ656をオンに転換させることができない信号SENを生じさせる。この場合、ラッチ660は変化しないので、ここでLATはハイのままである(図15(H3)および15(H4))。従って、弁別回路650が感知期間によりセットされる基準電流に関してビットライン36の伝導電流の大きさを実際上判定することが分かる。
前にプルダウンされていなかったビットライン36などのビットラインの伝導電流を次に感知する前に、プリチャージ回路は信号FLTによって起動されて内部感知ノード631をVddまでプリチャージする(図15(C)(6)および図15(I3)(6)〜15(I4)(6))。
センス増幅器600が感知を実行できるときに、プリチャージ回路642は、ハイになるFLTによりディスエーブルされる(図15(C)(7))。第2の感知期間T2は、ストローブ信号STBのアサーションによってセットされる。当該感知期間中に、伝導電流があるならば、当該伝導電流を当該コンデンサから放電させる。SENは、コンデンサ652がビットライン36の伝導電流の排出作用を通して放電させられるときに、Vddから低下してゆく。
第2の所定の感知期間T2の終了時に、SENはビットライン36の伝導電流に依存するある電圧まで低下する(図15(G3)(7)〜15(G4)(7))。一例として、この第2のフェーズでの境界電流は、100nAであるようにセットされている。この場合、伝導電流220nAを有するメモリセルのLATはローにラッチされ(図15(H3)(7))、そのビットラインは後に接地に引かれる(図15(I3)(7))。一方、伝導電流40nAを有するメモリセルは、LATハイでプリセットされていたラッチの状態に影響を及ぼさない。
最後に、読み出しフェーズで、転送ゲート488の制御信号NCOは、ラッチされた信号SEN2が読み出しバス499に読み出されることを可能にする(図15(J)および15(K))。
高密度集積回路、不揮発性メモリデバイスに固有の他の1つのエラーは、前述したように、隣接フローティングゲート結合に起因する。メモリセル同士が接近していることは、隣接するセルの電荷エレメントからのフィールド摂動の原因となる。本発明の他の一つの態様によれば、摂動に起因するエラーは、プログラミングと読み出しとの間での各セルのフィールド環境の変化を最小にすることによって最小化される。これは、1ページ中の全ての隣接するメモリセルを同時にプログラムすることによって達成される。個々のメモリセルと、それらに隣接するメモリセルとが同時にプログラムされるので、個々のセルがプログラムされるときからそれらが読み出されるときまで、個々のセルにより見られるフィールド環境の変化が最小であることを保証する。
図12〜15に関して説明したように、本発明によってビットライン間結合を制御することは可能である。感知またはプログラム検証中に、1つおきのビットラインを接地する必要は無く、これにより隣接していないメモリセルを有する偶数ページまたは奇数ページを操作するという要件を緩和し、検証操作を高速化する。
ステップ700:最後のプログラム検証とその後の読み出しの間、個々のメモリセルが経験する有効電場の差が最小にされるように1ページのメモリセルを並列にプログラムし、検証する。
ステップ710:終了。
ステップ730:隣接するメモリセルのページを形成する。
ステップ740:そのページのメモリセルを並列にプログラムし、検証する。
ステップ750:その後、当該ページのメモリセルを読み出す。
ステップ760:終了。
図17は、メモリセルの各行がメモリセルの左ページ301と右ページ302とをなすように組織されたアーキテクチャを有する点以外は、図6Aおよび6Bに示すものと類似するメモリアレイを示す。各ページは、複数の隣接するメモリセルから成る。例えば、各ページは4,256個のセルを有することができる。好ましい実施形態では、プログラミングは、左ページおよび右ページに対して別々に実行される。2つの独立のページの間の相互作用を最小にするために、一方のページがプログラムされている間、他方のページのビットラインは全て接地される。さらに、各ページが隣接しているので、プログラミング中、近隣のフローティングゲート同士の結合は低減される。
Claims (25)
- 隣接するメモリセルからの摂動電場に起因するエラーが低減された複数の不揮発性メモリセルを並列にプログラムする方法であって、
(a)複数のメモリセルを、ワードラインにより結合された隣接するメモリセルのページに組織するステップと、
(b)隣接するメモリセルの前記ページの各メモリセルに読み書き回路を結合させるステップと、
(c)各メモリセルの記憶状態をプログラムされるべきものと関連させて検証するように、隣接するビットラインに結合する変位電流を回避するためにビットライン上の電圧を一定に維持しながら、対応するビットラインを介して各メモリセルを並列に感知するステップと、
(d)検証された前記ページ中の各メモリセルを抑制するステップと、
(e)隣接するメモリセルの前記ページにプログラミングパルスを印加するステップと、
(f)前記ページの全てのメモリセルが検証され終わるまでステップ(c)〜(e)を反復するステップと、
を含む方法。 - 請求項1記載の方法において、
隣接するメモリセルの前記ページは、メモリアレイの行を形成し、
前記行は、ワードラインにより結合される方法。 - 請求項1記載の方法において、
隣接するメモリセルの前記ページは、メモリアレイの1行の一部を形成し、
前記行は、ワードラインにより結合される方法。 - 請求項3記載の方法において、
隣接するメモリセルの前記ページは、メモリアレイの1行の半分を形成する方法。 - 請求項4記載の方法において、
隣接するメモリセルの前記ページのうちの2つは、メモリアレイの1行を形成する方法。 - 請求項5記載の方法において、
前記メモリアレイは、ビットラインのセットによりアクセス可能であり、
前記方法は、
前記2ページのうちの一方をプログラムするステップと、
プログラムされていないメモリセルの前記ビットラインを接地するステップと、
をさらに含む方法。 - 請求項3記載の方法において、
前記メモリアレイは、ビットラインのセットによりアクセス可能であり、
前記方法は、
隣接するメモリセルの1行の前記部分をプログラムするステップと、
プログラムされていないメモリセルの前記ビットラインを接地するステップと、
をさらに含む方法。 - 請求項1〜7のいずれか記載の方法において、
複数のメモリセルは、フラッシュEEPROMセルから構成される方法。 - 請求項1〜7のいずれか記載の方法において、
複数のメモリセルは、NROMセルから構成される方法。 - 請求項1〜7のいずれか記載の方法において、
各メモリセルは、1ビットのデータを記憶する方法。 - 請求項1〜7のいずれか記載の方法において、
各メモリセルは、2ビット以上のデータを記憶する方法。 - 不揮発性メモリデバイスであって、
ワードラインのセットにより行ごとにアドレス指定可能であり、かつビットラインのセットにより列ごとにアドレス指定可能であるメモリセルアレイと、
隣接するセグメント内のメモリセルが同時に読み出されるか、或いはプログラムされるように、行内でワードラインにより結合されたメモリセルの前記隣接するセグメントの各々にビットラインを介して結合されるようにアドレス指定可能な読み書き回路と、
前記隣接するセグメントが同時に読み出されるか、或いはプログラムされるので、感知中に、隣接するビットラインに結合する変位電流を回避するために、ビットラインに対して一定の電圧レベルを供給するためのビットラインへの一定の電圧源と、
を備える不揮発性メモリデバイス。 - 請求項12記載の不揮発性メモリデバイスにおいて、
前記メモリセルの隣接するセグメントは、前記メモリアレイの1行を形成し、
前記行は、ワードラインにより結合される不揮発性メモリデバイス。 - 請求項12〜13のいずれか記載の不揮発性メモリデバイスにおいて、
複数のメモリセルは、フラッシュEEPROMセルから構成される不揮発性メモリデバイス。 - 請求項12〜13のいずれか記載の不揮発性メモリデバイスにおいて、
複数のメモリセルは、NROMセルから構成される不揮発性メモリデバイス。 - 請求項12〜13のいずれか記載の不揮発性メモリデバイスにおいて、
各メモリセルは、1ビットのデータを記憶する不揮発性メモリデバイス。 - 請求項12〜13のいずれか記載の不揮発性メモリデバイスにおいて、
各メモリセルは、2ビット以上のデータを記憶する不揮発性メモリデバイス。 - 請求項12記載の不揮発性メモリデバイスにおいて、
読み出しまたはプログラミングのためにアドレス指定されていないメモリセルのビットラインを接地するための手段をさらに備える不揮発性メモリデバイス。 - 請求項18記載の不揮発性メモリデバイスにおいて、
前記メモリセルの隣接するセグメントは、メモリアレイの1行の一部を形成する不揮発性メモリデバイス。 - 請求項19記載の不揮発性メモリデバイスにおいて、
前記メモリセルの隣接するセグメントは、メモリアレイの1行の半分を形成する不揮発性メモリデバイス。 - 請求項20記載の不揮発性メモリデバイスにおいて、
前記メモリセルの隣接するセグメントのうちの2つは、メモリアレイの1行を形成する不揮発性メモリデバイス。 - 請求項18〜21のいずれか記載の不揮発性メモリデバイスにおいて、
複数のメモリセルは、フラッシュEEPROMセルから構成される不揮発性メモリデバイス。 - 請求項18〜21のいずれか記載の不揮発性メモリデバイスにおいて、
複数のメモリセルは、NROMセルから構成される不揮発性メモリデバイス。 - 請求項18〜21のいずれか記載の不揮発性メモリデバイスにおいて、
各メモリセルは、1ビットのデータを記憶する不揮発性メモリデバイス。 - 請求項18〜21のいずれか記載の不揮発性メモリデバイスにおいて、
各メモリセルは、2ビット以上のデータを記憶する不揮発性メモリデバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/254,290 | 2002-09-24 | ||
US10/254,290 US6987693B2 (en) | 2002-09-24 | 2002-09-24 | Non-volatile memory and method with reduced neighboring field errors |
PCT/US2003/029045 WO2004029983A2 (en) | 2002-09-24 | 2003-09-18 | Non-volatile memory and method of programming with reduced neighboring field errors |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006500729A JP2006500729A (ja) | 2006-01-05 |
JP4988156B2 true JP4988156B2 (ja) | 2012-08-01 |
Family
ID=31993320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004540088A Expired - Fee Related JP4988156B2 (ja) | 2002-09-24 | 2003-09-18 | 隣接フィールドエラーが低減された不揮発性メモリおよび方法 |
Country Status (8)
Country | Link |
---|---|
US (5) | US6987693B2 (ja) |
EP (1) | EP1543527B1 (ja) |
JP (1) | JP4988156B2 (ja) |
KR (2) | KR101169344B1 (ja) |
CN (1) | CN100590741C (ja) |
AU (1) | AU2003267237A1 (ja) |
TW (1) | TWI318405B (ja) |
WO (1) | WO2004029983A2 (ja) |
Families Citing this family (320)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7196931B2 (en) | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US6987693B2 (en) * | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7327619B2 (en) * | 2002-09-24 | 2008-02-05 | Sandisk Corporation | Reference sense amplifier for non-volatile memory |
US7324393B2 (en) | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
US7046568B2 (en) * | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US6880144B2 (en) * | 2003-02-04 | 2005-04-12 | Sun Microsystems, Inc. | High speed low power bitline |
US6956770B2 (en) | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7064980B2 (en) * | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
US7020017B2 (en) * | 2004-04-06 | 2006-03-28 | Sandisk Corporation | Variable programming of non-volatile memory |
US7490283B2 (en) * | 2004-05-13 | 2009-02-10 | Sandisk Corporation | Pipelined data relocation and improved chip architectures |
US7212435B2 (en) * | 2004-06-30 | 2007-05-01 | Micron Technology, Inc. | Minimizing adjacent wordline disturb in a memory device |
US7420847B2 (en) * | 2004-12-14 | 2008-09-02 | Sandisk Corporation | Multi-state memory having data recovery after program fail |
US7158421B2 (en) * | 2005-04-01 | 2007-01-02 | Sandisk Corporation | Use of data latches in multi-phase programming of non-volatile memories |
US7120051B2 (en) * | 2004-12-14 | 2006-10-10 | Sandisk Corporation | Pipelined programming of non-volatile memories using early data |
US7849381B2 (en) * | 2004-12-21 | 2010-12-07 | Sandisk Corporation | Method for copying data in reprogrammable non-volatile memory |
US7170784B2 (en) * | 2005-04-01 | 2007-01-30 | Sandisk Corporation | Non-volatile memory and method with control gate compensation for source line bias errors |
US7463521B2 (en) * | 2005-04-01 | 2008-12-09 | Sandisk Corporation | Method for non-volatile memory with managed execution of cached data |
US7206230B2 (en) * | 2005-04-01 | 2007-04-17 | Sandisk Corporation | Use of data latches in cache operations of non-volatile memories |
US7173854B2 (en) * | 2005-04-01 | 2007-02-06 | Sandisk Corporation | Non-volatile memory and method with compensation for source line bias errors |
US7447078B2 (en) * | 2005-04-01 | 2008-11-04 | Sandisk Corporation | Method for non-volatile memory with background data latch caching during read operations |
TWI410974B (zh) * | 2005-04-01 | 2013-10-01 | Sandisk Technologies Inc | 於編程失敗後具有資料回復之複數狀態記憶體 |
US7196928B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling during read operations of non-volatile memory |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
US7196946B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
US7289363B2 (en) * | 2005-05-19 | 2007-10-30 | Micron Technology, Inc. | Memory cell repair using fuse programming method in a flash memory device |
US7193898B2 (en) * | 2005-06-20 | 2007-03-20 | Sandisk Corporation | Compensation currents in non-volatile memory read operations |
US7301817B2 (en) * | 2005-10-27 | 2007-11-27 | Sandisk Corporation | Method for programming of multi-state non-volatile memory using smart verify |
US7366022B2 (en) * | 2005-10-27 | 2008-04-29 | Sandisk Corporation | Apparatus for programming of multi-state non-volatile memory using smart verify |
US7262994B2 (en) * | 2005-12-06 | 2007-08-28 | Sandisk Corporation | System for reducing read disturb for non-volatile storage |
US7349258B2 (en) * | 2005-12-06 | 2008-03-25 | Sandisk Corporation | Reducing read disturb for non-volatile storage |
US7443726B2 (en) * | 2005-12-29 | 2008-10-28 | Sandisk Corporation | Systems for alternate row-based reading and writing for non-volatile memory |
US7349260B2 (en) | 2005-12-29 | 2008-03-25 | Sandisk Corporation | Alternate row-based reading and writing for non-volatile memory |
KR100666223B1 (ko) * | 2006-02-22 | 2007-01-09 | 삼성전자주식회사 | 메모리셀 사이의 커플링 노이즈를 저감시키는 3-레벨불휘발성 반도체 메모리 장치 및 이에 대한 구동방법 |
US7408810B2 (en) * | 2006-02-22 | 2008-08-05 | Micron Technology, Inc. | Minimizing effects of program disturb in a memory device |
US7499319B2 (en) * | 2006-03-03 | 2009-03-03 | Sandisk Corporation | Read operation for non-volatile storage with compensation for coupling |
US7436733B2 (en) * | 2006-03-03 | 2008-10-14 | Sandisk Corporation | System for performing read operation on non-volatile storage with compensation for coupling |
US7561469B2 (en) * | 2006-03-28 | 2009-07-14 | Micron Technology, Inc. | Programming method to reduce word line to word line breakdown for NAND flash |
US7440321B2 (en) * | 2006-04-12 | 2008-10-21 | Micron Technology, Inc. | Multiple select gate architecture with select gates of different lengths |
KR101202537B1 (ko) * | 2006-05-12 | 2012-11-19 | 애플 인크. | 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩 |
US7697326B2 (en) * | 2006-05-12 | 2010-04-13 | Anobit Technologies Ltd. | Reducing programming error in memory devices |
CN103258572B (zh) | 2006-05-12 | 2016-12-07 | 苹果公司 | 存储设备中的失真估计和消除 |
US8239735B2 (en) * | 2006-05-12 | 2012-08-07 | Apple Inc. | Memory Device with adaptive capacity |
US7440331B2 (en) | 2006-06-01 | 2008-10-21 | Sandisk Corporation | Verify operation for non-volatile storage using different voltages |
US7457163B2 (en) | 2006-06-01 | 2008-11-25 | Sandisk Corporation | System for verifying non-volatile storage using different voltages |
US7450421B2 (en) * | 2006-06-02 | 2008-11-11 | Sandisk Corporation | Data pattern sensitivity compensation using different voltage |
US7310272B1 (en) * | 2006-06-02 | 2007-12-18 | Sandisk Corporation | System for performing data pattern sensitivity compensation using different voltage |
US7606084B2 (en) * | 2006-06-19 | 2009-10-20 | Sandisk Corporation | Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory |
US7352628B2 (en) * | 2006-06-19 | 2008-04-01 | Sandisk Corporation | Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in a non-volatile memory |
WO2008011441A2 (en) * | 2006-07-20 | 2008-01-24 | Sandisk Corporation | Method for configuring compensation for coupling between adjacent storage elements in a nonvolatile memory |
US7885119B2 (en) | 2006-07-20 | 2011-02-08 | Sandisk Corporation | Compensating for coupling during programming |
US7506113B2 (en) * | 2006-07-20 | 2009-03-17 | Sandisk Corporation | Method for configuring compensation |
US7495953B2 (en) * | 2006-07-20 | 2009-02-24 | Sandisk Corporation | System for configuring compensation |
US7522454B2 (en) * | 2006-07-20 | 2009-04-21 | Sandisk Corporation | Compensating for coupling based on sensing a neighbor using coupling |
US7443729B2 (en) * | 2006-07-20 | 2008-10-28 | Sandisk Corporation | System that compensates for coupling based on sensing a neighbor using coupling |
US7400535B2 (en) * | 2006-07-20 | 2008-07-15 | Sandisk Corporation | System that compensates for coupling during programming |
US7471565B2 (en) | 2006-08-22 | 2008-12-30 | Micron Technology, Inc. | Reducing effects of program disturb in a memory device |
WO2008026203A2 (en) * | 2006-08-27 | 2008-03-06 | Anobit Technologies | Estimation of non-linear distortion in memory devices |
KR100822560B1 (ko) * | 2006-09-04 | 2008-04-16 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리의 전류 측정 회로 |
US7606077B2 (en) * | 2006-09-12 | 2009-10-20 | Sandisk Corporation | Non-volatile memory with reduced erase/write cycling during trimming of initial programming voltage |
US7599223B2 (en) * | 2006-09-12 | 2009-10-06 | Sandisk Corporation | Non-volatile memory with linear estimation of initial programming voltage |
US7453731B2 (en) * | 2006-09-12 | 2008-11-18 | Sandisk Corporation | Method for non-volatile memory with linear estimation of initial programming voltage |
US7606091B2 (en) * | 2006-09-12 | 2009-10-20 | Sandisk Corporation | Method for non-volatile memory with reduced erase/write cycling during trimming of initial programming voltage |
KR100879387B1 (ko) * | 2006-09-22 | 2009-01-20 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
US7881121B2 (en) * | 2006-09-25 | 2011-02-01 | Macronix International Co., Ltd. | Decoding method in an NROM flash memory array |
US7684247B2 (en) * | 2006-09-29 | 2010-03-23 | Sandisk Corporation | Reverse reading in non-volatile memory with compensation for coupling |
US7447076B2 (en) * | 2006-09-29 | 2008-11-04 | Sandisk Corporation | Systems for reverse reading in non-volatile memory with compensation for coupling |
KR100773742B1 (ko) * | 2006-09-30 | 2007-11-09 | 삼성전자주식회사 | 저장 소자들 사이의 커플링 효과를 감소시킬 수 있는비휘발성 메모리 장치와 그 방법 |
KR100773400B1 (ko) | 2006-10-26 | 2007-11-05 | 삼성전자주식회사 | 멀티 비트 플래시 메모리 장치 |
WO2008053473A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Memory cell readout using successive approximation |
WO2008053472A2 (en) | 2006-10-30 | 2008-05-08 | Anobit Technologies Ltd. | Reading memory cells using multiple thresholds |
US7924648B2 (en) | 2006-11-28 | 2011-04-12 | Anobit Technologies Ltd. | Memory power and performance management |
US8151163B2 (en) * | 2006-12-03 | 2012-04-03 | Anobit Technologies Ltd. | Automatic defect management in memory devices |
US7593263B2 (en) * | 2006-12-17 | 2009-09-22 | Anobit Technologies Ltd. | Memory device with reduced reading latency |
US7900102B2 (en) * | 2006-12-17 | 2011-03-01 | Anobit Technologies Ltd. | High-speed programming of memory devices |
US7616505B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
WO2008083132A2 (en) * | 2006-12-28 | 2008-07-10 | Sandisk Corporation | Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
US7616506B2 (en) * | 2006-12-28 | 2009-11-10 | Sandisk Corporation | Systems for complete word line look ahead with efficient data latch assignment in non-volatile memory read operations |
US7616498B2 (en) * | 2006-12-29 | 2009-11-10 | Sandisk Corporation | Non-volatile storage system with resistance sensing and compensation |
US7450430B2 (en) * | 2006-12-29 | 2008-11-11 | Sandisk Corporation | Programming non-volatile memory with reduced program disturb by using different pre-charge enable voltages |
US7495962B2 (en) * | 2006-12-29 | 2009-02-24 | Sandisk Corporation | Alternating read mode |
US7606070B2 (en) * | 2006-12-29 | 2009-10-20 | Sandisk Corporation | Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7590002B2 (en) * | 2006-12-29 | 2009-09-15 | Sandisk Corporation | Resistance sensing and compensation for non-volatile storage |
US7440324B2 (en) * | 2006-12-29 | 2008-10-21 | Sandisk Corporation | Apparatus with alternating read mode |
US7518923B2 (en) * | 2006-12-29 | 2009-04-14 | Sandisk Corporation | Margined neighbor reading for non-volatile memory read operations including coupling compensation |
US7619919B2 (en) * | 2007-01-12 | 2009-11-17 | Marvell World Trade Ltd. | Multi-level memory |
US8151166B2 (en) * | 2007-01-24 | 2012-04-03 | Anobit Technologies Ltd. | Reduction of back pattern dependency effects in memory devices |
US7751240B2 (en) * | 2007-01-24 | 2010-07-06 | Anobit Technologies Ltd. | Memory device with negative thresholds |
US7633797B2 (en) * | 2007-01-25 | 2009-12-15 | Macronix International Co., Ltd. | Flash memory and method for determining logic states thereof |
WO2008111058A2 (en) * | 2007-03-12 | 2008-09-18 | Anobit Technologies Ltd. | Adaptive estimation of memory cell read thresholds |
US7535764B2 (en) * | 2007-03-21 | 2009-05-19 | Sandisk Corporation | Adjusting resistance of non-volatile memory using dummy memory cells |
US8001320B2 (en) * | 2007-04-22 | 2011-08-16 | Anobit Technologies Ltd. | Command interface for memory devices |
US7606079B2 (en) * | 2007-04-25 | 2009-10-20 | Sandisk Corporation | Reducing power consumption during read operations in non-volatile storage |
US7440327B1 (en) | 2007-04-25 | 2008-10-21 | Sandisk Corporation | Non-volatile storage with reduced power consumption during read operations |
US8234545B2 (en) * | 2007-05-12 | 2012-07-31 | Apple Inc. | Data storage with incremental redundancy |
US8429493B2 (en) | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
KR100892583B1 (ko) * | 2007-06-08 | 2009-04-08 | 삼성전자주식회사 | 커플링을 고려한 메모리 셀의 데이터 프로그램 장치 및 그방법 |
TWI386942B (zh) * | 2007-06-29 | 2013-02-21 | Sandisk Technologies Inc | 具有源極偏壓全位元線感測之非揮發儲存及其相關方法 |
KR101274205B1 (ko) * | 2007-07-13 | 2013-06-14 | 삼성전자주식회사 | 비휘발성 메모리 소자의 동작 방법 |
US7925936B1 (en) | 2007-07-13 | 2011-04-12 | Anobit Technologies Ltd. | Memory device with non-uniform programming levels |
US8259497B2 (en) | 2007-08-06 | 2012-09-04 | Apple Inc. | Programming schemes for multi-level analog memory cells |
US8174905B2 (en) * | 2007-09-19 | 2012-05-08 | Anobit Technologies Ltd. | Programming orders for reducing distortion in arrays of multi-level analog memory cells |
US7551477B2 (en) * | 2007-09-26 | 2009-06-23 | Sandisk Corporation | Multiple bit line voltages based on distance |
US8045373B2 (en) * | 2007-10-02 | 2011-10-25 | Cypress Semiconductor Corporation | Method and apparatus for programming memory cell array |
US7773413B2 (en) | 2007-10-08 | 2010-08-10 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells in the presence of temperature variations |
US8000141B1 (en) | 2007-10-19 | 2011-08-16 | Anobit Technologies Ltd. | Compensation for voltage drifts in analog memory cells |
WO2009050703A2 (en) * | 2007-10-19 | 2009-04-23 | Anobit Technologies | Data storage in analog memory cell arrays having erase failures |
US8068360B2 (en) * | 2007-10-19 | 2011-11-29 | Anobit Technologies Ltd. | Reading analog memory cells using built-in multi-threshold commands |
KR101509836B1 (ko) * | 2007-11-13 | 2015-04-06 | 애플 인크. | 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택 |
US8499229B2 (en) | 2007-11-21 | 2013-07-30 | Micro Technology, Inc. | Method and apparatus for reading data from flash memory |
US7633798B2 (en) * | 2007-11-21 | 2009-12-15 | Micron Technology, Inc. | M+N bit programming and M+L bit read for M bit memory cells |
US8225181B2 (en) | 2007-11-30 | 2012-07-17 | Apple Inc. | Efficient re-read operations from memory devices |
US8209588B2 (en) * | 2007-12-12 | 2012-06-26 | Anobit Technologies Ltd. | Efficient interference cancellation in analog memory cell arrays |
US8456905B2 (en) | 2007-12-16 | 2013-06-04 | Apple Inc. | Efficient data storage in multi-plane memory devices |
US7701761B2 (en) * | 2007-12-20 | 2010-04-20 | Sandisk Corporation | Read, verify word line reference voltage to track source level |
US7764547B2 (en) * | 2007-12-20 | 2010-07-27 | Sandisk Corporation | Regulation of source potential to combat cell source IR drop |
US8085586B2 (en) * | 2007-12-27 | 2011-12-27 | Anobit Technologies Ltd. | Wear level estimation in analog memory cells |
JP5127439B2 (ja) * | 2007-12-28 | 2013-01-23 | 株式会社東芝 | 半導体記憶装置 |
US8156398B2 (en) * | 2008-02-05 | 2012-04-10 | Anobit Technologies Ltd. | Parameter estimation based on error correction code parity check equations |
US7924587B2 (en) * | 2008-02-21 | 2011-04-12 | Anobit Technologies Ltd. | Programming of analog memory cells using a single programming pulse per state transition |
US7864573B2 (en) | 2008-02-24 | 2011-01-04 | Anobit Technologies Ltd. | Programming analog memory cells for reduced variance after retention |
US8230300B2 (en) * | 2008-03-07 | 2012-07-24 | Apple Inc. | Efficient readout from analog memory cells using data compression |
US7733705B2 (en) * | 2008-03-13 | 2010-06-08 | Micron Technology, Inc. | Reduction of punch-through disturb during programming of a memory device |
US8400858B2 (en) | 2008-03-18 | 2013-03-19 | Apple Inc. | Memory device with reduced sense time readout |
US8059457B2 (en) * | 2008-03-18 | 2011-11-15 | Anobit Technologies Ltd. | Memory device with multiple-accuracy read commands |
JP4635068B2 (ja) * | 2008-03-25 | 2011-02-16 | 株式会社東芝 | 半導体記憶装置 |
WO2009152037A2 (en) * | 2008-06-12 | 2009-12-17 | Sandisk Corporation | Nonvolatile memory and method for correlated multiple pass programming |
US7848144B2 (en) * | 2008-06-16 | 2010-12-07 | Sandisk Corporation | Reverse order page writing in flash memories |
US8400857B2 (en) * | 2008-07-28 | 2013-03-19 | Nxp B.V. | Circuit for sensing the content of a semiconductor memory cell |
US7924613B1 (en) | 2008-08-05 | 2011-04-12 | Anobit Technologies Ltd. | Data storage in analog memory cells with protection against programming interruption |
US8498151B1 (en) | 2008-08-05 | 2013-07-30 | Apple Inc. | Data storage in analog memory cells using modified pass voltages |
US8169825B1 (en) | 2008-09-02 | 2012-05-01 | Anobit Technologies Ltd. | Reliable data storage in analog memory cells subjected to long retention periods |
US8949684B1 (en) | 2008-09-02 | 2015-02-03 | Apple Inc. | Segmented data storage |
US8000135B1 (en) | 2008-09-14 | 2011-08-16 | Anobit Technologies Ltd. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8482978B1 (en) | 2008-09-14 | 2013-07-09 | Apple Inc. | Estimation of memory cell read thresholds by sampling inside programming level distribution intervals |
US8239734B1 (en) | 2008-10-15 | 2012-08-07 | Apple Inc. | Efficient data storage in storage device arrays |
US8130556B2 (en) | 2008-10-30 | 2012-03-06 | Sandisk Technologies Inc. | Pair bit line programming to improve boost voltage clamping |
US8261159B1 (en) | 2008-10-30 | 2012-09-04 | Apple, Inc. | Data scrambling schemes for memory devices |
US8208304B2 (en) * | 2008-11-16 | 2012-06-26 | Anobit Technologies Ltd. | Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N |
US7764544B2 (en) * | 2008-11-25 | 2010-07-27 | Sandisk Corporation | All-bit-line erase verify and soft program verify |
US8397131B1 (en) | 2008-12-31 | 2013-03-12 | Apple Inc. | Efficient readout schemes for analog memory cell devices |
US8248831B2 (en) * | 2008-12-31 | 2012-08-21 | Apple Inc. | Rejuvenation of analog memory cells |
US8924661B1 (en) | 2009-01-18 | 2014-12-30 | Apple Inc. | Memory system including a controller and processors associated with memory devices |
US8228701B2 (en) | 2009-03-01 | 2012-07-24 | Apple Inc. | Selective activation of programming schemes in analog memory cell arrays |
US8259506B1 (en) | 2009-03-25 | 2012-09-04 | Apple Inc. | Database of memory read thresholds |
US8832354B2 (en) * | 2009-03-25 | 2014-09-09 | Apple Inc. | Use of host system resources by memory controller |
US8238157B1 (en) | 2009-04-12 | 2012-08-07 | Apple Inc. | Selective re-programming of analog memory cells |
US8516408B2 (en) * | 2009-05-26 | 2013-08-20 | Lsi Corporation | Optimization of circuits having repeatable circuit instances |
TWI415130B (zh) * | 2009-06-02 | 2013-11-11 | Silicon Motion Inc | 快閃記憶體之控制器以及於快閃記憶體存取資料的方法 |
US8935589B2 (en) * | 2009-06-02 | 2015-01-13 | Silicon Motion, Inc. | Controller and data access method for flash memories |
US8479080B1 (en) | 2009-07-12 | 2013-07-02 | Apple Inc. | Adaptive over-provisioning in memory systems |
US8130544B2 (en) * | 2009-08-17 | 2012-03-06 | Skymedi Corporation | Method of reducing bit error rate for a flash memory |
US8495465B1 (en) | 2009-10-15 | 2013-07-23 | Apple Inc. | Error correction coding over multiple memory pages |
US8218381B2 (en) * | 2009-11-24 | 2012-07-10 | Sandisk Technologies Inc. | Programming memory with sensing-based bit line compensation to reduce channel-to-floating gate coupling |
US8677054B1 (en) | 2009-12-16 | 2014-03-18 | Apple Inc. | Memory management schemes for non-volatile memory devices |
US8694814B1 (en) | 2010-01-10 | 2014-04-08 | Apple Inc. | Reuse of host hibernation storage space by memory controller |
US8677203B1 (en) | 2010-01-11 | 2014-03-18 | Apple Inc. | Redundant data storage schemes for multi-die memory systems |
US8116139B2 (en) | 2010-01-29 | 2012-02-14 | Sandisk Technologies Inc. | Bit line stability detection |
US8694853B1 (en) | 2010-05-04 | 2014-04-08 | Apple Inc. | Read commands for reading interfering memory cells |
JP2011258289A (ja) * | 2010-06-10 | 2011-12-22 | Toshiba Corp | メモリセルの閾値検出方法 |
US8572423B1 (en) | 2010-06-22 | 2013-10-29 | Apple Inc. | Reducing peak current in memory systems |
US8595591B1 (en) | 2010-07-11 | 2013-11-26 | Apple Inc. | Interference-aware assignment of programming levels in analog memory cells |
US8369156B2 (en) | 2010-07-13 | 2013-02-05 | Sandisk Technologies Inc. | Fast random access to non-volatile storage |
US9104580B1 (en) | 2010-07-27 | 2015-08-11 | Apple Inc. | Cache memory for hybrid disk drives |
US8645794B1 (en) | 2010-07-31 | 2014-02-04 | Apple Inc. | Data storage in analog memory cells using a non-integer number of bits per cell |
US8856475B1 (en) | 2010-08-01 | 2014-10-07 | Apple Inc. | Efficient selection of memory blocks for compaction |
US8694854B1 (en) | 2010-08-17 | 2014-04-08 | Apple Inc. | Read threshold setting based on soft readout statistics |
US9021181B1 (en) | 2010-09-27 | 2015-04-28 | Apple Inc. | Memory management for unifying memory cell conditions by using maximum time intervals |
US8472280B2 (en) | 2010-12-21 | 2013-06-25 | Sandisk Technologies Inc. | Alternate page by page programming scheme |
US8385132B2 (en) | 2010-12-22 | 2013-02-26 | Sandisk Technologies Inc. | Alternate bit line bias during programming to reduce channel to floating gate coupling in memory |
US8743615B2 (en) | 2011-08-22 | 2014-06-03 | Sandisk Technologies Inc. | Read compensation for partially programmed blocks of non-volatile storage |
KR20130034919A (ko) * | 2011-09-29 | 2013-04-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
US8891297B2 (en) | 2011-11-01 | 2014-11-18 | Micron Technology, Inc. | Memory cell sensing |
US9171631B2 (en) | 2012-04-23 | 2015-10-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for controlling the same |
US9001577B2 (en) | 2012-06-01 | 2015-04-07 | Micron Technology, Inc. | Memory cell sensing |
US9158667B2 (en) | 2013-03-04 | 2015-10-13 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9177663B2 (en) | 2013-07-18 | 2015-11-03 | Sandisk Technologies Inc. | Dynamic regulation of memory array source line |
US8964496B2 (en) | 2013-07-26 | 2015-02-24 | Micron Technology, Inc. | Apparatuses and methods for performing compare operations using sensing circuitry |
US8971124B1 (en) | 2013-08-08 | 2015-03-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9153305B2 (en) | 2013-08-30 | 2015-10-06 | Micron Technology, Inc. | Independently addressable memory array address spaces |
US9019785B2 (en) | 2013-09-19 | 2015-04-28 | Micron Technology, Inc. | Data shifting via a number of isolation devices |
US9449675B2 (en) | 2013-10-31 | 2016-09-20 | Micron Technology, Inc. | Apparatuses and methods for identifying an extremum value stored in an array of memory cells |
US9430191B2 (en) | 2013-11-08 | 2016-08-30 | Micron Technology, Inc. | Division operations for memory |
US9368224B2 (en) | 2014-02-07 | 2016-06-14 | SanDisk Technologies, Inc. | Self-adjusting regulation current for memory array source line |
US9934856B2 (en) | 2014-03-31 | 2018-04-03 | Micron Technology, Inc. | Apparatuses and methods for comparing data patterns in memory |
WO2015162445A1 (fr) | 2014-04-25 | 2015-10-29 | Arcelormittal Investigación Y Desarrollo Sl | Procede et dispositif de preparation de toles d'acier aluminiees destinees a etre soudees puis durcies sous presse; flan soude correspondant |
US9711206B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9496023B2 (en) | 2014-06-05 | 2016-11-15 | Micron Technology, Inc. | Comparison operations on logical representations of values in memory |
US9711207B2 (en) | 2014-06-05 | 2017-07-18 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9455020B2 (en) | 2014-06-05 | 2016-09-27 | Micron Technology, Inc. | Apparatuses and methods for performing an exclusive or operation using sensing circuitry |
US9779019B2 (en) | 2014-06-05 | 2017-10-03 | Micron Technology, Inc. | Data storage layout |
US9830999B2 (en) | 2014-06-05 | 2017-11-28 | Micron Technology, Inc. | Comparison operations in memory |
US10074407B2 (en) | 2014-06-05 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for performing invert operations using sensing circuitry |
US9910787B2 (en) | 2014-06-05 | 2018-03-06 | Micron Technology, Inc. | Virtual address table |
US9449674B2 (en) | 2014-06-05 | 2016-09-20 | Micron Technology, Inc. | Performing logical operations using sensing circuitry |
US9704540B2 (en) | 2014-06-05 | 2017-07-11 | Micron Technology, Inc. | Apparatuses and methods for parity determination using sensing circuitry |
US9786335B2 (en) | 2014-06-05 | 2017-10-10 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US9740607B2 (en) | 2014-09-03 | 2017-08-22 | Micron Technology, Inc. | Swap operations in memory |
US10068652B2 (en) | 2014-09-03 | 2018-09-04 | Micron Technology, Inc. | Apparatuses and methods for determining population count |
US9589602B2 (en) | 2014-09-03 | 2017-03-07 | Micron Technology, Inc. | Comparison operations in memory |
US9747961B2 (en) | 2014-09-03 | 2017-08-29 | Micron Technology, Inc. | Division operations in memory |
US9898252B2 (en) | 2014-09-03 | 2018-02-20 | Micron Technology, Inc. | Multiplication operations in memory |
US9904515B2 (en) | 2014-09-03 | 2018-02-27 | Micron Technology, Inc. | Multiplication operations in memory |
US9847110B2 (en) | 2014-09-03 | 2017-12-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in multiple columns of an array corresponding to digits of a vector |
US9836218B2 (en) | 2014-10-03 | 2017-12-05 | Micron Technology, Inc. | Computing reduction and prefix sum operations in memory |
US9940026B2 (en) | 2014-10-03 | 2018-04-10 | Micron Technology, Inc. | Multidimensional contiguous memory allocation |
US9576673B2 (en) * | 2014-10-07 | 2017-02-21 | Sandisk Technologies Llc | Sensing multiple reference levels in non-volatile storage elements |
US10163467B2 (en) | 2014-10-16 | 2018-12-25 | Micron Technology, Inc. | Multiple endianness compatibility |
US10147480B2 (en) | 2014-10-24 | 2018-12-04 | Micron Technology, Inc. | Sort operation in memory |
US9779784B2 (en) | 2014-10-29 | 2017-10-03 | Micron Technology, Inc. | Apparatuses and methods for performing logical operations using sensing circuitry |
US10073635B2 (en) | 2014-12-01 | 2018-09-11 | Micron Technology, Inc. | Multiple endianness compatibility |
US9747960B2 (en) | 2014-12-01 | 2017-08-29 | Micron Technology, Inc. | Apparatuses and methods for converting a mask to an index |
US10061590B2 (en) | 2015-01-07 | 2018-08-28 | Micron Technology, Inc. | Generating and executing a control flow |
US10032493B2 (en) | 2015-01-07 | 2018-07-24 | Micron Technology, Inc. | Longest element length determination in memory |
US9583163B2 (en) | 2015-02-03 | 2017-02-28 | Micron Technology, Inc. | Loop structure for operations in memory |
WO2016126472A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for scatter and gather |
WO2016126478A1 (en) | 2015-02-06 | 2016-08-11 | Micron Technology, Inc. | Apparatuses and methods for memory device as a store for program instructions |
EP3254286B1 (en) | 2015-02-06 | 2019-09-11 | Micron Technology, INC. | Apparatuses and methods for parallel writing to multiple memory device locations |
WO2016144724A1 (en) | 2015-03-10 | 2016-09-15 | Micron Technology, Inc. | Apparatuses and methods for shift decisions |
US9741399B2 (en) | 2015-03-11 | 2017-08-22 | Micron Technology, Inc. | Data shift by elements of a vector in memory |
US9898253B2 (en) | 2015-03-11 | 2018-02-20 | Micron Technology, Inc. | Division operations on variable length elements in memory |
EP3268965A4 (en) | 2015-03-12 | 2018-10-03 | Micron Technology, INC. | Apparatuses and methods for data movement |
US10146537B2 (en) | 2015-03-13 | 2018-12-04 | Micron Technology, Inc. | Vector population count determination in memory |
US10049054B2 (en) | 2015-04-01 | 2018-08-14 | Micron Technology, Inc. | Virtual register file |
US10140104B2 (en) | 2015-04-14 | 2018-11-27 | Micron Technology, Inc. | Target architecture determination |
US9959923B2 (en) | 2015-04-16 | 2018-05-01 | Micron Technology, Inc. | Apparatuses and methods to reverse data stored in memory |
US10073786B2 (en) | 2015-05-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for compute enabled cache |
US9704541B2 (en) | 2015-06-12 | 2017-07-11 | Micron Technology, Inc. | Simulating access lines |
US9921777B2 (en) | 2015-06-22 | 2018-03-20 | Micron Technology, Inc. | Apparatuses and methods for data transfer from sensing circuitry to a controller |
US9996479B2 (en) | 2015-08-17 | 2018-06-12 | Micron Technology, Inc. | Encryption of executables in computational memory |
US9905276B2 (en) | 2015-12-21 | 2018-02-27 | Micron Technology, Inc. | Control of sensing components in association with performing operations |
US9952925B2 (en) | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US10048888B2 (en) | 2016-02-10 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for partitioned parallel data movement |
US9892767B2 (en) | 2016-02-12 | 2018-02-13 | Micron Technology, Inc. | Data gathering in memory |
US9971541B2 (en) | 2016-02-17 | 2018-05-15 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US9899070B2 (en) | 2016-02-19 | 2018-02-20 | Micron Technology, Inc. | Modified decode for corner turn |
US10956439B2 (en) | 2016-02-19 | 2021-03-23 | Micron Technology, Inc. | Data transfer with a bit vector operation device |
US9697876B1 (en) | 2016-03-01 | 2017-07-04 | Micron Technology, Inc. | Vertical bit vector shift in memory |
US9997232B2 (en) | 2016-03-10 | 2018-06-12 | Micron Technology, Inc. | Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations |
US10262721B2 (en) | 2016-03-10 | 2019-04-16 | Micron Technology, Inc. | Apparatuses and methods for cache invalidate |
US10379772B2 (en) | 2016-03-16 | 2019-08-13 | Micron Technology, Inc. | Apparatuses and methods for operations using compressed and decompressed data |
US9910637B2 (en) | 2016-03-17 | 2018-03-06 | Micron Technology, Inc. | Signed division in memory |
US10388393B2 (en) | 2016-03-22 | 2019-08-20 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
US11074988B2 (en) | 2016-03-22 | 2021-07-27 | Micron Technology, Inc. | Apparatus and methods for debugging on a host and memory device |
US10474581B2 (en) | 2016-03-25 | 2019-11-12 | Micron Technology, Inc. | Apparatuses and methods for cache operations |
US10977033B2 (en) | 2016-03-25 | 2021-04-13 | Micron Technology, Inc. | Mask patterns generated in memory from seed vectors |
US10430244B2 (en) | 2016-03-28 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods to determine timing of operations |
US10074416B2 (en) | 2016-03-28 | 2018-09-11 | Micron Technology, Inc. | Apparatuses and methods for data movement |
US10453502B2 (en) | 2016-04-04 | 2019-10-22 | Micron Technology, Inc. | Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions |
US10607665B2 (en) | 2016-04-07 | 2020-03-31 | Micron Technology, Inc. | Span mask generation |
US9818459B2 (en) | 2016-04-19 | 2017-11-14 | Micron Technology, Inc. | Invert operations using sensing circuitry |
US10153008B2 (en) | 2016-04-20 | 2018-12-11 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US9659605B1 (en) | 2016-04-20 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for performing corner turn operations using sensing circuitry |
US10042608B2 (en) | 2016-05-11 | 2018-08-07 | Micron Technology, Inc. | Signed division in memory |
US9659610B1 (en) | 2016-05-18 | 2017-05-23 | Micron Technology, Inc. | Apparatuses and methods for shifting data |
US10049707B2 (en) | 2016-06-03 | 2018-08-14 | Micron Technology, Inc. | Shifting data |
US10387046B2 (en) | 2016-06-22 | 2019-08-20 | Micron Technology, Inc. | Bank to bank data transfer |
US10037785B2 (en) | 2016-07-08 | 2018-07-31 | Micron Technology, Inc. | Scan chain operation in sensing circuitry |
US10388360B2 (en) | 2016-07-19 | 2019-08-20 | Micron Technology, Inc. | Utilization of data stored in an edge section of an array |
US10387299B2 (en) | 2016-07-20 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods for transferring data |
US10733089B2 (en) | 2016-07-20 | 2020-08-04 | Micron Technology, Inc. | Apparatuses and methods for write address tracking |
US9767864B1 (en) | 2016-07-21 | 2017-09-19 | Micron Technology, Inc. | Apparatuses and methods for storing a data value in a sensing circuitry element |
US9972367B2 (en) | 2016-07-21 | 2018-05-15 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10303632B2 (en) | 2016-07-26 | 2019-05-28 | Micron Technology, Inc. | Accessing status information |
US10468087B2 (en) | 2016-07-28 | 2019-11-05 | Micron Technology, Inc. | Apparatuses and methods for operations in a self-refresh state |
US9990181B2 (en) | 2016-08-03 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for random number generation |
US11029951B2 (en) | 2016-08-15 | 2021-06-08 | Micron Technology, Inc. | Smallest or largest value element determination |
US10606587B2 (en) | 2016-08-24 | 2020-03-31 | Micron Technology, Inc. | Apparatus and methods related to microcode instructions indicating instruction types |
CN107808683B (zh) * | 2016-09-09 | 2021-02-19 | 硅存储技术公司 | 用于读取阵列中的闪存单元的带位线预充电电路的改进读出放大器 |
US10466928B2 (en) | 2016-09-15 | 2019-11-05 | Micron Technology, Inc. | Updating a register in memory |
US10387058B2 (en) | 2016-09-29 | 2019-08-20 | Micron Technology, Inc. | Apparatuses and methods to change data category values |
US10014034B2 (en) | 2016-10-06 | 2018-07-03 | Micron Technology, Inc. | Shifting data in sensing circuitry |
US10529409B2 (en) | 2016-10-13 | 2020-01-07 | Micron Technology, Inc. | Apparatuses and methods to perform logical operations using sensing circuitry |
US9805772B1 (en) | 2016-10-20 | 2017-10-31 | Micron Technology, Inc. | Apparatuses and methods to selectively perform logical operations |
US10373666B2 (en) | 2016-11-08 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for compute components formed over an array of memory cells |
US10423353B2 (en) | 2016-11-11 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for memory alignment |
US9761300B1 (en) | 2016-11-22 | 2017-09-12 | Micron Technology, Inc. | Data shift apparatuses and methods |
US10402340B2 (en) | 2017-02-21 | 2019-09-03 | Micron Technology, Inc. | Memory array page table walk |
US10268389B2 (en) | 2017-02-22 | 2019-04-23 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10403352B2 (en) | 2017-02-22 | 2019-09-03 | Micron Technology, Inc. | Apparatuses and methods for compute in data path |
US10838899B2 (en) | 2017-03-21 | 2020-11-17 | Micron Technology, Inc. | Apparatuses and methods for in-memory data switching networks |
US10185674B2 (en) | 2017-03-22 | 2019-01-22 | Micron Technology, Inc. | Apparatus and methods for in data path compute operations |
US11222260B2 (en) | 2017-03-22 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for operating neural networks |
US10049721B1 (en) | 2017-03-27 | 2018-08-14 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations |
US10147467B2 (en) | 2017-04-17 | 2018-12-04 | Micron Technology, Inc. | Element value comparison in memory |
US10043570B1 (en) | 2017-04-17 | 2018-08-07 | Micron Technology, Inc. | Signed element compare in memory |
US9997212B1 (en) | 2017-04-24 | 2018-06-12 | Micron Technology, Inc. | Accessing data in memory |
US10942843B2 (en) | 2017-04-25 | 2021-03-09 | Micron Technology, Inc. | Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes |
US10236038B2 (en) | 2017-05-15 | 2019-03-19 | Micron Technology, Inc. | Bank to bank data transfer |
US10068664B1 (en) | 2017-05-19 | 2018-09-04 | Micron Technology, Inc. | Column repair in memory |
US10013197B1 (en) | 2017-06-01 | 2018-07-03 | Micron Technology, Inc. | Shift skip |
US10262701B2 (en) | 2017-06-07 | 2019-04-16 | Micron Technology, Inc. | Data transfer between subarrays in memory |
US10152271B1 (en) | 2017-06-07 | 2018-12-11 | Micron Technology, Inc. | Data replication |
US10318168B2 (en) | 2017-06-19 | 2019-06-11 | Micron Technology, Inc. | Apparatuses and methods for simultaneous in data path compute operations |
US10162005B1 (en) | 2017-08-09 | 2018-12-25 | Micron Technology, Inc. | Scan chain operations |
US10534553B2 (en) | 2017-08-30 | 2020-01-14 | Micron Technology, Inc. | Memory array accessibility |
US10346092B2 (en) | 2017-08-31 | 2019-07-09 | Micron Technology, Inc. | Apparatuses and methods for in-memory operations using timing circuitry |
US10416927B2 (en) | 2017-08-31 | 2019-09-17 | Micron Technology, Inc. | Processing in memory |
US10741239B2 (en) | 2017-08-31 | 2020-08-11 | Micron Technology, Inc. | Processing in memory device including a row address strobe manager |
US10409739B2 (en) | 2017-10-24 | 2019-09-10 | Micron Technology, Inc. | Command selection policy |
US10522210B2 (en) | 2017-12-14 | 2019-12-31 | Micron Technology, Inc. | Apparatuses and methods for subarray addressing |
US10332586B1 (en) | 2017-12-19 | 2019-06-25 | Micron Technology, Inc. | Apparatuses and methods for subrow addressing |
US10614875B2 (en) | 2018-01-30 | 2020-04-07 | Micron Technology, Inc. | Logical operations using memory cells |
US10437557B2 (en) | 2018-01-31 | 2019-10-08 | Micron Technology, Inc. | Determination of a match between data values stored by several arrays |
US11194477B2 (en) | 2018-01-31 | 2021-12-07 | Micron Technology, Inc. | Determination of a match between data values stored by three or more arrays |
US10725696B2 (en) | 2018-04-12 | 2020-07-28 | Micron Technology, Inc. | Command selection policy with read priority |
US10440341B1 (en) | 2018-06-07 | 2019-10-08 | Micron Technology, Inc. | Image processor formed in an array of memory cells |
US10769071B2 (en) | 2018-10-10 | 2020-09-08 | Micron Technology, Inc. | Coherent memory access |
US11175915B2 (en) | 2018-10-10 | 2021-11-16 | Micron Technology, Inc. | Vector registers implemented in memory |
US10483978B1 (en) | 2018-10-16 | 2019-11-19 | Micron Technology, Inc. | Memory device processing |
US11184446B2 (en) | 2018-12-05 | 2021-11-23 | Micron Technology, Inc. | Methods and apparatus for incentivizing participation in fog networks |
US10867655B1 (en) | 2019-07-08 | 2020-12-15 | Micron Technology, Inc. | Methods and apparatus for dynamically adjusting performance of partitioned memory |
US11360768B2 (en) | 2019-08-14 | 2022-06-14 | Micron Technolgy, Inc. | Bit string operations in memory |
US11449577B2 (en) | 2019-11-20 | 2022-09-20 | Micron Technology, Inc. | Methods and apparatus for performing video processing matrix operations within a memory array |
US11853385B2 (en) | 2019-12-05 | 2023-12-26 | Micron Technology, Inc. | Methods and apparatus for performing diversity matrix operations within a memory array |
US11227641B1 (en) | 2020-07-21 | 2022-01-18 | Micron Technology, Inc. | Arithmetic operations in memory |
CN112365913B (zh) * | 2020-09-29 | 2021-09-03 | 中天弘宇集成电路有限责任公司 | 3d nand闪存编程方法 |
US11556416B2 (en) | 2021-05-05 | 2023-01-17 | Apple Inc. | Controlling memory readout reliability and throughput by adjusting distance between read thresholds |
US11847342B2 (en) | 2021-07-28 | 2023-12-19 | Apple Inc. | Efficient transfer of hard data and confidence levels in reading a nonvolatile memory |
Family Cites Families (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1224062B (it) * | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
US4785427A (en) | 1987-01-28 | 1988-11-15 | Cypress Semiconductor Corporation | Differential bit line clamp |
US5093806A (en) | 1988-02-16 | 1992-03-03 | Tran Hiep V | Sensing and decoding scheme for a bicmos read/write memory |
US5095344A (en) * | 1988-06-08 | 1992-03-10 | Eliyahou Harari | Highly compact eprom and flash eeprom devices |
US5070032A (en) * | 1989-03-15 | 1991-12-03 | Sundisk Corporation | Method of making dense flash eeprom semiconductor memory structures |
US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
DE69033438T2 (de) * | 1989-04-13 | 2000-07-06 | Sandisk Corp | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
JP2646850B2 (ja) | 1990-11-30 | 1997-08-27 | 日本電気株式会社 | 半導体メモリ回路 |
US5343063A (en) * | 1990-12-18 | 1994-08-30 | Sundisk Corporation | Dense vertical programmable read only memory cell structure and processes for making them |
US5490107A (en) | 1991-12-27 | 1996-02-06 | Fujitsu Limited | Nonvolatile semiconductor memory |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5313421A (en) * | 1992-01-14 | 1994-05-17 | Sundisk Corporation | EEPROM with split gate source side injection |
US5315541A (en) * | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5555204A (en) * | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
JP3252306B2 (ja) | 1993-08-10 | 2002-02-04 | 株式会社日立製作所 | 半導体不揮発性記憶装置 |
KR0169267B1 (ko) * | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5574880A (en) * | 1994-03-11 | 1996-11-12 | Intel Corporation | Mechanism for performing wrap-around reads during split-wordline reads |
US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
DE19523775C2 (de) * | 1994-06-29 | 2001-12-06 | Toshiba Kawasaki Kk | Nichtflüchtige Halbleiterspeichervorrichtung |
JPH08147965A (ja) | 1994-11-15 | 1996-06-07 | Toshiba Corp | 半導体記憶装置 |
JP3941149B2 (ja) * | 1996-12-03 | 2007-07-04 | ソニー株式会社 | 半導体不揮発性記憶装置 |
JPH09245493A (ja) * | 1996-03-07 | 1997-09-19 | Hitachi Ltd | 不揮発性半導体記憶装置 |
JP3200006B2 (ja) * | 1996-03-18 | 2001-08-20 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5903495A (en) * | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
US5860082A (en) * | 1996-03-28 | 1999-01-12 | Datalight, Inc. | Method and apparatus for allocating storage in a flash memory |
US5768192A (en) * | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
US6062270A (en) | 1997-01-27 | 2000-05-16 | Lindab Ab | Double-walled structure in a ventilation duct system |
JP3615009B2 (ja) * | 1997-02-12 | 2005-01-26 | 株式会社東芝 | 半導体記憶装置 |
US6097638A (en) * | 1997-02-12 | 2000-08-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR100272037B1 (ko) | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
US5872739A (en) | 1997-04-17 | 1999-02-16 | Radiant Technologies | Sense amplifier for low read-voltage memory cells |
JP3592887B2 (ja) * | 1997-04-30 | 2004-11-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3557078B2 (ja) | 1997-06-27 | 2004-08-25 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
US6058042A (en) | 1997-12-26 | 2000-05-02 | Sony Corporation | Semiconductor nonvolatile memory device and method of data programming the same |
KR100297602B1 (ko) | 1997-12-31 | 2001-08-07 | 윤종용 | 비휘발성메모리장치의프로그램방법 |
JP3313641B2 (ja) * | 1998-02-27 | 2002-08-12 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置 |
US5949720A (en) | 1998-10-30 | 1999-09-07 | Stmicroelectronics, Inc. | Voltage clamping method and apparatus for dynamic random access memory devices |
US6469955B1 (en) * | 2000-11-21 | 2002-10-22 | Integrated Memory Technologies, Inc. | Integrated circuit memory device having interleaved read and program capabilities and methods of operating same |
US6282145B1 (en) | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
JP2000243085A (ja) | 1999-02-22 | 2000-09-08 | Hitachi Ltd | 半導体装置 |
KR100328359B1 (ko) * | 1999-06-22 | 2002-03-13 | 윤종용 | 기판 전압 바운싱을 최소화할 수 있는 플래시 메모리 장치 및그것의 프로그램 방법 |
JP3863330B2 (ja) * | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
JP2001184881A (ja) | 1999-12-28 | 2001-07-06 | Toshiba Corp | 不揮発性半導体メモリの読み出し回路 |
JP3983969B2 (ja) | 2000-03-08 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6504757B1 (en) | 2000-08-11 | 2003-01-07 | Advanced Micro Devices, Inc. | Double boosting scheme for NAND to improve program inhibit characteristics |
JP2002100192A (ja) | 2000-09-22 | 2002-04-05 | Toshiba Corp | 不揮発性半導体メモリ |
US6717851B2 (en) | 2000-10-31 | 2004-04-06 | Sandisk Corporation | Method of reducing disturbs in non-volatile memory |
KR100635195B1 (ko) | 2000-12-29 | 2006-10-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
US6407953B1 (en) * | 2001-02-02 | 2002-06-18 | Matrix Semiconductor, Inc. | Memory array organization and related test method particularly well suited for integrated circuits having write-once memory arrays |
KR100381956B1 (ko) | 2001-02-02 | 2003-04-26 | 삼성전자주식회사 | 플래시 메모리 장치의 감지 증폭 회로 |
US6738289B2 (en) * | 2001-02-26 | 2004-05-18 | Sandisk Corporation | Non-volatile memory with improved programming and method therefor |
NO312928B1 (no) | 2001-02-26 | 2002-07-15 | Thin Film Electronics Asa | Ikke-destruktiv utlesing |
US6307783B1 (en) | 2001-02-26 | 2001-10-23 | Advanced Micro Devices, Inc. | Descending staircase read technique for a multilevel cell NAND flash memory device |
JP3957985B2 (ja) | 2001-03-06 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2002279788A (ja) * | 2001-03-16 | 2002-09-27 | Toshiba Corp | 不揮発性半導体メモリ |
US6535434B2 (en) | 2001-04-05 | 2003-03-18 | Saifun Semiconductors Ltd. | Architecture and scheme for a non-strobed read sequence |
US6570810B2 (en) * | 2001-04-20 | 2003-05-27 | Multi Level Memory Technology | Contactless flash memory with buried diffusion bit/virtual ground lines |
KR100439045B1 (ko) | 2001-06-29 | 2004-07-05 | 주식회사 하이닉스반도체 | 워드 라인 전압 클램핑 회로 |
KR200256208Y1 (ko) | 2001-08-31 | 2001-12-13 | 박진우 | 부분염색 장치 |
JP4454896B2 (ja) * | 2001-09-27 | 2010-04-21 | シャープ株式会社 | 仮想接地型不揮発性半導体記憶装置 |
DE10154613B4 (de) | 2001-11-07 | 2006-11-23 | Infineon Technologies Ag | Verfahren zum Vorladen von Speicherzellen eines dynamischen Halbleiterspeichers beim Power Up sowie Halbleiterspeicher |
US6751129B1 (en) | 2002-05-21 | 2004-06-15 | Sandisk Corporation | Efficient read, write methods for multi-state memory |
US6987693B2 (en) | 2002-09-24 | 2006-01-17 | Sandisk Corporation | Non-volatile memory and method with reduced neighboring field errors |
US7046568B2 (en) | 2002-09-24 | 2006-05-16 | Sandisk Corporation | Memory sensing circuit and method for low voltage operation |
US6983428B2 (en) | 2002-09-24 | 2006-01-03 | Sandisk Corporation | Highly compact non-volatile memory and method thereof |
US7443757B2 (en) | 2002-09-24 | 2008-10-28 | Sandisk Corporation | Non-volatile memory and method with reduced bit line crosstalk errors |
KR100615975B1 (ko) | 2002-09-24 | 2006-08-28 | 쌘디스크 코포레이션 | 비휘발성 메모리 및 그 감지 방법 |
US7196931B2 (en) | 2002-09-24 | 2007-03-27 | Sandisk Corporation | Non-volatile memory and method with reduced source line bias errors |
US6956770B2 (en) | 2003-09-17 | 2005-10-18 | Sandisk Corporation | Non-volatile memory and method with bit line compensation dependent on neighboring operating modes |
US7064980B2 (en) * | 2003-09-17 | 2006-06-20 | Sandisk Corporation | Non-volatile memory and method with bit line coupled compensation |
-
2002
- 2002-09-24 US US10/254,290 patent/US6987693B2/en not_active Expired - Lifetime
-
2003
- 2003-09-18 KR KR1020057005118A patent/KR101169344B1/ko active IP Right Grant
- 2003-09-18 EP EP03749708A patent/EP1543527B1/en not_active Expired - Lifetime
- 2003-09-18 CN CN03825099A patent/CN100590741C/zh not_active Expired - Fee Related
- 2003-09-18 WO PCT/US2003/029045 patent/WO2004029983A2/en not_active Application Discontinuation
- 2003-09-18 KR KR1020127006423A patent/KR101180644B1/ko active IP Right Grant
- 2003-09-18 AU AU2003267237A patent/AU2003267237A1/en not_active Abandoned
- 2003-09-18 JP JP2004540088A patent/JP4988156B2/ja not_active Expired - Fee Related
- 2003-09-22 TW TW092126112A patent/TWI318405B/zh not_active IP Right Cessation
-
2005
- 2005-09-26 US US11/235,985 patent/US7239551B2/en not_active Expired - Lifetime
-
2007
- 2007-07-02 US US11/772,652 patent/US20070279992A1/en not_active Abandoned
-
2010
- 2010-03-29 US US12/749,292 patent/US8023322B2/en not_active Expired - Fee Related
-
2011
- 2011-09-19 US US13/236,437 patent/US8300457B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR20050084586A (ko) | 2005-08-26 |
WO2004029983A2 (en) | 2004-04-08 |
AU2003267237A8 (en) | 2004-04-19 |
TWI318405B (en) | 2009-12-11 |
AU2003267237A1 (en) | 2004-04-19 |
US8023322B2 (en) | 2011-09-20 |
US20060023502A1 (en) | 2006-02-02 |
TW200409127A (en) | 2004-06-01 |
US20040057285A1 (en) | 2004-03-25 |
EP1543527B1 (en) | 2012-06-06 |
US20070279992A1 (en) | 2007-12-06 |
CN100590741C (zh) | 2010-02-17 |
EP1543527A2 (en) | 2005-06-22 |
CN1703758A (zh) | 2005-11-30 |
JP2006500729A (ja) | 2006-01-05 |
KR101169344B1 (ko) | 2012-08-02 |
WO2004029983A3 (en) | 2004-11-04 |
US6987693B2 (en) | 2006-01-17 |
KR20120087901A (ko) | 2012-08-07 |
US20120002483A1 (en) | 2012-01-05 |
US7239551B2 (en) | 2007-07-03 |
US8300457B2 (en) | 2012-10-30 |
US20100182831A1 (en) | 2010-07-22 |
KR101180644B1 (ko) | 2012-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4988156B2 (ja) | 隣接フィールドエラーが低減された不揮発性メモリおよび方法 | |
JP4898117B2 (ja) | ビットラインクロストークエラーが低減された不揮発性メモリおよび方法 | |
JP4420823B2 (ja) | 感知動作が改善された不揮発性メモリおよび方法 | |
US7551484B2 (en) | Non-volatile memory and method with reduced source line bias errors | |
KR101069750B1 (ko) | 저전압 동작을 위한 메모리 감지 회로 및 방법 | |
JP4593668B2 (ja) | 不揮発性メモリにおける補償感知のための基準センス増幅器および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090901 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101004 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101012 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4988156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |