CN114743575B - 一种用于存内计算的位线电压求差电路 - Google Patents

Abstract

本发明涉及一种用于存内计算的位线电压求差电路，涉及存内计算领域，包括充电模块、位线电压比较模块和电压求差模块；充电模块用于通过位线BL对第一电容充电，通过位线BLB对第二电容充电；位线电压比较模块用于对位线BL和位线BLB上的电压进行比较，输出电压比较结果；电压求差模块用于根据电压比较结果控制第一电容充电和第二电容充电放电，将放电后第一电容充电或第二电容充电剩余的电压作为电压差输出。本发明提高了存内计算单元两侧读位线电压量化范围。

Description

一种用于存内计算的位线电压求差电路

技术领域

本发明涉及存内计算领域，特别是涉及一种用于存内计算的位线电压求差电路。

背景技术

深度卷积神经网络（DCNN）证明了推理精度的提高，深度学习正在向边缘计算转移。这一发展推动了低资源机器学习算法及其加速硬件的工作。DCNN中最常见的运算是乘法和累加（MAC），它控制着功率和延迟。MAC操作具有很高的规则性和并行性，因此非常适合硬件加速。然而，内存访问量严重限制了传统数字加速器的能源效率。因此，存内计算（CIM）对DCNN加速越来越有吸引力。

目前存内计算的设计中，按存储介质来划分可分为基于SRAM的设计和基于新型非易失性存储器的设计。基于SRAM的设计技术成熟，但也存在一定问题。比如计算的方式为模拟计算，MAC计算的结果体现为位线上的模拟值电压，因为位线电压的裕度问题，位线电压会有量化困难的问题。

发明内容

本发明的目的是提供一种用于存内计算的位线电压求差电路，提高了存内计算单元两侧读位线电压量化范围。

为实现上述目的，本发明提供了如下方案：

一种用于存内计算的位线电压求差电路，包括充电模块、位线电压比较模块和电压求差模块；所述充电模块用于通过位线BL对第一电容充电，通过位线BLB对第二电容充电；所述位线电压比较模块用于对所述位线BL和所述位线BLB上的电压进行比较，输出电压比较结果；所述电压求差模块用于根据所述电压比较结果控制所述第一电容充电或所述第二电容充电放电，将放电后所述第一电容或所述第二电容剩余的电压作为电压差输出。

可选地，所述充电模块包括第一充电支路和第二充电支路，所述第一充电支路包括依次串联连接的第三传输门、第一电容和第九传输门，所述第二充电支路包括依次串联连接的第四传输门、第二电容和第十传输门，所述第三传输门的第一传输端连接所述位线BL，所述第四传输门的第一传输端连接所述位线BLB，所述第九传输门的第二传输端和所述第十传输门的第二传输端均接地。

可选地，所述位线电压比较模块包括第一传输门、第二传输门和放大器；所述第一传输门的第一传输端连接所述位线BL，所述第一传输门的第二传输端连接所述放大器的第一输入端，所述第二传输门的第一传输端连接所述位线BLB，所述第二传输门的第二传输端连接所述放大器的第二输入端，所述放大器的输出端输出所述电压比较结果。

可选地，所述电压求差模块包括第五传输门、第六传输门、第七传输门、第八传输门、第十一传输门、第一与门和第二与门；所述第五传输门的第一传输端、所述第七传输门的第一传输端均与所述第三传输门的第二传输端连接，所述第五传输门的第二传输端接地，所述第六传输门的第一传输端、所述第八传输门的第一传输端均与所述第四传输门的第二传输端连接，所述第六传输门的第二传输端接地，所述第七传输门的第二传输端和所述第八传输门的第二传输端连接电压差输出端；所述第一电容的第一端与所述第三传输门的第二传输端连接，所述第一电容的的第二端与所述第十一传输门的第一传输端连接，所述第二电容的第一端与所述第四传输门的第二传输端连接，所述第二电容的的第二端与所述第十一传输门的第二传输端连接；

所述第一与门的第一输入端连接第一控制信号的非，所述第一与门的第二输入端连接第二控制信号的非，所述第一与门的输出端输出第三控制信号，所述第五传输门中NMOS管的栅极连接所述第三控制信号；所述第二与门的第一输入端连接第一控制信号的非，所述第二与门的第二输入端连接第二控制信号，所述第二与门的输出端输出第四控制信号，所述第六传输门中NMOS管的栅极连接所述第四控制信号；

所述第二控制信号为所述电压比较结果，当所述位线BL的电压高于所述位线BLB的电压时，所述第二控制信号为1，当所述位线BL的电压小于或等于所述位线BLB的电压时，所述第二控制信号为0；

所述第一传输门中NMOS管的栅极、所述第二传输门中NMOS管的栅极、所述第三传输门中NMOS管的栅极、所述第四传输门中NMOS管的栅极、所述第九传输门中NMOS管的栅极、所述第十传输门中NMOS管的栅极和所述第十一传输门中NMOS管的栅极均连接所述第一控制信号，所述第七传输门中NMOS管的栅极连接所述第四控制信号，所述第八传输门中NMOS管的栅极连接所述第三控制信号。

可选地，还包括模数转换模块，所述模数转换模块用于对所述电压求差模块输出的电压差进行模数转换。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明公开了一种用于存内计算的位线电压求差电路，通过对两条位线的电压求差值，扩大了存内计算结果的量化区间，使模数转换有了更大的量化裕度，进而增大模数转换的量化精度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一种用于存内计算的位线电压求差电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的目的是提供一种用于存内计算的位线电压求差电路，提高了存内计算单元两侧读位线电压量化范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本发明一种用于存内计算的位线电压求差电路结构示意图，如图1所示，一种用于存内计算的位线电压求差电路，包括充电模块、位线电压比较模块和电压求差模块；充电模块用于通过位线BL对第一电容C1充电，通过位线BLB对第二电容C2充电；位线电压比较模块用于对位线BL和位线BLB上的电压进行比较，输出电压比较结果；电压求差模块用于根据电压比较结果控制第一电容C1或第二电容C2放电，将放电后第一电容C1或第二电容C2剩余的电压作为电压差输出。

充电模块包括第一充电支路和第二充电支路，第一充电支路包括依次串联连接的第三传输门、第一电容C1和第九传输门，第二充电支路包括依次串联连接的第四传输门、第二电容C2和第十传输门，第三传输门的第一传输端连接位线BL，第四传输门的第一传输端连接位线BLB，第九传输门的第二传输端和第十传输门的第二传输端均接地。

位线电压比较模块包括第一传输门、第二传输门和放大器；第一传输门的第一传输端连接位线BL，第一传输门的第二传输端连接放大器的第一输入端，第二传输门的第一传输端连接位线BLB，第二传输门的第二传输端连接放大器的第二输入端，放大器的输出端输出电压比较结果。

电压求差模块包括第五传输门、第六传输门、第七传输门、第八传输门、第十一传输门、第一与门A1和第二与门A2；第五传输门的第一传输端、第七传输门的第一传输端均与第三传输门的第二传输端连接，第五传输门的第二传输端接地，第六传输门的第一传输端、第八传输门的第一传输端均与第四传输门的第二传输端连接，第六传输门的第二传输端接地，第七传输门的第二传输端和第八传输门的第二传输端连接电压差输出端；第一电容C1的第一端与第三传输门的第二传输端连接，第一电容C1的的第二端与第十一传输门的第一传输端连接，第二电容C2的第一端与第四传输门的第二传输端连接，第二电容C2的的第二端与第十一传输门的第二传输端连接。

第一与门A1的第一输入端连接第一控制信号的非S1B，第一与门A1的第二输入端连接第二控制信号的非S2B，第一与门A1的输出端输出第三控制信号S3，第五传输门中NMOS管的栅极连接第三控制信号S3；第二与门A2的第一输入端连接第一控制信号的非S1B，第二与门A2的第二输入端连接第二控制信号S2，第二与门A2的输出端输出第四控制信号S4，第六传输门中NMOS管的栅极连接第四控制信号S4。

第二控制信号S2为电压比较结果，当位线BL的电压高于位线BLB的电压时，第二控制信号S2为1，当位线BL的电压小于或等于位线BLB的电压时，第二控制信号S2为0。

第一传输门中NMOS管的栅极、第二传输门中NMOS管的栅极、第三传输门中NMOS管的栅极、第四传输门中NMOS管的栅极、第九传输门中NMOS管的栅极、第十传输门中NMOS管的栅极和第十一传输门中NMOS管的栅极均连接第一控制信号S1，第七传输门中NMOS管的栅极连接第四控制信号S4，第八传输门中NMOS管的栅极连接第三控制信号S3。

如图1所示，第一传输门由NMOS管N1和PMOS管P1并联构成，第二传输门由NMOS管N2和PMOS管P2并联构成，第三传输门由NMOS管N3和PMOS管P3并联构成，第四传输门由NMOS管N4和PMOS管P4并联构成，第五传输门由NMOS管N5和PMOS管P5并联构成，第六传输门由NMOS管N6和PMOS管P6并联构成，第七传输门由NMOS管N7和PMOS管P7并联构成，第八传输门由NMOS管N8和PMOS管P8并联构成，第九传输门由NMOS管N9和PMOS管P9并联构成，第十传输门由NMOS管N10和PMOS管P10并联构成，第十一传输门由NMOS管N11和PMOS管P11并联构成。

一种用于存内计算的位线电压求差电路还包括模数转换模块，模数转换模块用于对电压求差模块输出的电压差进行模数转换。

一种用于存内计算的位线电压求差电路用于实现两条位线（BL、BLB）上的电压输入到求差电路，经过求差之后，输出求差后的电压结果（Vout）。电路的求差过程分为3个步骤：

1.充电阶段

第一步先将位线电压给到电容C1和C2，将两个电压值存储。首先S1置为高电平（S1B为S1的反，此时S1B为低电平，S2B、S3B、S4B分别为S2、S3、S4的反），管N3和管P3导通，BL的电压通过管N3和管P3组成的传输管（传输门）加到电容C1的BL2端，电容C1的另一端通过管N9和管P9连接到地；管N4和管P4导通，BLB的电压通过管N4和管P4组成的传输管加到电容C2的BLB2端，电容C2的另一端通过管N10和管P10连接到地。其他晶体管全部处于截至状态。

2.位线电压比较阶段

第二步将两条位线BL和BLB上的电压进行比较，比较得出的结果用来控制电压值低的一边的电容进行放电。比较时S1置为低电平，管N1、管P1、管N2、管P2、管N11、管P11导通，管N3、管P3、管N4、管P4、管N9、管P9、管N10、管P10关闭。BL的电压通过管N1和管P1组成的传输管加到放大器的BL1端，BLB的电压通过管N2和管P2组成的传输管加到放大器的BLB1端，放大器对两个电压进行比较，（位线BL的电压）VBL高于VBLB（位线BLB的电压）时S2＝1，反之S2＝0。

3.电压求差阶段

第三步进行电压求差值操作，求出的差值即为最后的输出结果Vout。求差时S1保持第二步时的低电平状态，S1B为高电平，第二步得出的比较结果S2和S2B与S1B通过两个与门A2和A1得出控制信号S3和S4。

当S2＝0时，说明VBL低于VBLB，此时S3被置为1，S4被置为0，电容C1存储的电压值VBL通过N5和P5组成的传输管放电到地，此时C1和C2在第一步接地的一端与地断开，并通过管N11和管P11连接到一起。根据电容的特性，当电容C1的BL2端VBL放电到0时，电容C2的BLB2端也会同时放掉VBL，此时电压差值为VBLB2＝VBLB－VBL，N7和P7处于截至状态，求出的电压差值通过管N8和管P8组成的传输管输出到Vout。

当S2＝1时，说明VBL高于VBLB，此时S3被置为0，S4被置为1，电容C2存储的电压值VBLB通过管N6和管P6组成的传输管放电到地，此时C1和C2在第一步接地的一端与地断开，并通过管N11和管P11连接到一起。根据电容的特性，当电容C2的BLB2端VBLB放电到0时，电容C1的BL2端也会同时放掉VBLB，此时电压差值为VBL2＝VBL－VBLB，管N8和管P8处于截至状态，求出的电压差值通过管N7和管P7组成的传输管输出到Vout。

至此完成完整的电压求差过程，电压差Vout用于后续ADC模块量化输出。

存内计算的计算方式为模拟计算时，MAC计算的结果体现为位线上的模拟值电压，因为位线电压的裕度问题，位线电压会有量化困难的问题。本发明提供了一种用于存内计算的位线电压求差电路，用于将计算单元两侧读位线累计的模拟电压进行做差。通过对两条位线的电压求差值，扩大了计算结果的量化区间，使ADC有了更大的量化裕度，进而增大ADC的量化精度。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (2)

1.一种用于存内计算的位线电压求差电路，其特征在于，包括充电模块、位线电压比较模块和电压求差模块；所述充电模块用于通过位线BL对第一电容充电，通过位线BLB对第二电容充电；所述位线电压比较模块用于对所述位线BL和所述位线BLB上的电压进行比较，输出电压比较结果；所述电压求差模块用于根据所述电压比较结果控制所述第一电容或所述第二电容放电，将放电后所述第一电容或所述第二电容剩余的电压作为电压差输出；

所述充电模块包括第一充电支路和第二充电支路，所述第一充电支路包括依次串联连接的第三传输门、第一电容和第九传输门，所述第二充电支路包括依次串联连接的第四传输门、第二电容和第十传输门，所述第三传输门的第一传输端连接所述位线BL，所述第四传输门的第一传输端连接所述位线BLB，所述第九传输门的第二传输端和所述第十传输门的第二传输端均接地；

所述位线电压比较模块包括第一传输门、第二传输门和放大器；所述第一传输门的第一传输端连接所述位线BL，所述第一传输门的第二传输端连接所述放大器的第一输入端，所述第二传输门的第一传输端连接所述位线BLB，所述第二传输门的第二传输端连接所述放大器的第二输入端，所述放大器的输出端输出所述电压比较结果；

所述电压求差模块包括第五传输门、第六传输门、第七传输门、第八传输门、第十一传输门、第一与门和第二与门；所述第五传输门的第一传输端、所述第七传输门的第一传输端均与所述第三传输门的第二传输端连接，所述第五传输门的第二传输端接地，所述第六传输门的第一传输端、所述第八传输门的第一传输端均与所述第四传输门的第二传输端连接，所述第六传输门的第二传输端接地，所述第七传输门的第二传输端和所述第八传输门的第二传输端连接电压差输出端；所述第一电容的第一端与所述第三传输门的第二传输端连接，所述第一电容的第二端与所述第十一传输门的第一传输端连接，所述第二电容的第一端与所述第四传输门的第二传输端连接，所述第二电容的第二端与所述第十一传输门的第二传输端连接；

所述第一与门的第一输入端连接第一控制信号的非，所述第一与门的第二输入端连接第二控制信号的非，所述第一与门的输出端输出第三控制信号，所述第五传输门中NMOS管的栅极连接所述第三控制信号；所述第二与门的第一输入端连接第一控制信号的非，所述第二与门的第二输入端连接第二控制信号，所述第二与门的输出端输出第四控制信号，所述第六传输门中NMOS管的栅极连接所述第四控制信号；

所述第二控制信号为所述电压比较结果，当所述位线BL的电压高于所述位线BLB的电压时，所述第二控制信号为1，当所述位线BL的电压小于或等于所述位线BLB的电压时，所述第二控制信号为0；

所述第一传输门中NMOS管的栅极、所述第二传输门中NMOS管的栅极和所述第十一传输门中NMOS管的栅极均连接所述第一控制信号的非，所述第三传输门中NMOS管的栅极、所述第四传输门中NMOS管的栅极、所述第九传输门中NMOS管的栅极和所述第十传输门中NMOS管的栅极均连接所述第一控制信号，所述第七传输门中NMOS管的栅极连接所述第四控制信号，所述第八传输门中NMOS管的栅极连接所述第三控制信号。

2.根据权利要求1所述的用于存内计算的位线电压求差电路，其特征在于，还包括模数转换模块，所述模数转换模块用于对所述电压求差模块输出的电压差进行模数转换。

Images