JP2008287021A5 - - Google Patents

Claims (9)

1. 第１の副画素、第２の副画素及び第３の副画素を有する画素と、
   走査線と、信号線と、第１の容量配線と、第２の容量配線と、第３の容量配線とを有し、
   前記第１の副画素は、第１の画素電極、第１のトランジスタ及び第１の容量素子を具備し、
   前記第１のトランジスタのゲートは前記走査線に電気的に接続され、前記第１のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は前記第１の画素電極に電気的に接続され、
   前記第１の容量素子の第１の電極は前記第１の容量配線に電気的に接続され、前記第１の容量素子の第２の電極は前記第１の画素電極に電気的に接続され、
   前記第２の副画素は、第２の画素電極、第２のトランジスタ及び第２の容量素子を具備し、
   前記第２のトランジスタのゲートは前記走査線に電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第２のトランジスタのソース又はドレインの他方は前記第２の画素電極に電気的に接続され、
   前記第２の容量素子の第１の電極は前記第２の容量配線に電気的に接続され、前記第２の容量素子の第２の電極は前記第２の画素電極に電気的に接続され、
   前記第３の副画素は、第３の画素電極、第３のトランジスタ及び第３の容量素子を具備し、
   前記第３のトランジスタのゲートは前記走査線に電気的に接続され、前記第３のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は前記第３の画素電極に電気的に接続され、
   前記第３の容量素子の第１の電極は前記第３の容量配線に電気的に接続され、前記第３の容量素子の第２の電極は前記第３の画素電極に電気的に接続され、
   前記第１の容量配線及び前記第２の容量配線の電位は変化し、
   前記第３の容量配線の電位は概略一定であることを特徴とする液晶表示装置。
2. 請求項１において、
   前記画素は複数設けられており、
   前記第１の容量配線、前記第２の容量配線及び前記第３の容量配線は、異なる画素同士で共通に設けられていることを特徴とする液晶表示装置。
3. 第１の副画素、第２の副画素及び第３の副画素を有する画素と、
   第１の走査線と第２の走査線とを含む複数の走査線と、信号線と、第１の容量配線と、第２の容量配線とを有し、
   前記第１の副画素は、第１の画素電極、第１のトランジスタ及び第１の容量素子を具備し、
   前記第１のトランジスタのゲートは前記第１の走査線に電気的に接続され、前記第１のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は前記第１の画素電極に電気的に接続され、
   前記第１の容量素子の第１の電極は前記第１の容量配線に電気的に接続され、前記第１の容量素子の第２の電極は前記第１の画素電極に電気的に接続され、
   前記第２の副画素は、第２の画素電極、第２のトランジスタ及び第２の容量素子を具備し、
   前記第２のトランジスタのゲートは前記第１の走査線に電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第２のトランジスタのソース又はドレインの他方は前記第２の画素電極に電気的に接続され、
   前記第２の容量素子の第１の電極は前記第２の容量配線に電気的に接続され、前記第２の容量素子の第２の電極は前記第２の画素電極に電気的に接続され、
   前記第３の副画素は、第３の画素電極、第３のトランジスタ及び第３の容量素子を具備し、
   前記第３のトランジスタのゲートは前記第１の走査線に電気的に接続され、前記第３のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は前記第３の画素電極に電気的に接続され、
   前記第３の容量素子の第１の電極は前記第２の走査線に電気的に接続され、前記第３の容量素子の第２の電極は前記第３の画素電極に電気的に接続され、
   前記第１の容量配線及び前記第２の容量配線の電位は変化することを特徴とする液晶表示装置。
4. 請求項３において、
   前記画素は複数設けられており、
   前記第１の容量配線及び前記第２の容量配線は、異なる画素同士で共通に設けられていることを特徴とする液晶表示装置。
5. 請求項１乃至請求項４のいずれか一項において、
   前記第１乃至前記第３の画素電極のそれぞれによって電界をかけられる液晶を有し、前記液晶に加わる実効電圧は、各副画素において異なることを特徴とする液晶表示装置。
6. 第１の副画素、第２の副画素、第３の副画素及び第４の副画素を有する画素と、
   走査線と、信号線と、第１の容量配線と、第２の容量配線と、第３の容量配線と、第４の容量配線とを有し、
   前記第１の副画素は、第１の画素電極、第１のトランジスタ及び第１の容量素子を具備し、
   前記第１のトランジスタのゲートは前記走査線に電気的に接続され、前記第１のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第１のトランジスタのソース又はドレインの他方は前記第１の画素電極に電気的に接続され、
   前記第１の容量素子の第１の電極は前記第１の容量配線に電気的に接続され、前記第１の容量素子の第２の電極は前記第１の画素電極に電気的に接続され、
   前記第２の副画素は、第２の画素電極、第２のトランジスタ及び第２の容量素子を具備し、
   前記第２のトランジスタのゲートは前記走査線に電気的に接続され、前記第２のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第２のトランジスタのソース又はドレインの他方は前記第２の画素電極に電気的に接続され、
   前記第２の容量素子の第１の電極は前記第２の容量配線に電気的に接続され、前記第２の容量素子の第２の電極は前記第２の画素電極に電気的に接続され、
   前記第３の副画素は、第３の画素電極、第３のトランジスタ及び第３の容量素子を具備し、
   前記第３のトランジスタのゲートは前記走査線に電気的に接続され、前記第３のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第３のトランジスタのソース又はドレインの他方は前記第３の画素電極に電気的に接続され、
   前記第３の容量素子の第１の電極は前記第３の容量配線に電気的に接続され、前記第３の容量素子の第２の電極は前記第３の画素電極に電気的に接続され、
   前記第４の副画素は、第４の画素電極、第４のトランジスタ及び第４の容量素子を具備し、
   前記第４のトランジスタのゲートは前記走査線に電気的に接続され、前記第４のトランジスタのソース又はドレインの一方は前記信号線に電気的に接続され、前記第４のトランジスタのソース又はドレインの他方は前記第４の画素電極に電気的に接続され、
   前記第４の容量素子の第１の電極は前記第４の容量配線に電気的に接続され、前記第４の容量素子の第２の電極は前記第４の画素電極に電気的に接続され、
   前記第１の容量配線及び前記第２の容量配線の電位は変化し、
   前記第３の容量配線及び前記第４の容量配線の電位は概略一定であることを特徴とする液晶表示装置。
7. 請求項６において、
   前記第１の副画素と前記第２の副画素は前記走査線を挟んで両側に設けられ、
   前記第３の副画素と前記第４の副画素は前記走査線を挟んで両側に設けられていることを特徴とする液晶表示装置。
8. 請求項６または請求項７において、
   前記第１乃至前記第４の画素電極のそれぞれによって電界をかけられる液晶を有し、前記液晶に加わる実効電圧は、各副画素において異なることを特徴とする液晶表示装置。
9. 請求項１乃至請求項８のいずれか一項において、
   前記第１の容量配線の電位と前記第２の容量配線の電位は、周期的に変化し、互いに１／２周期異なるものであることを特徴とする液晶表示装置。