CN105634449B - 差分电压绝对值电路 - Google Patents

Abstract

本发明提供了一种差分电压绝对值电路，包括：第一电压电流转换模块，第二电压电流转换模块，第一电流减法模块，第二电流减法模块，电流加法模块，和电流电压转换模块；其中所述两个电压电流转换模块将第一输入电压和第二输入电压转换为第一电流和第二电流；再将两个电流以相反的接法输入两个电流减法模块，得到两个差值电流；再将两个电流减法模块输出的差值电流通过电流加法模块求和得到加和电流，所述加和电流就是所述第一电流和第二电流差值的绝对值；最后将所述加和电流通过电流电压转换模块转换为电压，得到所述第一输入电压和第二输入电压的差分电压绝对值。本发明的差分电压绝对值电路，结构简单，误差小。

Description

差分电压绝对值电路

技术领域

本发明涉及集成电路领域，尤其涉及一种差分电压绝对值电路。

背景技术

差分电压绝对值电路在测量和控制领域都有着广泛的应用，例如，高质量的稳压电源采用正弦波脉幅脉宽调制控制，就需要用到电压绝对值电路。现有的经典电压绝对值运算电路主要是由双电源运放配合电阻和二极管构成。为了提高电源控制芯片的集成度，需要把电阻和二极管采用CMOS工艺集成在芯片内，但较多的电阻和二极管导致了绝对值电路的结构复杂，精度不高。

因此，现有技术的电压绝对值电路性能不佳。

发明内容

本发明解决的问题是现有技术的电压绝对值电路性能不佳。

为解决上述问题，本发明实施例提供了一种差分电压绝对值电路，包括：第一电压电流转换模块，适于从其输入端输入第一输入电压，并将所述第一输入电压转换为第一电流；第二电压电流转换模块，适于从其输入端输入第二输入电压，并将所述第二输入电压转换为第二电流；第一电流减法模块和第二电流减法模块，分别适于对其正相输入端和反相输入端的电流做减法运算得到差值电流；并且当正相输入端的电流大于等于反相输入端的电流时，所述差值电流等于正相输入端的电流减去反相输入端的电流的差值，当正相输入端的电流小于反相输入端的电流时，所述差值电流等于零；其中，所述第一电流减法模块的正相输入端耦合所述第一电流，反相输入端耦合所述第二电流，进行减法运算后得到第一差值电流；所述第二电流减法模块的正相输入端耦合所述第二电流，反相输入端耦合所述第一电流，进行减法运算后得到第二差值电流；电流加法模块，适于从其第一输入端耦合所述第一差值电流，以及从其第二输入端耦合所述第二差值电流，并将所述第一差值电流和所述第二差值电流求和后得到加和电流；电流电压转换模块，适于从其输入端耦合所述加和电流，并将所述加和电流转换为输出电压后从其输出端输出。

可选地，所述第一电压电流转换模块包括第一运算放大器、第一PMOS晶体管和第一电阻，其中，所述第一运算放大器的正相输入端输入所述第一输入电压，反相输入端与所述第一PMOS晶体管的漏极连接，输出端与所述第一PMOS晶体管的栅极连接；所述第一PMOS晶体管的源极连接电源电压，漏极连接所述第一电阻的第一端；所述第一电阻的第二端接地。

可选地，所述第二电压电流转换模块包括第二运算放大器、第六PMOS晶体管和第二电阻，其中，所述第二运算放大器的正相输入端输入所述第二输入电压，反相输入端与所述第六PMOS晶体管的漏极连接，输出端与所述第六PMOS晶体管的栅极连接；所述第六PMOS晶体管的源极连接电源电压，漏极连接所述第二电阻的第一端；所述第二电阻的第二端接地。

可选地，所述第一电流减法模块包括第二PMOS晶体管，第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第三NMOS晶体管，其中，所述第二PMOS晶体管的栅极连接所述第二电压电流转换模块的输出端，源极连接电源电压，漏极连接所述第一NMOS晶体管的漏极；所述第一NMOS晶体管的栅极与漏极连接并与所述第二NMOS晶体管的栅极连接，源极接地；所述第三PMOS晶体管的栅极连接所述第一电压电流转换模块的输出端，源极连接电源电压，漏极连接所述第二NMOS晶体管的漏极；所述第二NMOS晶体管的源极接地；所述第三NMOS晶体管的栅极与漏极连接并与所述第二NMOS晶体管的漏极连接，源极接地。

可选地，所述第二电流减法模块包括第七PMOS晶体管，第八PMOS晶体管、第五NMOS晶体管、第六NMOS晶体管和第七NMOS晶体管，其中，所述第七PMOS晶体管的栅极连接所述第一电压电流转换模块的输出端，源极连接电源电压，漏极连接所述第五NMOS晶体管的漏极；所述第五NMOS晶体管的栅极与漏极连接并与所述第六NMOS晶体管的栅极连接，源极接地；所述第八PMOS晶体管的栅极连接所述第二电压电流转换模块的输出端，源极连接电源电压，漏极连接所述第六NMOS晶体管的漏极；所述第六NMOS晶体管的源极接地；所述第七NMOS晶体管的栅极与漏极连接并与所述第六NMOS晶体管的漏极连接，源极接地。

可选地，所述电流加法模块包括第四NMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第八NMOS晶体管、第九PMOS晶体管和第十PMOS晶体管，其中，所述第四NMOS晶体管的栅极连接所述第一电流减法模块的输出端，漏极连接所述第四PMOS晶体管的漏极，源极接地；所述第四PMOS晶体管的源极连接电源电压，栅极与漏极连接并与所述第五PMOS晶体管的栅极连接；所述第五PMOS晶体管的源极连接电源电压，漏极连接第十PMOS晶体管的漏极；所述第八NMOS晶体管的栅极连接所述第二电流减法模块的输出端，漏极连接所述第九PMOS晶体管的漏极，源极接地；所述第九PMOS晶体管的源极连接电源电压，栅极与漏极连接并与所述第十PMOS晶体管的栅极连接；所述第十PMOS的源极连接电源电压。

可选地，所述电流电压转换模块包括第三电阻，所述第三电阻的第一端连接所述电流加法电路的输出端，第二端接地。

可选地，所述第一电阻、第二电阻和第三电阻的阻值相同。

可选地，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管和第十PMOS晶体管的宽长比相同。

可选地，所述第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管和第八NMOS晶体管的宽长比相同。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例的差分电压绝对值电路通过两个电压电流转换模块将第一输入电压和第二输入电压先转换为第一电流和第二电流；再将两个电流以相反的接法输入两个电流减法模块，所述电流减法模块在正相输入端的电流大于等于反相输入端的电流时，所得到的差值电流等于正相输入端的电流减去反相输入端的电流的差值，当正相输入端的电流小于反相输入端的电流时，得到的差值电流为零；再将两个电流减法模块输出的两个差值电流通过电流加法模块求和得到加和电流，所述加和电流就是所述第一电流和第二电流差值的绝对值；最后将所述加和电流通过电流电压转换模块转换为电压，得到所述第一输入电压和第二输入电压的差分电压绝对值。本发明实施例的差分电压绝对值电路，结构简单，仅需要单电源，不存在由二极管PN结的导通压降引起的误差，且需要的对匹配精度要求高的无源器件数量少。

附图说明

图1示出了现有技术的差分电压绝对值电路的结构示意图；

图2示出了本发明一实施例的差分电压绝对值电路的框图；

图3示出了本发明一实施例的差分电压绝对值电路结构示意图。

具体实施方式

由背景技术可知，现有技术形成的差分绝对值电路的性能不佳。

基于以上研究，本发明实施例提供了一种电流模差分电压绝对值电路，通过两个电压电流转换模块将第一输入电压和第二输入电压先转换为第一电流和第二电流；再将两个电流以相反的接法输入两个电流减法模块，所述电流减法模块在正相输入端的电流大于等于反相输入端的电流时，所得到的差值电流等于正相输入端的电流减去反相输入端的电流的差值，当正相输入端的电流小于反相输入端的电流时，得到的差值电流为零；再将两个电流减法模块输出的差值电流通过电流加法模块求和得到加和电流，所述加和电流就是所述第一电流和第二电流差值的绝对值；最后将所述加和电流通过电流电压转换模块转换为电压，得到所述第一输入电压和第二输入电压的差分电压绝对值。本发明实施例的差分电压绝对值电路与现有技术相比，结构简单，仅需要单电源，不存在由二极管PN结的导通压降引起的误差，且需要的对匹配精度要求高的无源器件数量少。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。

参考图2，图2示出了本发明一实施例的差分电压绝对值电路的逻辑框图。所述差分电压绝对值电路包括：第一电压电流转换模块110、第二电压电流转换模块120、第一电流减法模块130、第二电流减法模块140、电流加法模块150和电流电压转换模块160。

所述第一电压电流转换模块110和第二电压电流转换模块120的功能是将输入电压转换为电流。具体地，所述第一电压电流转换模块110的输入端输入第一输入电压VIN1，并将所述第一输入电压VIN1转换为第一电流I1后，从输出端耦合至下一级，I1＝VIN1/R；所述第二电压电流转换模块120的输入端输入第二输入电压VIN2，并将所述第二输入电压VIN2转换为第二电流I2后，从输出端耦合至下一级，I2＝VIN2/R。

所述第一电流减法模块130和第二电流减法模块140可以对其正相输入端和反相输入端的电流做减法运算得到差值电流；并且当正相输入端的电流大于等于反相输入端的电流时，所述差值电流等于正相输入端的电流减去反相输入端的电流的差值，即Ioutd＝Ip-In，当正相输入端的电流小于反相输入端的电流时，所述差值电流等于零，即Ioutd＝0。本实施例中，所述第一电流减法模块130的正相输入端P1耦合所述第一电流I1，反相输入端N1耦合所述第二电流I2，进行减法运算后得到第一差值电流Ioutd1；所述第二电流减法模块140的正相输入端P2耦合所述第二电流I2，反相输入端N2耦合所述第一电流I1，进行减法运算后得到第二差值电流Ioutd2。如果所述第一输入电压VIN1大于等于第二输入电压VIN2，即VIN1≥VIN2，则I1≥I2，Ioutd1＝I1-I2，Ioutd2＝0；如果所述第一输入电压VIN1小于第二输入电压VIN2，即VIN1＜VIN2，则I1＜I2，Ioutd1＝0，Ioutd2＝I2-I1。

所述电流加法模块150包括第一输入端和第二输入端，并可对第一输入端的电流和第二输入单的电流做加法运算。本实施例中，所述电流加法模块150的第一输入端耦合所述第一差值电流Ioutd1，第二输入端耦合所述第二差值电流Ioutd2，并将所述第一差值电流Ioutd1和所述第二差值电流Ioutd2求和后得到加和电流Iouts，即Iouts＝Ioutd1+Ioutd2。如前所述，当所述第一输入电压VIN1大于等于第二输入电压VIN2时，Ioutd1＝I1-I2，Ioutd2＝0，则Iouts＝Ioutd1+Ioutd2＝I1-I2；当所述第一输入电压VIN1小于第二输入电压VIN2时，Ioutd1＝0，Ioutd2＝I2-I1，则Iouts＝Ioutd1+Ioutd2＝I2-I1。

所述电流电压转换模块160可以将其输入端的电流转换为电压后输出。本实施例中，所述电流电压转换模块160从其输入端耦合所述加和电流Iouts，并将所述加和电流Iouts转换为输出电压VOUT后从其输出端输出，其中VOUT＝Iouts*R。如前所述，当VIN1大于等于第二输入电压VIN2时，Iouts＝Ioutd1+Ioutd2＝I1-I2，则VOUT＝Iouts*R＝(I1-I2)*R＝(VIN1/R-VIN2/R)*R＝VIN1-VIN2；当所述第一输入电压VIN1小于第二输入电压VIN2时，Iouts＝Ioutd1+Ioutd2＝I2-I1，则VOUT＝Iouts*R＝(I2-I1)*R＝(VIN2/R-VIN1/R)*R＝VIN2-VIN1。也就是无论所述第一输入电压VIN1是否大于第二输入电压VIN2，本发明实施例的差分电压绝对值电路都可以输出第一输入电压VIN1和第二输入第一VIN2的差值的绝对值。

为了进一步说明本发明实施例的差分电压绝对值电路的工作原理，下面结合本发明实施例的一具体实施方式对电路的工作原理进行说明。

参考图3，图3示出了本发明实施例的差分电压绝对值电路的一具体实施方式，图3中示出了构成各电路模块的器件的具体连接关系，但需要说明的是，能够实现图2中各模块功能的电路连接都可以用来实施本发明的差分电压绝对值电路，本发明对此不作限定。另外，如非特别之处，本说明书中所涉及的“连接”是指电学连接，“耦合”是指对所指向的对象的直接传输或转换为对应电学信号后的间接传输。

具体地，图3所示的差分电压绝对值电路包括：第一电压电流转换模块110、第二电压电流转换模块120、第一电流减法模块130、第二电流减法模块140、电流加法模块150和电流电压转换模块160。

所述第一电压电流转换模块110包括第一运算放大器OP1、第一PMOS晶体管MP1和第一电阻R1，其中，所述第一运算放大器OP1的正相输入端用于输入所述第一输入电压VIN1，反相输入端与所述第一PMOS晶体管MP1的漏极连接，输出端与所述第一PMOS晶体管MP1的栅极连接；所述第一PMOS晶体管MP1的源极连接电源电压VDD，漏极连接所述第一电阻R1的第一端；所述第一电阻R1的第二端接地GND。所述第一运算放大器OP1的正相输入端作为所述第一电压电流转换模块110的输入端用于输入所述第一输入电压VIN1，并将所述第一输入电压VIN1转换为第一电流I1，所述第一运算放大器OP1的输出端和所述第一PMOS晶体管MP1的栅极作为所述第一电压电流转换模块110的输出端，将所述第一电流I1耦合至下一级电路，其中，I1＝VIN1/R1。

所述第二电压电流转换模块120包括第二运算放大器OP2、第六PMOS晶体管MP6和第一电阻R2，其中，所述第二运算放大器OP2的正相输入端输入所述第二输入电压VIN2，反相输入端与所述第六PMOS晶体管MP6的漏极连接，输出端与所述第六PMOS晶体管MP6的栅极连接；所述第六PMOS晶体管MP6的源极连接电源电压VDD，漏极连接所述第一电阻R2的第一端；所述第一电阻R2的第二端接地GND。所述第二运算放大器OP2的正相输入端作为所述第二电压电流转换模块120输入端用于输入所述第二输入电压VIN2，并将所述第二输入电压VIN2转换为第二电流I2，所述第二运算放大器IP2的输出端和所述第六PMOS晶体管的栅极作为所述第二电压电流转换模块120的输出端，将所述第二电流I2耦合至下一级电路，其中I2＝VIN2/R2。

所述第一电流减法模块130包括第二PMOS晶体管MP2，第三PMOS晶体管MP3、第一NMOS晶体管MN1、第二NMOS晶体管MN2和第三NMOS晶体管MN3，其中，所述第二PMOS晶体管MP2的栅极连接所述第二电压电流转换模块120的输出端，源极连接电源电压VDD，漏极连接所述第一NMOS晶体管MN1的漏极；所述第一NMOS晶体管MN1的栅极与漏极连接并与所述第二NMOS晶体管MN2的栅极连接，源极接地GND；所述第三PMOS晶体管MP3的栅极连接所述第一电压电流转换模块110的输出端，源极连接电源电压VDD，漏极连接所述第二NMOS晶体管MN2的漏极；所述第二NMOS晶体管MN2的源极接地GND；所述第三NMOS晶体管MN3的栅极与漏极连接并与所述第二NMOS晶体管MN2的漏极连接，源极接地GND。所述第三PMOS晶体管MP3的栅极作为所述第一电流减法模块130的正相输入端，用于耦合所述第一电流I1；所述第二PMOS晶体管MP2的栅极作为所述第一电流减法模块130的反相输入端，用于耦合所述第二电流I2；所述第三NMOS晶体管MN3的栅极作为输出端，用于将所述第一电流减法模块130产生的第一差值电流Ioutd1耦合至下一级电路。如前对所述第一电流减法模块130的分析，当所述第一输入电压VIN1大于等于第二输入电压VIN2，即VIN1≥VIN2时，则所述第一差值电压当所述第一输入电压VIN1小于第二输入电压VIN2，即VIN1＜VIN2时，则所述第一差值电压Ioutd1＝0。

所述电流电压转换模块160包括第三电阻R3，所述第三电阻R3的第一端连接所述电流加法电路的输出端，第二端接地GND。所述第三电阻的第一端作为所述电流电压转换模块160的输入端与所述第五PMOS晶体管MP5的漏极和所述第十PMOS晶体管MP10的漏极连接，用于输入所述加和电流Iouts；同时所述三电阻R3的第二端还作为所述电流电压转换模块160及整个差分电压绝对值电路的输出端，将对所述加和电流Iouts转换后获得的输出电压VOUT进行输出。

与现有技术相比，本发明实施例图3中的差分电压绝对值电路结构简单，仅采用了一个电源电压VDD；由于没有采用二极管，也不存在二极管PN结的导通压降引起的误差；进一步地，所述电路仅采用了三个电阻R1、R2和R3，远少于现有差分电压绝对值电路中电阻的数量，也就是减少了对匹配精度要求高的无源器件的数量。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种差分电压绝对值电路，其特征在于，包括：

第一电压电流转换模块，适于从其输入端输入第一输入电压，并将所述第一输入电压转换为第一电流；

第二电压电流转换模块，适于从其输入端输入第二输入电压，并将所述第二输入电压转换为第二电流；

第一电流减法模块和第二电流减法模块，分别适于对其正相输入端和反相输入端的电流做减法运算得到差值电流；并且当正相输入端的电流大于等于反相输入端的电流时，所述差值电流等于正相输入端的电流减去反相输入端的电流的差值，当正相输入端的电流小于反相输入端的电流时，所述差值电流等于零；其中，所述第一电流减法模块的正相输入端耦合所述第一电流，反相输入端耦合所述第二电流，进行减法运算后得到第一差值电流；所述第二电流减法模块的正相输入端耦合所述第二电流，反相输入端耦合所述第一电流，进行减法运算后得到第二差值电流；

电流加法模块，适于从其第一输入端耦合所述第一差值电流，以及从其第二输入端耦合所述第二差值电流，并将所述第一差值电流和所述第二差值电流求和后得到加和电流；

电流电压转换模块，适于从其输入端耦合所述加和电流，并将所述加和电流转换为输出电压后从其输出端输出。

2.如权利要求1所述的差分电压绝对值电路，其特征在于，所述第一电压电流转换模块包括第一运算放大器、第一PMOS晶体管和第一电阻，其中，所述第一运算放大器的正相输入端输入所述第一输入电压，反相输入端与所述第一PMOS晶体管的漏极连接，输出端与所述第一PMOS晶体管的栅极连接；

所述第一PMOS晶体管的源极连接电源电压，漏极连接所述第一电阻的第一端；所述第一电阻的第二端接地。

3.如权利要求2所述的差分电压绝对值电路，其特征在于，所述第二电压电流转换模块包括第二运算放大器、第六PMOS晶体管和第二电阻，其中，

所述第二运算放大器的正相输入端输入所述第二输入电压，反相输入端与所述第六PMOS晶体管的漏极连接，输出端与所述第六PMOS晶体管的栅极连接；

所述第六PMOS晶体管的源极连接电源电压，漏极连接所述第二电阻的第一端；所述第二电阻的第二端接地。

4.如权利要求3所述的差分电压绝对值电路，其特征在于，所述第一电流减法模块包括第二PMOS晶体管，第三PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管和第三NMOS晶体管，其中，

所述第二PMOS晶体管的栅极连接所述第二电压电流转换模块的输出端，源极连接电源电压，漏极连接所述第一NMOS晶体管的漏极；所述第一NMOS晶体管的栅极与漏极连接并与所述第二NMOS晶体管的栅极连接，源极接地；

所述第三PMOS晶体管的栅极连接所述第一电压电流转换模块的输出端，源极连接电源电压，漏极连接所述第二NMOS晶体管的漏极；所述第二NMOS晶体管的源极接地；

所述第三NMOS晶体管的栅极与漏极连接并与所述第二NMOS晶体管的漏极连接，源极接地。

5.如权利要求4所述的差分电压绝对值电路，其特征在于，所述第二电流减法模块包括第七PMOS晶体管，第八PMOS晶体管、第五NMOS晶体管、第六NMOS晶体管和第七NMOS晶体管，其中，

所述第七PMOS晶体管的栅极连接所述第一电压电流转换模块的输出端，源极连接电源电压，漏极连接所述第五NMOS晶体管的漏极；所述第五NMOS晶体管的栅极与漏极连接并与所述第六NMOS晶体管的栅极连接，源极接地；

所述第八PMOS晶体管的栅极连接所述第二电压电流转换模块的输出端，源极连接电源电压，漏极连接所述第六NMOS晶体管的漏极；所述第六NMOS晶体管的源极接地；

所述第七NMOS晶体管的栅极与漏极连接并与所述第六NMOS晶体管的漏极连接，源极接地。

6.如权利要求5所述的差分电压绝对值电路，其特征在于，所述电流加法模块包括第四NMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第八NMOS晶体管、第九PMOS晶体管和第十PMOS晶体管，其中，

所述第四NMOS晶体管的栅极连接所述第一电流减法模块的输出端，漏极连接所述第四PMOS晶体管的漏极，源极接地；所述第四PMOS晶体管的源极连接电源电压，栅极与漏极连接并与所述第五PMOS晶体管的栅极连接；所述第五PMOS晶体管的源极连接电源电压，漏极连接第十PMOS晶体管的漏极；

所述第八NMOS晶体管的栅极连接所述第二电流减法模块的输出端，漏极连接所述第九PMOS晶体管的漏极，源极接地；所述第九PMOS晶体管的源极连接电源电压，栅极与漏极连接并与所述第十PMOS晶体管的栅极连接；所述第十PMOS晶体管的源极连接电源电压。

7.如权利要求6所述的差分电压绝对值电路，其特征在于，所述电流电压转换模块包括第三电阻，所述第三电阻的第一端连接所述电流加法电路的输出端，第二端接地。

8.如权利要求7所述的差分电压绝对值电路，其特征在于，所述第一电阻、第二电阻和第三电阻的阻值相同。

9.如权利要求7所述的差分电压绝对值电路，其特征在于，所述第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管和第十PMOS晶体管的宽长比相同。

10.如权利要求7所述的差分电压绝对值电路，其特征在于，所述第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管和第八NMOS晶体管的宽长比相同。