CN109002739B

CN109002739B - 一种绝对值电路

Info

Publication number: CN109002739B
Application number: CN201710422442.9A
Authority: CN
Inventors: 严波; 王悦; 王铁军; 李维森
Original assignee: Rigol Technologies Inc
Current assignee: Rigol Technologies Inc
Priority date: 2017-06-07
Filing date: 2017-06-07
Publication date: 2020-03-17
Anticipated expiration: 2037-06-07
Also published as: CN109002739A

Abstract

本发明实施例提供一种绝对值电路，包括：运算放大器，具有输入端口1，输入端口2，输出端口3和输出端口4，其中，输出端口3的电平高于输出端口4的电平，输出端口3和输出端口4的电压差为固定值；电压信号输入端口，连接到运算放大器U2B的输入端口1，输入端口2连接到接地端；或电流信号输入端口VIN，连接到U2B的输入端口2，输入端口1连接到接地端；NM2的栅极连接到U2B的输出端口3；PM6的栅极连接到U2B的输出端口4；NM2的源极和PM6的源极连接到一起后连接到U2B的输入端口2；电流控制电流源CMA1的第一输入端连接到NM2的漏极，CMA1的第一输出端跟PM6的漏极并联后连接到电流输出端子；正电源，连接到CMA1的第二输入端，并连接到CMA1的第二输出端。可以提高电路工作速度，降低电路功耗，并提高输入高频信号时的运算精度。

Description

一种绝对值电路

技术领域

本发明涉及电路技术领域，尤其涉及一种绝对值电路。

背景技术

绝对值电路的功能是产生一个反映输入信号绝对值的输出信号。绝对值电路广泛应用于交流信号整流，例如将变压器输出的交流信号整流。能够做精密绝对值运算的电路可以用于将交流信号峰值转换为直流信号的测量电路；或者作为真有效值计算电路的输入级方便后续对信号做平方和平均运算。

如图1所示，为现有技术一种绝对值运算电路示意图。电路中端口11是电流信号输入端口。运算放大器20，N型绝缘栅场效应管(绝缘栅场效应管下都简称为“MOS管”)30，P型MOS管40，电流镜60，电流镜70，电流镜80，电阻90共同组成绝对值运算电路。端口12是电压输出端口。信号电流13从端口11输入，通过绝对值运算电流计算后从端口12输出反映信号电流绝对值的电压信号14。

该绝对值电路的工作原理是：

当输入电流13大于0时，运算放大器输出端口20输出低电压，N型MOS管截止，P型MOS管导通，电流13通过电阻15、P型MOS管以及电流镜60，流过电流镜60的电流镜像后通过端口62输入到电流镜80，流过电流镜80的电流镜像后从端口82输出到电阻90，电阻90将电流信号转换为电压信号通过端口12输出高电平。电流镜60、电流镜80和电流镜70均是对输入电流做先行比例的镜像，因此上述电流镜80输出的电流等比例的反映输入电流13的电流大小，进而端口12输出的电压大小也是等比例的反映输入电流的大小。

当输入电流13小于0时，运算放大器输出端口20输出高电压，N型MOS管导通，P型MOS管截止，电流13通过电阻15、N型MOS管以及电流镜70，流过电流镜70的电流镜像后从端口72输出到电阻90，电阻90将电流信号转换为电压信号通过端口12输出高电平。端口12输出的电压大小也是等比例的反映输入电流的大小，只是极性相反。

通过上述作用，绝对值电流能够将输入电流信号的正极性电流和负极性电流均转换成大小比例的正极性电压信号，从而实现绝对值运算。

在上述原理介绍的基础上进一步分析：

N型MOS管和P型MOS管的输出端口35的输出反馈到运算放大器反相输入端21，组成了一个负反馈电路。在这个电路工作于线性区间时根据负反馈电路输入端“虚地”的概念可以得到：输入信号13大于0时，运算放大器输出23的电压为P型MOS管的负栅极电压Vgsp；输入信号13小于0时，运算放大器输出23的电压为N型MOS管的正栅极电压Vgsn。

N型MOS管和P型MOS管的栅极均有栅极电容，输入信号从负变为正或从正变为负过程中，运算放大器的输出信号要将N型MOS管和P型MOS管的栅极电容电压从Vgsn充电到Vgsp，或者从Vgsp充电到Vgsn。整个过程栅极电容上的电压摆幅为|Vgsn|+|Vgsp|。驱动栅极电容作这样大电压摆幅的变化限制了电路工作速度，增加电路功耗，并降低输入高频信号时的运算精度。

发明内容

本发明实施例提供一种绝对值电路，以提高电路工作速度，降低电路功耗，并提高输入高频信号时的运算精度。

为了达到上述技术目的，本发明实施例提供了一种绝对值电路，所述绝对值电路包括：

运算放大器U2B，具有第一输入端口1，第二输入端口2，第一输出端口3和第二输出端口4，其中，所述第一输出端口3的电平高于所述第二输出端口4的电平，所述第一输出端口3和所述第二输出端口4的电压差为固定值；

电压信号输入端口VIN2，连接到运算放大器U2B的第一输入端口1，第二输入端口2连接到接地端GND；或电流信号输入端口VIN，连接到运算放大器U2B的第二输入端口2，第一输入端口1连接到接地端GND；

N型MOS管NM2，N型MOS管NM2的栅极连接到运算放大器U2B的第一输出端口3；

P型MOS管PM6，P型MOS管PM6的栅极连接到运算放大器U2B的第二输出端口4；N型MOS管NM2的源极和P型MOS管PM6的源极连接到一起后连接到运算放大器U2B的第二输入端口2；

电流控制电流源CMA1，所述电流控制电流源CMA1的第一输入端连接到N型MOS管NM2的漏极，所述电流控制电流源CMA1的第一输出端跟P型MOS管PM6的漏极并联后连接到电流输出端子IOUT2；

正电源VDD，连接到所述电流控制电流源CMA1的第二输入端，并连接到所述电流控制电流源CMA1的第二输出端。

上述技术方案具有如下有益效果：使用了具有固定电压差的两个输出端的运算放大器，两个输出分别驱动电路中的N型MOS管和P型MOS管，使得MOS管栅极电压摆幅减小了约50％，进而可以提高电路工作速度，降低电路功耗，并提高输入高频信号时的运算精度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术一种绝对值运算电路示意图；

图2为本发明实施例一种绝对值电路示意图；

图3为本发明实施例另一种绝对值电路示意图；

图4为本发明实施例第一种电流控制电流源电路示意图；

图5为本发明实施例第二种电流控制电流源电路示意图；

图6为本发明实施例第三种电流控制电流源电路示意图；

图7为本发明实施例运算放大器一种电路示意图；

图8为本发明实施例运算放大器另一种电路示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图2所示，为本发明实施例一种绝对值电路示意图，所述绝对值电路包括：

电压信号输入端口VIN2，连接到运算放大器U2B的第一输入端口1，第二输入端口2连接到接地端GND；

所述绝对值电路还可以包括负电源VSS，通过负载RL1连接到电流输出端子IOUT2端。(需要说明的是：RL1仅用于表明输出电流连接至负电源VSS的路径，以辅助电路工作原理说明，它不局限于电阻，也可以是其它的负载电路，本发明实施例并不以此为限)

优选地，所述固定值在0.5V～0.7V范围内。该电压差最佳实践为MOS管的栅极和源极电压差，通常在0.5V～0.7V范围。

优选地，所述电流控制电流源CMA1包括：P型MOS管PM8、P型MOS管PM9、P型MOS管PM10、P型MOS管PM11和提供偏置电压的电压源VB1，其中，所述P型MOS管PM8的漏极和所述P型MOS管PM9的源极相连；所述P型MOS管PM10的漏极和所述P型MOS管PM11的源极相连；所述P型MOS管PM8的源极和所述P型MOS管PM10的源极相连并连接到所述正电源VDD；所述P型MOS管PM8的栅极和所述P型MOS管PM10的栅极相连并连接到所述P型MOS管PM11的漏极，将所述P型MOS管PM11的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM9的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子IOUT2(图2所示)；将P型MOS管PM9的栅极和所述P型MOS管PM11的栅极相连并通过提供偏置电压的电压源VB1连接到接地端GND。

优选地，所述电流控制电流源CMA1包括：P型MOS管PM2、P型MOS管PM3、P型MOS管PM4、P型MOS管PM5，其中，所述P型MOS管PM2的漏极和所述P型MOS管PM3的源极相连；所述P型MOS管PM4的漏极和所述P型MOS管PM5的源极相连，并分别连接到所述P型MOS管PM2的栅极和所述P型MOS管PM4的栅极；所述P型MOS管PM2的源极和所述P型MOS管PM4的源极相连并连接到所述正电源VDD；所述P型MOS管PM3的栅极和所述P型MOS管PM5的栅极相连并连接到所述P型MOS管PM5的漏极，将所述P型MOS管PM5的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM3的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子IOUT2(图2所示)。

优选地，所述电流控制电流源CMA1包括：P型MOS管PM12、P型MOS管PM14，其中，所述P型MOS管PM12的源极和所述P型MOS管PM14的源极相连并连接到所述正电源VDD；所述P型MOS管PM12的栅极和所述P型MOS管PM14的栅极相连并连接到所述P型MOS管PM14的漏极，将所述P型MOS管PM14的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM12的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子IOUT2(图2所示)。

优选地，所述运算放大器U2B由具有一个输出端的运算放大器U4A和N型MOS管NM4、N型MOS管NM5和电流源I1串联而成；其中，运算放大器U4A的同相输入端13连接反相输入端子VIN，运算放大器U4A的反相输入端12连接同相输入端子VIP，运算放大器U4A的正电压输入端18连接正电源VDD，运算放大器U4A的负电压输入端14连接负电源VSS；N型MOS管NM4的栅极连接运算放大器U4A的输出端子11，N型MOS管NM4的源极连接负电源VSS，N型MOS管NM4的漏极跟N型MOS管NM5的源极连接，N型MOS管NM5的栅极和漏极并联后跟电流源I1的一端串联，电流源I1的另一端连接正电源VDD；N型MOS管NM4的漏极还跟输出端口VO2连接，N型MOS管NM5的漏极还跟输出端口VO1连接；N型MOS管NM4构成共源极放大器，信号从输出端口VO1和输出端口VO2输出，电流源I1的电路流过N型MOS管NM5产生一个固定的Vgs电压差，使得输出端口VO1的电平比输出端口VO2的电平高Vgs。

优选地，所述运算放大器U2B由具有一个输出端的运算放大器U4B和P型MOS管PM13、电阻R4和电流源I2串联而成；其中，运算放大器U4B的同相输入端15连接同相输入端子VIP1，运算放大器U4B的反相输入端16连接反相输入端子VIN1，运算放大器U4B的正电压输入端18连接正电源VDD，运算放大器U4B的负电压输入端14连接负电源VSS；P型MOS管PM13的栅极连接运算放大器U4B的输出端子17，运算放大器U4B的漏极连接负电源VSS，运算放大器U4B的源极跟电阻R4、电流源I2依次串联后连接到正电源VDD；P型MOS管PM13的源极还跟输出端口VO4连接，电阻R4和电流源I2的公共端还跟输出端口VO3连接；P型MOS管PM13构成源跟随器，信号从输出端口VO3和输出端口VO4输出，电流源I2的电流流过电阻R4产生一个固定的电压差，使得输出端口VO3的电平比输出端口VO4的电平高I2*R4。

优选地，所述第一输入端口1为同相输入端口，所述第二输入端口2为反相输入端口。

优选地，如图2所示，电压信号输入端口VIN2，连接到运算放大器U2B的同相第一输入端口1；N型MOS管NM2的源极和P型MOS管PM6的源极连接到一起后连接到运算放大器U2B的反相第二输入端口2并通过电阻R2连接到接地端GND。

优选地，如图3所示，为本发明实施例另一种绝对值电路示意图。电流信号输入端口VIN，连接到运算放大器U1B的反相第二输入端口2，同相第一输入端口1连接到接地端GND；N型MOS管NM1的源极和P型MOS管PM1的源极连接到一起后连接到运算放大器U1B的反相第二输入端口2并连接到电流信号输入端口VIN。它在图2的基础上将输入信号的从运算放大器的同相输入端移到了反相输入端，而运算符放大器的同相输入端接地，这样绝对值运算电路可以实现“电流输入-电流输出”的绝对值运算。

本发明实施例上述技术方案具有如下有益效果：使用了具有固定电压差的两个输出端的运算放大器，两个输出分别驱动电路中的N型MOS管和P型MOS管，使得MOS管栅极电压摆幅减小了约50％，进而可以提高电路工作速度，降低电路功耗，并提高输入高频信号时的运算精度。

以下通过应用实例对本发明实施例进行说明：

优选地，如图4所示，为本发明实施例第一种电流控制电流源电路示意图，所述电流控制电流源CMA1包括：P型MOS管PM8、P型MOS管PM9、P型MOS管PM10、P型MOS管PM11和提供偏置电压的电压源VB1，其中，所述P型MOS管PM8的漏极和所述P型MOS管PM9的源极相连；所述P型MOS管PM10的漏极和所述P型MOS管PM11的源极相连；所述P型MOS管PM8的源极和所述P型MOS管PM10的源极相连并连接到所述正电源VDD；所述P型MOS管PM8的栅极和所述P型MOS管PM10的栅极相连并连接到所述P型MOS管PM11的漏极，将所述P型MOS管PM11的漏极连接所述N型MOS管NM3的漏极，作为电流输入端；将所述P型MOS管PM9的漏极跟所述P型MOS管PM7的漏极并联后连接到电流输出端子IOUT4；将P型MOS管PM9的栅极和所述P型MOS管PM11的栅极相连并通过提供偏置电压的电压源VB1连接到接地端GND。PM8、PM9、PM10和PM11,以及提供偏置电压的电压源VB1共同组成了Cascade结构的电流镜补充说明：电流镜是一种电流控制电流源，输出电流跟随输入电流等比例变化。

优选地，如图5所示，为本发明实施例第二种电流控制电流源电路示意图，所述电流控制电流源CMA1包括：P型MOS管PM2、P型MOS管PM3、P型MOS管PM4、P型MOS管PM5，其中，所述P型MOS管PM2的漏极和所述P型MOS管PM3的源极相连；所述P型MOS管PM4的漏极和所述P型MOS管PM5的源极相连，并分别连接到所述P型MOS管PM2的栅极和所述P型MOS管PM4的栅极；所述P型MOS管PM2的源极和所述P型MOS管PM4的源极相连并连接到所述正电源VDD；所述P型MOS管PM3的栅极和所述P型MOS管PM5的栅极相连并连接到所述P型MOS管PM5的漏极，将所述P型MOS管PM5的漏极作为电流输入端，TP10为电流输入端口；将所述P型MOS管PM3的漏极连接到电流输出端子TP11，TP11为电流输出端口。

优选地，如图6所示，为本发明实施例第三种电流控制电流源电路示意图，所述电流控制电流源CMA1包括：P型MOS管PM12、P型MOS管PM14，其中，所述P型MOS管PM12的源极和所述P型MOS管PM14的源极相连并连接到所述正电源VDD；所述P型MOS管PM12的栅极和所述P型MOS管PM14的栅极相连并连接到所述P型MOS管PM14的漏极，将所述P型MOS管PM14的漏极TP12，TP12为电流输入端口；将所述P型MOS管PM12的漏极连接到TP13，TP13为电流输出端口。

优选地，如图7所示，为本发明实施例运算放大器一种电路示意图，所述运算放大器U2B由具有一个输出端的运算放大器U4A和N型MOS管NM4、N型MOS管NM5和电流源I1串联而成；其中，运算放大器U4A的同相输入端13连接反相输入端子VIN，运算放大器U4A的反相输入端12连接同相输入端子VIP，运算放大器U4A的正电压输入端18连接正电源VDD，运算放大器U4A的负电压输入端14连接负电源VSS；N型MOS管NM4的栅极连接运算放大器U4A的输出端子11，N型MOS管NM4的源极连接负电源VSS，N型MOS管NM4的漏极跟N型MOS管NM5的源极连接，N型MOS管NM5的栅极和漏极并联后跟电流源I1的一端串联，电流源I1的另一端连接正电源VDD；N型MOS管NM4的漏极还跟输出端口VO2连接，N型MOS管NM5的漏极还跟输出端口VO1连接；N型MOS管NM4构成共源极放大器，信号从输出端口VO1和输出端口VO2输出，电流源I1的电路流过N型MOS管NM5产生一个固定的Vgs电压差，使得输出端口VO1的电平比输出端口VO2的电平高Vgs。这样图7中VIP跟图2中U2B的同相输入端子1对应；图7中VIN跟图2中U2B的反相输入端子2对应；图7中VO1跟图2中U2B的输出端子3对应；图7中VO2跟图2中U2B的输出端子4对应。

优选地，如图8所示，为本发明实施例运算放大器另一种电路示意图，所述运算放大器U2B由具有一个输出端的运算放大器U4B和P型MOS管PM13、电阻R4和电流源I2串联而成；其中，运算放大器U4B的同相输入端15连接同相输入端子VIP1，运算放大器U4B的反相输入端16连接反相输入端子VIN1，运算放大器U4B的正电压输入端18连接正电源VDD，运算放大器U4B的负电压输入端14连接负电源VSS；P型MOS管PM13的栅极连接运算放大器U4B的输出端子17，运算放大器U4B的漏极连接负电源VSS，运算放大器U4B的源极跟电阻R4、电流源I2依次串联后连接到正电源VDD；P型MOS管PM13的源极还跟输出端口VO4连接，电阻R4和电流源I2的公共端还跟输出端口VO3连接；P型MOS管PM13构成源跟随器，信号从输出端口VO3和输出端口VO4输出，电流源I2的电流流过电阻R4产生一个固定的电压差，使得输出端口VO3的电平比输出端口VO4的电平高I2*R4。这样图8中VIP1跟图2中U2B的同相输入端子1对应；图8中VIN1跟图2中U2B的反相输入端子2对应；图8中VO3跟图2中U2B的输出端子3对应；图8中VO4跟图2中U2B的输出端子4对应。

如图2中，本发明实施例NM2和PM6的输出反馈到U2B的反相输入端2，组成了一个负反馈电路。在这个电路工作于线性区间时根据负反馈电路输入端“虚短路”的概念可以得到流过电阻R2的电流为：

I(R2)＝VIN2/R2----式5.1

当VIN2大于0V时，NM2导通，PM6截止，电流从正电源VDD端开始依次流过串联的CMA1、NM2和R2后流到地GND端，同时CMA1的输出端电流从输出端口IOUT2输出到负载RL1，输出电流流过负载RL1后流到负电源VSS。作为一种最佳实践，电流镜CMA1的传输增益为1，则流过负载RL1的电流跟流过电阻R2的电流大小相同，电流方向均为从上至下(以图2中参考)，即：

I(RL1)＝VIN2/R2----式5.2

当VIN2小于0V时，NM2截止，PM6导通，电流从地GND端开始依次流过串联的R2、PM6和RL1后流到负电源VSS端。流过负载RL1的电流跟流过电阻R2的电流大小相同，电流方向均为相反(以图2中参考)，即：

I(RL1)＝-VIN2/R2----式5.3

综合式5.2和式5.3，则可以得出：

I(RL1)＝|VIN2/R2|----式5.4

式5.4表明电路的功能为绝对值运算功能。

结合上述“虚短路”原理，当VIN2大于0V时，U2B输出端3输出电压大小为：

V3＝VIN2+Vgs1(NM2)---式5.5

作为最佳实践，第一输出端口3高于第二输出端口4电压差为Vgs。

V4＝V3–Vgs＝VIN2+Vgs(NM2)–Vgs---式5.6

由式5.6:

Vgs(PM6)＝V4–VIN2＝Vgs–Vgs(NM2)---式5.7

通常Vgs(NM2)跟Vgs很接近，此时Vgs(PM6)约为0V。

当VIN2小于0V时，U2B输出端4输出电压大小为：

V4＝VIN2+Vgs2(PM6)’---式5.8

V3＝V4+Vgs＝VIN2+Vgs(PM6)’+Vgs---式5.9

由式5.9:

Vgs2(NM2)’＝V3–VIN2＝Vgs+Vgs(PM6)’---式5.7

通常Vgs(PM6)’跟Vgs大小接近，极性相反，此时Vgs(NM2)’约为0V。

结合上述分析可以看到，在VIN2小于0V变化到大于0V或者从大于0V变化到小于0V，NM2和PM6的栅极电压均只需要变化约Vgs大小的电压，相比于图1电路结构电压摆幅减小了约50％，进而可以提高电路工作速度，降低电路功耗，并提高输入高频信号时的运算精度。

对比图1和图2，或对比图1和图8，本发明实施例使用了具有固定电压差的两个输出端的运算放大器，两个输出分别驱动电路中的N型MOS管和P型MOS管。

如本领域技术人员所公知，本发明实施例中使用MOS管元件也可以换成三极管，也可以改变所使用的MOS管或三极管的极性而保持电路跟本发明相同的效果。

本发明实施例中的电流镜说明了常见的三种电流镜实现方式，如本领域技术人员所公知，也可以使用其他结构的电流镜来达到同样的效果。

本发明实施例列举的具有两个输出的放大器实施例中包含了一个单端输出运算放大器，如本领域技术人员所公知，也可以将这个单端输出运算放大器和后面共源极放大器或源跟随器融合成一个电路而达到同样的效果。

本发明实施例使用了具有固定电压差的两个输出端的运算放大器，两个输出分别驱动电路中的N型MOS管和P型MOS管，使得MOS管栅极电压摆幅减小了约50％，进而可以提高电路工作速度，降低电路功耗，并提高输入高频信号时的运算精度。

应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。

在上述的详细描述中，各种特征一起组合在单个的实施方案中，以简化本公开。不应该将这种公开方法解释为反映了这样的意图，即，所要求保护的主题的实施方案需要比清楚地在每个权利要求中所陈述的特征更多的特征。相反，如所附的权利要求书所反映的那样，本发明处于比所公开的单个实施方案的全部特征少的状态。因此，所附的权利要求书特此清楚地被并入详细描述中，其中每项权利要求独自作为本发明单独的优选实施方案。

为使本领域内的任何技术人员能够实现或者使用本发明，上面对所公开实施例进行了描述。对于本领域技术人员来说；这些实施例的各种修改方式都是显而易见的，并且本文定义的一般原理也可以在不脱离本公开的精神和保护范围的基础上适用于其它实施例。因此，本公开并不限于本文给出的实施例，而是与本申请公开的原理和新颖性特征的最广范围相一致。

上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。

本领域技术人员还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative logical block)，单元，和步骤可以通过电子硬件、电脑软件，或两者的结合进行实现。为清楚展示硬件和软件的可替换性(interchangeability)，上述的各种说明性部件(illustrative components)，单元和步骤已经通用地描述了它们的功能。这样的功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。

本发明实施例中所描述的各种说明性的逻辑块，或单元都可以通过通用处理器，数字信号处理器，专用集成电路(ASIC)，现场可编程门阵列或其它可编程逻辑装置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任何其它类似的配置来实现。

本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的软件模块、或者这两者的结合。软件模块可以存储于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意形式的存储媒介中。示例性地，存储媒介可以与处理器连接，以使得处理器可以从存储媒介中读取信息，并可以向存储媒介存写信息。可选地，存储媒介还可以集成到处理器中。处理器和存储媒介可以设置于ASIC中，ASIC可以设置于用户终端中。可选地，处理器和存储媒介也可以设置于用户终端中的不同的部件中。

在一个或多个示例性的设计中，本发明实施例所描述的上述功能可以在硬件、软件、固件或这三者的任意组合来实现。如果在软件中实现，这些功能可以存储与电脑可读的媒介上，或以一个或多个指令或代码形式传输于电脑可读的媒介上。电脑可读媒介包括电脑存储媒介和便于使得让电脑程序从一个地方转移到其它地方的通信媒介。存储媒介可以是任何通用或特殊电脑可以接入访问的可用媒体。例如，这样的电脑可读媒体可以包括但不限于RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁性存储装置，或其它任何可以用于承载或存储以指令或数据结构和其它可被通用或特殊电脑、或通用或特殊处理器读取形式的程序代码的媒介。此外，任何连接都可以被适当地定义为电脑可读媒介，例如，如果软件是从一个网站站点、服务器或其它远程资源通过一个同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或以例如红外、无线和微波等无线方式传输的也被包含在所定义的电脑可读媒介中。所述的碟片(disk)和磁盘(disc)包括压缩磁盘、镭射盘、光盘、DVD、软盘和蓝光光盘，磁盘通常以磁性复制数据，而碟片通常以激光进行光学复制数据。上述的组合也可以包含在电脑可读媒介中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种绝对值电路，其特征在于，所述绝对值电路包括：

运算放大器U2B，具有第一输入端口(1)，第二输入端口(2)，第一输出端口(3)和第二输出端口(4)，其中，所述第一输出端口(3)的电平高于所述第二输出端口(4)的电平，所述第一输出端口(3)和所述第二输出端口(4)的电压差为固定值；

电压信号输入端口(VIN2)，连接到运算放大器U2B的第一输入端口(1)，第二输入端口(2)连接到接地端(GND)；或电流信号输入端口VIN，连接到运算放大器U2B的第二输入端口(2)，第一输入端口(1)连接到接地端(GND)；

N型MOS管NM2，N型MOS管NM2的栅极连接到运算放大器U2B的第一输出端口(3)；

P型MOS管PM6，P型MOS管PM6的栅极连接到运算放大器U2B的第二输出端口(4)；N型MOS管NM2的源极和P型MOS管PM6的源极连接到一起后连接到运算放大器U2B的第二输入端口(2)；

电流控制电流源(CMA1)，所述电流控制电流源(CMA1)的第一输入端连接到N型MOS管NM2的漏极，所述电流控制电流源(CMA1)的第一输出端跟P型MOS管PM6的漏极并联后连接到电流输出端子(IOUT2)；

正电源(VDD)，连接到所述电流控制电流源(CMA1)的第二输入端，并连接到所述电流控制电流源(CMA1)的第二输出端。

2.如权利要求1所述绝对值电路，其特征在于，所述固定值为MOS管的栅极和源极电压差。

3.如权利要求1所述绝对值电路，其特征在于，所述电流控制电流源(CMA1)包括：P型MOS管PM8、P型MOS管PM9、P型MOS管PM10、P型MOS管PM11和提供偏置电压的电压源(VB1)，其中，所述P型MOS管PM8的漏极和所述P型MOS管PM9的源极相连；所述P型MOS管PM10的漏极和所述P型MOS管PM11的源极相连；所述P型MOS管PM8的源极和所述P型MOS管PM10的源极相连并连接到所述正电源(VDD)；所述P型MOS管PM8的栅极和所述P型MOS管PM10的栅极相连并连接到所述P型MOS管PM11的漏极，将所述P型MOS管PM11的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM9的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子(IOUT2)；将P型MOS管PM9的栅极和所述P型MOS管PM11的栅极相连并通过提供偏置电压的电压源(VB1)连接到接地端(GND)。

4.如权利要求1所述绝对值电路，其特征在于，所述电流控制电流源(CMA1)包括：P型MOS管PM2、P型MOS管PM3、P型MOS管PM4、P型MOS管PM5，其中，所述P型MOS管PM2的漏极和所述P型MOS管PM3的源极相连；所述P型MOS管PM4的漏极和所述P型MOS管PM5的源极相连，并分别连接到所述P型MOS管PM2的栅极和所述P型MOS管PM4的栅极；所述P型MOS管PM2的源极和所述P型MOS管PM4的源极相连并连接到所述正电源(VDD)；所述P型MOS管PM3的栅极和所述P型MOS管PM5的栅极相连并连接到所述P型MOS管PM5的漏极，将所述P型MOS管PM5的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM3的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子(IOUT2)。

5.如权利要求1所述绝对值电路，其特征在于，所述电流控制电流源(CMA1)包括：P型MOS管PM12、P型MOS管PM14，其中，所述P型MOS管PM12的源极和所述P型MOS管PM14的源极相连并连接到所述正电源(VDD)；所述P型MOS管PM12的栅极和所述P型MOS管PM14的栅极相连并连接到所述P型MOS管PM14的漏极，将所述P型MOS管PM14的漏极连接所述N型MOS管NM2的漏极，作为电流输入端；将所述P型MOS管PM12的漏极跟所述P型MOS管PM6的漏极并联后连接到电流输出端子(IOUT2)。

6.如权利要求1所述绝对值电路，其特征在于，所述运算放大器U2B由具有一个输出端的运算放大器U4A和N型MOS管NM4、N型MOS管NM5和电流源(I1)串联而成；其中，运算放大器U4A的同相输入端(13)连接反相输入端子VIN，运算放大器U4A的反相输入端(12)连接同相输入端子VIP，运算放大器U4A的正电压输入端(18)连接正电源(VDD)，运算放大器U4A的负电压输入端(14)连接负电源(VSS)；N型MOS管NM4的栅极连接运算放大器U4A的输出端子(11)，N型MOS管NM4的源极连接负电源(VSS)，N型MOS管NM4的漏极跟N型MOS管NM5的源极连接，N型MOS管NM5的栅极和漏极并联后跟电流源(I1)的一端串联，电流源(I1)的另一端连接正电源(VDD)；N型MOS管NM4的漏极还跟输出端口VO2连接，N型MOS管NM5的漏极还跟输出端口VO1连接；N型MOS管NM4构成共源极放大器，信号从输出端口VO1和输出端口VO2输出，电流源(I1)的电路流过N型MOS管NM5产生一个固定的Vgs电压差，使得输出端口VO1的电平比输出端口VO2的电平高Vgs。

7.如权利要求1所述绝对值电路，其特征在于，所述运算放大器U2B由具有一个输出端的运算放大器U4B和P型MOS管PM13、电阻(R4)和电流源(I2)串联而成；其中，运算放大器U4B的同相输入端(15)连接同相输入端子VIP1，运算放大器U4B的反相输入端(16)连接反相输入端子VIN1，运算放大器U4B的正电压输入端(18)连接正电源(VDD)，运算放大器U4B的负电压输入端(14)连接负电源(VSS)；P型MOS管PM13的栅极连接运算放大器U4B的输出端子(17)，运算放大器U4B的漏极连接负电源(VSS)，运算放大器U4B的源极跟电阻(R4)、电流源(I2)依次串联后连接到正电源(VDD)；P型MOS管PM13的源极还跟输出端口VO4连接，电阻(R4)和电流源(I2)的公共端还跟输出端口VO3连接；P型MOS管PM13构成源跟随器，信号从输出端口VO3和输出端口VO4输出，电流源(I2)的电流流过电阻(R4)产生一个固定的电压差，使得输出端口VO3的电平比输出端口VO4的电平高I2*R4，I2为电流源(I2)的电流值，R4为电阻(R4)的电阻值。

8.如权利要求1所述绝对值电路，其特征在于，

所述第一输入端口(1)为同相输入端口，所述第二输入端口(2)为反相输入端口。

9.如权利要求8所述绝对值电路，其特征在于，

电压信号输入端口(VIN2)，连接到运算放大器U2B的同相第一输入端口(1)；N型MOS管NM2的源极和P型MOS管PM6的源极连接到一起后连接到运算放大器U2B的反相第二输入端口(2)并通过电阻(R2)连接到接地端(GND)。

10.如权利要求8所述绝对值电路，其特征在于，

电流信号输入端口VIN，连接到运算放大器U2B的反相第二输入端口(2)，同相第一输入端口(1)连接到接地端(GND)；N型MOS管NM2的源极和P型MOS管PM6的源极连接到一起后连接到运算放大器U2B的反相第二输入端口(2)并连接到电流信号输入端口VIN。