JP2007047664A5 - - Google Patents

Claims (14)

1. TFT素子および画素電極が画素単位で配置された表示パネルを有する表示装置であって、
   前記表示パネルは、
   有効表示領域の端部のうち、ゲート電極線の延在方向の一方の端部の外側に位置するドレイン電極線において、当該ドレイン電極線の延在方向の一方の端部から数えて偶数本目のゲート電極線に接続されたTFT素子を有する第１のダミー画素が配置され、
   有効表示領域の端部のうち、前記ゲート電極線の延在方向の他方の端部の外側に位置するドレイン電極線において、当該ドレイン電極線の延在方向の前記一方の端部から数えて奇数本目のゲート電極線に接続されたTFT素子を有する第２のダミー画素が配置されており、
   各ドレイン電極線は、当該ドレイン電極線に接続された各画素のTFT素子が、延在方向に沿って交互に配置されており、
   前記ゲート電極線の延在方向の端部の各ドレイン電極線は、有効表示領域内に配置された複数のTFT素子と、前記有効表示領域外に配置された複数の第１または第２のダミー画素とに接続されており、前記各ドレイン電極線に接続された前記複数のTFT素子と前記複数の第１または第２のダミー画素は、前記各ドレイン電極線の延在方向に沿って交互に配置されていることを特徴とする表示装置。
2. 前記第１のダミー画素が配置された端部が、前記ゲート電極線の入力端側であることを特徴とする請求項１に記載の表示装置。
3. 前記第１および第２のダミー画素は、有効表示領域内の画素と同じ構成であることを特徴とする請求項１または請求項２に記載の表示装置。
4. 前記第１および第２のダミー画素は、TFT素子のみを有することを特徴とする請求項１または請求項２に記載の表示装置。
5. 前記第１または第２のダミー画素の外側に、ダミーのドレイン電極線を有することを特徴とする請求項１に記載の表示装置。
6. 前記複数の第１のダミー画素の間、または前記複数の第２のダミー画素の間に、第３のダミー画素が配置されていることを特徴とする請求項１に記載の表示装置。
7. 前記第３のダミー画素は、前記有効表示領域内の画素の画素電極と同じ導電層にダミーの電極層を有することを特徴とする請求項６に記載の表示装置。
8. 前記第３のダミー画素は、前記ダミーのドレイン電極線および前記ダミーの電極層と接続されたTFT素子を有することを特徴とする請求項７に記載の表示装置。
9. 複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、
   前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、
   前記画素領域の集合として表示領域が設定された表示装置において、
   前記ゲート電極線の一方側で前記ドレイン電極線に接続するTFT素子と該ゲート電極線の他方側で該ドレイン電極線に接続するＴＦＴ素子とは、該ドレイン電極線を介して互いに反対側に配置され、
   かつ前記表示領域の外側に、２本の前記ゲート電極線を隔ててTFT素子が配置されたダミー領域を有することを特徴とする表示装置。
10. 前記ダミー領域は、遮光されていることを特徴とする請求項９に記載の表示装置。
11. 前記表示領域の左外側の前記ダミー領域に配置されるTFT素子と前記表示領域の右外側の前記ダミー領域に配置されるTFT素子は、前記ドレイン電極線の延在方向に、前記画素領域の前記ドレイン電極線の延在方向の長さ分ずれていることを特徴とする請求項９または請求項１０に記載の表示装置。
12. 前記ドレイン電極線には、１フレーム期間中、同じ極性の信号が加わることを特徴とする請求項９乃至請求項１１のいずれか１項に記載の表示装置。
13. 前記ドレイン電極線の隣接する２本には、互いに逆の極性の信号が加わることを特徴とする請求項１２に記載の表示装置。
14. 複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、
    前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、
    前記画素領域の集合として表示領域が設定された表示装置において、
    前記ゲート電極線の一方側で前記ドレイン電極線に接続するTFT素子と該ゲート電極線の他方側で該ドレイン電極線に接続するTFT素子とは、該ドレイン電極線を介して互いに反対側に配置され、
    前記ドレイン電極線には、１フレーム期間中、同じ極性の信号が加わり、かつ隣接する２本に互いに逆の極性の信号が加わることを特徴とする表示装置。