JP2008083196A - レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法 - Google Patents

レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008083196A
JP2008083196A JP2006260836A JP2006260836A JP2008083196A JP 2008083196 A JP2008083196 A JP 2008083196A JP 2006260836 A JP2006260836 A JP 2006260836A JP 2006260836 A JP2006260836 A JP 2006260836A JP 2008083196 A JP2008083196 A JP 2008083196A
Authority
JP
Japan
Prior art keywords
additive
resist
film
resist pattern
pka
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006260836A
Other languages
English (en)
Other versions
JP4801550B2 (ja
Inventor
Junichi Kon
純一 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006260836A priority Critical patent/JP4801550B2/ja
Priority to US11/859,930 priority patent/US8338072B2/en
Publication of JP2008083196A publication Critical patent/JP2008083196A/ja
Application granted granted Critical
Publication of JP4801550B2 publication Critical patent/JP4801550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/038Macromolecular compounds which are rendered insoluble or differentially wettable
    • G03F7/0382Macromolecular compounds which are rendered insoluble or differentially wettable the macromolecular compound being present in a chemically amplified negative photoresist composition
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/039Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G03F7/0392Macromolecular compounds which are photodegradable, e.g. positive electron resists the macromolecular compound being present in a chemically amplified positive photoresist composition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42Simultaneous manufacture of periphery and memory cells
    • H10B41/43Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0045Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2051Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source
    • G03F7/2059Exposure without an original mask, e.g. using a programmed deflection of a point source, by scanning, by drawing with a light beam, using an addressed light or corpuscular source using a scanning corpuscular radiation beam, e.g. an electron beam

Abstract

【課題】形状異常の発生を抑制し微細かつ高精細なレジストパターンを寸法精度よく形成可能なレジスト組成物、微細かつ高精細なレジストパターンを効率的かつ寸法精度よく形成可能なレジストパターンの形成方法、及び半導体装置の製造方法の提供。
【解決手段】本発明のレジスト組成物は、基材樹脂、光酸発生剤、第1添加剤及び第2添加剤を少なくとも含んでなり、前記第2添加剤のpKaが、前記第1添加剤のpKaよりも大きく、かつレジスト成膜温度において、前記第2添加剤の蒸気圧が、第1添加剤の蒸気圧よりも低い。本発明のレジストパターンの形成方法は、被加工面上に、本発明の前記レジスト組成物を塗布し加熱してレジスト膜を形成するレジスト膜形成工程と、該レジスト膜に対して、電離放射線を選択的に照射する電離放射線照射工程と、電離放射線が照射された該レジスト膜を加熱する加熱工程と、現像する現像工程とを少なくとも含む。
【選択図】なし

Description

本発明は、微細かつ高精細なレジストパターンの形成に好適なレジスト組成物、該レジスト組成物を用いたレジストパターンの形成方法、及び半導体装置の製造方法に関する。
現在では、半導体集積回路の高集積化が進み、LSIやVLSIが実用化されており、それに伴って配線パターンは、0.2μm以下のサイズに、最小のものでは0.1μm以下のサイズにまで微細化されてきている。配線パターンを微細に形成するには、被処理基板上をレジスト膜で被覆し、該レジスト膜に対して選択露光を行った後に現像することによりレジストパターンを形成し、該レジストパターンをマスクとして前記被処理基板に対してドライエッチングを行い、その後に該レジストパターンを除去することにより所望のパターン(例えば配線パターンなど)を得るリソグラフィ技術が非常に重要である。このリソグラフィ技術においては、露光光(露光に用いる光)の短波長化により、更には、電子線やX線等を使用し、より微細なパターン形成の実現が検討されるに至っている。
電子線、X線などを用いたリソグラフィに使用可能なレジスト材料としては、光酸発生剤を含有する化学増幅レジストが有望視されている。該化学増幅レジストは、例えば、電子線、X線、収束イオンビーム等が照射されると、前記光酸発生剤から酸が発生し、その後にベーク処理が行われると、触媒反応により、前記電子線等の照射領域が、アルカリ可溶(ポジ型)又はアルカリ不溶(ネガ型)に変化する。このため、見かけの量子効率を向上させて、高感度化を図ることができる。このような化学増幅レジストは、一般に、基材樹脂、光酸発生剤、各種添加剤、有機溶剤等を含んでおり、特にネガ型レジストでは、更に架橋剤を含んでいる。
ところで、電子線を用いたリソグラフィでは、レジスト膜に入射する電子が電荷を有することから、電子線の照射の際にレジスト組成物中の物質の原子核や電子との相互作用が生じる。このため、基板200上に形成されたポジ型レジスト膜210については、図26Aに示すように、基板200上に形成されたネガ型レジスト膜220については、図26Bに示すように、それぞれ電子線が入射すると、散乱(前方散乱)が生じ、レジスト膜210及び220における電子線照射部では、照射面積がレジスト膜210及び220の表面よりも底部の方で大きくなる。その結果、ポジ型レジストでは、図26Cに示すように、現像後に得られるレジスト抜けパターン(レジストパターン212間の開口部214)の断面形状が逆テーパ形状となり、ネガ型レジストでは、図26Dに示すように、現像後に得られるレジスト抜けパターン(レジストパターン222間の開口部224)の断面形状が順テーパ形状となる。
このようなレジストパターンの形状異常、特に逆テーパ形状が生じると、パターン上面から観察する際、寸法の正確な測定を行うことができず、半導体デバイスの微細加工が困難になるという問題があった。
前記電子線を用いたリソグラフィにおけるパターンの形状異常は、電子線散乱のプロファイルが反映されたものであり、レジストの解像性が向上するほどプロファイルを忠実に再現し、形状がより悪化する。このため、従来では、レジスト材料のアルカリ溶解性を調節し、解像性を低下させることにより、レジスト膜の表面から内部に向かって徐々に溶解させ、テーパ角の小さい(垂直な)パターンを形成していた。しかし、この方法では、電子線を照射する領域のサイズに対して、現像後に得られるパターンサイズが大幅に拡がり、微細パターンの形成が困難であった。
順テーパ形状のレジストパターンを形成する方法としては、例えば、電子ビームの照射によりガラス転移温度が上昇する性質を有するポジ型レジストを用いてレジストパターンを形成した後、該レジストパターンの表面に電子ビームを照射し、上層部のガラス転移温度を上昇させる。そして、ベーク処理を行うことにより、電子ビームが照射されていない下層部のレジストパターンを流動化させ、下部の開口部を縮小させて、レジスト抜けパターンの断面形状が順テーパ形状であるレジストパターンを得る方法が提案されている(特許文献1参照)。しかし、この方法は、開口部の断面が垂直形状のレジストパターンを形成した後、断面形状を順テーパ形状に変化させるものであり、断面が逆テーパ形状になるのを抑制して、順テーパ形状のレジストパターンを形成するものではない。また、先ずレジストパターンを形成させてから種々の処理を行っているため、非効率的である。
また、特定の構造を有する酸分解性樹脂を含有させることにより、優れたパターンプロファイルの形状が得られるポジ型レジスト組成物が提案されており、露光から加熱までの経時による性能変化を低下させるためには、更に塩基性化合物を含むのが好ましい点が、開示されている(特許文献2参照)。しかし、このポジ型レジスト組成物においては、単に塩基性化合物が1種添加されただけであり、レジストパターンの断面におけるテーパ角を精度よく制御する点では不充分である。
したがって、形状異常の発生を抑制可能で微細かつ高精細なレジストパターンを効率的かつ寸法精度よく形成可能なレジスト組成物及びこれを用いた関連技術は、未だ提供されていないのが現状である。
特開2005−91415号公報 特開2005−208365号公報
本発明は、従来における前記問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、形状異常の発生を抑制し微細かつ高精細なレジストパターンを寸法精度よく形成可能なレジスト組成物、該レジスト組成物を用い、微細かつ高精細なレジストパターンを効率的かつ寸法精度よく形成可能なレジストパターンの形成方法、及び前記レジスト組成物を用い、形状異常の発生を抑制し微細かつ高精細なレジストパターンを形成可能であり、該レジストパターンを用いて形成した微細な配線パターンを有する半導体装置を効率的に量産可能な半導体装置の製造方法を提供することを目的とする。
前記課題を解決するための手段としては、後述する付記に列挙した通りである。即ち、
本発明のレジスト組成物は、基材樹脂、光酸発生剤、第1添加剤及び第2添加剤を少なくとも含んでなり、前記第2添加剤のpKaが、前記第1添加剤のpKaよりも大きく、かつレジスト成膜温度において、前記第2添加剤の蒸気圧が、前記第1添加剤の蒸気圧よりも低いことを特徴とする。
該レジスト組成物においては、前記第1添加剤及び前記第2添加剤を含み、レジスト成膜温度において、前記第2添加剤の蒸気圧が、前記第1添加剤の蒸気圧よりも低いので、該レジスト組成物を用いてレジスト膜を形成すると、該レジスト膜の下部に前記第2添加剤が偏在する。また、前記第2添加剤のpKa(酸解離定数Kaの逆数の対数値)が、前記第1添加剤のpKaよりも大きいので、前記レジスト膜の下部における塩基性度が高められ、パターニング時に電離放射線が照射されて発生する酸が中和され、前記基材樹脂の反応を抑制し、レジスト抜けパターン(レジストパターン間の開口部)の断面形状におけるテーパ角を制御し、形状異常の発生を抑制することができ、微細かつ高精細なレジストパターンを寸法精度よく形成することができる。
本発明のレジストパターンの形成方法は、被加工面上に本発明の前記レジスト組成物を塗布し加熱してレジスト膜を形成するレジスト膜形成工程と、該レジスト膜に対して、電離放射線を選択的に照射する電離放射線照射工程と、電離放射線が照射された該レジスト膜を加熱する加熱工程と、現像する現像工程とを少なくとも含むことを特徴とする。
該レジストパターンの形成方法では、前記レジスト膜形成工程において、前記被加工面1上に、本発明の前記レジスト組成物が塗布され、図1Aに示すように、第1添加剤A及び第2添加剤Bが膜中に散在した、レジスト膜2が形成される。次いで、該レジスト膜2が加熱される。このとき、該加熱の温度(レジスト成膜温度)において、第2添加剤Bの蒸気圧が、第1添加剤Aの蒸気圧よりも低いので、図1Bに示すように、前記レジスト膜2の上部に第1添加剤Aが、下部に第2添加剤Bが、それぞれ偏在する。次いで、前記電離放射線照射工程において、該レジスト膜に対して、前記電離放射線が選択的に照射される。ここで、該電離放射線が、例えば電子線である場合、図1Bに示すように、電子線がレジスト膜2に入射すると、散乱(前方散乱)が生じ、レジスト膜2における電子線照射部では、照射面積がレジスト膜2の表面よりも底部の方で大きくなる。しかし、レジスト膜2の下部に偏在している第2添加剤BのpKaが、レジスト膜2の上部に位置する第1添加剤AのpKaよりも大きいので、前記レジスト膜2の下部における塩基性度が高められ、電子線が照射されて発生する酸が中和され、前記基材樹脂の反応が抑制される。その後、前記加熱工程において、該レジスト膜2が加熱される。そして、前記現像工程において、現像される。その結果、前記レジスト組成物がポジ型である場合、図1Cに示すように、前記レジスト抜けパターンの断面形状が、垂直乃至順テーパ形状(レジストパターン3間の開口部4における角度θが、90°以上)であるレジストパターン3が形成される。該レジストパターン3は、微細かつ高精細であり、エッチング処理等することにより半導体装置を製造する際のマスクに好適である。
本発明の半導体装置の製造方法は、本発明の前記レジストパターンの形成方法により、被加工面上にレジストパターンを形成するレジストパターン形成工程と、該レジストパターンをマスクとしてエッチングにより前記被加工面をパターニングするパターニング工程とを含むことを特徴とする。
該半導体装置の製造方法では、まず、前記レジストパターン形成工程において、本発明の前記レジストパターンの形成方法により、配線パターン等のパターンを形成する対象である前記被加工面上にレジストパターンが形成される。該レジストパターンは、形状異常の発生が抑制され、微細かつ高精細である。次に、前記パターニング工程において、前記レジストパターン形成工程において形成されたレジストパターンをマスクとして用いてエッチングを行うことにより、前記被加工面が微細かつ高精細にしかも寸法精度よくパターニングされ、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有する高品質かつ高性能な半導体装置が効率よく製造される。
本発明の半導体装置は、本発明の前記半導体装置の製造方法により製造されたことを特徴とする。該半導体装置は、極めて微細かつ高精細で、しかも寸法精度に優れた配線パターン等のパターンを有し、高品質かつ高性能である。
本発明によると、従来における問題を解決することができ、形状異常の発生を抑制し微細かつ高精細なレジストパターンを寸法精度よく形成可能なレジスト組成物、該レジスト組成物を用い、微細かつ高精細なレジストパターンを効率的かつ寸法精度よく形成可能なレジストパターンの形成方法、及び前記レジスト組成物を用い、形状異常の発生を抑制し微細かつ高精細なレジストパターンを形成可能であり、該レジストパターンを用いて形成した微細な配線パターンを有する半導体装置を効率的に量産可能な半導体装置の製造方法を提供することができる。
(レジスト組成物)
本発明のレジスト組成物は、基材樹脂、光酸発生剤、及び少なくとも2種の添加剤を少なくとも含んでなり、有機溶剤、更に必要に応じて適宜選択した、界面活性剤等のその他の成分を含んでなる。
本発明の前記レジスト組成物は、電子線等の電離放射線の照射によりレジストパターンを形成する場合、レジストパターンの形状異常を効果的に抑制することができる点で、ポジ型であるのが好ましい。
−添加剤−
前記添加剤は、少なくとも2種(第1添加剤及び第2添加剤)使用することが必要であり、第1添加剤及び第2添加剤の特性としては、以下の条件を充たすことが必要である。即ち、前記第2添加剤のpKaが、前記第1添加剤のpKaよりも大きく、かつレジスト成膜温度において、前記第2添加剤の蒸気圧が、前記第1添加剤の蒸気圧よりも低いことが必要である。
この場合、レジスト成膜温度において、前記第2添加剤の蒸気圧が、前記第1添加剤の蒸気圧よりも低いので、該レジスト膜の下部に前記第2添加剤が偏在する。また、前記第2添加剤のpKaが、前記第1添加剤のpKaよりも大きいので、前記レジスト膜の下部における塩基性度が高められ、パターニング時に電離放射線等が照射されて発生する酸が中和され、前記基材樹脂の反応を抑制し、形成されるレジストパターンの断面形状におけるテーパ角を制御することができる。
前記第1添加剤及び前記第2添加剤のpKa(酸解離定数Kaの逆数の対数値)としては、前記第2添加剤のpKaが、前記第1添加剤のpKaよりも大きい限り特に制限はなく、目的に応じて適宜選択することができるが、前記第2添加剤のpKaが、前記第1添加剤のpKaに対して、2以上大きいのが好ましく、3以上大きいのがより好ましい。
前記第2添加剤のpKaと前記第1添加剤のpKaとの差が、2未満であると、電離放射線の照射により発生する酸の中和度合いに差が生じず、レジスト抜けパターン(レジストパターン間の開口部)の断面形状におけるテーパ角の制御を充分に行うことができないことがある。
また、前記第1添加剤及び前記第2添加剤のpKaとしては、特に制限はなく、目的に応じて適宜選択することができるが、それぞれ4以上が好ましく、6以上がより好ましい。
前記pKaが、4未満であると、前記第1添加剤及び前記第2添加剤自体が、前記基材樹脂と反応してしまい、レジスト材料としての機能が発揮されないことがある。
前記第1添加剤及び前記第2添加剤のレジスト成膜温度における蒸気圧としては、第2添加剤の蒸気圧が、第1添加剤の蒸気圧よりも低い限り特に制限はなく、目的に応じて適宜選択することができるが、第2添加剤の蒸気圧が、第1添加剤の蒸気圧に対して、26.66kPa(200Torr)以上低いのが好ましい。
前記第2添加剤の蒸気圧と前記第1添加剤の蒸気圧との差が、26.66kPa(200Torr)未満であると、各添加剤のレジスト膜中での偏在化が不充分となり、レジストパターンの断面形状におけるテーパ角の制御を充分に行うことができないことがある。
また、前記第1添加剤及び前記第2添加剤のレジスト成膜温度における蒸気圧としては、特に制限はなく、目的に応じて適宜選択することができるが、それぞれ101.308kPa(760Torr)以下が好ましい。
前記蒸気圧が、101.308kPa(760Torr)を超えると、レジスト成膜時の加熱(ベーク処理)において、前記添加剤のレジスト膜外への蒸発量が増大し、レジストパターンの断面形状におけるテーパ角の制御を充分に行うことができないことがある。
前記レジスト成膜温度としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、40〜150℃が好ましく、80〜120℃がより好ましい。
前記温度が、40℃未満であると、前記レジスト膜中の溶剤成分の蒸発が充分に行われないことがあり、150℃を超えると、前記レジスト膜が軟化することがある。
前記第1添加剤及び前記第2添加剤の添加モル比(第1添加剤/第2添加剤)としては、特に制限はなく、目的に応じて適宜選択することができるが、1/10〜10/1が好ましい。
前記添加モル比が、前記数値範囲から外れると、各添加剤のレジスト膜の厚み方向での偏在化が不充分となり、また、電離放射線の照射により発生する酸の中和度合いに差が生じず、レジストパターンの断面形状におけるテーパ角の制御を充分に行うことができないことがある。
本発明の前記レジスト組成物においては、前記添加剤を少なくとも2種含んでいればよく、前記第1添加剤及び前記第2添加剤に加えて、更なる添加剤、例えば第3添加剤を含んでいてもよい。該第3添加剤を含む場合、前記第3添加剤のpKaが、前記第2添加剤のpKaよりも大きく、かつ前記レジスト成膜温度において、前記第3添加剤の蒸気圧が、前記第2添加剤の蒸気圧よりも低いのが好ましい。
この場合、レジスト成膜温度において、蒸気圧が、前記第3添加剤、前記第2添加剤、及び前記第1添加剤の順に低いので、該レジスト膜の上部から下部に向かって、前記第1添加剤、前記第2添加剤、及び前記第3添加剤の順に偏在する。また、これらの添加剤のpKaは、前記第3添加剤、前記第2添加剤、及び前記第1添加剤の順に大きいので、前記レジスト膜の上部から下部に向かうにつれて塩基性度が高められる。このため、前記レジスト膜の下部においては、パターニング時に電離放射線等が照射されて発生する酸が、より中和され、前記基材樹脂の反応を抑制し、形成されるレジストパターン間の開口部の断面形状におけるテーパ角を制御することができる。
前記第1添加剤及び前記第2添加剤に加えて、更に前記第3添加剤を添加する場合、これらの添加剤の添加量としては、特に制限はなく、目的に応じて適宜選択することができるが、各添加剤を等モルで添加するのが好ましい。
前記第1添加剤、前記第2添加剤及び前記第3添加剤としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、カルボン酸、含窒素化合物などが好適に挙げられる。
前記カルボン酸としては、例えば、ギ酸(pKa=3.54)、酢酸(pKa=4.76)、乳酸(pKa=3.64)、酪酸(pKa=4.57)、吉草酸(pKa=5.17)、ビニル酢酸(pKa=4.12)、プロピオン酸(pKa=4.62)、コハク酸(pKa=3.99)、安息香酸(pKa=4.00)、フマル酸(pKa=3.07)、マロン酸(pKa=2.60)、などが挙げられる。
前記含窒素化合物としては、例えば、脂肪族アミン、芳香族アミンなどが好適に挙げられる。
前記脂肪族アミンとしては、例えば、メチルアミン(pKa=10.51)、ジメチルアミン(pKa=11.02)、エチルアミン(pKa=10.66)、ジエチルアミン(pKa=11.02)、トリエチルアミン(pKa=10.68)、プロピルアミン(pKa=10.93)、ブチルアミン(pKa=10.77)、ペンチルアミン(pKa=10.93)、シクロペンチルアミン(pKa=10.56)、ヘキシルアミン(pKa=10.85)、シクロヘキシルアミン(pKa=10.62)、ヘプチルアミン(pKa=10.66)、エチレンジアミン(pKa=7.12)、ベンジルアミン(pKa=9.43)、2−アミノエタノール(pKa=9.64)、ジエタノールアミン(pKa=8.87)、トリエタノールアミン(pKa=7.76)、ヒドロキシルアミン(pKa=6.14)、ピペラジン(pKa=5.68)、ピペリジン(pKa=11.24)、ピロリジン(pKa=11.40)、などが挙げられる。
前記芳香族アミンとしては、例えば、アニリン(pKa=4.63)、メチルアニリン(pKa=4.44〜4.79)、ジメチルアニリン(pKa=5.07)、キノリン(pKa=4.97)、イソキノリン(pKa=5.14)、イミダゾール(pKa=7.04)、ジフェニルアミン(pKa=13.65)、1−ナフチルアミン(pKa=3.98)、2−ヒドロキシベンジルアミン(pKa=8.63)、ピリジン(pKa=5.67)、メチルピリジン(pKa=5.80〜6.10)、などが挙げられる。
前記レジスト組成物における、前記第1添加剤、前記第2添加剤及び前記第3添加剤の存在を確認する方法としては、特に制限はなく、公知の方法により行うことができ、例えば、赤外分光分析装置(FT−IR)、核磁気共鳴分析装置(NMR)などを用いて分析することができる。
−基材樹脂−
前記基材樹脂としては、水溶性乃至アルカリ可溶性であれば、特に制限はなく、目的に応じて公知のものの中から適宜選択することができ、例えば、ノボラック系樹脂、ポリビニルフェノール系樹脂、アクリル系樹脂、シクロオレフィン系樹脂、及びこれらの誘導体樹脂などが挙げられる。これらは1種単独で使用してもよいし、2種以上を併用してもよい。
また、前記基材樹脂は、現像液に対する溶解性を制御することができる点で、酸解離性保護基を有しているのが好ましい。
前記酸解離性保護基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、tert−ブトキシカルボニル基、tert−アミルオキシカルボニル基等の第三級アルキルオキシカルボニル基;tert−ブトキシカルボニルメチル基等の第三級アルコキシカルボニルアルキル基;tert−ブチル基等の第三級アルキル基;エトキシエチル基、メトキシプロピル基等のアルコキシアルキル基;テトラヒドロピラニル基、テトラヒドロフラニル基等のアセタール基;ベンジル基、トリメチルシリル基、などが挙げられる。
−光酸発生剤−
前記光酸発生剤は、添加することにより、電離放射線の照射による前記レジスト組成物の反応を有効に開始させることができる。
前記光酸発生剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ヨードニウム塩、スルホニウム塩、ハロゲン化合物、スルホン酸エステル化合物、イミド化合物、カルボニル化合物、ジスルフォン、α,α−ビスアリルスルフォニルジアゾメタン、ジアゾニウム塩などが挙げられる。これらは1種単独で使用してもよいし、2種以上を併用してもよい。
前記ヨードニウム塩(iodonium salts)としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、下記一般式で表されるものが好適に挙げられる。
前記スルホニウム塩(sulphonium salts)としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、下記一般式で表されるものが好適に挙げられる。
前記ハロゲン化合物(halogen compounds)としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、下記一般式で表されるものが好適に挙げられる。
前記スルホン酸エステル化合物(sulfonate compounds)としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、下記一般式で表されるものが好適に挙げられる。
前記イミド化合物(imide compounds)としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、下記一般式で表されるものが好適に挙げられる。
前記カルボニル化合物(carbonyl compunds)としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、下記一般式で表されるものが好適に挙げられる。
前記ジスルフォン(disulfone)としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、下記一般式で表されるものが好適に挙げられる。
前記α,α−ビスアリルスルフォニルジアゾメタン(α,α−bisallyl suffonyl diazomethane)としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、下記一般式で表されるものが好適に挙げられる。
前記ジアゾニウム塩(diazonium salts)としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、下記一般式で表されるものが好適に挙げられる。
前記光酸発生剤のレジスト組成物における含有量としては、特に制限はなく、目的に応じて適宜選択することができるが、前記基材樹脂100質量部に対して1〜30質量部が好ましく、3〜20質量部がより好ましい。
前記含有量が、1質量部未満であると、反応性に劣り、露光感度が低下することがあり、30質量部を超えると、成膜性が低下し、コントラストが低下して解像性が悪化することがある。
−有機溶剤−
前記有機溶剤としては、前記レジスト組成物中の各成分を溶解可能であり、かつ適当な乾燥速度を有し、該有機溶剤の蒸発後に、均一で平滑な塗膜が形成可能であれば特に制限はなく、目的に応じて適宜選択することができ、塗布溶媒として一般的に使用されているものを用いることができる。具体的には、例えば、グリコールエーテルエステル類、グリコールエーテル類、エステル類、ケトン類、環状エステル類、アルコール類などが挙げられる。これらは1種単独で使用してもよいし、2種以上を併用してもよい。
前記グリコールエーテルエステル類としては、例えば、エチルセロソルブアセテート、メチルセロソルブアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、などが挙げられる。
前記グリコールエーテル類としては、例えば、エチルセロソルブ、メチルセロソルブ、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、などが挙げられる。
前記エステル類としては、例えば、乳酸エチル、酢酸ブチル、酢酸アミル、ピルビン酸エチル、などが挙げられる。
前記ケトン類としては、例えば、2−ヘプタノン、シクロヘキサノン、などが挙げられる。
前記環状エステル類としては、例えば、γ−ブチロラクトンなどが挙げられる。
前記アルコール類としては、例えば、メターノール、エタノール、プロパノール、イソプロパノール、ブタノール、などが挙げられる。
−その他の成分−
前記その他の成分としては、本発明の効果を害しない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、前記レジスト組成物の溶解性や塗布性の向上を目的とした場合には、イソプロピルアルコール、界面活性剤などを添加することができる。
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができるが、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で非イオン性界面活性剤が好ましい。
前記非イオン性界面活性剤としては、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤から選択されるものが好適に挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第1級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第2級アルコールエトキシレート系、などが挙げられる。
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型4級カチオン系界面活性剤、エステル型4級カチオン系界面活性剤などが挙げられる。
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤などが挙げられる。
前記界面活性剤の前記レジスト組成物における含有量としては、前記アルカリ可溶性基を少なくとも有するケイ素含有ポリマー、前記有機溶剤等の種類や含有量などに応じて適宜決定することができる。
本発明のレジスト組成物は、形状異常の発生を抑制し微細かつ高精細なレジストパターンを寸法精度よく形成可能であり、以下の本発明のレジストパターンの形成方法、本発明の半導体装置の製造方法などに特に好適に使用することができる。
(レジストパターンの形成方法)
本発明のレジストパターンの形成方法は、レジスト膜形成工程、電離放射線照射工程、加熱工程、及び現像工程を少なくとも含み、更に必要に応じて適宜選択したその他の工程を含む。
<レジスト膜形成工程>
前記レジスト膜形成工程は、被加工面上に、本発明の前記レジスト組成物を塗布し加熱してレジスト膜を形成する工程である。
前記被加工面(基材)としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジスト膜が半導体装置等の電子デバイスに形成される場合には、該被加工面(基材)としては、半導体基材表面が挙げられ、具体的には、シリコンウェハー等の基板、各種酸化膜などが好適に挙げられる。
前記塗布の方法としては、特に制限はなく、目的に応じて公知の塗布方法の中から適宜選択することができるが、例えば、スピンコート法などが好適に挙げられる。該スピンコート法の場合、その条件としては、例えば、回転数が100〜10,000rpm程度であり、800〜5,000rpmが好ましく、時間が1秒間〜10分間程度であり、1〜90秒間が好ましい。
前記塗布の際の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記加熱は、前記レジスト組成物の塗布の際乃至その後で行ない、前記レジスト組成物を乾燥させるのが好ましい。
前記加熱の条件、方法などとしては、前記被加工面上に塗布されたレジスト組成物を軟化させない限り特に制限はなく、目的に応じて適宜選択することができ、例えば、その温度としては、40〜150℃が好ましく、80〜120℃がより好ましい。
前記温度が、40℃未満であると、前記レジスト膜(前記レジスト組成物)中の溶剤成分の蒸発が充分に行われないことがあり、150℃を超えると、前記レジスト膜が軟化することがある。
また、その時間としては、10秒間〜5分間程度が好ましく、30〜90秒間がより好ましい。
以上の工程により、前記被加工面上に、前記レジスト組成物が塗布され、加熱されて前記レジスト膜が形成される。このとき、前記加熱により、前記レジスト組成物中の前記第1添加剤及び前記第2添加剤のうち、レジスト成膜温度における蒸気圧が低い前記第2添加剤が、前記レジスト膜の下部に偏在化される。
<電離放射線照射工程>
前記電離放射線照射工程は、前記レジスト膜に対して、電離放射線を選択的に照射する工程である。
前記電離放射線の照射により、照射領域における前記レジスト組成物中の前記光酸発生剤が分解されて酸を発生し、前記レジスト組成物の硬化反応が生じてパターン潜像が形成される。
前記電離放射線が、前記レジスト膜の一部の領域に対して選択的に照射されると、該一部の領域の極性が変化し、後述の現像工程において、ポジ型である前記レジスト組成物からなるレジスト膜における、極性変化させた一部の領域が除去され、該領域以外の未反応領域が残存してレジストパターンが形成される。
前記電離放射線としては、特に制限はなく、目的に応じて適宜選択することができるが、荷電粒子線、X線が好適に挙げられる。これらの中でも、微細かつ高精細なパターンを形成可能な点で、荷電粒子線が好ましい。
前記荷電粒子線としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、電子線、収束イオンビーム等の活性エネルギー線などが挙げられる。
以上の工程により、前記レジスト膜に対して、前記電離放射線が選択的に照射される。
<加熱工程>
前記加熱工程は、前記電離放射線照射工程により、前記電離放射線が照射されたレジスト膜を加熱する工程である。
前記加熱工程により、前記電離放射線が照射された領域における前記レジスト膜の極性変化反応が促進される。
前記加熱工程における加熱温度としては、特に制限はなく、目的に応じて適宜選択することができるが、50〜200℃が好ましく、70〜180℃がより好ましい。
前記加熱温度が、50℃未満であると、極性変化反応が充分に進行しないことがあり、200℃を超えると、前記レジスト組成物中の構成材料の熱分解が生じることがある。
以上の工程により、前記電離放射線照射工程により得られたレジスト膜が加熱される。
<現像工程>
前記現像工程は、前記レジスト膜を現像する工程である。
前記現像工程では、前記電離放射線照射工程において、前記レジスト膜のうち、極性変化した領域を除去する。
前記現像は、現像液を用いて行うことができ、該現像液としては、特に制限はなく、目的に応じて適宜選択することができるが、環境への負荷を軽減する点で、水、アルカリ水溶液が好適に挙げられる。
前記アルカリ水溶液におけるアルカリ成分としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、水酸化ナトリウム、水酸化カリウム、ケイ酸ナトリウム、アンモニア等の無機アルカリ;エチルアミン、プロピルアミン等の第一級アミン;ジエチルアミン、ジプロピルアミン等の第二級アミン;トリメチルアミン、トリエチルアミン等の第三級アミン;ジエチルエタノールアミン、トリエタノールアミン等のアルコールアミン;テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、トリエチルヒドロキシメチルアンモニウムヒドロキシド、トリメチルヒドロキシエチルアンモニウム等の第四級アンモニウムヒドロキシド;などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
また、必要に応じて、前記アルカリ水溶液には、メチルアルコール、エチルアルコール、プロピルアルコール、エチレングリコール等の水溶性有機溶剤、界面活性剤、樹脂の溶解抑止剤、等を添加することができる。なお、該界面活性剤としては、本発明の前記レジスト組成物に添加する界面活性剤と同様のものを使用することができる。
以上の工程により、前記レジスト膜における極性変化領域が除去され、レジストパターンが形成(現像)される。
得られたレジストパターンにおける、レジスト抜けパターン(レジストパターン同士の間に位置する開口部)の断面形状は、垂直形状乃至テーパ形状であるのが好ましく、テーパ角としては、例えば、85°以上が好ましく、90°以上がより好ましい。
前記テーパ角が、85°未満であると、形成されたレジストパターンを、その上面から観察した場合、寸法の正確な測定を行なうことができず、半導体デバイスの微細加工が困難になることがある。
本発明のレジストパターンの形成方法によると、形状異常の発生を抑制し、微細かつ高精細なレジストパターンを寸法精度よく形成することができるので、例えば、マスクパターン、レチクルパターン、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造に好適に適用することができ、本発明の半導体装置の製造方法に好適に用いることができる。
本発明の前記レジストパターンの形成方法により形成されるレジストパターンが、マスクとして用いられるマスクパターンである場合、これを用いて選択的に蒸着、エッチング等を行うと、金属、その他の材料からなり、線幅が一定で極めて狭い、微細加工パターンを形成することができるため、該微細加工パターンを有する各種装置を製造することができ、例えば、線間幅が、100nm程度の配線を有する半導体装置を容易に製造することができる。
(半導体装置の製造方法)
本発明の半導体装置の製造方法は、レジストパターン形成工程と、パターニング工程とを少なくとも含み、更に必要に応じて適宜選択したその他の工程を含む。
<レジストパターン形成工程>
前記レジストパターン形成工程は、本発明の前記レジストパターンの形成方法により、被加工面上にレジストパターンを形成する工程である。該レジストパターン形成工程により、前記被加工面上にレジストパターンが形成される。
該レジストパターン形成工程における詳細は、本発明の前記レジストパターンの形成方法と同様である。
なお、前記被加工面としては、半導体装置における各種部材の表面層が挙げられるが、シリコンウェハー等の基板乃至その表面、各種酸化膜などが好適に挙げられる。前記レジストパターンは上述した通りである。
<パターニング工程>
前記パターニング工程は、前記レジストパターンをマスクとして用いて(マスクパターンなどとして用いて)、エッチングにより前記被加工面をパターニングする工程である。
前記エッチングの方法としては、特に制限はなく、公知の方法の中から目的に応じて適宜選択することができるが、例えば、ドライエッチングが好適に挙げられる。該エッチングの条件としては、特に制限はなく、目的に応じて適宜選択することができる。
本発明の半導体装置の製造方法によると、形状異常の発生を抑制して微細かつ高精細なレジストパターンを寸法精度よく形成可能であり、該レジストパターンを用いて形成した微細な配線パターンを有する高性能な半導体装置、例えば、フラッシュメモリ、DRAM、FRAM、などを効率的に量産することができる。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
レジスト組成物の構成材料として、下記物質を用意した。
(1)基材樹脂
1A・・・30質量%t−Boc化ポリp−ヒドロキシスチレン(Mw=11,000)
1B・・・メバロニックラクトンメタクリレート/2−アダマンチルメタクリレート(1/1)共重合体(Mw=10,000)
(2)光酸発生剤
2A・・・トリフェニルスルフォニウムトリフルオロメタンスルホネート
(3)溶剤
3A・・・プロピレングルコールモノメチルエーテルアセテート
(4)添加剤
4A・・・ギ酸
4B・・・酪酸
4C・・・酢酸
4D・・・エチレンジアミン
4E・・・ヘキシルアミン
4F・・・ペンチルアミン
なお、添加剤のpKa及び100℃における蒸気圧を、表1に示す。
(実施例1〜9)
−ポジ型レジスト組成物の調製−
基材樹脂1Aを100質量部、光酸発生剤2Aを基材樹脂1Aに対して5質量部、溶剤4Aを基材樹脂1Aに対して600質量部、及び、添加剤4A〜4Fから選択される2種の添加剤(第1添加剤及び第2添加剤)、又は3種の添加剤(第1添加剤、第2添加剤及び第3添加剤)を、下記表2に示す組合せで、それぞれ光酸発生剤2Aに対するモル比で所定量添加して混合し、ポジ型レジスト組成物を調製した。
−レジストパターンの形成−
得られたポジ型レジスト組成物を、Si基板上に、450nmの厚みとなるように、スピンコート法により塗布した(条件:2,500rpm、60秒間)。次いで、該レジスト膜に対して、100℃(レジスト成膜温度)で90秒間ベークした。以上が前記レジスト膜形成工程である。
次に、加速電圧50keVの電子線露光機を用いて、前記レジスト膜上に、0.08μm幅のラインを描画した。以上が、前記電離放射線照射工程である。
更に、100℃で90秒間ベーク(ポストエクスポージャーベーク(PEB))した。以上が、前記加熱工程である。
その後、2.38質量%水酸化テトラメチルアンモニウム水溶液を用い、60秒間現像を行った。以上が、前記現像工程である。
その結果、前記レジスト膜における、電子線が照射された部分が除去され、レジストパターンが形成された。
得られたレジストパターンの断面を、走査型電子顕微鏡(SEM)により観察し、図1Cに示すように、レジストパターン3同士の間に位置する開口部(レジスト抜けパターン)4の断面におけるテーパ角θを測定した。結果を表2に示す。
(比較例1〜11)
実施例1において、2種の添加剤(第1添加剤及び第2添加剤)の組合せを、表2に示すように変えた以外は、実施例1と同様にしてレジスト組成物を調製し、レジストパターンを形成した。また、得られたレジストパターンの断面を、走査型電子顕微鏡(SEM)を用いて観察し、テーパ角θ(図1C参照)を測定した。結果を表2に併せて示す。
表2より、第1添加剤、及び該第1添加剤よりもpKaが大きく、かつレジスト成膜温度における蒸気圧が低い第2添加剤を含む、実施例1〜8のポジ型レジスト組成物を用いると、レジストパターン間の開口部(レジスト抜けパターン)の断面が、垂直形状乃至順テーパ形状であるレジストパターンが得られた。
また、第1添加剤及び第2添加剤に加えて、該第2添加剤よりもpKaが大きく、かつレジスト成膜温度における蒸気圧が低い、第3添加剤を更に添加した実施例9のポジ型レジスト組成物を用いると、レジストパターン間の開口部の断面形状に優れることが判った。
一方、比較例1〜11では、得られるレジストパターン間の開口部の断面形状が、逆テーパ形状となり、レジストパターン上面からパターンサイズを測定すると、寸法精度が悪いことが判った。
(実施例10)
実施例1において、基材樹脂1Aを、基材樹脂1Bに変え、添加剤4C及び4Eを、それぞれ光酸発生剤2Aに対するモル比で所定量添加して混合した以外は、実施例1と同様にしてレジスト組成物を調製し、レジストパターンを形成した。また、得られたレジストパターンの断面を、走査型電子顕微鏡(SEM)を用いて観察し、レジスト抜けパターン(レジストパターン間の開口部)の断面におけるテーパ角θ(図1C参照)を測定した。結果を表3に示す。
(比較例12〜14)
実施例10において、添加剤4C及び4Eを、添加しない、又はいずれか一方のみ添加した以外は、実施例10と同様にしてレジスト組成物を調製し、レジストパターンを形成した。また、得られたレジストパターンの断面を、走査型電子顕微鏡(SEM)を用いて観察し、レジスト抜けパターン(レジストパターン間の開口部)の断面におけるテーパ角θ(図1C参照)を測定した。結果を表3に示す。
表3より、第1添加剤、及び該第1添加剤よりもpKaが大きく、かつレジスト成膜温度における蒸気圧が低い第2添加剤を含む、実施例10のポジ型レジスト組成物を用いると、レジストパターン間の開口部(レジスト抜けパターン)の断面が、順テーパ形状であるレジストパターンが得られた。一方、比較例12〜14では、得られるレジストパターン間の開口部の断面が、逆テーパ形状となり、レジストパターン上面から測定した寸法精度が悪くなることが判った。
(実施例11)
−フラッシュメモリ及びその製造−
実施例11は、本発明のレジスト組成物を用いた本発明の半導体装置及びその製造方法の一例である。なお、この実施例11では、以下のレジスト膜26、27、29及び32が、実施例4のレジスト組成物を用いて実施例4におけるのと同様の方法により形成されたものである。
図2及び図3は、FLOTOX型又はETOX型と呼ばれるFLASH EPROMの上面図(平面図)であり、図4〜図12は、該FLASH EPROMの製造方法に関する一例を説明するための断面概略図であり、これらにおける、左図はメモリセル部(第1素子領域)であって、フローティングゲート電極を有するMOSトランジスタの形成される部分のゲート幅方向(図2及び図3におけるX方向)の断面(A方向断面)概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記X方向と直交するゲート長方向(図2及び図3におけるY方向)の断面(B方向断面)概略図であり、右図は周辺回路部(第2素子領域)のMOSトランジスタの形成される部分の断面(図2及び図3におけるA方向断面)概略図である。
まず、図4に示すように、p型のSi基板22上の素子分離領域に選択的にSiO膜によるフィールド酸化膜23を形成した。その後、メモリセル部(第1素子領域)のMOSトランジスタにおける第1ゲート絶縁膜24aを厚みが100〜300Å(10〜30nm)となるように熱酸化にてSiO膜により形成し、また別の工程で、周辺回路部(第2素子領域)のMOSトランジスタにおける第2ゲート絶縁膜24bを厚みが100〜500Å(10〜50nm)となるように熱酸化にてSiO膜により形成した。なお、第1ゲート絶縁膜24a及び第2ゲート絶縁膜24bを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。
次に、前記メモリセル部(図4の左図及び中央図)にn型ディプレションタイプのチャネルを有するMOSトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部(図4の右図)をレジスト膜26によりマスクした。そして、フローティングゲート電極直下のチャネル領域となる領域に、n型不純物としてドーズ量1×1011〜1×1014cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、第1閾値制御層25aを形成した。なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。
次に、前記周辺回路部(図5の右図)にn型ディプレションタイプのチャネルを有するMOSトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部(図5の左図及び中央図)をレジスト膜27によりマスクした。そして、ゲート電極直下のチャネル領域となる領域に、n型不純物としてドーズ量1×1011〜1×1014cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、第2閾値制御層25bを形成した。
次に、前記メモリセル部(図6の左図及び中央図)のMOSトランジスタのフローティングゲート電極、及び前記周辺回路部(図6の右図)のMOSトランジスタのゲート電極として、厚みが500〜2,000Å(50〜200nm)である第1ポリシリコン膜(第1導電体膜)28を全面に形成した。
その後、図7に示すように、マスクとして形成したレジスト膜29により第1ポリシリコン膜28をパターニングして前記メモリセル部(図7の左図及び中央図)のMOSトランジスタにおけるフローティングゲート電極28aを形成した。このとき、図7に示すように、X方向は最終的な寸法幅になるようにパターニングし、Y方向はパターニングせずS/D領域層となる領域はレジスト膜29により被覆されたままにした。
次に、(図8の左図及び中央図)に示すように、レジスト膜29を除去した後、フローティングゲート電極28aを被覆するようにして、SiO膜からなるキャパシタ絶縁膜30aを厚みが約200〜500Å(20〜50nm)となるように熱酸化にて形成した。このとき、前記周辺回路部(図8の右図)の第1ポリシリコン膜28上にもSiO膜からなるキャパシタ絶縁膜30bが形成される。なお、ここでは、キャパシタ絶縁膜30a及び30bはSiO膜のみで形成されているが、SiO膜及びSi膜が2〜3積層された複合膜で形成されていてもよい。
次に、図8に示すように、フローティングゲート電極28a及びキャパシタ絶縁膜30aを被覆するようにして、コントロールゲート電極となる第2ポリシリコン膜(第2導電体膜)31を厚みが500〜2,000Å(50〜200nm)となるように形成した。
次に、図9に示すように、前記メモリセル部(図9の左図及び中央図)をレジスト膜32によりマスクし、前記周辺回路部(図9の右図)の第2ポリシリコン膜31及びキャパシタ絶縁膜30bを順次、エッチングにより除去し、第1ポリシリコン膜28を表出させた。
次に、図10に示すように、前記メモリセル部(図10の左図及び中央図)の第2ポリシリコン膜31、キャパシタ絶縁膜30a及びX方向だけパターニングされている第1ポリシリコン膜28aに対し、レジスト膜32をマスクとして、第1ゲート部33aの最終的な寸法となるようにY方向のパターニングを行い、Y方向に幅約1μmのコントロールゲート電極31a/キャパシタ絶縁膜30c/フローティングゲート電極28cによる積層を形成すると共に、前記周辺回路部(図10の右図)の第1ポリシリコン膜28に対し、レジスト膜32をマスクとして、第2ゲート部33bの最終的な寸法となるようにパターニングを行い、幅約1μmのゲート電極28bを形成した。
次に、前記メモリセル部(図11の左図及び中央図)のコントロールゲート電極31a/キャパシタ絶縁膜30c/フローティングゲート電極28cによる積層をマスクとして、素子形成領域のSi基板22にドーズ量1×1014〜1×1016cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、n型のS/D領域層35a及び35bを形成すると共に、前記周辺回路部(図11の右図)のゲート電極28bをマスクとして、素子形成領域のSi基板22にn型不純物としてドーズ量1×1014〜1×1016cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、S/D領域層36a及び36bを形成した。
次に、前記メモリセル部(図12の左図及び中央図)の第1ゲート部33a及び前記周辺回路部(図12の右図)の第2ゲート部33bを、PSG膜による層間絶縁膜37を厚みが約5,000Å(500nm)となるようにして被覆形成した。
その後、S/D領域層35a及び35b並びにS/D領域層36a及び36b上に形成した層間絶縁膜37に、コンタクトホール38a及び38b並びにコンタクトホール39a及び39bを形成した後、S/D電極40a及び40b並びにS/D電極41a及び41bを形成した。なお、コンタクトホール38a及び38b並びにコンタクトホール39a及び39bの形成は、本発明の前記レジスト組成物によるホールパターンを形成してから常法に従って行った。
以上により、図12に示すように、半導体装置としてFLASH EPROMを製造した。
このFLASH EPROMにおいては、前記周辺回路部(図4〜図12における右図)の第2ゲート絶縁膜24bが形成後から終始、第1ポリシリコン膜28又はゲート電極28bにより被覆されている(図4〜図12における右図)ので、第2ゲート絶縁膜24bは最初に形成された時の厚みを保持したままである。このため、第2ゲート絶縁膜24bの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。
なお、上記実施例では、第1ゲート部33aを形成するのに、まずゲート幅方向(図2及び図3におけるX方向)に所定幅でパターニングした後、ゲート長方向(図2及び図3におけるY方向)にパターニングして最終的な所定幅としているが、逆に、ゲート長方向(図2及び図3におけるY方向)に所定幅でパターニングした後、ゲート幅方向(図2及び図3におけるX方向)にパターニングして最終的な所定幅としてもよい。
図13〜図15に示すFLASH EPROMの製造例は、上記実施例において図12で示した工程の後が図13〜図15に示すように変更した以外は上記実施例と同様である。即ち、図12に示すように、前記メモリセル部(図12における左図及び中央図)の第2ポリシリコン膜31及び前記周辺回路部(図12右図)の第1ポリシリコン膜28上に、タングステン(W)膜又はチタン(Ti)膜からなる高融点金属膜(第4導電体膜)42を厚みが約2,000Å(200nm)となるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。図13の後の工程、即ち図14〜図15に示す工程は、図10〜図12と同様に行った。図10〜図12と同様の工程については説明を省略し、図13〜図15においては図10〜図12と同じものは同記号で表示した。
以上により、図15に示すように、半導体装置としてFLASH EPROMを製造した。
このFLASH EPROMにおいては、コントロールゲート電極31a及びゲート電極28b上に、高融点金属膜(第4導電体膜)42a及び42bを有するので、電気抵抗値を一層低減することができる。
なお、ここでは、高融点金属膜(第4導電体膜)として高融点金属膜(第4導電体膜)42a及び42bを用いているが、チタンシリサイド(TiSi)膜等の高融点金属シリサイド膜を用いてもよい。
図16〜図18に示すFLASH EPROMの製造例は、上記実施例において、前記周辺回路部(第2素子領域)(図16における右図)の第2ゲート部33cも、前記メモリセル部(第1素子領域)(図16における左図及び中央図)の第1ゲート部33aと同様に、第1ポリシリコン膜28b(第1導電体膜)/SiO膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)という構成にし、図17又は図18に示すように、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。
ここでは、図17に示すように、第1ポリシリコン膜28b(第1導電体膜)/SiO膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)を貫通する開口部52aを、例えば図16に示す第2ゲート部33cとは別の箇所、例えば絶縁膜54上に形成し、開口部52a内に第3導電体膜、例えばW膜又はTi膜等の高融点金属膜53aを埋め込むことにより、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせている。また、図18に示すように、SiO膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)を貫通する開口部52bを形成して開口部52bの底部に下層の第1ポリシリコン膜28bを表出させた後、開口部52b内に第3導電体膜、例えばW膜又はTi膜等の高融点金属膜53bを埋め込むことにより、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせている。
このFLASH EPROMにおいては、前記周辺回路部の第2ゲート部33cは、前記メモリセル部の第1ゲート部33aと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。
なお、ここでは、第3導電体膜53a又は53bと、高融点金属膜(第4導電体膜)42とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。
(実施例12)
−磁気ヘッド及びその製造−
実施例12は、本発明のレジスト組成物を用いた本発明のレジストパターンの応用例としての複合型磁器ヘッドの製造に関する。
図19は、複合型磁気ヘッドの要部を示す分解斜視図である。この分解斜視図では、磁気ヘッドの内部を明らかにするため、最上位層の保護層を省略し、また、記録ヘッドWRの図で見て左半分を削除している。
図19に示す複合型磁気ヘッドは、基板101と、該基板101の上に形成された基板保護膜102と、該基板保護膜102の上に形成された再生ヘッドREと、該再生ヘッドREの上に形成された記録ヘッドWRと、該記録ヘッドWRの上に形成された保護層117(図示せず)とを備えている。
再生ヘッドREは、再生下側磁気シールド層103と、該下側磁気シールド層103の上に形成された第一の非磁性絶縁層(再生下側ギャップ層)104と、該第一の非磁性絶縁層104上に形成された磁気トランデューサ105と、該磁気トランデューサ105の両端に形成された一対の端子106a及び106b(一方のみ図示)と、これら磁気トランデューサ105、並びに一対の端子106a及び106bの上に形成された第二の非磁性絶縁層(再生上側ギャップ層)107と、該第二の非磁性絶縁層107の上に形成された再生上側磁気シールド層108と、を有している。即ち、再生ヘッドREは、磁気トランデューサ105、並びに端子106a及び106bのZ方向両面を、第一の非磁性絶縁層104及び第二の非磁性絶縁層107で覆い、更に第一の非磁性絶縁層104及び第二の非磁性絶縁層107の両側を、下側磁気シールド層103及び上側磁気シールド層108で覆う構造を有している。
再生上側磁気シールド層108は、後述する記録ヘッドWRの下部磁極と兼用されているマージ型であり、再生上側磁気シールド層兼記録下部磁極となっている。従って、再生上側磁気シールド層兼記録下部磁極108は、以下、(再生)上側磁気シールド層又は(記録)下部磁極と称することがある。
記録ヘッドWRは、記録下部磁極108と、記録ギャップ層109と、該記録ギャップ層109に配置された渦巻き状の記録コイル112と、該記録コイル112を覆う第三の非磁性絶縁層110及び第四の非磁性絶縁層111と、該第三の非磁性絶縁層110及び第四の非磁性絶縁層111の上に形成された記録上部磁極116とを有している。即ち、記録ヘッドWRは、記録コイル112を挟み込んだギャップ層109、並びに第三の非磁性絶縁層110及び第四の非磁性絶縁層111の両面を、記録下部磁極108及び記録上部磁極116で覆う構造を有している。
なお、記録コイル112の渦巻き状の中心部領域113には、記録コイル112は存在しておらず、この中心部領域113において、記録上部磁極116は凹んで記録下部磁極108に対して接続している。また、記録上部磁極116は、磁気記録媒体120に向かって先細り形状となっており、この部分を特にポール116aと称している。
このように、図19に示す複合型磁気ヘッドは、再生ヘッドREの背部に記録ヘッドWRを付加するピギーバック構造となっている。なお、磁気ヘッドの各要素の位置関係を明確にするため、図示するように、記録上部磁極116のABS面をX方向、ABS面から見て磁気ヘッドの奥行き方向をY方向、磁気ヘッドの積層方向をZ方向とする。
次に、このような複合型磁気ヘッドを構成する各要素について説明する。
基板101は、例えば、アルミナ・チタン・カーバイド(AlTiC)、フェライト、チタン酸カルシウム等の材料からなる、略円盤形状のウェハである。
基板保護層102、第一の非磁性絶縁層104及び第二の非磁性絶縁層107、並びに記録ギャップ層109はいずれも、例えば、Alから形成されている。ギャップ層109は、膜厚約0.2〜0.6μm程度であり、ギャップ層109の両側に位置する記録上部磁極116のポール116aと記録下部磁極108のABS面で、記録媒体120に書き込むための記録磁界が発生する。
再生下側磁気シールド層103、再生上側磁気シールド層兼記録下部磁極108、及び記録上部磁極116は、いずれも、例えば、NiFe合金等から形成されている。代替的に、例えばCoNiFe、CoZr等のCo系合金、例えばFeN、FeNZr等のFe系合金などを使用することもできる。また、記録上部磁極116の膜厚としては、数μm程度である。
磁気トランデューサ105としては、例えば、異方性磁気抵抗効果素子(MR素子)、典型的にはスピンバルブ磁気抵抗効果素子のような巨大磁気抵抗効果素子(GMR素子)等を使用することができる。磁気トランデューサ105の両端には、一対の端子106a及び106bが接続され、読み取り動作時には一定電流(センス電流)がこの端子を介して磁気トランデューサ105に対して流されるようになっている。
複合型磁気ヘッドは、磁気ディスクのような記録媒体120に対して僅かな距離(浮上量)だけ離れて対向して位置決めされ、記録媒体120に対してトラック長手方向に向かって相対的に移動しながら、再生ヘッドREによって磁気記録媒体120に記録されている磁気記録情報を読み取り、また、記録ヘッドWRによって記録媒体120に対して情報を磁気的に書き込んでいる。
なお、磁気ヘッドの磁気記録媒体120に対向する面は、ABS(Air Bearing Surface)又は浮上面と呼ばれている。
図20Aは、記録媒体側から見た磁気ヘッドのABS面断面図であり、また、図20Bは、記録コイルの中心を通るY−Z面の切断面図である。なお、図20Aは、図20BのA−A線に沿った切断面図に相当する。
図20A及び図20Bに示すように、磁気ヘッドは、下から順に、基板101と、基板101の上に形成された保護層102と、保護層102の上に形成された下側磁気シールド層103と、第一の非磁性絶縁層104と、該第一の非磁性絶縁層104の上に形成された磁気トランデューサ105、並びに一対の端子106a及び106bと、これら磁気トランデューサ105、並びに一対の端子106a及び106bを覆うようにして、第一の非磁性絶縁層104の上に形成された第二の非磁性絶縁層107と、第二の非磁性絶縁層107の上に形成された上側磁気シールド層兼下部磁極108と、該下部磁極108の上に形成されたギャップ層109と、該ギャップ層109の上に形成された第三の非磁性絶縁層110と、該第三の非磁性絶縁層110の上に形成された渦巻状の記録コイル112と、該記録コイル112を覆っている第四の非磁性絶縁層111と、第四の非磁性絶縁層111の上に形成されたメッキベース層114と、該メッキベース層114の上に形成された上部電極116と、該上部電極116の上に形成された保護層117とを備えている。
ここで、図20Aに関連した部分拡大図で示すように、第一の非磁性絶縁層104と第二の非磁性絶縁層107との間には、磁気トランデューサ105が挟まれて配置され、磁気トランデューサ105の両端には、一対の端子106a及び106bが夫々接続されている。
図20Bに示すように、磁気ヘッドは、ABSで、上部磁極116は先細り形状のポール116aとなっている。また、その詳細については後述するが、下部電極108の上部磁極116に対向する面は、このポール116aの真下部分の両側に、一対の溝又は凹部108a及び108bが形成されている。
次に、本発明のレジスト組成物を用いた複合型磁気ヘッドの製造について、以下に説明する。
図21A〜図21C及び図22A〜図22Cは、これらの全図を通して、各製造工程における磁気ヘッドのABS面断面図である。図23A〜図23C及び図24A〜図24Cは、これらの全図を通して、各製造工程における、記録コイルの中心を通るY−Z面の切断面図である。
まず、再生下側磁気シールド層103を形成した。具体的には、図23Aに示すように、基板101を用意し、該基板101の上に基板保護膜102を形成し、該基板保護膜102の上に下側磁気シールド層103を形成した。
次に、下側磁気シールド層103の上に、第一の非磁性絶縁層(再生下側ギャップ層)104を形成した。
次いで、磁気トランデューサ105、並びに一対の端子106a及び106bを形成した。具体的には、第一の非磁性絶縁層104の上に、MR膜、GMR膜等を成膜し、パターニングして磁気トランデューサ105を形成した。次に、磁気トランデューサ105の両端に、一対の端子106a及び106bを夫々形成した。
そして、磁気トランデューサ5、並びに一対の端子106a及び106bを覆うようにして、第一の非磁性絶縁層104の上に、第二の非磁性絶縁層(再生上側ギャップ層)107を形成した。
次いで、第二の非磁性絶縁層107の上に、再生上側磁気シールド層兼記録下部磁極108を形成した。該下部磁極108は、メッキ法又はスパッタリング法により形成することができる。下部電極108をメッキ法で形成する場合には、NiFe合金、あるいはCoNiFe等のCo系合金などを使用し、予めスパッタあるいは蒸着法にてメッキベース層114を形成した後、電解メッキ法にて数μm程度の膜厚にした。下部電極108をスパッタリング法で成膜する場合には、FeN、FeNZr等のFe系合金、CoZr等のCo系合金を使用した。なお、この場合、メッキベース層は不要である。
次に、記録下部磁極108の上に、記録ギャップ層109を形成した。記録ギャップ層109は、例えば、Al、SiO等を用いて形成した。
ただし、記録ギャップ層109として、例えばSiO等のエッチングレートの速い膜を単独で用いると、後工程の第三の非磁性絶縁層(レジストの熱硬化(ハードキュア)層)、記録コイル及び第四の非磁性絶縁層(レジストの熱硬化(ハードキュア)層)の形成過程にて、記録ギャップ層109の膜厚の減少を生じることがある。このため、該記録ギャップ層109の膜厚減少を回避するため、所望により、記録ギャップ層109の上にキャップ保護層を設けてもよい。
次に、ギャップ層109の上に、第三の非磁性絶縁層110を形成した。該第三の非磁性絶縁層110は、ポジレジストを用いてスピンコート法で塗布し、パターニングして渦巻き状の記録コイル112の中心領域に相当する部分を除去し、その後、熱硬化(ハードキュア)して形成した。
次いで、記録コイル112を形成した。
まず、記録コイル112を覆うようにして、第三の非磁性絶縁層(本発明のレジスト組成物を用いて形成したレジストパターン)110の上に第四の非磁性絶縁層111を形成した。図21A及び図23Aは、この段階における磁気ヘッドの形状を示している。第四の非磁性絶縁層111も、第三の非磁性絶縁層110と同様に、ポジレジストを用いてスピンコート法で塗布し、パターニングして渦巻き状の記録コイル112の中心領域に相当する部分を除去し、その後、熱硬化(ハードキュア)して形成した。こうして、記録コイル112の中心領域には、下部磁極108に達する穴113が形成された。なお、穴113の形成は、第三の非磁性絶縁層110及び第四の非磁性絶縁層111を形成した後、一度に行ってもよい。
次に、図21B及び図23Bに示すように、メッキベース層114を形成した。具体的には、NiFeからなるメッキベース層114を、穴113の内面を含んで、第四の非磁性絶縁層111及びギャップ層109の上に、スパッタリング法あるいは蒸着法等によって薄く形成した。
次いで、上部磁極116を形成した。具体的には、メッキベース層114の上に、実施例10で調製した本発明のレジスト組成物を塗布してレジスト膜115を形成し、これを露光及び現像して、上部磁極形成箇所に開口部115aを形成した。
次に、図21C及び図23Cに示すように、レジスト膜115の開口部115aの中に、NiFeからなる上部磁極116を、電解メッキ法により数μmの厚さに形成した。上部磁極116は、磁気記録媒体120の近傍では、磁気記録媒体120に向かって先細りになり、磁気記録媒体に対向する領域では、細長いポール形状116aとなっている。また、上部磁極116は、渦巻き状の記録コイル112の中心領域に位置する穴113を通して、下部磁極108と接続している。
次いで、図22A及び図24Aに示すように、上部電極116のポール116a及び下部電極108の上層部を、イオンミリング法により部分的にトリミングして、所定形状に整形した。具体的には、基板101を分断する前に、イオンミリング法により、上部磁極116の内のギャップ層109に接しているポール116aの両側部をトリミングして、所定形状に整形した。同時に、このポール116aの下方に位置する下部磁極108を部分的にトリミングして、下部磁極108の上層部に所定形状の溝又は凹部108aを形成した。
このトリミング作業を終了した後、図22B及び図24Bに示すように、上部磁極116以外で露出しているメッキベース層114をイオンミリング法によって、除去した。このとき、上部磁極116もメッキベース層114に相当する厚さだけ減少するが、メッキベース層114と上部磁極116とは同じ材料から形成されているので、上部磁極116の下に残ったメッキベース層114は、上部磁極116の一部として取り込まれて、上部磁極116は実質的に形成当初の厚さになる。その後、トランデューサ105の両端の端子に接続する電極パッド(図示せず)、記録コイル112の両端の電極パッド等(図示せず)を形成した。
このトリミング処理は、上部磁極形成後から保護層成膜前までの期間内であれば、任意のときに実施することができる。ポール116a及び下部磁極108の部分的なトリミング処理については、従来の集束イオンビームの照射と比較して、作業時間が大幅に短縮でき、その結果、磁気ヘッドの製造時間が短縮され、製造コストの低減を図ることができる。その理由は、第1に、集束イオンミリング法は、イオンビームの焦点合わせの作業を必要とし、また、1ヘッド単位で逐次的に製造しているのに対して、本実施例におけるイオンミリング法は、焦点合わせを必要とせず、また、1つの基板に収納されている約10,000個のヘッドを同時にトリミング処理することができるからである。
次いで、図22C及び図24Cに示すように、上部磁極116の略全体に、例えばAlからなる保護層117を形成した。このとき、ポール116aの両側に位置する下部磁極108における溝108aは、保護層117によって埋め込まれた。
次に、基板101を分割し、スライダを形成した。これまでの工程は、基板101を分割せずに一体として各工程の処理が行われている。従って、図25Aに示すように、複合型磁気ヘッド118は、基板101の上に縦横に複数個(5インチウェハで約10,1000個)並んで形成された状態となっている。ここで、図25Bに示すように、基板101を複数個の棒状体101aに切断して分割した。次に、図25Cに示すように、分割された棒状体101aに対して、レール面101b及び101cを形成し、その後、更に棒状体101aを分割して、スライダ119の形状に仕上げた。
その結果、図19に示す、再生ヘッドREと記録ヘッドWRとを備えた複合型磁気ヘッドが製造された。
本実施例においては、前記上部磁極等の形成の際に、本発明の前記レジスト組成物を用いて形成したレジストパターンを使用したので、寸法精度よく磁気ヘッドを製造することができた。
本発明の好ましい態様を付記すると、以下の通りである。
(付記1) 基材樹脂、光酸発生剤、第1添加剤及び第2添加剤を少なくとも含んでなり、
前記第2添加剤のpKaが、前記第1添加剤のpKaよりも大きく、かつレジスト成膜温度において、前記第2添加剤の蒸気圧が、前記第1添加剤の蒸気圧よりも低いことを特徴とするレジスト組成物。
(付記2) 第2添加剤のpKaが、第1添加剤のpKaに対して、2以上大きい付記1に記載のレジスト組成物。
(付記3) 第1添加剤及び第2添加剤のpKaが、4以上である付記1から2のいずれかに記載のレジスト組成物。
(付記4) レジスト成膜温度において、第2添加剤の蒸気圧が、第1添加剤の蒸気圧に対して、26.66kPa(200Torr)以上低い付記1から3のいずれかに記載のレジスト組成物。
(付記5) レジスト成膜温度において、第1添加剤及び第2添加剤の蒸気圧が、101.308kPa(760Torr)以下である付記1から4のいずれかに記載のレジスト組成物。
(付記6) 第1添加剤及び第2添加剤の添加モル比(第1添加剤/第2添加剤)が、1/10〜10/1である付記1から5のいずれかに記載のレジスト組成物。
(付記7) 第3添加剤を更に含んでなり、
前記第3添加剤のpKaが、第2添加剤のpKaよりも大きく、かつレジスト成膜温度において、前記第3添加剤の蒸気圧が、前記第2添加剤の蒸気圧よりも低い付記1から6のいずれかに記載のレジスト組成物。
(付記8) 第1添加剤、第2添加剤及び第3添加剤が、カルボン酸及び含窒素化合物から選択される少なくとも1種である付記1から7のいずれかに記載のレジスト組成物。
(付記9) 基材樹脂が、ノボラック系樹脂、ポリビニルフェノール系樹脂、アクリル系樹脂、シクロオレフィン系樹脂、及びこれらの誘導体樹脂から選択される少なくとも1種である付記1から8のいずれかに記載のレジスト組成物。
(付記10) 基材樹脂が、酸解離性保護基を有する付記1から9のいずれかに記載のレジスト組成物。
(付記11) 有機溶剤を更に含み、ポジ型である付記1から10のいずれかに記載のレジスト組成物。
(付記12) 界面活性剤を含む付記1から11のいずれかに記載のレジスト組成物。
(付記13) 被加工面上に、付記1から12のいずれかに記載のレジスト組成物を塗布し加熱してレジスト膜を形成するレジスト膜形成工程と、該レジスト膜に対して、電離放射線を選択的に照射する電離放射線照射工程と、電離放射線が照射された該レジスト膜を加熱する加熱工程と、現像する現像工程とを少なくとも含むことを特徴とするレジストパターンの形成方法。
(付記14) レジスト膜形成工程における加熱温度が、40〜150℃である付記13に記載のレジストパターンの形成方法。
(付記15) 加熱工程における加熱温度が、50〜200℃である付記13から14のいずれかに記載のレジストパターンの形成方法。
(付記16) 電離放射線が、荷電粒子線である付記13から15のいずれかに記載のレジストパターンの形成方法。
(付記17) 付記13から16のいずれかに記載のレジストパターンの形成方法により、被加工面上にレジストパターンを形成するレジストパターン形成工程と、該レジストパターンをマスクとしてエッチングにより前記被加工面をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
本発明のレジスト組成物は、各種のパターニング方法、半導体の製造方法等に好適に適用することができ、本発明のレジストパターンの形成方法、本発明の半導体装置の製造方法に特に好適に用いることができる。
本発明のレジストパターンの形成方法は、例えば、マスクパターン、レチクルパターン、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置の製造に好適に適用することができ、本発明の半導体装置の製造方法に好適に用いることができる。
本発明の半導体装置の製造方法は、フラッシュメモリ、DRAM、FRAM、等を初めとする各種半導体装置に好適に用いることができる。
図1Aは、本発明のレジスト組成物を用いてレジストパターンを形成するメカニズムの説明図であり、レジスト膜を形成した状態を表す。 図1Bは、本発明のレジスト組成物を用いてレジストパターンを形成するメカニズムの説明図であり、レジスト膜に電子線が照射された状態を表す。 図1Cは、本発明のレジスト組成物を用いてレジストパターンを形成するメカニズムの説明図であり、レジストパターンが形成された状態を表す。 図2は、本発明の半導体装置の製造方法により製造されるFLASH EPROMの第一の例を示す平面図である。 図3は、本発明の半導体装置の製造方法により製造されるFLASH EPROMの第一の例を示す平面図である。 図4は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図である。 図5は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図4の次のステップを表す。 図6は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図5の次のステップを表す。 図7は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図6の次のステップを表す。 図8は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図7の次のステップを表す。 図9は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図8の次のステップを表す。 図10は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図9の次のステップを表す。 図11は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図10の次のステップを表す。 図12は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図11の次のステップを表す。 図13は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図である。 図14は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図であり、図13の次のステップを表す。 図15は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図であり、図14の次のステップを表す。 図16は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図である。 図17は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図であり、図16の次のステップを表す。 図18は、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図であり、図17の次のステップを表す。 図19は、本発明のレジストパターンの形成方法を用いて製造される複合型磁気ヘッドの要部を示す分解斜視図である。 図20Aは、図19に示す磁気ヘッドを記録媒体側から見たときのABS面断面図である。 図20Bは、図19に示す磁気ヘッドの記録コイルの中心を通るY−Z面の切断面図である。 図21Aは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の概略説明図であり、磁気ヘッドのABS面断面図である。 図21Bは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の概略説明図であり、図21Aの次のステップを表す。 図21Cは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の概略説明図であり、図21Bの次のステップを表す。 図22Aは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の概略説明図であり、図21Cの次のステップを表す。 図22Bは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の概略説明図であり、図22Aの次のステップを表す。 図22Cは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の概略説明図であり、図22Bの次のステップを表す。 図23Aは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の図21Aの対応図であり、記録コイルの中心を通るY−Z面の切断面図である。 図23Bは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の図21Bの対応図であり、図23Aの次のステップを表す。 図23Cは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の図21Cの対応図であり、図23Bの次のステップを表す。 図24Aは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の図22Aの対応図であり、図23Cの次のステップを表す。 図24Bは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の図22Bの対応図であり、図24Aの次のステップを表す。 図24Cは、本発明のレジストパターンの形成方法を用いた磁気ヘッドの製造の図22Cの対応図であり、図24Bの次のステップを表す。 図25Aは、1個のウェハ上に複数個の磁気ヘッドが形成された状態を表す概略説明図である。 図25Bは、図25Aのウェハを棒状体に切断した状態を表す概略説明図である。 図25Cは、図25Bのウェハ棒状体からスライダを作製した状態を表す概略説明図である。 図26Aは、従来のポジ型レジスト膜に電子線を照射した状態を表す概略説明図である。 図26Bは、従来のネガ型レジスト膜に電子線を照射した状態を表す概略説明図である。 図26Cは、従来のポジ型レジストを用いて作製したレジストパターンを示す概略説明図である。 図26Dは、従来のネガ型レジストを用いて作製したレジストパターンを示す概略説明図である。
符号の説明
1 被加工面
2 レジスト膜(本発明のレジスト組成物)
3 レジストパターン
4 開口部
A 第1添加剤
B 第2添加剤
22 Si基板
23 フィールド酸化膜
24a 第1ゲート絶縁膜
24b 第2ゲート絶縁膜
25a 第1閾値制御層
25b 第2閾値制御層
26,27 レジスト膜
28 第1シリコン層(第1導電体膜)
28a フローティングゲート電極
28b ゲート電極(第1ポリシリコン膜)
28c フローティングゲート電極
29 レジスト膜
30a〜33c キャパシタ絶縁膜
30d SiO
31 第2ポリシリコン層(第2導電体膜)
31a コントロールゲート電極
31b 第2ポリシリコン膜
32 レジスト膜
33a 第1ゲート部
33b,33c 第2ゲート部
34 レジスト膜
35a,35b S/D(ソース・ドレイン)領域層
36a,36b S/D(ソース・ドレイン)領域層
37 層間絶縁膜
38a,38b コンタクトホール
39a,39b コンタクトホール
40a,40b S/D(ソース・ドレイン)電極
41a,41b S/D(ソース・ドレイン)電極
42 高融点金属膜(第4導電体膜)
42a,42b 高融点金属膜(第4導電体膜)
44a 第1ゲート部
44b 第2ゲート部
45a,45b S/D(ソース・ドレイン)領域層
46a,46b S/D(ソース・ドレイン)領域層
47 層間絶縁膜
48a,48b コンタクトホール
49a,49b コンタクトホール
50a,50b S/D(ソース・ドレイン)電極
51a,51b S/D(ソース・ドレイン)電極
52a,52b 開口部
53a,53b 高融点金属膜(第3導電体膜)
54 絶縁膜
101 基板
102 基板保護膜
103 再生下側磁気シールド層
104 第一の非磁性絶縁層(再生下側ギャップ層)
105 磁気トランデューサ
107 第二の非磁性絶縁層(再生上側ギャップ層)
108 再生上側磁気シールド層(記録下部磁極)
109 記録ギャップ層
110 第三の非磁性絶縁層
111 第四の非磁性絶縁層
112 記録コイル
114 メッキベース層
115 レジスト膜
115a 開口部
116 記録上部磁極
116a ポール
119 スライダ
120 磁気記録媒体
RE 再生ヘッド
WR 記録ヘッド
200 基板
210 ポジ型レジスト膜
220 ネガ型レジスト膜
212,222 レジストパターン
214,224 レジストパターン間の開口部

Claims (10)

  1. 基材樹脂、光酸発生剤、第1添加剤及び第2添加剤を少なくとも含んでなり、
    前記第2添加剤のpKaが、前記第1添加剤のpKaよりも大きく、かつレジスト成膜温度において、前記第2添加剤の蒸気圧が、第1添加剤の蒸気圧よりも低いことを特徴とするレジスト組成物。
  2. 第2添加剤のpKaが、第1添加剤のpKaに対して、2以上大きい請求項1に記載のレジスト組成物。
  3. 第1添加剤及び第2添加剤のpKaが、4以上である請求項1から2のいずれかに記載のレジスト組成物。
  4. レジスト成膜温度において、第2添加剤の蒸気圧が、第1添加剤の蒸気圧に対して、26.66kPa(200Torr)以上低い請求項1から3のいずれかに記載のレジスト組成物。
  5. レジスト成膜温度において、第1添加剤及び第2添加剤の蒸気圧が、101.308kPa(760Torr)以下である請求項1から4のいずれかに記載のレジスト組成物。
  6. 第1添加剤及び第2添加剤の添加モル比(第1添加剤/第2添加剤)が、1/10〜10/1である請求項1から5のいずれかに記載のレジスト組成物。
  7. 第1添加剤及び第2添加剤が、カルボン酸及び含窒素化合物から選択される少なくとも1種である請求項1から6のいずれかに記載のレジスト組成物。
  8. 有機溶剤を更に含み、ポジ型である請求項1から7のいずれかに記載のレジスト組成物。
  9. 被加工面上に、請求項1から7のいずれかに記載のレジスト組成物を塗布し加熱してレジスト膜を形成するレジスト膜形成工程と、該レジスト膜に対して、電離放射線を選択的に照射する電離放射線照射工程と、電離放射線が照射された該レジスト膜を加熱する加熱工程と、現像する現像工程とを少なくとも含むことを特徴とするレジストパターンの形成方法。
  10. 請求項9に記載のレジストパターンの形成方法により、被加工面上にレジストパターンを形成するレジストパターン形成工程と、該レジストパターンをマスクとしてエッチングにより前記被加工面をパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
JP2006260836A 2006-09-26 2006-09-26 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法 Expired - Fee Related JP4801550B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006260836A JP4801550B2 (ja) 2006-09-26 2006-09-26 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
US11/859,930 US8338072B2 (en) 2006-09-26 2007-09-24 Resist composition, resist pattern forming process, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260836A JP4801550B2 (ja) 2006-09-26 2006-09-26 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008083196A true JP2008083196A (ja) 2008-04-10
JP4801550B2 JP4801550B2 (ja) 2011-10-26

Family

ID=39225504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260836A Expired - Fee Related JP4801550B2 (ja) 2006-09-26 2006-09-26 レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8338072B2 (ja)
JP (1) JP4801550B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088449A (ja) * 2010-10-18 2012-05-10 Tokyo Ohka Kogyo Co Ltd ポジ型レジスト組成物、レジストパターン形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170069480A9 (en) * 2009-10-14 2017-03-09 Sun Chemical Corporation Method of cleaning and micro-etching semiconductor wafers
US9612521B2 (en) 2013-03-12 2017-04-04 Applied Materials, Inc. Amorphous layer extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
US9632411B2 (en) * 2013-03-14 2017-04-25 Applied Materials, Inc. Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor
US20140272684A1 (en) 2013-03-12 2014-09-18 Applied Materials, Inc. Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor
US9354508B2 (en) 2013-03-12 2016-05-31 Applied Materials, Inc. Planarized extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
TWI705991B (zh) * 2015-12-07 2020-10-01 日商迪愛生股份有限公司 酚醛清漆型樹脂及抗蝕劑膜

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11327143A (ja) * 1998-05-13 1999-11-26 Fujitsu Ltd レジスト及びレジストパターンの形成方法
JP2004101947A (ja) * 2002-09-10 2004-04-02 Fuji Photo Film Co Ltd ポジ型感光性組成物
JP2005084238A (ja) * 2003-09-05 2005-03-31 Fuji Photo Film Co Ltd ポジ型レジスト組成物及びそれを用いたパターン形成方法
JP2006106693A (ja) * 2004-09-13 2006-04-20 Tokyo Ohka Kogyo Co Ltd レジスト組成物、レジストパターン形成方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4444868A (en) * 1981-08-06 1984-04-24 Agency Of Industrial Science & Technology Photosensitive composition
JPS6265326A (ja) 1985-09-18 1987-03-24 Hitachi Ltd 露光装置
US5576143A (en) * 1991-12-03 1996-11-19 Fuji Photo Film Co., Ltd. Light-sensitive composition
JP3175126B2 (ja) 1992-01-21 2001-06-11 ジェイエスアール株式会社 感放射線性樹脂組成物
JP3237082B2 (ja) 1992-01-29 2001-12-10 大日本印刷株式会社 レジストパターンの形成方法
JP3071401B2 (ja) 1996-07-05 2000-07-31 三菱電機株式会社 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置
TW372337B (en) 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
US6143472A (en) * 1998-11-18 2000-11-07 Wako Pure Chemical Industries, Ltd. Resist composition and a method for formation of a pattern using the composition
JP3189773B2 (ja) 1998-01-09 2001-07-16 三菱電機株式会社 レジストパターン形成方法及びこれを用いた半導体装置の製造方法並びに半導体装置
JP3924910B2 (ja) 1998-03-31 2007-06-06 三菱電機株式会社 半導体装置の製造方法
JP2000058506A (ja) 1998-08-06 2000-02-25 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2000267268A (ja) 1999-03-17 2000-09-29 Tokyo Ohka Kogyo Co Ltd 微細パターン形成材料
JP4294154B2 (ja) 1999-04-14 2009-07-08 株式会社ルネサステクノロジ 微細パターン形成材料を用いた半導体装置の製造方法
JP2000347414A (ja) 1999-06-01 2000-12-15 Tokyo Ohka Kogyo Co Ltd レジストパターン微細化用塗膜形成剤及びそれを用いた微細パターン形成方法
JP3950584B2 (ja) 1999-06-29 2007-08-01 Azエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物
JP2001033984A (ja) 1999-07-15 2001-02-09 Mitsubishi Electric Corp パターン形成方法およびこれを用いた半導体装置の製造方法、並びに半導体装置
US6673511B1 (en) * 1999-10-29 2004-01-06 Shin-Etsu Chemical Co., Ltd. Resist composition
JP2001228616A (ja) 2000-02-16 2001-08-24 Mitsubishi Electric Corp 微細パターン形成材料及びこれを用いた半導体装置の製造方法
JP2002006512A (ja) 2000-06-20 2002-01-09 Mitsubishi Electric Corp 微細パターン形成方法、微細パターン形成用材料、およびこの微細パターン形成方法を用いた半導体装置の製造方法
JP2002006491A (ja) 2000-06-27 2002-01-09 Fuji Photo Film Co Ltd 電子線又はx線用ネガ型レジスト組成物
JP2002006498A (ja) 2000-06-27 2002-01-09 Shin Etsu Chem Co Ltd 化学増幅レジスト材料における特性予測方法
JP2002049161A (ja) 2000-08-04 2002-02-15 Clariant (Japan) Kk 被覆層現像用界面活性剤水溶液
JP2003020335A (ja) * 2001-05-01 2003-01-24 Jsr Corp ポリシロキサンおよび感放射線性樹脂組成物
JP3633595B2 (ja) 2001-08-10 2005-03-30 富士通株式会社 レジストパターン膨潤化材料およびそれを用いた微小パターンの形成方法および半導体装置の製造方法
JP4237430B2 (ja) 2001-09-13 2009-03-11 Azエレクトロニックマテリアルズ株式会社 エッチング方法及びエッチング保護層形成用組成物
JP3901997B2 (ja) 2001-11-27 2007-04-04 富士通株式会社 レジスト材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP2004053723A (ja) 2002-07-17 2004-02-19 Sumitomo Chem Co Ltd 樹脂組成物および半導体装置の製造方法
JP2004086203A (ja) 2002-08-07 2004-03-18 Renesas Technology Corp 微細パターン形成材料および電子デバイスの製造方法
US20040029047A1 (en) 2002-08-07 2004-02-12 Renesas Technology Corp. Micropattern forming material, micropattern forming method and method for manufacturing semiconductor device
JP3850781B2 (ja) 2002-09-30 2006-11-29 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4235466B2 (ja) 2003-02-24 2009-03-11 Azエレクトロニックマテリアルズ株式会社 水溶性樹脂組成物、パターン形成方法及びレジストパターンの検査方法
JP4218476B2 (ja) 2003-09-12 2009-02-04 沖電気工業株式会社 レジストパターン形成方法とデバイス製造方法
JP2005208365A (ja) 2004-01-23 2005-08-04 Fuji Photo Film Co Ltd ポジ型レジスト組成物及びそれを用いたパターン形成方法
JP4676325B2 (ja) 2005-02-18 2011-04-27 富士通株式会社 レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11327143A (ja) * 1998-05-13 1999-11-26 Fujitsu Ltd レジスト及びレジストパターンの形成方法
JP2004101947A (ja) * 2002-09-10 2004-04-02 Fuji Photo Film Co Ltd ポジ型感光性組成物
JP2005084238A (ja) * 2003-09-05 2005-03-31 Fuji Photo Film Co Ltd ポジ型レジスト組成物及びそれを用いたパターン形成方法
JP2006106693A (ja) * 2004-09-13 2006-04-20 Tokyo Ohka Kogyo Co Ltd レジスト組成物、レジストパターン形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012088449A (ja) * 2010-10-18 2012-05-10 Tokyo Ohka Kogyo Co Ltd ポジ型レジスト組成物、レジストパターン形成方法

Also Published As

Publication number Publication date
JP4801550B2 (ja) 2011-10-26
US8338072B2 (en) 2012-12-25
US20080076252A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP5293168B2 (ja) レジスト組成物及びそれを用いた半導体装置の製造方法
JP4801550B2 (ja) レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
JP3901997B2 (ja) レジスト材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
US7364829B2 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
KR101294510B1 (ko) 레지스트 증감막 형성용 재료, 및 반도체 장치의 제조 방법
JP2004061668A (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP4843710B2 (ja) 導電性反射防止膜形成用材料、導電性反射防止膜の形成方法、レジストパターン形成方法、半導体装置、及び磁気ヘッド
JP3850781B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法
JP4686393B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP4316222B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
US7662539B2 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
JP2006106295A (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、並びに、半導体装置及びその製造方法
JP4409524B2 (ja) レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP5098592B2 (ja) レジストパターン形状制御材料、半導体装置の製造方法、及び磁気ヘッドの製造方法
JP5125444B2 (ja) 半導体装置の製造方法及びマスクの製造方法
JP4566861B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP4946494B2 (ja) パターン形成方法、電子機器の製造方法および電子機器
JP4440285B2 (ja) レジストパターン厚肉化材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
JP5360062B2 (ja) 電子線レジスト増感膜形成用材料、並びに半導体装置の製造方法
US8420299B2 (en) Forming method of resist pattern and manufacturing method of thin-film magnetic head
JP4447569B2 (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees