JP5293168B2 - レジスト組成物及びそれを用いた半導体装置の製造方法 - Google Patents

レジスト組成物及びそれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP5293168B2
JP5293168B2 JP2008330912A JP2008330912A JP5293168B2 JP 5293168 B2 JP5293168 B2 JP 5293168B2 JP 2008330912 A JP2008330912 A JP 2008330912A JP 2008330912 A JP2008330912 A JP 2008330912A JP 5293168 B2 JP5293168 B2 JP 5293168B2
Authority
JP
Japan
Prior art keywords
film
resist
pattern
resist composition
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008330912A
Other languages
English (en)
Other versions
JP2010152136A (ja
Inventor
純一 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008330912A priority Critical patent/JP5293168B2/ja
Publication of JP2010152136A publication Critical patent/JP2010152136A/ja
Application granted granted Critical
Publication of JP5293168B2 publication Critical patent/JP5293168B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Magnetic Heads (AREA)
  • Hall/Mr Elements (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)
  • Electron Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体装置、マスク、磁気ヘッド等における微細パターンの形成に好適なレジスト組成物、及び該レジスト組成物を用いた半導体装置の製造方法に関する。
現在、LSI(半導体集積回路)等の半導体装置における集積度の向上やハードディスクの記録密度の向上に伴い、微細パターンの形成が要求されている。この微細パターンの形成に対応した微細加工技術を確立することは必須であり、リソグラフィー技術分野では、電子線露光によるパターン形成技術が検討されている。
前記電子線露光によるパターン形成技術は、紫外線露光によるパターン形成技術では不可能な0.1μm以下の微細パターンを比較的容易に形成可能であることから、次世代のパターン形成技術として有望視されている。しかしながら、前記電子線露光によるパターン形成技術は、電子線の特有の描画方式に起因して露光時間が長いため、スループットが低いという問題がある。
この問題を解決するために、電子線レジストの感度を向上させ、露光時間を短くしてスループットを向上させる検討がなされている。
電子線レジストの感度を向上させる方法として、電子線レジストの下地に、電子散乱係数の大きい材料(Pt、Mo等)からなる電子散乱層を形成する方法が知られている(例えば、特許文献1参照)。この方法では、前記電子散乱層における電子散乱の増大によって、散乱電子が電子線入射位置近傍に多数分布し、この電子線入射位置近傍に分布した散乱電子が前記電子線レジストの感光に利用されるため、前記電子線レジストの感度が向上する。しかし、この方法においては、前記電子散乱層を前記電子線レジストの下地に形成する工程がさらに必要となり、被加工面にパターンを形成した後に、前記電子散乱層を選択的に除去する工程が必要となるため、作業が煩雑になるという問題がある。
さらに、電子線レジストの感度を向上させる方法として、電子線レジスト上に2次電子発生効率が高い上層膜(芳香族ベンゼン等を含む膜)を成膜する方法が知られている(例えば、特許文献2参照)。この方法では、前記上層膜における荷電粒子の拡散によって、高密度の2次電子が発生し、この発生した2次電子が前記電子線レジストを通過して、前記電子線レジスト中の2次電子の発生効率が向上するため、前記電子線レジストの感度が向上する。しかし、この方法においても、前記上層膜を前記電子線レジスト上に成膜する工程がさらに必要となり、被加工面にパターンを形成した後に、前記上層膜を選択的に除去する工程が必要となるため、作業が煩雑になるという問題がある。
また、電子線レジストにおいて、高感度化と高解像度化とは、トレードオフの関係にある。例えば、電子線レジスト組成物における酸発生剤の含有量を増やすと、電子線レジストの感度は、向上するものの、電子線レジストの解像度は、低下してしまうという問題がある。
よって、電子線レジストの解像度を損うことなく、電子線レジストの感度を向上させる材料やプロセス技術の開発が切望されている。
特開昭58−105140号公報 特開2001−135563号公報
本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。
即ち、本発明は、レジストの解像度を損うことなく、レジストの感度を向上させることができるレジスト組成物、及び該レジスト組成物を用いた半導体装置の製造方法を提供することを目的とする。
前記課題を解決するための手段としては、以下の通りである。即ち、
本発明のレジスト組成物は、金属塩、樹脂、及び溶剤を含むことを特徴とする。
該レジスト組成物においては、含有された金属塩が電子線の散乱を促して、該レジスト組成物における反応を促進することにより、レジストの解像度を損うことなく、レジストの感度を向上させることができる。
本発明の半導体装置の製造方法は、被加工面上に、本発明のレジスト組成物を塗布してレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜を露光し、現像してレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして、前記被加工面をエッチングによりパターニングするパターニング工程とを含むことを特徴とする。
該半導体装置の製造方法では、前記レジスト膜形成工程において、被加工面上に、本発明のレジスト組成物が塗布されてレジスト膜が形成される。前記レジストパターン形成工程において、前記レジスト膜が露光され、現像されてレジストパターンが形成される。前記パターニング工程において、前記レジストパターンをマスクとして、前記被加工面がエッチングによりパターニングされる。その結果、スループットを向上させることができ、低コストでの製造が可能となる。
本発明によれば、前記従来における諸問題を解決し、前記目的を達成することができ、レジストの解像度を損うことなく、レジストの感度を向上させることができるレジスト組成物、及び該レジスト組成物を用いた半導体装置の製造方法を提供することができる。
(レジスト組成物)
本発明のレジスト組成物は、金属塩、樹脂、及び溶剤を少なくとも含み、更に必要に応じて適宜選択した、その他の成分を含む。
−金属塩−
前記金属塩としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジスト組成物に対する溶解性が高い塩が形成しやすいという点で、アルカリ金属塩、アルカリ土類金属塩が好ましく、セシウム塩、バリウム塩がより好ましい。前記金属塩の前記レジスト組成物に対する溶解性が高いと、前記金属塩が前記レジスト組成物中に均一に分散し、電子線散乱の効果を高めることができる。
また、前記金属塩のアニオンの種類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、塩化物、硝酸塩・過塩素酸塩、硫酸塩、リン酸塩、水酸化物、アンモニウム塩等の無機塩や、酢酸塩、ギ酸塩、炭酸塩等の有機酸塩が挙げられる。これらの中でも、レジストとの相互作用、溶剤への親和性の点で、炭酸塩及び酢酸塩が好ましい。
前記金属塩の含有量としては、前記樹脂に対し、5質量%〜50質量%が好ましく、5質量%〜30質量%がより好ましい。前記金属塩の含有量が、5質量%未満であると、電子線散乱の効果が不十分となることがあり、50質量%を超えると、均質な被膜を形成できないことがある。
−樹脂−
前記樹脂としては、レジスト樹脂として用いられる一般的な材料であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、アクリル系樹脂、スチレン樹脂、フェノール系樹脂、エポキシ系樹脂、メラミン系樹脂、尿素系樹脂、イミド系樹脂、ポリエチレン系樹脂、などが挙げられる。
また、前記樹脂として、各種水溶性樹脂を用いることもできる。
また、前記樹脂として、導電性を有する導電性樹脂を用い、付加機能として露光時の電子のチャージを抑止することもできる。
前記導電性樹脂としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリアニリン、ポリパラフェニルビニレン、ポリチオフェン、ポリピロール、ポリ−p−フェニレンオキサイド、ポリフラン、ポリフェニレン、ポリアジン、ポリセレノフェン、ポリフェニレンサルファイド、ポリアセチレン、などが挙げられる。これら中でも、下記一般式(1)〜(6)で表される化合物をモノマー単位とする樹脂が好ましい。
ただし、前記一般式(1)〜(6)中、Aは、NH、S、及びOのいずれかを表し、Rは、R及びORのいずれかを表し、Rは、炭素数1〜8の直鎖状の炭化水素、分岐状の炭化水素、及びエーテル結合を含む炭化水素のいずれかを表し、X及びXは、SO及びCOOのいずれかを表し、Z及びZは、H、ORH、ORH、及び電子供与基のいずれかを表し、M及びMは水素イオン、アンモニウムイオン、炭素数1から8のアルキルアンモニウムイオン、芳香族アンモニウムイオン、及び芳香族複素環の四級イオンのいずれかを表す。
前記電子供与基としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ハロゲン基、炭素数1〜8のアルコキシ基、アルケニル基、アルキル基、などが挙げられる。
前記芳香族アンモニウムイオンとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アニリン、2−メトキシアニリン、3−メトキシアニリン、4−メトキシアニリン、これらの骨格を有する誘導体のアンモニウムイオン、などが挙げられる。
前記芳香族複素環の四級イオンとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ピペリジン、ピロリジン、モルホリン、ピペラジン、ピリジン、α-ピコリン、β-ピコリン、γ-ピコリン、キノリン、イソキノリン、ピロリン、これらの骨格を有する誘導体のアンモニウムイオン、などが挙げられる。
前記一般式(1)〜(6)で表される化合物としては、例えば、3−アミノ−4−メトキシベンゼンスルホン酸ポリマー、フラン−3−(2−エタンスルホン酸)、フラン−3−(3−プロパンスルホン酸)、フラン−3−(4−ブタンスルホン酸)、フラン−3−(5−ペンタンスルホン酸)、フラン−3−(6−ヘキサンスルホン酸)、ピロール−3−(2−エタンスルホン酸)、ピロール−3−(3−プロパンスルホン酸)、ピロール−3−(4−ブタンスルホン酸)、ピロール−3−(5−ペンタンスルホン酸)、ピロール−3−(6−ヘキサンスルホン酸)、2−メトキシ−5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2−エトキシ−5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2−プロピルオキシ−5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2−ブチルオキシ−5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2,5−ビス(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、2,5−ビス(エチルオキシ−2−スルホン酸)−1,4−フェニレンビニレン、2,5−ビス(ブチルオキシ−4−スルホン酸)−1,4−フェニレンビニレン、5−(プロピルオキシ−3−スルホン酸)−1,4−フェニレンビニレン、5−(エチルオキシ−2−スルホン酸)−1,4−フェニレンビニレン、5−(ブチルオキシ−4−スルホン酸)−1,4−フェニレンビニレン、5−(ペンチルオキシ−4−スルホン酸)−1,4−フェニレンビニレン、アニリン−3−(2−エタンスルホン酸)、アニリン−3−(3−プロパンスルホン酸)、アニリン−3−(4−ブタンスルホン酸)、アニリン−3−(5−ペンタンスルホン酸)、アニリン−3−(6−ヘキサンスルホン酸)、アニリン−3−(7−ヘプタンスルホン酸)、アニリン−3−(2−メチル−3−プロパンスルホン酸)、アニリン−3−(2−メチル−4−ブタンスルホン酸)、アニリン−3−スルホン酸、アニリン−N−(2−エタンスルホン酸)、アニリン−N−(3−プロパンスルホン酸)、アニリン−N−(4−ブタンスルホン酸)、アニリン−N−(5−ペンタンスルホン酸)、アニリン−N−(6−ヘキサンスルホン酸)、アニリン−N−(7−ヘプタンスルホン酸)、アニリン−N−(2−メチル−3−プロパンスルホン酸)、アニリン−N−(2−メチル−4−ブタンスルホン酸)、2−アミノアニソール−3−スルホン酸、2−アミノアニソール−4−スルホン酸、2−アミノアニソール−5−スルホン酸、2−アミノアニソール−6−スルホン酸、3−アミノアニソール−2−スルホン酸、3−アミノアニソール−4−スルホン酸、3−アミノアニソール−5−スルホン酸、3−アミノアニソール−6−スルホン酸、4−アミノアニソール−2−スルホン酸、4−アミノアニソール−3−スルホン酸、2−アミノ−4−エトキシベンゼンスルホン酸、3−アミノ−4−エトキシベンゼンスルホン酸、2−アミノ−4−ブトキシベンゼンスルホン酸、3−アミノ−5−ブトキシベンゼンスルホン酸、2−アミノ−4−プロポキシベンゼンスルホン酸、3−アミノ−6−プロポキシベンゼンスルホン酸、2−アミノ−4−イソブトキシベンゼンスルホン酸、3−アミノ−4−イソブトキシベンゼンスルホン酸、3−アミノ−4−t−ブトキシベンゼンスルホン酸、2−アミノ−4−t−ブトキシベンゼンスルホン酸、2−アミノ−4−ヘプトキシベンゼンスルホン酸、3−アミノ−5−ヘプトキシベンゼンスルホン酸、2−アミノ−4−ヘキソオキシベンゼンスルホン酸、3−アミノ−5−オクトキシベンゼンスルホン酸、2−アミノ−4−ナノキシベンゼンスルホン酸、3−アミノ−5−デカノキシベンゼンスルホン酸、2−アミノ−4−ウンデカノキシベンゼンスルホン酸、3−アミノ−5−ドデカノキシベンゼンスルホン酸、などが挙げられる。
−溶剤−
前記溶剤は、有機溶剤及び水の少なくともいずれかを含み、更に必要に応じて適宜選択した、その他の溶剤を含む。
前記有機溶剤としては、特に制限はなく、目的に応じて適宜選択することができるが、前記レジスト組成物の各成分を溶解可能で、かつ、適当な乾燥速度を有し、該有機溶剤が蒸発した後に均一で平滑な塗膜を形成可能であることが求められる。
このような有機溶剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、グリコールエーテルエステル類、グリコールエーテル類、エステル類、エーテル類、ケトン類、環状エステル類、アルコール類、などが挙げられる。
これらの有機溶剤は、1種単独で使用してもよいし、2種以上を併用してもよい。
前記グリコールエーテルエステル類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エチルセロソルブアセテート、メチルセロソルブアセテート、プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、などが挙げられる。
前記グリコールエーテル類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、エチルセロソルブ、メチルセロソルブ、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、などが挙げられる。
前記エステル類としては、乳酸エチル、酢酸ブチル、酢酸アミル、ピルビン酸エチル、などが挙げられる。
前記エーテル類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アニソール、などが挙げられる。
前記ケトン類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、2−ヘプタノン、シクロヘキサノン、などが挙げられる。
前記環状エステル類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、γ−ブチロラクトン、などが挙げられる。
前記アルコール類としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、メターノール、エタノール、プロパノール、イソプロパノール、ブタノール、などが挙げられる。
−その他の成分−
前記その他の成分として、本発明の効果を害しない限り、特に制限はなく、目的に応じて適宜選択することができ、公知の各種添加剤が挙げられる。前記公知の各種添加剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、溶解助剤、界面活性剤、光酸発生剤、架橋剤、などが挙げられる。
前記溶解助剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、イソプロピルアルコールなど、が挙げられる。
前記溶解助剤及び前記界面活性剤を添加することにより、前記レジスト組成物の溶解性や塗布性を向上させることができる。
−−界面活性剤−−
前記界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、非イオン性界面活性剤、カチオン性界面活性剤、アニオン性界面活性剤、両性界面活性剤、などが挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。これらの中でも、金属イオンを含有しない点で、非イオン性界面活性剤が好ましい。
前記非イオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコキシレート系界面活性剤、脂肪酸エステル系界面活性剤、アミド系界面活性剤、アルコール系界面活性剤、及びエチレンジアミン系界面活性剤、などが挙げられる。なお、これらの具体例としては、ポリオキシエチレン−ポリオキシプロピレン縮合物化合物、ポリオキシアルキレンアルキルエーテル化合物、ポリオキシエチレンアルキルエーテル化合物、ポリオキシエチレン誘導体化合物、ソルビタン脂肪酸エステル化合物、グリセリン脂肪酸エステル化合物、第1級アルコールエトキシレート化合物、フェノールエトキシレート化合物、ノニルフェノールエトキシレート系、オクチルフェノールエトキシレート系、ラウリルアルコールエトキシレート系、オレイルアルコールエトキシレート系、脂肪酸エステル系、アミド系、天然アルコール系、エチレンジアミン系、第2級アルコールエトキシレート系、などが挙げられる。
前記カチオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルキルカチオン系界面活性剤、アミド型4級カチオン系界面活性剤、エステル型4級カチオン系界面活性剤、などが挙げられる。
前記アニオン性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、脂肪酸、高級アルコール硫酸エステル塩、液体脂肪油の硫酸エステル塩、脂肪族アミン、脂肪族アマイドの硫酸塩、脂肪族アルコールのリン酸エステル、二塩基性脂肪酸エステルのスルホン酸塩、脂肪族アミドのスルホン酸塩、アルキルアリルスルホン酸塩、ホルマリン縮合ナフタリンスルホン酸塩、などが挙げられる。
前記両性界面活性剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミンオキサイド系界面活性剤、ベタイン系界面活性剤、などが挙げられる。
前記界面活性剤の前記レジスト組成物における含有量としては、各成分の種類や含有量などに応じて適宜決定することができる。
<光酸発生剤>
前記光酸発生剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ヨードニウム塩化合物(iodonium salt compounds)、スルホニウム塩化合物(sulphonium salt compounds)、ハロゲン化合物(halogen compounds)、トリフェニルスルフォニウムノナワルオロブタンスルホネート等のスルホン酸エステル化合物(sulfonate compounds)、イミド化合物(imide compounds)、カルボニル化合物(carbonyl compounds)、ジスルフォン化合物(disulfone compounds)、α,α−ビスアリルスルフォニルジアゾメタン化合物(α,α−bis allyl sulfonyl diazomethane compounds)、ジアゾニウム塩化合物(diazonium salt compounds)、などが挙げられる。
前記ヨードニウム塩化合物(iodonium salt compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記スルホニウム塩化合物(sulphonium salt compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記ハロゲン化合物(halogen compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記スルホン酸エステル化合物(sulfonate compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記イミド化合物(imide compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記カルボニル化合物(carbonyl compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記ジスルフォン化合物(disulfone compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記α,α−ビスアリルスルフォニルジアゾメタン化合物(α,α−bis allyl sulfonyl diazomethane compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記ジアゾニウム塩化合物(diazonium salt compounds)の具体例としては、例えば、下記構造式の化合物が挙げられる。
前記光発生剤の含有量としては、前記樹脂に対し、0.5重量%〜30重量%が好ましい。前記含有量が、0.5重量%未満であると、樹脂からの保護基解離が十分に進行しないことがあり、30重量%を超えると、保護基の解離が未露光部にまで及ぶことがある。
−架橋剤−
前記架橋剤としては、前記樹脂を架橋する機能を有するものであれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、アミノ系架橋剤、などが挙げられる。
前記アミノ系架橋剤としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、メラミン誘導体、ユリア誘導体、ウリル誘導体、などが好適に挙げられる。これらは、1種単独で使用してもよいし、2種以上を併用してもよい。
前記メラミン誘導体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、アルコキシメチルメラミン、これらの誘導体、などが挙げられる。
前記ユリア誘導体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、尿素、アルコキシメチレン尿素、N−アルコキシメチレン尿素、エチレン尿素、エチレン尿素カルボン酸、これらの誘導体、などが挙げられる。
前記ウリル誘導体としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ベンゾグアナミン、グリコールウリル、これらの誘導体、などが挙げられる。
前記架橋剤の含有量としては、前記樹脂の含有量に対し、0.5質量%〜50質量%が好ましく、1質量%〜40質量%がより好ましい。前記含有量が、0.5質量%未満であると、前記樹脂に対する架橋反応が十分に進行しないことがあり、50質量%を超えると、架橋反応が未露光部にまで及ぶことがある。
なお、前記レジスト組成物は、ポジ型レジスト組成物及びネガ型レジスト組成物のいずれであってもよい。
前記ポジ型レジスト組成物としては、例えば、前記樹脂が酸解離性保護基で修飾され、さらに、前記光酸発生剤が添加されたレジスト組成物など、が挙げられる。
前記ネガ型レジスト組成物としては、例えば、前記現像液に溶解する金属塩を含むレジスト組成物、前記架橋剤が添加されたレジスト組成物、などが挙げられる。
(半導体装置の製造方法)
本発明の半導体装置の製造方法は、レジスト膜形成工程と、レジストパターン形成工程と、パターニング工程とを少なくとも含み、更に必要に応じて適宜選択した、その他の工程を含む。
−レジスト膜形成工程−
前記レジスト膜形成工程は、被加工面上に、本発明のレジスト組成物を塗布してレジスト膜を形成する工程である。なお、「被加工面上」とは、「被加工面と接すること」乃至「被加工面上方」を意味する。
該塗布の方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スピンコート法、などが好適に挙げられる。該スピンコート法の場合、スピンコーターの回転数としては、100rpm〜10,000rpmが好ましく、800rpm〜5,000rpmがより好ましく、スピンコートの時間としては、1秒間〜10分間程度が好ましく、1秒間〜90秒間がより好ましい。
前記塗布されたレジスト組成物の厚みとしては、特に制限はなく、目的に応じて適宜選択することができる。
前記被加工面としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、半導体装置等の電子デバイスにおける半導体基板表面、磁気ヘッド等における合金基板表面、などが挙げられる。具体的には、シリコンウェハー、AlTiCウエハー等の基板の表面、各種酸化膜の表面、などが好適に挙げられる。
−レジストパターン形成工程−
前記レジストパターン形成工程は、前記レジスト膜を露光し、現像してレジストパターンを形成する工程である。
−−露光−−
前記露光は、公知の露光装置により好適に行うことができ、前記レジスト膜に選択的に露光光が照射されることにより行われる。前記レジスト組成物中に光酸発生剤が含まれている場合、該露光光の照射により、露光領域における前記レジスト組成物中の光酸発生剤が分解されて酸を発生することにより、レジスト組成物の硬化反応が生じてパターン潜像が形成される。また、レジスト組成物の構成材料によっては、前記露光を後述する第一の加熱工程の後に行ってもよい。
前記露光光の照射が、前記レジスト膜の一部の領域に対して選択的に行われることにより、該一部の領域において、溶解性や極性が変化し、後述する現像において、該溶解性や極性が変化した一部の領域以外の未反応領域が残存(ポジレジストの場合)、又は除去(ネガレジストの場合)されてレジストパターンが形成される。
前記露光光としては、特に制限はなく、目的に応じて適宜選択することができるが、紫外線、エキシマレーザ線、電離放射線(電子線、収束イオンビーム、陽電子線、α線、β線、μ粒子線、π粒子線、X線、陽子線、重陽子線、及び重イオン線から選択される少なくとも1種の電荷粒子線)が好ましく、X線、電子線、収束イオンビーム等の活性エネルギー線がより好ましく、電子線が特に好ましい。露光光として電子線を用いると、レジスト組成物の感度を顕著に向上させることができる。
−−現像−−
前記現像では、前記レジスト膜の露光した(露光しなかった)領域を硬化させた後、未硬化領域を除去する。
前記未硬化領域の除去方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、現像液を用いて除去する方法、などが挙げられる。
前記現像液としては、特に制限はなく、目的に応じて適宜選択することができるが、レジスト組成物が化学増幅型の場合は、環境への負荷を低減することができる点で、水、アルカリ水溶液、などが好ましい。
前記アルカリ水溶液におけるアルカリとしては、特に制限はなく、目的に応じて適宜選択することができ、例えば、水酸化ナトリウム、水酸化カリウム、ケイ酸ナトリウム、アンモニア等の無機アルカリ;エチルアミン、プロピルアミン等の第一級アミン;ジエチルアミン、ジプロピルアミン等の第二級アミン;トリメチルアミン、トリエチルアミン等の第三級アミン;ジエチルエタノールアミン、トリエタノールアミン等のアルコールアミン;テトラメチルアンモニウムヒドロキシド、テトラエチルアンモニウムヒドロキシド、トリエチルヒドロキシメチルアンモニウムヒドロキシド、トリメチルヒドロキシエチルアンモニウム等の第四級アンモニウムヒドロキシド;などが挙げられる。
また、前記アルカリ水溶液には、必要に応じて、メチルアルコール、エチルアルコール、プロピルアルコール、エチレングリコール等の水溶性有機溶剤、界面活性剤、樹脂の溶解抑止剤、などを添加することができる。前記界面活性剤としては、前記レジスト組成物で述べたものを用いることができる。
また、前記レジストパターン形成工程は、パターン欠落や寸法ばらつきがなく、高感度かつ高解像度で微細なレジストパターンを低コストで簡便に効率よく形成可能であり、各種のレジストパターン、例えば、ライン&スペースパターン、ホールパターン(コンタクトホール用等)、ピラー(柱)パターン、トレンチ(溝)パターン、ラインパターン、などの形成に好適である。該レジストパターン形成工程により形成されたレジストパターンは、例えば、マスクパターン、レチクルパターン、などとして使用することができ、金属プラグ、各種配線、磁気ヘッド、LCD(液晶ディスプレイ)、PDP(プラズマディスプレイパネル)、SAWフィルタ(弾性表面波フィルタ)等の機能部品、光配線の接続に利用される光部品、マイクロアクチュエータ等の微細部品、半導体装置、などの製造に好適に使用することができ、本発明の半導体装置の製造方法に好適に使用することができる。
−パターニング工程−
前記パターニング工程は、前記レジストパターンをマスクとして(マスクパターン等として用いて)、前記被加工面をエッチングによりパターニングする工程である。
前記エッチングの方法としては、特に制限はなく、公知の方法の中から目的に応じて適宜選択することができ、例えば、選択的な蒸着、ドライエッチングが好適に挙げられる。該エッチングの条件としては、特に制限はなく、目的に応じて適宜選択することができる。
パターニング工程において、前記レジストパターン形成工程により形成されたレジストパターンをマスクとして、選択的な蒸着やエッチングなどを行うことにより、線幅が一定で極めて狭い、金属などの材料からなる微細加工パターンを有する装置を製造することができ、例えば、線間幅が50nm程度の配線を有する半導体装置を作製することができる。
−その他の工程−
前記その他の工程としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、第一の加熱工程、第二の加熱工程、などが挙げられる。
−−第一の加熱工程−−
前記第一の加熱工程は、前記レジスト膜を加熱する工程である。
前記第一の加熱工程においては、前記レジスト組成物の塗布の際乃至その後で、塗布したレジスト組成物をベーク(加温及び乾燥)するのが好ましい。前記第1の加熱工程における加熱温度、加熱時間等の条件、方法などとしては、前記レジスト膜を分解させない限り、特に制限はなく、目的に応じて適宜選択することができる。前記加熱温度としては、50℃〜250℃程度が好ましく、100℃〜200℃がより好ましい。前記加熱温度が50℃未満であると、溶剤の乾燥が十分に進行せず、前記加熱温度が250℃を超えると、樹脂が熱分解する恐れがある。また、前記加熱時間としては、10秒間〜5分間程度が好ましく、30秒間〜90秒間がより好ましい。
−−第二の加熱工程−−
前記第二の加熱工程は、前記レジスト膜を露光した後に、前記レジスト膜を加熱する工程である。
前記レジスト組成物に光酸発生剤を添加し、前記レジスト膜を化学増幅型レジストとして機能させる場合は、前記第二の加熱工程を行うことが、前記露光領域での前記レジスト膜の溶解性変化、極性変化を促進させる点で好ましい。
前記第二の加熱工程における加熱温度としては、50〜200℃が好ましく、70〜180℃がより好ましい。前記加熱温度が50℃未満であると、反応が十分に進行しないことがあり、前記加熱温度が200℃を超えると、前記レジスト膜の構成材料の熱分解が生じることがある。
以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。
(実施例1〜9及び比較例1〜4)
−レジスト組成物の調製−
表1に示す組成を有するレジスト組成物を調製した。
なお、表1のカッコ内の数値の単位は、「質量部」を表す。
また、表1の「金属塩」の欄における「A−1」は、炭酸セシウム(関東化学(株)製)を表す。
表1の「樹脂」の欄における、「B−1」は、ポリメチルメタクリレート(シグマ・アルドリッチジャパン(株)製)を表し、「B−2」は、30%t−Boc化ポリ−p−ヒドロキシスチレン(丸善石油化学(株)製)を表し、「B−3」は、ポリ−p−ヒドロキシスチレン(日本曹達(株)製)を表し、「B−4」は、3−アミノ−4−メトキシベンゼンスルホン酸ポリマー(特開平8−109351号公報の段落〔0064〕に記載の方法により合成)を表す。
表1の「架橋剤」の欄における、「C−1」は、ヘキサメトキシメチルメラミン(東京化成工業(株)製)を表し、「C−2」は、N,N’−ジメトキシメチルジメトキシエチレンユリア((株)三和ケミカル製)を表し、「C−3」は、テトラメトキシメチルグリコールウリル(東京化成工業(株)製)を表す。
表1の「光酸発生剤」の欄における「D−1」は、ジフェニルヨードニウムノナフルオロブタンスルフォネート(みどり化学(株)製)を表す。
表1の「溶剤」の欄における「E−1」は、アニソール(関東化学(株)製)を表し、「E−2」は、乳酸エチル(関東化学(株)製)を表し、「E−3」は、γ−ブチロラクトン(関東化学(株)製)を表し、「E−4」は、水を表し、「E−5」は、イソプロピルアルコール(関東化学(株)製)を表す。
なお、実施例1〜9及び比較例1〜4のレジスト組成物の調製に際しては、レジストの安定性を向上させるために、ヘキシルアミン(関東化学(株)製)0.2質量部を全てのレジスト組成物に添加した。
−レジスト膜の形成−
表1に示す組成を有するレジスト組成物を、シリコン基板にスピンコート法によりシリコン基板の表面に塗布した後、表1に示す加熱(ベーク)温度にてベークを行い、被膜(レジスト膜)を形成した。なお、被膜(レジスト膜)の厚さは、特に断りが無い限り、スピン回転数の調整により、全て1,500Å(150nm)とした。
−レジストパターンの形成−
前記レジスト膜を成膜したシリコン基板に対し、加速電圧50keVの電子線露光機((株)エリオニクス製 ELS−5700)を用いて、露光量を段階的に変えて、幅100nmのラインパターンを複数本描画した。
比較例1及び実施例1のレジスト膜については、描画の後、メチルエチルケトン及びメチルイソブチルケトンを質量比1/1の割合で混合した現像液で、60秒間の現像を行った。
また、比較例2〜4及び実施例2〜9のレジスト膜については、描画の後、110℃で90秒の加熱(べーク)を行い、2.38%の水酸化テトラメチルアンモニウム水溶液で60秒間の現像を行った。
以上の方法により形成されたラインパターンの線幅を走査型電子顕微鏡((株)日立製作所製S−4500)にて計測し、100nmの線幅でパターンが形成される露光量を感度と定義した。
実施例1〜9及び比較例1〜4のレジスト膜の感度を表2に示す。
実施例1は、比較例1と比べて、100nmの線幅でパターンが形成される露光量が小さくなっており、レジストの高解像度化が要求される100nmの線幅のパターン形成において、レジストの感度を向上させることができた。
実施例2〜5は、比較例2と比べて、100nmの線幅でパターンが形成される露光量が小さくなっており、レジストの高解像度化が要求される100nmの線幅のパターン形成において、レジストの感度を向上させることができた。
実施例6〜8は、比較例3と比べて、100nmの線幅でパターンが形成される露光量が小さくなっており、レジストの高解像度化が要求される100nmの線幅のパターン形成において、レジストの感度を向上させることができた。
実施例9は、比較例4と比べて、100nmの線幅でパターンが形成される露光量が小さくなっており、レジストの高解像度化が要求される100nmの線幅のパターン形成において、レジストの感度を向上させることができた。
(実施例10)
−フラッシュメモリ及びその製造−
実施例10は、本発明のレジスト組成物を用いた半導体装置及びその製造方法の一例である。なお、この実施例10では、以下のレジスト膜26、27、29及び32が、実施例1〜9で用いたレジスト組成物を用いて、実施例1〜9と同様の方法で形成されたものである。
図1及び図2は、FLOTOX型又はETOX型と呼ばれるFLASH EPROMの上面図(平面図)であり、図3A〜図3Iは、該FLASH EPROMの製造方法に関する一例を説明するための断面概略図であり、これらにおける、左図はメモリセル部(第1素子領域)であって、フローティングゲート電極を有するMOSトランジスタの形成される部分のゲート幅方向(図1及び図2におけるX方向)の断面(A方向断面)概略図であり、中央図は前記左図と同部分のメモリセル部であって、前記X方向と直交するゲート長方向(図1及び図2におけるY方向)の断面(B方向断面)概略図であり、右図は周辺回路部(第2素子領域)のMOSトランジスタの形成される部分の断面(図1及び図2におけるA方向断面)概略図である。
まず、図3Aに示すように、p型のSi基板(半導体基板)22上の素子分離領域に選択的にSiO膜によるフィールド酸化膜23を形成した。その後、メモリセル部(第1素子領域)のMOSトランジスタにおける第1ゲート絶縁膜24aを厚みが100〜300Å(10〜30nm)となるように熱酸化にてSiO膜により形成し、また、別の工程で、周辺回路部(第2素子領域)のMOSトランジスタにおける第2ゲート絶縁膜24bを厚みが100〜500Å(10〜50nm)となるように熱酸化にてSiO膜により形成した。なお、第1ゲート絶縁膜24a及び第2ゲート絶縁膜24bを同一厚みにする場合には、同一の工程で同時に酸化膜を形成してもよい。
次に、前記メモリセル部(図3Aの左図及び中央図)にn型ディプレションタイプのチャネルを有するMOSトランジスタを形成するため、閾値電圧を制御する目的で前記周辺回路部(図3Aの右図)をレジスト膜26によりマスクした。そして、フローティングゲート電極直下のチャネル領域となる領域に、n型不純物としてドーズ量1×1011〜1×1014cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、第1閾値制御層25aを形成した。なお、このときのドーズ量及び不純物の導電型は、ディプレッションタイプにするかアキュミレーションタイプにするかにより適宜選択することができる。
次に、前記周辺回路部(図3Bの右図)にn型ディプレションタイプのチャネルを有するMOSトランジスタを形成するため、閾値電圧を制御する目的でメモリセル部(図3Bの左図及び中央図)をレジスト膜27によりマスクした。そして、ゲート電極直下のチャネル領域となる領域に、n型不純物としてドーズ量1×1011〜1×1014cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、第2閾値制御層25bを形成した。
次に、前記メモリセル部(図3Cの左図及び中央図)のMOSトランジスタのフローティングゲート電極、及び前記周辺回路部(図3Cの右図)のMOSトランジスタのゲート電極として、厚みが500〜2,000Å(50〜200nm)である第1ポリシリコン膜(第1導電体膜)28を全面に形成した。
その後、図3Dに示すように、マスクとして形成したレジスト膜29により第1ポリシリコン膜28をパターニングして前記メモリセル部(図3Dの左図及び中央図)のMOSトランジスタにおけるフローティングゲート電極28aを形成した。このとき、図3Dに示すように、最終的な寸法幅になるようにX方向を規定するパターニングをし、Y方向を規定するパターニングをせず、S/D領域層となる領域はレジスト膜29により被覆されたままにした。
次に、(図3Eの左図及び中央図)に示すように、レジスト膜29を除去した後、フローティングゲート電極28aを被覆するようにして、SiO膜からなるキャパシタ絶縁膜30aを厚みが約200〜500Å(20〜50nm)となるように熱酸化にて形成した。このとき、前記周辺回路部(図3Eの右図)の第1ポリシリコン膜28上にもSiO膜からなるキャパシタ絶縁膜30bが形成される。なお、ここでは、キャパシタ絶縁膜30a及び30bはSiO膜のみで形成されているが、SiO膜及びSi膜が2〜3積層された複合膜で形成されていてもよい。
次に、図3Eに示すように、フローティングゲート電極28a及びキャパシタ絶縁膜30aを被覆するようにして、コントロールゲート電極となる第2ポリシリコン膜(第2導電体膜)31を厚みが500〜2,000Å(50〜200nm)となるように形成した。
次に、図3Fに示すように、前記メモリセル部(図3Fの左図及び中央図)をレジスト膜32によりマスクし、前記周辺回路部(図3Fの右図)の第2ポリシリコン膜31及びキャパシタ絶縁膜30bを順次、エッチングにより除去し、第1ポリシリコン膜28を表出させた。
次に、図3Gに示すように、前記メモリセル部(図3Gの左図及び中央図)の第2ポリシリコン膜31、キャパシタ絶縁膜30a及びX方向を規定するパターニングのみされている第1ポリシリコン膜28aに対し、レジスト膜32をマスクとして、第1ゲート部33aの最終的な寸法となるようにY方向を規定するパターニングを行い、Y方向に幅約1μmのコントロールゲート電極31a/キャパシタ絶縁膜30c/フローティングゲート電極28cによる積層を形成すると共に、前記周辺回路部(図3Gの右図)の第1ポリシリコン膜28に対し、レジスト膜32をマスクとして、第2ゲート部33bの最終的な寸法となるようにパターニングを行い、幅約1μmのゲート電極28bを形成した。
次に、前記メモリセル部(図3Hの左図及び中央図)のコントロールゲート電極31a/キャパシタ絶縁膜30c/フローティングゲート電極28cによる積層をマスクとして、素子形成領域のSi基板22にドーズ量1×1014〜1×1016cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、n型のS/D(ソース・ドレイン)領域層35a及び35bを形成すると共に、前記周辺回路部(図3Hの右図)のゲート電極28bをマスクとして、素子形成領域のSi基板22にn型不純物としてドーズ量1×1014〜1×1016cm−2のリン(P)又は砒素(As)をイオン注入法により導入し、S/D領域層36a及び36bを形成した。
次に、前記メモリセル部(図3Iの左図及び中央図)の第1ゲート部33a及び前記周辺回路部(図3Iの右図)の第2ゲート部33bを、PSG膜による層間絶縁膜37を厚みが約5,000Å(500nm)となるようにして被覆形成した。
その後、S/D領域層35a及び35b並びにS/D領域層36a及び36b上に形成した層間絶縁膜37に、コンタクトホール38a及び38b並びにコンタクトホール39a及び39bを形成した後、S/D電極40a及び40b並びにS/D電極41a及び41bを形成した。
以上により、図3Iに示すように、半導体装置としてFLASH EPROMを製造した。
このFLASH EPROMにおいては、前記周辺回路部(図3A〜図3Iにおける右図)の第2ゲート絶縁膜24bが形成後から終始、第1ポリシリコン膜28又はゲート電極28bにより被覆されている(図3A〜図3Iにおける右図)ので、第2ゲート絶縁膜24bは最初に形成された時の厚みを保持したままである。このため、第2ゲート絶縁膜24bの厚みの制御を容易に行うことができると共に、閾値電圧の制御のための導電型不純物濃度の調整も容易に行うことができる。
なお、本実施例では、第1ゲート部33aを形成するのに、まずゲート幅方向(図1及び図2におけるX方向)に所定幅でパターニングした後、ゲート長方向(図1及び図2におけるY方向)にパターニングして最終的な所定幅としているが、逆に、ゲート長方向(図1及び図2におけるY方向)に所定幅でパターニングした後、ゲート幅方向(図1及び図2におけるX方向)にパターニングして最終的な所定幅としてもよい。
図3J〜図3Lに示すFLASH EPROMの製造例は、上記実施例10において図3Eで示した工程の後が図3J〜図3Lに示すように変更した以外は上記実施例と同様である。即ち、図3Jに示すように、前記メモリセル部(図3Jにおける左図及び中央図)の第2ポリシリコン膜31及び前記周辺回路部(図3Jの右図)の第1ポリシリコン膜28上に、タングステン(W)膜又はチタン(Ti)膜からなる高融点金属膜(第4導電体膜)42を厚みが約2,000Å(200nm)となるようにして形成しポリサイド膜を設けた点でのみ上記実施例と異なる。図3Jの後の工程、即ち図3K〜図3Lに示す工程は、図3G〜図3Iと同様に行った。図3G〜図3Iと同様の工程については説明を省略し、図3J〜図3Lにおいては図3G〜図3Iと同じものは同記号で表示した。
以上により、図3Lに示すように、半導体装置としてFLASH EPROMを製造した。
なお、図3Kにおいて、44aは第1ゲート部を示し、44bは第2ゲート部を示す。さらに、図3Lにおいて、45a、45b、46a、46bはS/D(ソース・ドレイン)領域層を示し、47は層間絶縁膜を示し、48a、48b、49a、49bはコンタクトホールを示し、50a、50b、51a、51bはS/D(ソース・ドレイン)電極を示す。
このFLASH EPROMにおいては、コントロールゲート電極31a及びゲート電極28b上に、高融点金属膜(第4導電体膜)42a及び42bを有するので、電気抵抗値を一層低減することができる。
なお、ここでは、高融点金属膜(第4導電体膜)として高融点金属膜(第4導電体膜)42a及び42bを用いているが、チタンシリサイド(TiSi)膜等の高融点金属シリサイド膜を用いてもよい。
図3M〜図3Oに示すFLASH EPROMの製造例は、上記実施例10において、前記周辺回路部(第2素子領域)(図3Mにおける右図)の第2ゲート部33cも、前記メモリセル部(第1素子領域)(図3Mにおける左図及び中央図)の第1ゲート部33aと同様に、第1ポリシリコン膜28b(第1導電体膜)/SiO膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)という構成にし、図3N又は図3Oに示すように、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせてゲート電極を形成している点で異なること以外は上記実施例と同様である。
ここでは、図3Nに示すように、第1ポリシリコン膜28b(第1導電体膜)/SiO膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)を貫通する開口部52aを、例えば図3Mに示す第2ゲート部33cとは別の箇所、例えば絶縁膜54上に形成し、開口部52a内に第3導電体膜、例えばW膜又はTi膜等の高融点金属膜53aを埋め込むことにより、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせている。また、図3Oに示すように、SiO膜30d(キャパシタ絶縁膜)/第2ポリシリコン膜31b(第2導電体膜)を貫通する開口部52bを形成して開口部52bの底部に下層の第1ポリシリコン膜28bを表出させた後、開口部52b内に第3導電体膜、例えばW膜又はTi膜等の高融点金属膜53bを埋め込むことにより、第1ポリシリコン膜28b及び第2ポリシリコン膜31bをショートさせている。
このFLASH EPROMにおいては、前記周辺回路部の第2ゲート部33cは、前記メモリセル部の第1ゲート部33aと同構造であるので、前記メモリセル部を形成する際に同時に前記周辺回路部を形成することができ、製造工程を簡単にすることができ効率的である。
なお、ここでは、第3導電体膜53a又は53bと、高融点金属膜(第4導電体膜)42とをそれぞれ別々に形成しているが、共通の高融点金属膜として同時に形成してもよい。
(実施例11)
−磁気ヘッドの製造−
実施例11は、本発明のレジスト組成物によって形成されたレジストパターンの応用例としての磁気ヘッドの製造に関する。なお、この実施例11では、以下のレジストパターンR2Aが、実施例1で用いたレジスト組成物を用いて形成したレジスト膜に、電子線を照射して形成したレジストパターンである。
図4A〜図4Gを参照しながら、本発明の微細パターン形成材料ならびに微細パターン形成方法を用いた薄膜磁気ヘッドの製造工程を説明する。
図4Aを参照するに、まずAl−TiC基板(図示せず)上にAl膜(図示せず)を介してNiFe合金からなる下部磁気シールド層131を電解メッキ法により形成し、Alのギャップスペーサ層131Aを介してスピンバルブ構造膜115Lをスパッタリング法により形成する。
次に図4Bの工程において、レジトパターンR1をマスクとして前記スピンバルブ構造膜115Lを、例えば、幅300nmの所定形状にパターニングし、磁気抵抗効果素子115を形成する。さらに図4Bの工程では、前記レジストパターンR1をマスクに、CoCrPtよりなるハードバイアス膜116をスパッタリング法によって形成し、前記磁気抵抗効果素子115の両側にハードバイアスパターン116A、116Bを形成する。
次に図4Cの工程で前記レジストパターンR1を除去し、前記レジストパターンR1の頂部に堆積したCoCrPt膜116を除去し、さらに前記磁気抵抗効果素子115の全面に、その両側のハードバイアスパターン116A、116Bも含むように、有機ポリマー膜117を形成する。
図4Cの工程では、さらに前記有機ポリマー膜117上に市販のKrF用レジスト、例えばシプレイ社製UV−6を用いて、レジスト膜R2を、例えば500nmの厚さに塗布する。
次に図4Dの工程において、加速電圧50KeVの電子線および波長248nmのKrFエキシマレーザーを露光用光源として、磁気抵抗効果素子部分を電子線で、その他の露光面積が広い部分をKrFでそれぞれ露光し、TMAH溶液を用いて現像することによって、レジストパターンR2Aを、幅が例えば150nmになるように形成する。この現像処理により、前記有機ポリマ膜117が同時にエッチングされ、レジストパターンR2Aと幅が同一の有機ポリマ層パターン117AがレジストパターンR2Aの直下に形成される。この結果、前記磁気抵抗素子115上に前記レジストパターンR2A及び有機ポリマ膜パターン117Aからなるリフトオフマスクパターン120が形成される。
次に図4Eの工程において、スリミング処理を行うことにより、前記磁気抵抗素子115上に前記レジストパターンR2A及び有機ポリマー膜117Aからなるリフトオフマスクパターン120を形成する。
図4Eのスリミング処理の際、レジスト膜よりなる前記レジストパターンR2Aと前記有機ポリマー膜パターン117Aとの間のエッチングレート比は1:1.2の値を有し、その結果、アンダーカット117Bが形成される。
前記レジストパターンR2Aが100nmの幅を有し、前記有機ポリマー膜パターン117Aが90nmの幅を有する場合、前記パターン117Aの両側には約5nmのアンダーカット117Bが形成される。
さらに図4Fの工程において、前記有機ポリマー膜パターン117AおよびレジストパターンR2Aとより構成されるリフトオフマスクパターン120をマスクに、スパッタリング法により、Ta膜133aとAu膜133bとTa膜133cとをそれぞれ2nm、20nmおよび2nmの膜厚に順次堆積し、Ta/Au/Ta積層構造を有する読出し電極層133を堆積する。前記読出し電極層133の堆積に伴い、前記ハードバイアスパターン116Aおよび116B上、前記リフトオフパターン120の両側には、各々前記Ta/Au/Ta積層構造を有する読出し電極パターン133A、133Bがそれぞれ形成される。
次に、図4Gの工程において前記レジストパターンR2Aを、アセトンを使って除去し、同時に前記レジストパターンR2A上に堆積した電極層133を除去する。さらにNMP(N−メチルピロリドン)を用いて有機ポリマー膜パターン117Aを除去する。
以降は、従来と同様に、Alからなるギャップスペーサ層を介して上部磁気シールド層および下部磁極層を構成するNiFe合金層134(図5参照)を電解メッキ法によって形成し、さらにAlからなる書き込みギャップ層を形成する。
次いで、レジスト膜よりなる第1の層間絶縁膜を形成し、さらに電解メッキ法により前記第1の層間絶縁膜上にCu層を水平スパイラルパターン形状に形成して図5の書き込みコイル135を形成する。さらに前記書き込みコイルの両端に書き込み電極136A、136Bを設け、さらに前記書き込みコイルを覆うようにレジスト膜を堆積し、第2の層間絶縁膜を形成する。
さらに前記第2の層間絶縁膜の全面にTi膜よりなるメッキベース層を設け、その上に形成したレジストマスクをメッキフレームとして、前記第2の層間絶縁膜上に選択的にNiFe膜を電解メッキすることによって上部磁極層137及び先端部の書き込み磁極138を形成する。
次いで、レジストマスクを除去したのち、Arイオンを用いたイオンミリングを施すことによってメッキベース層の露出部を除去し、次いで、全面にAl保護膜を形成した後、基板を切断し、磁気抵抗効果素子115を含む読出ヘッドと書き込み用の誘導型の薄膜磁気ヘッドとを集積化した磁気ヘッドスライダが得られる。
なお、図5において、132は磁気抵抗効果素子を示す。
以上、説明したように、本実施例においては、レジストを用いることで微細なコア幅を有する磁気抵抗センサを、簡単な工程で且つ精度良く、また、歩留まり良く製造することができる。
本発明のレジスト組成物は、使用可能な材料の選択性の幅を広くすることができ、各種のパターニング方法、半導体の製造方法、などに好適に適用することができ、半導体装置、磁気ヘッド、などに特に好適に用いることができる。
図1は、本発明の半導体装置の製造方法により製造されるFLASH EPROMの第一の例を示す平面図である。 図2は、本発明の半導体装置の製造方法により製造されるFLASH EPROMの第一の例を示す平面図である。 図3Aは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図である。 図3Bは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3Aの次のステップを表す。 図3Cは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3Bの次のステップを表す。 図3Dは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3Cの次のステップを表す。 図3Eは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3Dの次のステップを表す。 図3Fは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3Eの次のステップを表す。 図3Gは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3Fの次のステップを表す。 図3Hは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3Gの次のステップを表す。 図3Iは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第一の例の概略説明図であり、図3Hの次のステップを表す。 図3Jは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図である。 図3Kは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図であり、図3Jの次のステップを表す。 図3Lは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第二の例の概略説明図であり、図3Kの次のステップを表す。 図3Mは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図である。 図3Nは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図であり、図3Mの次のステップを表す。 図3Oは、本発明の半導体装置の製造方法によるFLASH EPROMの製造の第三の例の概略説明図であり、図3Nの次のステップを表す。 図4Aは、本発明のレジスト組成物によるレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図である。 図4Bは、本発明のレジスト組成物によるレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図4Aの次のステップを表す。 図4Cは、本発明のレジスト組成物によるレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図4Bの次のステップを表す。 図4Dは、本発明のレジスト組成物によるレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図4Cの次のステップを表す。 図4Eは、本発明のレジスト組成物によるレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図4Dの次のステップを表す。 図4Fは、本発明のレジスト組成物によるレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図4Eの次のステップを表す。 図4Gは、本発明のレジスト組成物によるレジストパターンを磁気ヘッドの製造に応用した一例の断面概略説明図であり、図4Fの次のステップを表す。 図5は、図4A〜図4Gのステップを経て製造された磁気ヘッドの一例を示す斜視図である。
符号の説明
22 Si基板(半導体基板)
23 フィールド酸化膜
24a 第1ゲート絶縁膜
24b 第2ゲート絶縁膜
25a 第1閾値制御層
25b 第2閾値制御層
26 レジスト膜
27 レジスト膜
28 第1ポリシリコン層(第1導電体膜)
28a フローティングゲート電極
28b ゲート電極(第1ポリシリコン膜)
28c フローティングゲート電極
29 レジスト膜
30a キャパシタ絶縁膜
30b キャパシタ絶縁膜
30c キャパシタ絶縁膜
30d SiO
31 第2ポリシリコン層(第2導電体膜)
31a コントロールゲート電極
31b 第2ポリシリコン膜
32 レジスト膜
33a 第1ゲート部
33b 第2ゲート部
33c 第2ゲート部
35a S/D(ソース・ドレイン)領域層
35b S/D(ソース・ドレイン)領域層
36a S/D(ソース・ドレイン)領域層
36b S/D(ソース・ドレイン)領域層
37 層間絶縁膜
38a コンタクトホール
38b コンタクトホール
39a コンタクトホール
39b コンタクトホール
40a S/D(ソース・ドレイン)電極
40b S/D(ソース・ドレイン)電極
41a S/D(ソース・ドレイン)電極
41b S/D(ソース・ドレイン)電極
42 高融点金属膜(第4導電体膜)
42a 高融点金属膜(第4導電体膜)
42b 高融点金属膜(第4導電体膜)
43 レジスト膜
44a 第1ゲート部
44b 第2ゲート部
45a S/D(ソース・ドレイン)領域層
45b S/D(ソース・ドレイン)領域層
46a S/D(ソース・ドレイン)領域層
46b S/D(ソース・ドレイン)領域層
47 層間絶縁膜
48a コンタクトホール
48b コンタクトホール
49a コンタクトホール
49b コンタクトホール
50a S/D(ソース・ドレイン)電極
50b S/D(ソース・ドレイン)電極
51a S/D(ソース・ドレイン)電極
51b S/D(ソース・ドレイン)電極
52a 開口部
52b 開口部
53a 高融点金属膜(第3導電体膜)
53b 高融点金属膜(第3導電体膜)
54 絶縁膜
115 磁気抵抗効果素子
115L スピンバルブ構造膜
116 ハードバイアス膜
116A ハードバイアスパターン
116B ハードバイアスパターン
117 有機ポリマー膜
117A 有機ポリマー膜パターン
117B アンダーカット
120 リフトオフマスクパターン
131 下部磁気シールド層
131A ギャップスペーサ層
132 磁気抵抗効果素子
133 読出し電極層
133A 読出し電極パターン
133a Ta膜
133b Au膜
133c Ta膜
133B 読出し電極パターン
134 NiFe合金層
135 書き込みコイル
136A 書き込み電極
136B 書き込み電極
137 上部磁極層
138 書き込み磁極

Claims (3)

  1. セシウム塩、樹脂、及び溶剤を含むことを特徴とするレジスト組成物。
  2. 前記セシウム塩の含有量が、前記樹脂に対し、5質量%〜50質量%である請求項1に記載のレジスト組成物。
  3. 被加工面上に、請求項1から2のいずれか1項に記載のレジスト組成物を塗布してレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜を露光し、現像してレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンをマスクとして、前記被加工面をエッチングによりパターニングするパターニング工程とを含むことを特徴とする半導体装置の製造方法。
JP2008330912A 2008-12-25 2008-12-25 レジスト組成物及びそれを用いた半導体装置の製造方法 Active JP5293168B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008330912A JP5293168B2 (ja) 2008-12-25 2008-12-25 レジスト組成物及びそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008330912A JP5293168B2 (ja) 2008-12-25 2008-12-25 レジスト組成物及びそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010152136A JP2010152136A (ja) 2010-07-08
JP5293168B2 true JP5293168B2 (ja) 2013-09-18

Family

ID=42571291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330912A Active JP5293168B2 (ja) 2008-12-25 2008-12-25 レジスト組成物及びそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5293168B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5561192B2 (ja) 2010-02-26 2014-07-30 信越化学工業株式会社 高分子化合物及びこれを用いた化学増幅ポジ型レジスト組成物並びにパターン形成方法
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
JP5505371B2 (ja) 2010-06-01 2014-05-28 信越化学工業株式会社 高分子化合物、化学増幅ポジ型レジスト材料、及びパターン形成方法
US8524612B2 (en) * 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
JP5278406B2 (ja) 2010-11-02 2013-09-04 信越化学工業株式会社 パターン形成方法
JP5601309B2 (ja) 2010-11-29 2014-10-08 信越化学工業株式会社 ポジ型レジスト材料並びにこれを用いたパターン形成方法
JP5601286B2 (ja) * 2011-07-25 2014-10-08 信越化学工業株式会社 レジスト材料及びこれを用いたパターン形成方法
JP6195445B2 (ja) * 2012-02-27 2017-09-13 東京応化工業株式会社 ポジ型ホトレジスト組成物、ホトレジスト積層体、ホトレジストパターンの製造方法、及び接続端子の製造方法
SG2013083654A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Methods for depositing films on sensitive substrates
WO2014171429A1 (ja) * 2013-04-17 2014-10-23 Jsr株式会社 半導体素子の製造方法及びイオン注入方法
GB201405335D0 (en) * 2014-03-25 2014-05-07 Univ Manchester Resist composition
GB201413924D0 (en) * 2014-08-06 2014-09-17 Univ Manchester Electron beam resist composition
JP6433503B2 (ja) * 2014-09-02 2018-12-05 富士フイルム株式会社 非化学増幅型レジスト組成物、非化学増幅型レジスト膜、パターン形成方法、及び、電子デバイスの製造方法
JP6353546B2 (ja) * 2014-09-02 2018-07-04 富士フイルム株式会社 感活性光線性又は感放射線性樹脂組成物、感活性光線性又は感放射線性膜、パターン形成方法、及び、電子デバイスの製造方法
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
JP6544248B2 (ja) 2015-02-09 2019-07-17 信越化学工業株式会社 レジスト材料及びこれを用いたパターン形成方法
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
TWI579918B (zh) * 2015-04-12 2017-04-21 東京威力科創股份有限公司 開放式特徵部中用以建立介電隔離結構之消去法
GB201517273D0 (en) 2015-09-30 2015-11-11 Univ Manchester Resist composition
KR102152485B1 (ko) 2015-10-23 2020-09-04 신에쓰 가가꾸 고교 가부시끼가이샤 레지스트 재료, 패턴 형성 방법, 그리고 바륨염, 세슘염 및 세륨염
JP6477413B2 (ja) * 2015-10-23 2019-03-06 信越化学工業株式会社 レジスト材料及びパターン形成方法
KR102648061B1 (ko) * 2015-12-01 2024-03-18 제이에스알 가부시끼가이샤 감방사선성 조성물, 패턴 형성 방법 및 감방사선성 산 발생제
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
JP6904320B2 (ja) 2017-10-18 2021-07-14 信越化学工業株式会社 レジスト材料及びパターン形成方法、並びにバリウム塩

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0919867B1 (de) * 1997-11-28 2003-05-21 Infineon Technologies AG Chemisch verstärkter Resist für die Elektronenstrahllithographie
JP4691416B2 (ja) * 2005-08-22 2011-06-01 三洋化成工業株式会社 感光性樹脂組成物
JP4793815B2 (ja) * 2005-12-28 2011-10-12 日本化薬株式会社 感光性樹脂組成物、並びにその硬化物

Also Published As

Publication number Publication date
JP2010152136A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
JP5293168B2 (ja) レジスト組成物及びそれを用いた半導体装置の製造方法
KR101294510B1 (ko) 레지스트 증감막 형성용 재료, 및 반도체 장치의 제조 방법
JP4843710B2 (ja) 導電性反射防止膜形成用材料、導電性反射防止膜の形成方法、レジストパターン形成方法、半導体装置、及び磁気ヘッド
JP3901997B2 (ja) レジスト材料、レジストパターン及びその製造方法、並びに、半導体装置及びその製造方法
US7364829B2 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
KR100666065B1 (ko) 레지스트 패턴 후막화 재료, 레지스트 패턴의 형성 방법,및 반도체 장치 및 그의 제조 방법
JP4686393B2 (ja) レジスト組成物、レジストパターンの形成方法、半導体装置及びその製造方法
JP4801550B2 (ja) レジスト組成物、レジストパターンの形成方法、及び半導体装置の製造方法
US7662539B2 (en) Resist pattern thickening material, process for forming resist pattern, and process for manufacturing semiconductor device
WO2006120845A1 (ja) ネガ型レジスト組成物およびレジストパターン形成方法
JP4823562B2 (ja) レジストパターン形成方法
JP4409524B2 (ja) レジストパターン厚肉化材料、レジストパターンの製造方法、及び半導体装置の製造方法
JP5098592B2 (ja) レジストパターン形状制御材料、半導体装置の製造方法、及び磁気ヘッドの製造方法
JP5360062B2 (ja) 電子線レジスト増感膜形成用材料、並びに半導体装置の製造方法
JP5125444B2 (ja) 半導体装置の製造方法及びマスクの製造方法
JP2006317583A (ja) MEMS(MicroElectroMechanicalSystems)を製造するためのネガ型レジスト組成物およびレジストパターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150