KR100666065B1

KR100666065B1 - 레지스트 패턴 후막화 재료, 레지스트 패턴의 형성 방법,및 반도체 장치 및 그의 제조 방법

Info

Publication number: KR100666065B1
Application number: KR1020050008440A
Authority: KR
Inventors: 미와 고자와; 고지 노자끼; 다까히사 나미끼
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2004-10-04
Filing date: 2005-01-31
Publication date: 2007-01-10
Also published as: TW200612478A; US20060073419A1; US8198009B2; JP4583860B2; DE102005004392A1; TWI264060B; US7820367B2; JP2006106295A; US20100305248A1; KR20060030002A; DE102005004392B4; DE102005004392B8

Abstract

본 발명은 엑시머 레이저광도 이용할 수 있고, 보존 안정성이 우수하며, 레지스트 패턴의 후막화량을 온도, 분위기 등의 조건 변화나 보존 기간의 장단에 상관없이 균일하고 일정하게, 나아가 양호한 정밀도로 조절할 수 있고, 노광 장치 광원에서의 노광 한계(해상 한계)를 초과하여 미세한 레지스트 제거 패턴을 저비용으로 간편하고 효율적으로 형성할 수 있는 레지스트 패턴의 형성 방법을 제공한다.

또한, 본 발명은 피가공면 상에 레지스트 패턴을 형성한 후, 상기 레지스트 패턴 상에 레지스트 패턴 후막화 재료를 도포함으로써, 상기 레지스트 패턴을 후막화하여 후막화 레지스트 패턴을 형성하는 공정, 및 상기 후막화 레지스트 패턴을 마스크로 하여 에칭에 의해 상기 피가공면에 패터닝을 행하는 공정을 포함하며, 상기 레지스트 패턴 후막화 재료가 적어도 수지를 포함하고, 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하인 반도체 장치의 제조 방법을 제공한다.

레지스트 패턴 후막화 재료, 염기성 물질, 패터닝 공정, 반도체 장치, 엑시머 레이저, 노광 한계, 플래시 메모리

Description

레지스트 패턴 후막화 재료, 레지스트 패턴의 형성 방법, 및 반도체 장치 및 그의 제조 방법{Resist Pattern Thickening Material and Process for Forming Resist Pattern, and Semiconductor Device and Process for Producing the Same}

도 1은 레지스트 패턴을 레지스트 패턴 후막화 재료를 이용하여 후막화하는 메카니즘의 설명도이고, 레지스트 패턴 후막화 재료를 레지스트 패턴 표면에 부여한 상태를 나타낸다.

도 2는 레지스트 패턴을 레지스트 패턴 후막화 재료를 이용하여 후막화하는 메카니즘의 설명도이고, 레지스트 패턴 후막화 재료가 레지스트 패턴 표면에 스며든 상태를 나타낸다.

도 3은 레지스트 패턴을 레지스트 패턴 후막화 재료를 이용하여 후막화하는 메카니즘의 설명도이고, 레지스트 패턴 후막화 재료에 의해 레지스트 패턴 표면이 후막화된 상태를 나타낸다.

도 4는 본 발명의 레지스트 패턴의 형성 방법의 일례를 설명하기 위한 개략도이고, 레지스트막을 형성한 상태를 나타낸다.

도 5는 본 발명의 레지스트 패턴의 형성 방법의 일례를 설명하기 위한 개략도이고, 레지스트막을 패턴화하여 레지스트 패턴을 형성한 상태를 나타낸다.

도 6은 본 발명의 레지스트 패턴의 형성 방법의 일례를 설명하기 위한 개략 도이고, 레지스트 패턴 표면에 레지스트 패턴 후막화 재료를 부여한 상태를 나타낸다.

도 7은 본 발명의 레지스트 패턴의 형성 방법의 일례를 설명하기 위한 개략도이고, 레지스트 패턴 후막화 재료가 레지스트 패턴 표면에 믹싱되어 스며든 상태를 나타낸다.

도 8은 본 발명의 레지스트 패턴 형성 방법의 일례를 설명하기 위한 개략도이고, 후막화 레지스트 패턴을 현상한 상태를 나타낸다.

도 9는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 실리콘 기판 상에 층간 절연막을 형성한 상태를 나타낸다.

도 10은 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 도 9에 나타낸 층간 절연막 상에 티탄막을 형성한 상태를 나타낸다.

도 11은 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 티탄막 상에 레지스트막을 형성하며, 티탄층에 홀 패턴을 형성한 상태를 나타낸다.

도 12는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 홀 패턴을 층간 절연막에도 형성한 상태를 나타낸다.

도 13은 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 홀 패턴을 형성한 층간 절연막 상에 Cu막을 형성한 상태를 나타낸다.

도 14는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 홀 패턴 상 이외의 층간 절연막 상에 퇴적된 Cu를 제거한 상태를 나타낸다.

도 15는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 홀 패턴 내에 형성된 Cu 플러그 상 및 층간 절연막 상에 층간 절연막을 형성한 상태를 나타낸다.

도 16은 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 표층으로서의 층간 절연막에 홀 패턴을 형성하며, Cu 플러그를 형성한 상태를 나타낸다.

도 17은 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 개략도이고, 3층 구조의 배선을 형성한 상태를 나타낸다.

도 18은 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 FLASH EPROM의 제1의 예를 나타내는 평면도이다.

도 19는 본 발명의 반도체 장치의 제조 방법에 의해 제조되는 FLASH EPROM의 제1의 예를 나타내는 평면도이다.

도 20은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이다.

도 21은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이고, 도 20의 다음 단계를 나타낸다.

도 22는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이고, 도 21의 다음 단계를 나타낸다.

도 23은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이고, 도 22의 다음 단계를 나타낸다.

도 24는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이고, 도 23의 다음 단계를 나타낸다.

도 25는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이고, 도 24의 다음 단계를 나타낸다.

도 26은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이고, 도 25의 다음 단계를 나타낸다.

도 27은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이고, 도 26의 다음 단계를 나타낸다.

도 28은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제1의 예를 나타내는 개략적인 설명도이고, 도 27의 다음 단계를 나타낸다.

도 29는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제2의 예의 개략적인 설명도이다.

도 30은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제2의 예의 개략적인 설명도이고, 도 29의 다음 단계를 나타낸다.

도 31은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제2 의 예의 개략적인 설명도이고, 도 30의 다음 단계를 나타낸다.

도 32는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제3의 예의 개략적인 설명도이다.

도 33은 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제3의 예의 개략적인 설명도이고, 도 32의 다음 단계를 나타낸다.

도 34는 본 발명의 반도체 장치의 제조 방법에 의한 FLASH EPROM 제조의 제3의 예의 개략적인 설명도이고, 도 33의 다음 단계를 나타낸다.

도 35는 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이다.

도 36은 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 35의 다음 단계를 나타낸다.

도 37은 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 36의 다음 단계를 나타낸다.

도 38은 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 37의 다음 단계를 나타낸다.

도 39는 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 38의 다음 단계를 나타낸다.

도 40은 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 39의 다음 단계를 나타낸다.

도 41은 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 40의 다음 단계를 나타낸다.

도 42는 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 41의 다음 단계를 나타낸다.

도 43은 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 42의 다음 단계를 나타낸다.

도 44는 레지스트 패턴 후막화 재료를 이용하여 후막화한 레지스트 패턴을 자기 헤드 제조에 응용한 일례의 단면의 개략적인 설명도이고, 도 43의 다음 단계를 나타낸다.

도 45는 도 35 내지 도 44의 단계를 거쳐 제조된 자기 헤드의 일례를 나타내는 평면도이다.

<도면의 주요 부분에 대한 부호의 설명>

1: 레지스트 패턴 후막화 재료

3: 레지스트 패턴

5: 피가공면(기재)

10: 레지스트 패턴(본 발명)

10a: 표층

10b: 내층 레지스트 패턴

11: 실리콘 기판

12: 층간 절연막

13: 티탄막

14: 레지스트 패턴

15a: 개구부

15b: 개구부

16: TiN막

16a: TiN막

17: Cu막

17a: 배선

18: 층간 절연막

19: Cu 플러그

20: 배선

21: 배선

22: Si 기판(반도체 기판)

23: 필드 산화막

24a: 제1 게이트 절연막

24b: 제2 게이트 절연막

25a: 제1 임계치 제어층

25b: 제2 임계치 제어층

26: 레지스트막

27: 레지스트막

28: 제1 폴리실리콘층(제1 도전체막)

28a: 부유 게이트 전극

28b: 게이트 전극(제1 폴리실리콘막)

28c: 부유 게이트 전극

29: 레지스트막

30a: 캐패시터 절연막

30b: 캐패시터 절연막

30c: 캐패시터 절연막

30d: SiO₂막

31: 제2 폴리실리콘층(제2 도전체막)

31a: 컨트롤 게이트 전극

31b: 제2 폴리실리콘막

32: 레지스트막

33a: 제1 게이트부

33b: 제2 게이트부

33c: 제2 게이트부

35a: S/D(소스ㆍ드레인) 영역층

35b: S/D(소스ㆍ드레인) 영역층

36a: S/D(소스ㆍ드레인) 영역층

36b: S/D(소스ㆍ드레인) 영역층

37: 층간 절연막

38a: 컨택트 홀

38b: 컨택트 홀

39a: 컨택트 홀

39b: 컨택트 홀

40a: S/D(소스ㆍ드레인) 전극

40b: S/D(소스ㆍ드레인) 전극

41a: S/D(소스ㆍ드레인) 전극

41b: S/D(소스ㆍ드레인) 전극

42: 고융점 금속막(제4 도전체막)

42a: 고융점 금속막(제4 도전체막)

42b: 고융점 금속막(제4 도전체막)

43: 레지스트막

44a: 제1 게이트부

44b: 제2 게이트부

45a: S/D(소스ㆍ드레인) 영역층

45b: S/D(소스ㆍ드레인) 영역층

46a: S/D(소스ㆍ드레인) 영역층

46b: S/D(소스ㆍ드레인) 영역층

47: 층간 절연막

48a: 컨택트 홀

48b: 컨택트 홀

49a: 컨택트 홀

49b: 컨택트 홀

50a: S/D(소스ㆍ드레인) 전극

50b; S/D(소스ㆍ드레인) 전극

51a: S/D(소스ㆍ드레인) 전극

51b: S/D(소스ㆍ드레인) 전극

52a: 개구부

52b: 개구부

53a: 고융점 금속막(제3 도전체막)

53b: 고융점 금속막(제3 도전체막)

54: 절연막

100: 층간 절연층

102: 레지스트 패턴

104: 개구부

106: 도금 피가공면

108: 박막 도체(Cu 도금막)

110: 박막 자기 코일

112: 비자성 기판

114: 갭층

116: 수지 절연층

118; 레지스트막

118a: 레지스트 패턴

120: 제1 소용돌이상 패턴

122: 도전성 피가공면

124: 레지스트막

126: 레지스트 패턴

128: Cu 도체막

130: 박막 자기 코일

132: 자성층

본 발명은 반도체 장치를 제조할 때 형성하는 레지스트 패턴을 후막화시키고, 기존의 노광 장치의 광원에서의 노광 한계(해상 한계)를 초과하여 미세한 레지스트 제거 패턴을 형성할 수 있는 레지스트 패턴 후막화 재료, 그것을 이용한 레지 스트 패턴의 형성 방법, 및 반도체 장치 및 그의 제조 방법에 관한 것이다.

현재, 반도체 집적 회로의 고집적화가 진행되어 LSI나 VLSI가 실용화되고 있으며, 그에 따라 배선 패턴은 200 nm 이하의 크기로, 최소의 것으로는 100 nm 이하의 크기로까지 미세화되고 있다. 배선 패턴을 미세하게 형성하기 위해서는 피처리 기판 상을 레지스트막으로 피복하고, 이 레지스트막에 대하여 선택 노광을 행한 후 현상함으로써 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스크로 하여 상기 피처리 기판에 대하여 건식 에칭을 행하고, 그 후 상기 레지스트 패턴을 제거함으로써 원하는 패턴(예를 들면, 배선 패턴 등)을 얻는 리소그래피 기술이 매우 중요하다. 상기 리소그래피 기술에 있어서는, 노광광(노광에 사용하는 광)의 단파장화, 및 그 광의 특성에 따른 고해상도를 갖는 레지스트 재료의 개발 모두가 요구된다.

그러나, 상기 노광광의 단파장화를 위해서는 노광 장치의 개량이 필수적이며, 막대한 비용을 필요로 한다. 한편, 단파장의 노광광에 대응하는 레지스트 재료의 개발도 쉽지 않다.

따라서, 기존의 레지스트 재료를 사용하여 형성한 레지스트 패턴을 후막화하고, 미세한 레지스트 제거 패턴을 얻을 수 있는 레지스트 패턴 후막화 재료("레지스트 팽윤제"라고도 함)를 사용하여 보다 미세한 패턴을 형성하는 기술이 제안되어 있다. 예를 들면, 심자외선인 KrF(불화 크립톤) 엑시머 레이저광(파장 248 nm)을 사용하여 KrF(불화 크립톤) 레지스트막을 노광함으로써 KrF 레지스트 패턴을 형성한 후, 수용성 수지 조성물을 사용하여 상기 KrF 레지스트 패턴을 피복하도록 도막 을 설치하고, 상기 도막과 상기 KrF 레지스트 패턴을 그 접촉 계면에서 서로 작용시킴으로써 상기 KrF 레지스트 패턴을 후막화(이하, "팽윤"이라고도 함)시켜, 상기 KrF 레지스트 패턴간의 거리를 짧게 하여 미세한 레지스트 제거 패턴을 형성하고, 그 후 원하는 패턴(예를 들면, 배선 패턴 등)을 형성하는 기술이 제안되어 있다(일본 특허 공개 (평)10-73927호 공보 참조).

그러나, 상기 기술의 경우, 상기 레지스트 패턴 중의 잔류산을 이용하는 산 의존 반응에 의해 상기 레지스트 패턴을 후막화하기 때문에, 그 후막화량이 온도, 분위기(알칼리 오염 등), 그 밖의 조건에 의해 크게 변화되어 조절하기 어렵다는 중대한 문제가 있었다.

한편, 산성 성분을 포함하는 네가티브형 레지스트 패턴 상에 염기성 유기막을 피복한 후, 열처리, 광조사를 행하는 것이 제안되어 있다(일본 특허 공개 제2001-33984호 참조). 그러나, 이 경우 레지스트 패턴은 네가티브형으로 한정되며, 염기성 유기막을 피복한 후 광조사 등이 필요해져 번잡한 데다가, 상기 염기성 유기막에 의해 상기 네가티브형 레지스트 패턴 중의 페놀성 수산기를 가용화시키는 것에 불과하다. 또한, 산 성분을 포함하는 포지티브형 레지스트 패턴의 표면을 산 성분을 포함하는 제1 상층막과, 염기 성분을 포함하는 제2 상층막을 이 순서대로 피복한 후, 가열, 광조사를 행함으로써 상기 포지티브형 레지스트 패턴의 막 두께를 변화시키지 않고 슬리밍시키는 것이 제안되어 있다(일본 특허 공개 제2002-6512호 참조). 그러나, 이 경우, 레지스트 패턴 상에 2층이나 상층막을 형성할 필요가 있어 번잡하다는 문제가 있었다.

미세한 배선 패턴 등을 형성한다는 관점에서 노광광으로서는 KrF(불화 크립톤) 엑시머 레이저광(파장 248 nm)보다 단파장의 광, 예를 들면 ArF(불화 아르곤) 엑시머 레이저광(파장 193 nm) 등을 이용하는 것이 요구된다. 한편, 상기 ArF(불화 아르곤) 엑시머 레이저광(파장 193 nm)보다 더욱 단파장의 X선, 전자선 등을 이용한 패턴 형성의 경우에는 고비용의 저생산성이 되기 때문에, 상기 ArF(불화 아르곤) 엑시머 레이저광(파장 193 nm)을 이용하는 것이 요구된다.

또한, 상기 ArF 레지스트 등에 의한 레지스트 패턴으로서 형성되는 미세한 레지스트 제거 패턴의 경우, 상기 레지스트 패턴에 대하여 수십 nm 오더로 후막화(팽윤)시킬 수 있는 것이면 충분하며, 필요 이상으로 후막화시키는 것은 오히려 바람직하지 못한 경우도 있고, 경우에 따라서는 상기 레지스트 패턴의 연부 조도를 개량할 수 있다면 충분한 경우도 있다. 그런데, 종래 기술의 경우, 상기 레지스트 패턴의 후막화(팽윤)량의 조절이 어려워, 미세한 조절하에서의 미세한 패터닝이 곤란하다는 문제가 있었다. 또한, 종래 기술의 경우, 노광 패턴의 형상에 의해 후막화(팽윤)량이 달라져, 예를 들면 장방형의 고립 패턴의 경우에는 패턴의 긴 변 방향의 후막화(팽윤)량이 짧은 변 방향의 후막화(팽윤)량보다 커지거나, 홀 패턴의 경우에는 패턴의 밀집도에 의해 패턴의 후막화(팽윤)량이 크게 달라지거나, 또한 웨이퍼 상의 패턴 위치에 의해서도 패턴의 후막화(팽윤)량이 달라져 버리는 등 매우 안정성이 결여된다는 문제가 있었다.

또한, 종래의 레지스트, 패턴 후막화 재료의 경우, 보존 안정성이 충분하지 않고, 보존 기간의 장단에 의해 레지스트 패턴의 후막화량이 변화되어 버리는 등의 문제가 있어 반도체 제조 공정에의 적용에 바람직하지 않다는 문제가 있었다.

본 발명은 종래의 문제를 해결하여, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 보존 안정성이 우수하고, 온도, 분위기 등의 조건 변화나 보존 기간의 장단에 상관없이 균일하고 일정하게, 나아가 양호한 정밀도로 레지스트 패턴을 후막화할 수 있는 레지스트 패턴 후막화 재료를 제공하는 것을 목적으로 한다.

또한, 본 발명은 엑시머 레이저광도 이용할 수 있고, 보존 안정성이 우수하며, 레지스트 패턴의 후막화량을 온도, 분위기 등의 조건 변화나 보존 기간의 장단에 상관없이 균일하고 일정하게, 나아가 양호한 정밀도로 조절할 수 있어, 노광 장치의 광원에서의 노광 한계(해상 한계)를 초과하여 미세한 레지스트 제거 패턴을 저비용으로 간편하게 효율적으로 형성할 수 있는 레지스트 패턴의 형성 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 본 발명의 레지스트 패턴 후막화 재료를 사용하여 형성된 미세한 레지스트 제거 패턴을 이용하여 형성한 미세한 배선 패턴을 가지며, 고성능의 반도체 장치, 및 이 반도체 장치를 효율적으로 양산할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.

종래의 상기 문제를 해결하기 위해 본 발명자들이 예의 검토한 결과, 본 발명자들은 이하의 사실을 발견하였다. 즉, 레지스트 패턴에 레지스트 패턴 후막화 재료(팽윤 재료)를 도포함으로써, 상기 레지스트 패턴을 후막화시키는 공정에 있어서 상기 일본 특허 공개 (평)10-73927호 공보에서와 같은 상기 레지스트 패턴 중의 잔류산을 이용하여 후막화를 행하는 산 의존 반응에 의하면, 그 후막화량이 온도, 분위기(알칼리 오염 등), 그 밖의 조건에 따라 크게 변화되어 조절하기 어렵기 때문에, 불안정 요소로서의 상기 산 의존 반응이 발생할 수 없는 상황에서 상기 후막화에 산을 필요로 하지 않는 산 불필요 반응을 이용함으로써, 항상 안정적으로 미세한 패터닝이 가능하다는 사실이다. 또한, 상기 레지스트 패턴 후막화 재료 중의 수지 등에는, 예를 들면 폴리비닐아세탈 수지 등, 장기 보존 중에 유리산이 발생될 수 있는 것도 있으며, 가령 보존 중에 유리산이 발생하였다고 해도 상기 유리산을 중화할 수 있다면 보존 중에 성능이 변화되거나 열화되지 않고, 보존 안정성이 우수하며, 공정 균일성 내지 안정성이 우수한 레지스트 패턴 후막화 재료를 얻을 수 있다는 사실이다.

본 발명은 상기 사실에 기초하는 것으로, 상기 과제를 해결하기 위한 수단은 후술하는 부기에 열거한 바와 같다.

본 발명의 레지스트 패턴 후막화 재료는 레지스트 패턴에 도포되어 상기 레지스트 패턴을 후막화하는 레지스트 패턴 후막화 재료이며, 적어도 수지를 포함하여 이루어지고, 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하인 것을 특징으로 한다.

상기 레지스트 패턴 후막화 재료가 레지스트 패턴 상에 도포되면, 상기 레지스트 패턴 후막화 재료 중 상기 레지스트 패턴과의 계면 부근에 있는 것이 상기 레 지스트 패턴에 스며들어 상기 레지스트 패턴의 재료와 상호 작용(믹싱)한다. 이 때, 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴의 친화성이 양호하기 때문에, 상기 레지스트 패턴을 내층으로 하여 그 표면 상에 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴이 상호 작용하여 이루어지는 표층(믹싱층)이 효율적으로 형성된다. 그 결과, 상기 레지스트 패턴이 상기 레지스트 패턴 후막화 재료에 의해 효율적으로 후막화된다. 이렇게 해서 후막화("팽윤"이라고 하기도 함)된 레지스트 패턴(이하, "후막화 레지스트 패턴"이라고 하기도 함)은 상기 레지스트 패턴 후막화 재료에 의해 균일하게 후막화된다. 따라서, 상기 후막화 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴(이하, "제거 패턴"이라고 하기도 함)은 노광 한계를 초과하여 보다 미세한 구조를 갖는다. 본 발명의 레지스트 패턴 후막화 재료는 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하이기 때문에, 불안정 요소로서의 상기 산 의존 반응이 없는 상태에서 상기 산 불필요 반응에 의해 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴을 상호 작용시킬 수 있는 바, 상기 레지스트 패턴 재료의 종류나 크기 등에 상관없이 양호하고 균일한 후막화 효과를 나타내며, 상기 레지스트 패턴의 재료나 크기에 대한 의존성이 적다. 따라서, 여러가지 크기의 레지스트 패턴이 혼재하는 LOGIC LSI의 배선층에 사용되는 라인계 패턴 등의 형성에도 바람직하게 적용할 수 있다.

본 발명의 레지스트 패턴의 형성 방법은 레지스트 패턴 상에 본 발명의 상기 레지스트 패턴 후막화 재료를 도포하고, 이 레지스트 패턴을 후막화하는 것을 특징으로 한다.

상기 레지스트 패턴의 형성 방법에 있어서는, 상기 레지스트 패턴 상에 본 발명의 상기 레지스트 패턴 후막화 재료가 도포된다. 그러면, 상기 레지스트 패턴 후막화 재료 중, 상기 레지스트 패턴과의 계면 부근에 있는 것이 상기 레지스트 패턴에 스며들어 상기 레지스트 패턴의 재료와 상호 작용(믹싱)한다. 따라서, 상기 레지스트 패턴을 내층으로 하여 그 표면 상에 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴에 의한 표층(믹싱층)이 형성된다. 이 때, 본 발명의 레지스트 패턴 후막화 재료는 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하이기 때문에, 불안정 요소로서의 상기 산 의존 반응이 없는 상태에서 상기 산 불필요 반응에 의해 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴을 상호 작용시킬 수 있는 바, 상기 레지스트 패턴 재료의 종류나 크기 등에 상관없이(의존성이 없는 상태에서), 상기 레지스트 패턴이 양호하고 균일하게 후막화된다. 이렇게 해서 후막화된 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴은 노광 한계(해상 한계)를 초과하여 보다 미세한 구조를 가지며, 반도체 장치의 제조 등에 바람직하게 사용된다.

본 발명의 반도체 장치의 제조 방법은 피가공면 상에 레지스트 패턴을 형성한 후, 이 레지스트 패턴 상에 본 발명의 상기 레지스트 패턴 후막화 재료를 도포함으로써 상기 레지스트 패턴을 후막화하여 후막화 레지스트 패턴을 형성하는 후막화 레지스트 패턴 형성 공정, 및 상기 후막화 레지스트 패턴을 마스크로 하여 에칭에 의해 상기 피가공면에 패터닝을 행하는 패터닝 공정을 포함하는 것을 특징으로 한다.

상기 반도체 장치의 제조 방법에서는 우선 상기 후막화 레지스트 패턴 형성 공정에 있어서, 배선 패턴 등의 패턴을 형성하는 대상인 상기 피가공면 상에 본 발명의 상기 레지스트 패턴을 형성한 후, 이 레지스트 패턴 상에 레지스트 패턴 후막화 재료를 도포한다. 그에 따라, 상기 레지스트 패턴을 후막화하여 후막화 레지스트 패턴을 형성한다. 즉, 상기 레지스트 패턴 상에 본 발명의 상기 레지스트 패턴 후막화 재료가 도포되면, 상기 레지스트 패턴 후막화 재료 중 상기 레지스트 패턴과의 계면 부근에 있는 것이 레지스트 패턴에 스며들어 상기 레지스트 패턴의 재료와 상호 작용(믹싱)한다. 따라서, 상기 레지스트 패턴을 내층으로 하여 그 표면 상에 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴이 상호 작용하여 이루어지는 표층(믹싱층)이 형성된다. 이 때, 상기 레지스트 패턴 후막화 재료는 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하이기 때문에, 불안정 요소로서의 상기 산 의존 반응이 없는 상태에서 상기 산 불필요 반응에 의해 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴을 상호 작용시키는 바, 상기 레지스트 패턴 재료의 종류나 크기 등에 상관없이(의존성이 없는 상태에서), 상기 레지스트 패턴이 양호하고 균일하게 후막화된다. 이렇게 해서 후막화된 레지스트 패턴에 의해 형성되는 레지스트 제거 패턴은 노광 한계(해상 한계)를 초과하여 보다 미세한 구조를 갖는다.

이어서, 상기 패터닝 공정에 있어서는, 상기 후막화 레지스트 패턴 형성 공정에서 형성한 후막화 레지스트 패턴을 이용하여 에칭을 행함으로써 상기 피가공면이 미세하고 정밀하게, 나아가 양호한 치수 정밀도로 패터닝되며, 매우 미세하고 정밀하며, 치수 정밀도가 우수한 배선 패턴 등의 패턴을 갖는 고품질ㆍ고성능의 반도체 장치가 효율적으로 제조된다.

본 발명의 반도체 장치는, 본 발명의 상기 반도체 장치의 제조 방법에 의해 제조되는 것을 특징으로 한다. 따라서, 상기 반도체 장치는 미세하고 정밀하며, 나아가 치수 정밀도가 우수한 배선 패턴 등의 패턴을 가지며 품질 및 성능이 우수하다.

<발명을 실시하기 위한 최선의 형태>

(레지스트 패턴 후막화 재료)

본 발명의 레지스트 패턴 후막화 재료는 레지스트 패턴을 후막화할 목적으로 레지스트 패턴에 도포되어 사용되며, 수지를 적어도 함유하여 이루어지고, 추가로 필요에 따라 적절하게 선택된 염기성 물질, 가교제, 계면 활성제, 수용성 환상 구조 화합물, 유기 용제, 상간 이동 촉매, 수산기를 2개 이상 갖는 다가 알코올 등을 함유하여 구성되며, 그 밖의 성분 등을 함유한다.

상기 레지스트 패턴 후막화 재료로서는 레지스트 패턴에 도포하기 전의 pH가 7 초과 14 이하인 것이 바람직하고, 8 내지 11인 것이 보다 바람직하며, 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하인 것이 필요하고, 8 내지 11인 것이 바람직하다.

상기 레지스트 패턴에 도포시 내지 도포 후의 상기 레지스트 패턴 후막화 재료의 pH가 7 이하이면 보존 안정성이 떨어지고, 온도, 분위기 등의 조건 변화나 보존 기간의 장단에 의해 레지스트 패턴의 후막화량이 변동되어 버리는 경우가 있으 며, 한편 7 초과 14 이하이면 그러한 경우가 없고, 8 내지 11이면 보존 안정성이 우수하고, 온도, 분위기 등의 조건 변화나 보존 기간의 장단에 상관없이 균일하고 일정하게, 나아가 양호한 정밀도로 레지스트 패턴을 후막화할 수 있다는 점에서 바람직하다.

본 발명의 레지스트 패턴 후막화 재료는 보존 중에 유리산이 생겨도 이것을 중화하여 알칼리성 상태를 유지할 수 있다는 점에서, 또한 레지스트 패턴 중에 유리산이 생겨도 상기 레지스트 패턴 상에 도포되었을 때 내지 후의 pH를 알칼리성 상태로 유지할 수 있고, 불안정 요소로서의 상기 산 의존 반응이 없는 상태에서, 상기 산 불필요 반응에 의해 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴을 상호 작용시킬 수 있는 바, 상기 레지스트 패턴 재료의 종류나 크기 등에 상관없이(의존성이 없는 상태에서), 상기 레지스트 패턴을 양호하고 균일하게 후막화할 수 있다는 점에서 상기 염기성 물질을 포함하는 것이 바람직하다.

-염기성 물질-

상기 염기성 물질로서는 염기성을 나타내는 것이면 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 상기 가교제, 계면 활성제, 수용성 방향족 화합물, 이 방향족 화합물을 일부에 갖는 수지, 상기 유기 용제, 상간 이동 촉매, 수산기를 2개 이상 갖는 다가 알코올 등의 염기성 물질일 수도 있지만, 이들과는 별도로 염기성 화합물 등을 특히 바람직하게 들 수 있다.

상기 염기성 화합물이 상기 레지스트 패턴 후막화 재료에 포함되어 있으면, 상기 레지스트 패턴 후막화 재료의 pH 조정이 용이하고, 보존 안정성이 우수하다는 등의 면에서 유리하다.

상기 염기성 화합물로서는 염기성을 나타내는 것이면 특별히 한정되지 않고 목적에 따라 적절하게 선택할 수 있지만, 아민, 아미드, 이미드, 4급 암모늄염, 및 이들의 유도체로부터 선택되는 1종 이상인 것이 바람직하다.

상기 염기성 화합물이 상기와 같으면 레지스트 패턴 후막화 재료의 pH 조정이 용이하고, 보존 안정성이 우수하다는 점에서 유리하다.

상기 아민으로서는, 예를 들면 헥실아민, 헵틸아민, 옥틸아민, 노닐아민, 데실아민, 아닐린, 2-, 3- 또는 4-메틸아닐린, 4-니트로아닐린, 1- 또는 2-나프틸아민, 에틸렌디아민, 테트라메틸렌디아민, 헥사메틸렌디아민, 4,4'-디아미노-1,2-디페닐에탄, 4,4'-디아미노-3,3'-디메틸디페닐메탄, 4,4'-디아미노-3,3'-디에틸디페닐메탄, 디부틸아민, 디펜틸아민, 디헥실아민, 디헵틸아민, 디옥틸아민, 디노닐아민, 디데실아민, N-메틸아닐린, 피페리딘, 디페닐아민, 트리메틸아민, 트리에틸아민, 트리프로필아민, 트리부틸아민, 트리펜틸아민, 트리헥실아민, 트리헵틸아민, 트리옥틸아민, 트리노닐아민, 트리데실아민, 메틸디부틸아민, 메틸디펜틸아민, 메틸디헥실아민, 메틸디시클로헥실아민, 메틸디헵틸아민, 메틸디옥틸아민, 메틸디노닐아민, 메틸디데실아민, 에틸디부틸아민, 에틸디펜틸아민, 에틸디헥실아민, 에틸디헵틸아민, 에틸디옥틸아민, 에틸디노닐아민, 에틸디데실아민, 트리스[2-(2-메톡시에톡시)에틸]아민, N,N-디메틸아닐린, 이미다졸, 피리딘, 4-메틸피리딘, 4-메틸이미다졸, 비피리딘, 2,2'-디피리딜아민, 디-2-피리딜케톤, 1,2-디(2-피리딜)에탄, 1,2-디(4-피리딜)에탄, 1,3-디(4-피리딜)프로판, 1,2-디(2-피리딜)에틸렌, 1,2-디 (4-피리딜)에틸렌, 1,2-비스(4-피리딜옥시)에탄, 4,4'-디피리딜술피드, 4,4'-디피리딜디술피드, 2,2'-디피코릴아민, 3,3'-디피코릴아민, N-메틸-2-피롤리돈, 벤질아민, 디페닐아민, 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 2-(2-아미노에톡시)에탄올, N,N-디메틸에탄올아민, N,N-디에틸에탄올아민, N,N-디부틸에탄올아민, N-메틸에탄올아민, N-에틸에탄올아민, N-부틸에탄올아민, N-메틸디에탄올아민, 모노이소프로판올아민, 디이소프로판올아민, 트리이소프로판올아민 등의 쇄상 아민, 환상 아민, 방향족 아민, 알코올아민 등을 바람직하게 들 수 있다.

상기 아미드로서는, 예를 들면 펜타노-4-락탐, ε-카프로락탐, 숙신아미드, 프탈아미드, 시클로헥산카르복사미드 등을 바람직하게 들 수 있다.

상기 이미드로서는, 예를 들면 숙신이미드, 프탈이미드, 시클로헥산디카르복실산 이미드, 노르보르넨디카르복실산 이미드 등을 바람직하게 들 수 있다.

상기 4급 암모늄염으로서는, 예를 들면 수산화 테트라메틸암모늄 용액, 수산화 테트라에틸암모늄 용액, 수산화 테트라이소프로필암모늄 용액, 수산화 테트라부틸암모늄 용액, 수산화 2-히드록시에틸트리메틸암모늄 용액, 수산화 트리메틸페닐암모늄 용액 등을 바람직하게 들 수 있다.

이들 염기성 화합물은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.

상기 염기성 화합물의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는 특별히 제한되지 않으며, 상기 수지, 가교제, 계면 활성제 등의 성분의 종류, 양 등에 따라 적절하게 선택할 수 있지만, 예를 들면 0.001 내지 50 질량％가 바람 직하고, 0.1 내지 10 질량％가 보다 바람직하다.

상기 염기성 화합물의 함유량이 0.001 질량％ 미만이면 첨가 효과가 충분히 발휘되지 않고, 상기 레지스트 패턴 후막화 재료를 레지스트 패턴에 도포했을 때 내지 후의 pH를 7 초과 14 이하로 할 수 없는 경우가 있으며, 50 질량％를 초과해도 그에 따른 효과를 얻지 못하는 경우가 있다.

상기 레지스트 패턴 후막화 재료는 수용성 내지 알칼리 가용성인 것이 바람직하다. 이 경우, 현상이 용이하다는 등의 점에서 유리하다.

상기 수용성으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 25 ℃의 물 100 g에 대하여 상기 레지스트 패턴 후막화 재료가 0.1 g 이상 용해되는 수용성인 것이 바람직하다.

상기 알칼리성으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 25 ℃의 2.38 질량％의 테트라메틸암모늄히드록시드(TMAH) 수용액 100 g에 대하여 상기 레지스트 패턴 후막화 재료가 0.1 g 이상 용해되는 수용성인 것이 바람직하다.

상기 레지스트 패턴 후막화 재료의 양태로서는 수용액을 들 수 있으며, 콜로이드액, 유탁액 등의 양태일 수도 있지만, 수용액인 것이 바람직하다.

-수지-

상기 수지로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 수용성 내지 알칼리 가용성인 것이 바람직하며, 가교 반응을 일으킬 수 있거나, 또는 가교 반응은 일으키지 않지만, 수용성 가교제와 혼합 가능한 것이 보다 바람직하다.

상기 수지로서는 양호한 수용성 내지 알칼리 가용성을 나타낸다는 관점에서 극성기를 2개 이상 갖는 것이 바람직하다.

상기 극성기로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 수산기, 아미노기, 술포닐기, 카르보닐기, 카르복실기, 이들의 유도기 등을 바람직하게 들 수 있다. 이들은 1종이 단독으로 상기 수지에 포함될 수도 있고, 2종 이상의 조합으로 상기 수지에 포함될 수도 있다.

상기 수지가 수용성 수지인 경우, 수용성 수지로서는 25 ℃의 물 100 g에 대하여 0.1 g 이상 용해되는 수용성을 나타내는 것이 바람직하다.

상기 수용성 수지로서는, 예를 들면 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트, 폴리아크릴산, 폴리비닐피롤리돈, 폴리에틸렌이민, 폴리에틸렌옥시드, 스티렌-말레산 공중합체, 폴리비닐아민, 폴리알릴아민, 옥사졸린기 함유 수용성 수지, 수용성 멜라민 수지, 수용성 요소 수지, 알키드 수지, 술폰아미드 수지 등을 들 수 있다.

상기 수지가 알칼리 가용성 수지인 경우, 알칼리 가용성 수지로서는 25 ℃의 2.38 질량％의 테트라메틸암모늄히드록시드(TMAH) 수용액 100 g에 대하여 0.1 g 이상 용해되는 알칼리 가용성을 나타내는 것이 바람직하다.

상기 알칼리 가용성 수지로서는, 예를 들면 노볼락 수지, 비닐페놀 수지, 폴리아크릴산, 폴리메타크릴산, 폴리 p-히드록시페닐아크릴레이트, 폴리 p-히드록시페닐메타크릴레이트, 이들의 공중합체 등을 들 수 있다.

상기 수지는 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도 폴리비닐알코올, 폴리비닐아세탈, 폴리비닐아세테이트 등이 바람직하며, 상기 폴리비닐아세탈을 5 내지 40 질량％ 함유하고 있는 것이 보다 바람직하다.

또한, 본 발명에 있어서는, 상기 수지가 환상 구조를 적어도 일부에 가질 수있으며, 이러한 수지를 사용하면 상기 레지스트 패턴 후막화 재료에 양호한 내에칭성을 부여할 수 있다는 점에서 유리하다.

본 발명에서는 상기 환상 구조를 적어도 일부에 갖는 수지를 1종 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있으며, 또한 이것을 상기 수지와 병용할 수도 있다.

상기 환상 구조를 일부에 갖는 수지로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 가교 반응을 일으킬 수 있는 것이 바람직하고, 폴리비닐아릴아세탈 수지, 폴리비닐아릴에테르 수지, 폴리비닐아릴에스테르 수지, 이들의 유도체 등을 바람직하게 들 수 있으며, 이들 중에서 선택되는 1종 이상이 보다 바람직하고, 적절한 수용성 내지 알칼리 가용성을 나타낸다는 점에서 아세틸기를 갖는 것이 특히 바람직하다.

상기 폴리비닐아릴아세탈 수지로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 β-레조르신아세탈 등을 들 수 있다.

상기 폴리비닐아릴에테르 수지로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 4-히드록시벤질에테르 등을 들 수 있다.

상기 폴리비닐아릴에스테르 수지로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 벤조산 에스테르 등을 들 수 있다.

상기 폴리비닐아릴아세탈 수지의 제조 방법으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 공지된 폴리비닐아세탈 반응을 이용한 제조 방법 등을 바람직하게 들 수 있다. 이 제조 방법은, 예를 들면 산 촉매하에 폴리비닐알코올, 및 이 폴리비닐알코올과 화학양론적으로 필요한 양의 알데히드를 아세탈화 반응시키는 방법이며, 구체적으로는 USP5,169,897, USP5,262,270, 일본 특허 공개 (평)5-78414호 공보 등에 개시된 방법을 바람직하게 들 수 있다.

상기 폴리비닐아릴에테르 수지의 제조 방법으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 대응하는 비닐아릴에테르 단량체와 비닐아세테이트의 공중합 반응, 염기성 촉매의 존재하에 폴리비닐알코올과 할로겐화 알킬기를 갖는 방향족 화합물과의 에테르화 반응(윌리암슨의 에테르 합성 반응) 등을 들 수 있으며, 구체적으로는 일본 특허 공개 제2001-40086호 공보, 일본 특허 공개 제2001-181383호, 일본 특허 공개 (평)6-116194호 공보 등에 개시된 방법 등을 바람직하게 들 수 있다.

상기 폴리비닐아릴에스테르 수지의 제조 방법으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 대응하는 비닐아릴에스테르 단량체와 비닐아세테이트의 공중합 반응, 염기성 촉매의 존재하에 폴리비닐알코올과 방향족 카르복실산 할라이드 화합물과의 에스테르화 반응 등을 들 수 있다.

상기 환상 구조를 일부에 갖는 수지에서의 환상 구조로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 단환(벤젠 등), 다환(비스페놀 등), 축합환(나프탈렌 등) 등 중 어느 하나일 수 있고, 구체적으로는 방향족 화합물, 지환족 화합물, 헤테로환 화합물 등을 바람직하게 들 수 있다. 상기 환상 구조를 일부에 갖는 수지는 이들 환상 구조를 1종 단독으로 가질 수도 있고, 2종 이상을 가질 수도 있다.

상기 방향족 화합물로서는, 예를 들면 다가 페놀 화합물, 폴리페놀 화합물, 방향족 카르복실산 화합물, 나프탈렌 다가 알코올 화합물, 벤조페논 화합물, 플라보노이드 화합물, 포르핀, 수용성 페녹시 수지, 방향족 함유 수용성 색소, 이들의 유도체, 이들의 배당체 등을 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.

상기 다가 페놀 화합물로서는, 예를 들면 레조르신, 레조르신[4]아렌, 피로갈롤, 갈산, 이들의 유도체 또는 배당체 등을 들 수 있다.

상기 폴리페놀 화합물로서는, 예를 들면 카테킨, 안토시아니딘(페랄고딘형(4'-히드록시), 시아니딘형(3',4'-디히드록시), 델피니딘형(3',4',5'-트리히드록시)), 플라반-3,4-디올, 프로안토시아니딘 등을 들 수 있다.

상기 방향족 카르복실산 화합물로서는, 예를 들면 살리실산, 프탈산, 디히드록시벤조산, 탄닌 등을 들 수 있다.

상기 나프탈렌 다가 알코올 화합물로서는, 예를 들면 나프탈렌디올, 나프탈렌트리올 등을 들 수 있다.

상기 벤조페논 화합물로서는, 예를 들면 알리자린 옐로우 A 등을 들 수 있 다.

상기 플라보노이드 화합물로서는, 예를 들면 플라본, 이소플라본, 플라바놀, 플라보논, 플라보놀, 플라반-3-올, 오론, 칼콘, 디히드로칼콘, 퀘르세틴 등을 들 수 있다.

상기 지환족 화합물로서는, 예를 들면 폴리시클로알칸류, 시클로알칸류, 축합환, 이들의 유도체, 이들의 배당체 등을 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.

상기 폴리시클로알칸류로서는, 예를 들면 노르보르난, 아다만탄, 노르피난, 스테란 등을 들 수 있다.

상기 시클로알칸류로서는, 예를 들면 시클로펜탄, 시클로헥산 등을 들 수 있다.

상기 축합환으로서는, 예를 들면 스테로이드 등을 들 수 있다.

상기 헤테로 환상 화합물로서는, 예를 들면 피롤리딘, 피리딘, 이미다졸, 옥사졸, 모르폴린, 피롤리돈 등의 질소 함유 환상 화합물, 푸란, 피란, 오탄당, 육탄당 등을 포함하는 다당류 등의 산소 함유 환상 화합물 등을 바람직하게 들 수 있다.

상기 환상 구조를 일부에 갖는 수지로서는, 예를 들면 수산기, 시아노기, 알콕실기, 카르복실기, 아미노기, 아미드기, 알콕시카르보닐기, 히드록시알킬기, 술포닐기, 산무수물기, 락톤기, 시아네이트기, 이소시아네이트기, 케톤기 등의 관능기나 당 유도체를 1개 이상 갖는 것이 적당한 수용성의 관점에서는 바람직하며, 수 산기, 아미노기, 술포닐기, 카르복실기, 및 이들의 유도체에 의한 기로부터 선택되는 관능기를 1개 이상 갖는 것이 보다 바람직하다.

상기 환상 구조를 일부에 갖는 수지에서의 환상 구조의 몰 함유율로서는, 에칭 내성에 영향을 주지 않는 한 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 높은 에칭 내성을 필요로 하는 경우에는 5 몰％ 이상인 것이 바람직하고, 10 몰％ 이상인 것이 보다 바람직하다.

또한, 상기 환상 구조를 일부에 갖는 수지에서의 환상 구조의 몰 함유율은, 예를 들면 NMR 등을 이용하여 측정할 수 있다.

상기 수지(상기 환상 구조를 일부에 갖는 수지를 포함함)의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 염기성 물질(염기성 화합물)의 종류나 함유량 등에 따라 적절하게 결정할 수 있다.

-가교제-

상기 가교제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 열 또는 산에 의해 가교를 일으키는 수용성인 것이 바람직하고, 그 중에서도 아미노계 가교제가 보다 바람직하다.

상기 아미노계 가교제로서는, 예를 들면 멜라민 유도체, 요소 유도체, 우릴 유도체 등을 바람직하게 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다.

상기 요소 유도체로서는, 예를 들면 요소, 알콕시메틸렌 요소, N-알콕시메틸렌 요소, 에틸렌 요소, 에틸렌 요소 카르복실산, 이들의 유도체 등을 들 수 있다.

상기 멜라민 유도체로서는, 예를 들면 알콕시메틸멜라민, 이들의 유도체 등을 들 수 있다.

상기 우릴 유도체로서는, 예를 들면 벤조구아나민, 글리콜우릴, 이들의 유도체 등을 들 수 있다.

상기 가교제의 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 염기성 물질(염기성 화합물) 등의 종류, 함유량 등에 따라 상이하여 일괄적으로 규정할 수는 없지만, 목적에 따라 적절하게 정할 수 있다.

-계면 활성제-

상기 계면 활성제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 비이온성 계면 활성제, 양이온성 계면 활성제, 음이온성 계면 활성제, 양쪽성 계면 활성제 등을 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도 금속 이온을 함유하지 않는다는 점에서 비이온성 계면 활성제가 바람직하다.

상기 비이온성 계면 활성제로서는 알콕실레이트계 계면 활성제, 지방산 에스테르계 계면 활성제, 아미드계 계면 활성제, 알코올계 계면 활성제, 및 에틸렌디아민계 계면 활성제로부터 선택되는 것을 바람직하게 들 수 있다. 또한, 이들의 구체예로서는 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌 알킬에테르 화합물, 폴리옥시에틸렌 알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 1급 알코올 에톡실레이트 화합물, 페놀 에톡실레이트 화합물, 노닐페놀 에톡실레이트계, 옥틸페놀 에톡실레이트계, 라우릴알코올 에톡실레이트계, 올레일알코올 에톡실레이트계, 지방산 에스테르계, 아미드계, 천연 알코올계, 에틸렌디아민계, 2급 알코올 에톡실레이트계 등을 들 수 있다.

상기 양이온성 계면 활성제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 알킬 양이온계 계면 활성제, 아미드형 4급 양이온계 계면 활성제, 에스테르형 4급 양이온계 계면 활성제 등을 들 수 있다.

상기 양쪽성 계면 활성제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 아민옥시드계 계면 활성제, 베타인계 계면 활성제 등을 들 수 있다.

상기 계면 활성제의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 염기성 물질(염기성 화합물) 등의 종류ㆍ함유량 등에 따라 상이하여 일괄적으로 규정할 수는 없지만, 목적에 따라 적절하게 선택할 수 있다.

-환상 구조 함유 화합물-

상기 환상 구조 함유 화합물로서는 환상 구조를 갖는 화합물로서, 수용성을 나타내는 것이면 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 25 ℃의 물 100 g에 대하여 1 g 이상 용해되는 수용성을 나타내는 것이 바람직하고, 25 ℃의 물 100 g에 대하여 3 g 이상 용해되는 수용성을 나타내는 것이 보다 바람직하며, 25 ℃의 물 100 g에 대하여 5 g 이상 용해되는 수용성을 나타내는 것이 특히 바람직하다.

상기 레지스트 패턴 후막화 재료가 상기 환상 구조 함유 화합물을 함유하고 있으면, 상기 수용성 방향족 화합물에 포함되는 환상 구조에 의해, 얻어지는 레지스트 패턴의 에칭 내성을 현저하게 향상시킬 수 있다는 점에서 바람직하다.

상기 환상 구조 함유 화합물로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 방향족 화합물, 지환족 화합물, 헤테로 환상 화합물 등을 들 수 있다. 이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도 상기 방향족 화합물이 바람직하다.

상기 폴리페놀 화합물로서는, 예를 들면 카테킨, 안토시아니딘(페랄고딘형 (4'-히드록시), 시아니딘형(3',4'-디히드록시), 델피니딘형(3',4',5'-트리히드록시)), 플라반-3,4-디올, 프로안토시아니딘, 레조르신, 레조르신[4]아렌, 피로갈롤, 갈산 등을 들 수 있다.

상기 나프탈렌 다가 알코올 화합물로서는, 예를 들면 나프탈렌디올, 나프탈 렌트리올 등을 들 수 있다.

상기 벤조페논 화합물로서는, 예를 들면 알리자린 옐로우 A 등을 들 수 있다.

이들 환상 구조 함유 화합물은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도 상기 폴리페놀 화합물이 바람직하고, 카테 킨, 레조르신 등이 특히 바람직하다.

상기 환상 구조 함유 화합물 중에서도 수용성이 우수하다는 점에서 극성기를 2개 이상 갖는 것이 바람직하고, 3개 이상 갖는 것이 보다 바람직하며, 4개 이상 갖는 것이 특히 바람직하다.

상기 극성기로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 수산기, 카르복실기, 카르보닐기, 술포닐기 등을 들 수 있다.

상기 환상 구조 함유 화합물의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 염기성 물질(염기성 화합물), 가교제, 계면 활성제 등의 종류ㆍ함유량 등에 따라 적절하게 정할 수 있다.

-유기 용제-

상기 유기 용제로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 알코올계 유기 용제, 쇄상 에스테르계 유기 용제, 환상 에스테르계 유기 용제, 케톤계 유기 용제, 쇄상 에테르계 유기 용제, 환상 에테르계 유기 용제 등을 들 수 있다.

상기 레지스트 패턴 후막화 재료가 상기 유기 용제를 함유하고 있으면, 상기 레지스트 패턴 후막화 재료에서의 상기 수지, 수산기를 2개 이상 갖는 다가 알코올, 가교제 등의 용해성을 향상시킬 수 있다는 점에서 유리하다.

상기 알코올계 유기 용제로서는, 예를 들면 메탄올, 에탄올, 프로필알코올, 이소프로필알코올, 부틸알코올 등을 들 수 있다.

상기 쇄상 에스테르계 유기 용제로서는, 예를 들면 락트산 에틸, 프로필렌글 리콜 메틸에테르아세테이트(PGMEA) 등을 들 수 있다.

상기 환상 에스테르계 유기 용제로서는, 예를 들면 γ-부티로락톤 등의 락톤계 유기 용제 등을 들 수 있다.

상기 케톤계 유기 용제로서는, 예를 들면 아세톤, 시클로헥사논, 헵타논 등의 케톤계 유기 용제 등을 들 수 있다.

상기 쇄상 에테르계 유기 용제로서는, 예를 들면 에틸렌글리콜 디메틸에테르 등을 들 수 있다.

상기 환상 에테르계 유기 용제로서는, 예를 들면 테트라히드로푸란, 디옥산 등을 들 수 있다.

이들 유기 용제는 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도 레지스트 패턴의 후막화를 정밀하게 행할 수 있다는 점에서 80 내지 200 ℃ 정도의 비점을 갖는 것이 바람직하다.

상기 유기 용제의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지, 염기성 물질(염기성 화합물), 가교제, 계면 활성제 등의 종류ㆍ함유량 등에 따라 적절하게 정할 수 있다.

-상간 이동 촉매-

상기 상간 이동 촉매로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 유기물 등을 들 수 있고, 그 중에서도 염기성인 것을 바람직하게 들 수 있다.

상기 상간 이동 촉매가 상기 레지스트 패턴 후막화 재료에 함유되어 있으면, 레지스트 패턴 재료의 종류에 상관없이 양호하고 균일한 후막화 효과를 나타내고, 레지스트 패턴 재료에 대한 의존성이 적어진다는 점에서 유리하다. 또한, 이러한 상기 상간 이동 촉매의 작용은, 예를 들면 상기 레지스트 패턴 후막화 재료를 이용하여 후막화하는 대상인 레지스트 패턴이 산발생제를 함유하고 있어도, 또는 함유하고 있지 않아도 해가 되는 경우는 없다.

상기 상간 이동 촉매로서는 수용성인 것이 바람직하며, 상기 수용성으로서는 25 ℃의 물 100 g에 대하여 0.1 g 이상 용해되는 것이 바람직하다.

상기 상간 이동 촉매의 구체예로서는 크라운 에테르, 아자크라운 에테르, 오늄염 화합물 등을 들 수 있다.

상기 상간 이동 촉매는 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있으며, 이들 중에서도 물에 대한 용해성이 높다는 점에서 오늄염 화합물이 바람직하다.

상기 크라운 에테르 또는 아자크라운 에테르로서는, 예를 들면 18-크라운-6, 15-크라운-5, 1-아자-18-크라운-6, 4,13-디아자-18-크라운-6, 1,4,7-트리아자시클로노난 등을 들 수 있다.

상기 오늄염 화합물로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 4급 암모늄염, 피리디늄염, 티아졸륨염, 포스포늄염, 피페라지늄염, 에페드리늄염, 퀴니늄염, 신코니늄염 등을 바람직하게 들 수 있다.

상기 4급 암모늄염으로서는, 예를 들면 유기 합성 시약으로서 다용되는 테트라부틸암모늄ㆍ히드로겐술페이트, 테트라메틸암모늄ㆍ아세테이트, 테트라메틸암모 늄ㆍ클로라이드 등을 들 수 있다.

상기 피리디늄염으로서는, 예를 들면 헥사데실피리디늄ㆍ브로마이드 등을 들 수 있다.

상기 티아졸륨염으로서는, 예를 들면 3-벤질-5-(2-히드록시에틸)-4-메틸티아졸륨ㆍ클로라이드 등을 들 수 있다.

상기 포스포늄염으로서는, 예를 들면 테트라부틸포스포늄ㆍ클로라이드 등을 들 수 있다.

상기 피페라지늄염으로서는, 예를 들면 1,1-디메틸-4-페닐피페라지늄ㆍ요오다이드 등을 들 수 있다.

상기 에페드리늄염으로서는, 예를 들면 (-)-N,N-디메틸에페드리늄염ㆍ브로마이드 등을 들 수 있다.

상기 퀴니늄염으로서는, 예를 들면 N-벤질퀴니늄ㆍ클로라이드 등을 들 수 있다.

상기 신코니늄염으로서는, 예를 들면 N-벤질신코니늄ㆍ클로라이드 등을 들 수 있다.

상기 상간 이동 촉매의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는, 상기 수지 등의 종류ㆍ양 등에 따라 상이하여 일괄적으로 규정할 수는 없지만, 종류ㆍ함유량 등에 따라 적절하게 선택할 수 있고, 예를 들면 10,000 ppm 이하가 바람직하고, 10 내지 10,000 ppm이 보다 바람직하며, 10 내지 5,000 ppm이 더욱 바람직하고, 10 내지 3,000 ppm이 특히 바람직하다.

상기 상간 이동 촉매의 함유량이 10,000 ppm 이하이면, 라인계 패턴 등의 레지스트 패턴을 그 크기에 상관없이 후막화할 수 있다는 점에서 유리하다.

상기 상간 이동 촉매의 함유량은, 예를 들면 액체 크로마토그래피로 분석함으로써 측정할 수 있다.

-수산기를 2개 이상 갖는 다가 알코올-

상기 수산기를 2개 이상 갖는 다가 알코올로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 당류, 당류의 유도체, 배당체, 나프탈렌 다가 알코올 화합물 등을 바람직하게 들 수 있다.

상기 당류로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 오탄당, 육탄당 등을 들 수 있다. 상기 당류의 구체예로서는 아라비노스, 프룩토스, 갈락토스, 글루코스, 리보스, 사카로스, 말토스 등을 바람직하게 들 수 있다.

상기 당류의 유도체로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 아미노당, 당산, 데옥시당, 당 알코올, 글리칼, 뉴클레오시드 등을 바람직하게 들 수 있다.

상기 배당체로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 페놀 배당체 등을 바람직하게 들 수 있다. 상기 페놀 배당체로서는, 예를 들면 살리신, 알부틴, 4-아미노페닐갈락토피라노시드 등을 바람직하게 들 수 있다.

이들은 1종을 단독으로 사용할 수도 있고, 2종 이상을 병용할 수도 있다. 이들 중에서도 방향족환을 갖는 것은 상기 레지스트 패턴 후막화 재료에 에칭 내성을 부여할 수 있다는 점에서 바람직하며, 그 중에서도 배당체 등이 바람직하고, 페놀 배당체가 보다 바람직하다.

상기 수산기를 2개 이상 갖는 다가 알코올의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 상기 레지스트 패턴 후막화 재료의 전량에 대하여 0.001 내지 50 질량부가 바람직하고, 0.1 내지 10 질량부가 보다 바람직하다.

상기 수산기를 2개 이상 갖는 다가 알코올의 함유량이 0.001 질량부 미만이면, 상기 레지스트 패턴 후막화 재료의 후막화량이 레지스트 패턴 크기에 의존성을 나타내는 경우가 있고, 10 질량％를 초과하면 레지스트 재료에 따라서는 레지스트 패턴의 일부가 용해되어 버리는 경우가 있다.

-그 밖의 성분-

상기 그 밖의 성분으로서는, 본 발명의 효과를 저해하지 않는 한 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 공지된 각종 첨가제, 예를 들면 열산발생제, 켄칭제 등을 들 수 있다.

상기 그 밖의 성분의 상기 레지스트 패턴 후막화 재료에서의 함유량으로서는 상기 수지, 염기성 물질(염기성 화합물), 가교제, 계면 활성제 등의 종류ㆍ함유량 등에 따라 적절하게 정할 수 있다.

-레지스트 패턴 후막화 재료의 사용-

본 발명의 레지스트 패턴 후막화 재료는 후막화하는 대상인 레지스트 패턴 상에 도포되어 사용된다.

상기 레지스트 패턴(레지스트 패턴 후막화 재료가 도포되는 레지스트 패턴)의 재료로서는 특별히 제한되지 않고, 공지된 레지스트 재료 중에서 목적에 따라 적절하게 선택할 수 있으며, 네가티브형, 포지티브형 중 어느 하나일 수 있고, 예를 들면 g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등으로 패터닝 가능한 g선 레지스트, i선 레지스트, KrF 레지스트, ArF 레지스트, F2 레지스트, 전자선 레지스트 등을 바람직하게 들 수 있다. 이들은 화학 증폭형일 수도 있고, 비화학 증폭형일 수도 있다. 이들 중에서도 KrF 레지스트, ArF 레지스트, 아크릴계 수지를 포함하는 레지스트 등이 바람직하며, 보다 미세한 패터닝, 작업 처리량의 향상 등의 관점에서는 해상 한계의 연장이 급선무라고 여겨지는 ArF 레지스트, 및 아크릴계 수지를 포함하는 레지스트 중 적어도 하나가 보다 바람직하다.

상기 레지스트 패턴 재료의 구체예로서는 노볼락계 레지스트, PHS계 레지스트, 아크릴계 레지스트, 시클로올레핀-말레산 무수물계(COMA계) 레지스트, 시클로올레핀계 레지스트, 하이브리드계(지환족 아크릴계-COMA계 공중합체) 레지스트 등을 들 수 있다. 이들은 불소 수식 등이 되어 있을 수도 있다.

상기 레지스트 패턴 후막화 재료의 도포 방법으로서는 특별히 제한되지 않으며, 공지된 도포 방법 중에서 적절하게 선택할 수 있고, 예를 들면 롤러 코팅법, 침지 코팅법, 분무 코팅법, 바 코팅법, 혼련기 코팅법, 커튼 코팅법 등을 들 수 있지만, 스핀 코팅법 등을 특히 바람직하게 들 수 있다. 상기 스핀 코팅법의 경우, 그 조건으로서는 예를 들면 회전수가 100 내지 10000 rpm 정도이며, 800 내지 5000 rpm이 바람직하고, 시간이 1 초 내지 10 분 정도이며, 1 초 내지 90 초가 바람직하다.

상기 도포시의 도포 두께로서는 통상 100 내지 10,000 Å(10 내지 1,000 nm) 정도이며, 1,000 내지 5,000 Å(100 내지 500 nm) 정도가 바람직하다.

또한, 상기 도포시, 상기 계면 활성제에 대해서는 상기 레지스트 패턴 후막화 재료에 함유시키지 않고, 상기 레지스트 패턴 후막화 재료를 도포하기 전에 별도로 도포할 수도 있다.

또한, 상기 도포시 내지 그 후에, 도포한 상기 레지스트 패턴 후막화 재료를 예비소성(가온ㆍ건조)하는 것이 상기 레지스트 패턴과 레지스트 패턴 후막화 재료의 계면에서 상기 레지스트 패턴 후막화 재료의 레지스트 패턴에의 믹싱(함침)을 효율적으로 발생시킬 수 있다는 등의 점에서 바람직하다.

상기 예비소성(가온ㆍ건조)의 조건, 방법 등으로서는 레지스트 패턴을 연화시키지 않는 한 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 그 회수로서는 1회일 수도 있고, 2회 이상일 수도 있다. 2회 이상의 경우, 각 회에서의 예비소성의 온도는 일정할 수도 있고, 상이할 수도 있으며, 상기 일정한 경우 60 내지 150 ℃ 정도가 바람직하고, 70 내지 120 ℃가 보다 바람직하며, 시간으로서는 30 내지 300 초 정도가 바람직하고, 40 초 내지 100 초가 보다 바람직하다.

상기 예비소성은 용매를 제거하기 위한 것으로, 레지스트 패턴의 후막화와는 직접적인 연관이 없으며, 사용하는 레지스트의 제조사가 추천하는 조건에서 행할 수 있다.

또한, 상기 예비소성(가온ㆍ건조) 후에, 도포한 상기 레지스트 패턴 후막화 재료를 도포 소성(믹싱 소성)하는 것이 상기 레지스트 패턴과 레지스트 패턴 후막화 재료와의 계면에서의 상기 믹싱(함침)을 효율적으로 진행시킬 수 있다는 등의 점에서 바람직하다.

또한, 상기 도포 소성(믹싱 소성)의 조건, 방법 등으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 상기 예비소성(가온ㆍ건조)보다 통상 높은 온도 조건이 채용된다. 상기 도포 소성(믹싱 소성)의 조건으로서는, 예를 들면 온도가 60 내지 150 ℃ 정도이며, 90 내지 130 ℃가 바람직하고, 시간이 30 내지 300 초 정도이며, 40 초 내지 100 초가 바람직하다.

또한, 상기 도포 소성(믹싱 소성)의 온도가 60 ℃ 미만이면, 상기 믹싱(함침)을 효율적으로 진행시키지 못하는 경우가 있고, 150 ℃를 초과하면 열 흐름에 의해 상기 레지스트 패턴의 형상이 변화되어 버리는 경우가 있다. 상기 산 불필요 반응은 열 반응의 일종이기 때문에, 통상 상기 온도가 높을 수록 상기 레지스트 패턴의 후막화(팽윤)량이 많아지는 경향이 있다.

또한, 상기 도포 소성(믹싱 소성) 후에, 도포한 상기 레지스트 패턴 후막화 재료에 대하여 현상 처리를 행하는 것이 바람직하다. 이 경우, 도포한 레지스트 패턴 후막화 재료 중에서 상기 레지스트 패턴과 상호 작용(믹싱)하지 않는 부분 내지 상호 작용(믹싱)이 약한 부분(수용성이 높은 부분)을 용해 제거하고, 후막화 레지스트 패턴을 현상(수득)할 수 있다는 점에서 바람직하다.

상기 현상은 물에 의한 현상일 수도 있고, 약알칼리 수용액에 의한 현상일 수도 있으며, 이들의 조합일 수도 있지만, 저비용으로 효율적으로 현상 처리를 행할 수 있다는 점에서 물에 의한 현상이 바람직하다.

상기 현상을 행하면, 상기 레지스트 패턴이 상기 레지스트 패턴 후막화 재료로 후막화된 후막화 레지스트 패턴을 얻을 수 있다. 상기 후막화 레지스트 패턴은 상기 후막화 레지스트 패턴에 의해 형성된 레지스트 제거 패턴이 후막화되기 전의 상기 레지스트 패턴에 의해 형성된 레지스트 제거 패턴보다 미세하고 고정밀하게 형성되어 있기 때문에, 상기 후막화 레지스트 패턴을 에칭시의 마스크 패턴으로서 사용하면, 미세하고 고정밀한 배선 패턴 등이 형성된 반도체 장치의 제조 등을 바람직하게 행할 수 있다.

본 발명의 레지스트 패턴 후막화 재료는, 후술하는 본 발명의 레지스트 패턴의 형성 방법에 바람직하게 사용할 수 있으며, 본 발명의 반도체 장치의 제조 방법에 바람직하게 사용할 수 있다.

(레지스트 패턴의 형성 방법, 및 반도체 장치 및 그의 제조 방법)

본 발명의 반도체 장치의 제조 방법은 후막화 레지스트 패턴 형성 공정, 및 패터닝 공정을 포함하며, 추가로 필요에 따라 적절하게 선택된 그 밖의 공정을 포함한다.

본 발명의 상기 레지스트 패턴의 형성 방법은, 레지스트 패턴 상에 본 발명의 상기 레지스트 패턴 후막화 재료를 도포하여 상기 레지스트 패턴을 후막화하는 것을 포함하며, 추가로 필요에 따라 적절하게 선택된 그 밖의 처리를 포함한다.

본 발명의 반도체 장치는 본 발명의 상기 반도체 장치의 제조 방법에 의해 제조된다. 본 발명의 반도체 장치는 본 발명의 상기 반도체 장치의 제조 방법의 설명을 통하여 상세하게 설명한다.

-후막화 레지스트 패턴 형성 공정-

상기 후막화 레지스트 패턴 형성 공정은 피가공면 상에 본 발명의 상기 레지스트 패턴을 형성한 후, 상기 레지스트 패턴 상에 상술한 본 발명의 레지스트 패턴 후막화 재료를 도포함으로써, 상기 레지스트 패턴을 후막화하여 후막화 레지스트 패턴을 형성하는 공정이다.

상기 후막화 레지스트 패턴 형성 공정은 본 발명의 상기 레지스트 패턴의 형성 방법에 상당하기 때문에, 상기 후막화 레지스트 패턴 형성 공정의 설명을 통하여 본 발명의 상기 레지스트 패턴의 형성 방법의 내용도 상세하게 설명한다.

-피가공면-

상기 피가공면(기재)으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있지만, 반도체 장치의 기판(실리콘 웨이퍼 등의 기판 표면 등), 층간 절연막, 배선 재료막, 각종 산화막 등을 특히 바람직하게 들 수 있다.

-레지스트 패턴의 형성-

상기 레지스트 패턴의 형성 방법으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 상술한 공지된 레지스트 재료를 도포하여 도포막을 형성한 후, 상기 레지스트막에 노광을 행함으로써 원하는 형상의 레지스트 패턴을 형성하는 방법 등을 들 수 있다. 또한, 상기 노광 후에 적절하게 소성 처리 등을 행할 수도 있다.

상기 노광에 사용하는 광으로서는 상기 레지스트 재료의 종류에 따라 선택할 수 있으며, 예를 들면 g선, i선, KrF 엑시머 레이저, ArF 엑시머 레이저, F2 엑시머 레이저, 전자선 등을 들 수 있다.

상기 레지스트 패턴의 크기, 두께 등에 대해서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 특히 두께에 대해서는 상기 피가공면, 에칭 조건 등에 의해 적절하게 정할 수 있지만, 일반적으로 0.2 내지 200 ㎛ 정도이다.

또한, 레지스트 패턴을 형성한 후, 상기 레지스트 패턴 중의 잔류산을 제거할 목적으로, 상기 레지스트 패턴에 대하여 적절하게 진공 소성 처리 등을 행할 수도 있다. 상기 진공 소성 처리의 온도로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 60 내지 150 ℃가 바람직하고, 80 내지 130 ℃가 보다 바람직하다.

상기 온도가 60 ℃ 미만이면 상기 레지스트 패턴 중의 잔류산을 충분히 제거할 수 없는 경우가 있고, 150 ℃를 초과하면 열 흐름에 의해 상기 레지스트 패턴의 형상이 변화되어 버리는 경우가 있다.

상기 진공 소성 처리의 진공도로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 50 torr 이하가 바람직하고, 10 torr 이하가 보다 바람직하다.

상기 진공도가 50 torr를 초과하면, 상기 레지스트 패턴 중의 잔류산의 휘발 효과가 작아 상기 잔류산을 충분히 제거할 수 없는 경우가 있다.

상기 진공 소성 처리의 시간으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 예를 들면 10 내지 300 초가 바람직하고, 30 내지 120 초가 보다 바람직하다.

상기 시간이 10 초 미만이면 상기 레지스트 패턴 중의 잔류산의 휘발 효과가 작아 상기 잔류산을 충분히 제거할 수 없는 경우가 있으며, 300 초를 초과해도 그에 따른 효과를 얻을 수 없으며, 공정 시간의 단축이 불가능한 경우가 있다.

또한, 상기 진공 소성 처리는 적절하게 선택된 공지된 장치를 이용하여 행할 수 있으며, 예를 들면 진공 가열 장치를 이용하여 행할 수 있다.

상기 레지스트 패턴 후막화 재료로서는 상술한 바와 같으며, 본 발명의 레지스트 패턴 후막화 재료를 바람직하게 사용할 수 있다.

상기 레지스트 패턴 후막화 재료의 도포 방법으로서는 상술한 바와 같다.

상기 후막화 레지스트 패턴 형성 공정에 의해, 상기 레지스트 패턴이 후막화되어 후막화 레지스트 패턴이 형성된다.

이상에 의해 얻어진 후막화 레지스트 패턴으로서는 에칭 내성이 우수한 것이 바람직하며, 상기 레지스트 패턴에 비하여 에칭 속도(nm/분)가 동등 이상인 것이 바람직하다. 구체적으로는 동일 조건하에서 측정했을 경우의 상기 표층(믹싱층)의 에칭 속도(nm/분)와 상기 레지스트 패턴의 에칭 속도(nm/분)의 비(레지스트 패턴/ 표층(믹싱층))가 1.1 이상인 것이 바람직하고, 1.2 이상인 것이 보다 바람직하며, 1.3 이상인 것이 특히 바람직하다.

또한, 상기 에칭 속도(nm/분)는, 예를 들면 공지된 에칭 장치를 이용하여 소정 시간 에칭을 행함으로써 시료의 막감소량을 측정하고, 단위 시간당 막감소량을 산출함으로써 측정할 수 있다.

상기 표층(믹싱층)의 에칭 내성을 향상시킨다는 관점에서, 상기 표층(믹싱층)을 형성하는 데 사용하는, 다시 말해서 상기 레지스트 패턴을 후막화하는 데 사용하는 상기 레지스트 패턴 후막화 재료 중에 상기 환상 구조를 일부에 갖는 수지, 상기 환상 구조 화합물 등의 상기 환상 구조가 포함되어 있는 것이 바람직하다.

상기 표층(믹싱층)이 상기 환상 구조를 포함하는 가의 여부에 대해서는, 예를 들면 상기 표층(믹싱층)에 대하여 IR 흡수 스펙트럼을 분석하는 것 등에 의해 확인할 수 있다.

상기 레지스트 패턴 후막화 재료를 상기 레지스트 패턴 상에 도포하고, 상기레지스트 패턴과 상호 작용(믹싱)시키면, 상기 레지스트 패턴 표면에 상기 레지스트 패턴 후막화 재료와 상기 레지스트 패턴이 상호 작용하여 이루어지는 층(믹싱층)이 형성된다. 그 결과, 상기 레지스트 패턴은 상기 믹싱층이 형성된 분량만큼 후막화되어 상기 후막화 레지스트 패턴이 형성된다.

이 때, 본 발명의 상기 레지스트 패턴 후막화 재료는 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하이기 때문에, 불안정 요소로서의 상기 산 의존 반응이 없는 상태에서 상기 산 불필요 반응에 의해 상기 레지스트 패턴 후막 화 재료와 상기 레지스트 패턴을 상호 작용시킬 수 있는 바, 상기 레지스트 패턴 재료의 종류나 크기 등에 상관없이(의존성이 없는 상태에서), 상기 레지스트 패턴이 양호하고 균일하게 후막화되어 상기 후막화 레지스트 패턴이 형성된다. 이렇게 해서 얻어진 상기 후막화 레지스트 패턴에 의해 형성된 상기 레지스트 제거 패턴의 직경 내지 폭은, 후막화 전의 상기 레지스트 패턴에 의해 형성된 상기 레지스트 제거 패턴의 직경 내지 폭보다 작다. 그 결과, 상기 레지스트 패턴의 패터닝시 사용한 노광 장치 광원의 노광 한계(해상 한계)를 초과하여(상기 광원에 사용되는 광 파장으로 패터닝이 가능한 개구 내지 패턴 간격 크기의 한계치보다 작음), 보다 미세한 상기 레지스트 제거 패턴이 형성된다. 즉, 예를 들면 상기 레지스트 패턴의 패터닝시 ArF 엑시머 레이저광을 이용하여 얻어진 레지스트 패턴에 대하여, 상기 레지스트 패턴 후막화 재료를 사용하여 후막화하면, 후막화된 레지스트 패턴에 의해 형성된 레지스트 제거 패턴은 마치 전자선을 이용하여 패터닝한 것과 같이 미세하고 고정밀한 것이 된다.

여기서, 상기 후막화 레지스트 패턴 형성 공정, 즉 본 발명의 레지스트 패턴의 형성 방법에 대하여, 이하 도면을 참조하면서 설명한다.

도 1에 나타낸 바와 같이, 피가공면(기재) (5) 상에 레지스트 패턴 (3)을 형성한 후, 레지스트 패턴 (3)의 표면에 레지스트 패턴 후막화 재료 (1)을 부여(도포)하고, 적절하게 예비소성(가온ㆍ건조) 등을 행한다. 그렇게 하면, 레지스트 패턴 (3)과 레지스트 패턴 후막화 재료 (1)의 계면에서 레지스트 패턴 후막화 재료 (1)의 레지스트 패턴 (3)에의 믹싱(함침)이 발생하여, 도 2에 나타낸 바와 같이 내 층 레지스트 패턴 (10b)(레지스트 패턴 (3))와 레지스트 패턴 후막화 재료 (1)의 계면에서 믹싱(함침)되어 표층(믹싱층) (10a)가 형성된다. 이 때, 레지스트 패턴 (3) 중에 잔류산이 존재해도 레지스트 패턴 후막화 재료 (1)은 레지스트 패턴 (3)에 도포했을 때 내지 후의 pH가 7 초과 14 이하이기 때문에, 상기 잔류산이 중화되어 산이 존재하지 않는 상태에서 레지스트 패턴 (3)과 레지스트 패턴 후막화 재료 (1)을 상호 작용(믹싱)시킬 수 있으며, 즉 상술한 산 불필요 반응에 의해 레지스트 패턴 (3)과 레지스트 패턴 후막화 재료 (1)을 상호 작용(믹싱)시킬 수 있기 때문에, 레지스트 패턴 (3)의 후막화가 온도 등의 조건 변화에 크게 좌우되지 않고(의존하지 않고) 안정적이고 균일하게 행해진다.

그 후, 도 3에 나타낸 바와 같이, 현상 처리를 행함으로써 레지스트 패턴 (3) 상에 도포한 레지스트 패턴 후막화 재료 (1) 중, 레지스트 패턴 (3)과 상호 작용(믹싱)하지 않는 부분 내지 상호 작용(믹싱)이 약한 부분(수용성이 높은 부분)이 용해 제거되고, 균일하게 후막화된 후막화 레지스트 패턴 (10)이 형성(현상)된다. 또한, 상기 현상은 물에 의한 현상일 수도 있고, 알칼리 현상액에 의한 현상일 수도 있다.

후막화 레지스트 패턴 (10)은 내층 레지스트 패턴 (10b)(레지스트 패턴 (3))의 표면에, 레지스트 패턴 후막화 재료 (1)이 믹싱되어 형성된 표층(믹싱층) (10a)를 갖는다. 후막화 레지스트 패턴 (10)은 레지스트 패턴 (3)과 비교하여 표층(믹싱층) (10a)의 두께 분량만큼 후막화되어 있기 때문에, 후막화 레지스트 패턴 (10)에 의해 형성되는 레지스트 제거 패턴의 크기(인접하는 후막화 레지스트 패턴 (10) 사이의 거리, 또는 후막화 레지스트 패턴 (10)에 의해 형성된 홀 패턴의 개구경)는, 후막화 전의 레지스트 패턴 (3)에 의해 형성되는 레지스트 제거 패턴의 상기 크기보다 작다. 따라서, 레지스트 패턴 (3)을 형성할 때의 노광 장치에서의 광원의 노광 한계를 초과하여 상기 레지스트 제거 패턴을 미세하게 형성할 수 있다. 즉, 예를 들면 ArF 엑시머 레이저광을 이용하여 노광한 경우에도 불구하고, 마치 전자선을 이용하여 노광한 것과 같이 미세한 상기 레지스트 제거 패턴을 형성할 수 있다. 후막화 레지스트 패턴 (10)에 의해 형성되는 상기 레지스트 제거 패턴은, 레지스트 패턴 (3b)에 의해 형성되는 상기 레지스트 제거 패턴보다 미세하고 고정밀하다.

후막화 레지스트 패턴 (10)에서의 표층(믹싱층) (10a)는 레지스트 패턴 후막화 재료 (1)에 의해 형성된다. 레지스트 패턴 후막화 재료 (1)이 상기 환상 구조를 포함하는 경우에는, 레지스트 패턴 (3)(내층 레지스트 패턴 (10b))이 에칭 내성이 떨어지는 재료라도 얻어지는 후막화 레지스트 패턴 (10)은 에칭 내성이 우수하다.

상기 후막화 레지스트 패턴 형성 공정, 즉 본 발명의 레지스트 패턴의 형성 방법에 의해 형성된 상기 후막화 레지스트 패턴에 의한 레지스트 제거 패턴으로서는, 예를 들면 라인 앤드 스페이스 패턴, 홀 패턴(컨택트 홀 용도 등), 트렌치(홈) 패턴 등을 바람직하게 들 수 있다.

상기 후막화 레지스트 패턴은, 예를 들면 마스크 패턴, 레티클 패턴 등으로서 사용할 수 있으며, 금속 플러그, 각종 배선, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광배선의 접속에 사용되는 광 부품, 마이크로 작동기 등의 미세 부품, 반도체 장치의 제조에 바람직하게 사용할 수 있으며, 이하의 패터닝 공정에 특히 바람직하게 사용할 수 있다.

-패터닝 공정-

상기 패터닝 공정은 상기 후막화 레지스트 패턴을 마스크로 하여 에칭 처리 등을 행함으로써 상기 피가공면에 패터닝을 행하는 공정이다.

상기 에칭 방법으로서는 특별히 제한되지 않고, 공지된 방법 중에서 목적에 따라 적절하게 선택할 수 있지만, 예를 들면 플라즈마 에칭 등의 건식 에칭 처리 등을 바람직하게 들 수 있다. 상기 에칭 조건으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있다.

또한, 상기 패터닝 공정에 있어서는, 상기 에칭 후에 필요에 따라 잔존하는 상기 레지스트 패턴을 박리ㆍ제거하는 것이 바람직하다. 상기 박리ㆍ제거 방법으로서는 특별히 제한되지 않고 목적에 따라 적절하게 선택할 수 있으며, 유기 용제를 사용한 처리 등을 들 수 있다.

상기 패터닝 공정에 의해, 예를 들면 플래시 메모리, DRAM, FRAM 등의 각종 반도체 장치를 효율적으로 제조할 수 있다.

이상의 본 발명의 반도체 장치의 제조 방법에 의해 제조된 본 발명의 반도체 장치는 균일하고 미세한 배선 등의 패턴을 가지며, 고성능으로서 각종 분야에서 바람직하게 사용할 수 있다.

<실시예>

이하, 본 발명의 실시예에 대하여 설명하지만, 본 발명이 이들 실시예로 한정되는 것은 아니다.

<실시예 1>

-레지스트 패턴 후막화 재료의 제조-

레지스트 패턴 후막화 재료를 제조하였다. 즉, 하기 표 1에 나타낸 바와 같이, 상기 수지로서 폴리비닐아세탈 수지(세끼스이 가가꾸사 제조, KW-3) 16 g, 상기 계면 활성제로서 페놀 에톡실레이트계 계면 활성제(비이온계 계면 활성제, 아사히 덴까사 제조, PC-6) 0.29 g, 또는 1급 알코올 에톡실레이트계 계면 활성제(비이온계 계면 활성제, 아사히 덴까사 제조, TN-80) 0.25 g, 상기 가교제로서 테트라메톡시메틸글리콜우릴(산와 케미컬사 제조, 니카락) 1.35 g 또는 1.16 g(상세한 것은 표 1에 표시함), 순수한 물(탈이온수)과 상기 유기 용제로서의 이소프로필알코올의 혼합액(순수한 물(탈이온수):이소프로필알코올=98.6 g:0.4 g) 또는 순수한 물(탈이온수)과 상기 유기 용제로서의 2.38 질량％의 수산화 테트라메틸암모늄의 혼합액(순수한 물(탈이온수):2.38 질량％의 수산화 테트라메틸암모늄=90 g:3 g)을 표 1에 나타낸 조성으로써 함유하여 이루어지는 레지스트 패턴 후막화 재료 A 내지 I를 제조하였다.

제조한 레지스트 패턴 후막화 재료 A 내지 I의 pH를 측정하고, 그 결과를 표 1에 나타내었다. 또한, 레지스트 패턴 후막화 재료 A 내지 I 중, 레지스트 패턴 후막화 재료 A 내지 H가 본 발명의 실시예에 해당하고, 레지스트 패턴 후막화 재료 I는 본 발명의 비교예에 해당한다.

표 1 중 "후막화 재료"는 레지스트 패턴 후막화 재료를 의미하고, "IPA"는 이소프로필알코올을 나타내며, "TMAHaq"는 2.38 질량％의 수산화 테트라메틸암모늄 수용액을 나타낸다.

여기서, 제조한 레지스트 패턴 후막화 재료 A 내지 I 중, 레지스트 패턴 후막화 재료 A(실시예), E(실시예), F(실시예), G(실시예), 및 I(비교예)에 대하여 제조 후의 pH, 냉장고 내(5 ℃)에서 1 개월 보존한 후의 pH, 및 실온(25 ℃)에서 1 개월 보존한 후의 pH를 각각 측정하여 pH치의 변화를 조사하였다. 그 결과를 하기 표 2에 나타내었다.

표 2의 결과로부터 레지스트 패턴 후막화 재료 A(실시예), E(실시예), F(실시예) 및 G(실시예)의 경우, 제조 직후, 냉장고에서의 1 개월 보존 후, 실온에서의 1 개월 보존 후 모두 pH치는 대략 일정하여 보존 안정성이 우수하다는 것을 알았다. 이에 대하여, 레지스트 패턴 후막화 재료 I(비교예)의 경우, 제조 직후에 비하여 냉장고에서의 1 개월 보존 후 및 실온에서의 1 개월 보존 후에 보다 산성측으로 pH치가 변화하는 경향을 보여 보존 안정성이 떨어지는 것을 알았다. 이것은 레지스트 패턴 후막화 재료 I에서는 보존 중에 산이 발생(유리)하였기 때문에, pH치가 낮아진 것으로 추측된다.

이어서, 레지스트 패턴 후막화 재료 A(실시예), E(실시예), F(실시예), G(실시예), 및 I(비교예)에 대하여, 제조 직후에 사용한 경우와 실온(25 ℃)에서 1 개월 보존한 후에 사용한 경우에 대하여 각각의 레지스트 패턴에 대한 후막화량을 이하와 같이 조사하였다.

즉, 반도체 기판 상에 공지된 방법에 의해 소자 영역을 형성한 후, 실리콘 산화막의 층간 절연막을 CVD(화학 기상 성장)법에 의해 전면에 형성하였다. 또한, 상기 실리콘 산화막 상에 지환족계 ArF 레지스트(포지티브형 레지스트: 스미또모 가가꾸(주) 제조, AX5190)에 의한 포지티브형 레지스트막을 형성한 후, ArF(불화 아르곤) 엑시머 레이저광을 조사(노광량: 50 mJ/cm²)하여 현상함으로써 홀 패턴(두께 250 nm)을 형성하였다.

이어서, 제조 직후에 사용한 경우와, 실온(25 ℃)에서 1 개월 보존한 후에 사용한 경우의 레지스트 패턴 후막화 재료 A(실시예), E(실시예), F(실시예), G(실시예), 및 I(비교예)를 상기 레지스트 패턴 상에 각각 스핀 코팅법에 의해 처음에 1000 rpm으로 5 초간, 이어서 3,500 rpm으로 40 초간의 조건으로 100 nm의 두께로 도포한 후, 110 ℃에서 60 초간 상기 도포 소성(믹싱 소성)을 행한 후, 순수한 물로 레지스트 패턴 후막화 재료를 60 초간 세정하여 현상 처리하고, 상호 작용(믹싱)하지 않은 부분을 제거하여 레지스트 패턴 후막화 재료 A(실시예), E(실시예), F(실시예), G(실시예), 및 I(비교예)에 의해 후막화된 후막화 레지스트 패턴을 형성하여 각각에 의한 레지스트 패턴의 후막화량의 측정 결과를 하기 표 3에 나타내었다.

표 3의 결과로부터 제조 직후, 실온에서의 1 개월 보존 후 모두에서 pH치가 대략 일정한 레지스트 패턴 후막화 재료 A(실시예), E(실시예), F(실시예) 및 G(실시예)의 경우, 제조 직후에 사용하거나, 또는 실온에서 1 개월 보존한 후에 사용해도 레지스트 패턴의 후막화량은 대략 일정하고, 보존 안정성, 경시 안정성, 공정 균일성이 우수하다는 것을 알았다. 이에 대하여, pH가 당초부터 산성측에 있고, 실온에서의 1 개월 보존 후에 보다 산성측으로 변화하는 경향을 보인 레지스트 패턴 후막화 재료 I(비교예)의 경우, 제조 직후에 사용한 경우에 비하여 실온에서의 1 개월 보존 후에 사용한 경우에는 레지스트 패턴의 후막화량이 변동하는 경향을 보이고, 보존 안정성, 경시 안정성, 공정 균일성이 떨어지는 경향을 보였다.

-후막화 레지스트 패턴 형성 공정 1-

-레지스트 패턴의 형성-

반도체 기판 상에 공지된 방법에 의해 소자 영역을 형성한 후, 실리콘 산화막의 층간 절연막을 CVD(화학 기상 성장)법에 의해 전면에 형성하였다. 또한, 상기 실리콘 산화막 상에 지환족계 ArF 레지스트(포지티브형 레지스트: 스미또모 가가꾸(주) 제조, AX5190)에 의한 포지티브형 레지스트막을 형성한 후, ArF(불화 아르곤) 엑시머 레이저광을 조사(노광량: 50 mJ/cm²)하여 현상함으로써 홀 패턴(홀 직경은 하기 표 4에서의 "초기의 레지스트 제거 패턴 크기(nm)"에 나타낸 바와 같으며, 두께는 250 nm임)을 형성하였다.

-레지스트 패턴 후막화 재료의 도포 내지 후막화 레지스트 패턴의 형성-

이어서, 상술한 레지스트 패턴 후막화 재료 A 내지 I를 상기 레지스트 패턴 상에 각각 스핀 코팅법에 의해 처음에 1000 rpm으로 5 초간, 이어서 3,500 rpm으로 40 초간의 조건으로 100 nm의 두께로 도포한 후, 110 ℃에서 60 초간 상기 도포 소성(믹싱 소성)을 행한 후, 순수한 물로 레지스트 패턴 후막화 재료를 60 초간 세정하고, 현상 처리하여 상호 작용(믹싱)하지 않은 부분을 제거하고, 레지스트 패턴 후막화 재료 A 내지 I에 의해 후막화된 후막화 레지스트 패턴을 형성하였다.

레지스트 패턴 후막화 재료 A 내지 I에 의한 레지스트 패턴의 후막화량의 측정 결과를 표 4에 나타내었다.

표 4의 결과로부터 레지스트 패턴 후막화 재료 A 내지 H는 모두 레지스트 패턴을 후막화할 수 있었지만, 레지스트 패턴 후막화 재료 I(비교예)는 레지스트 패턴 후막화 재료 A 내지 H(실시예)에 비하여 약간 후막화량이 많아진 것을 알 수 있었다.

-후막화 레지스트 패턴 형성 공정 2-

-레지스트 패턴의 형성-

반도체 기판 상에 공지된 방법에 의해 소자 영역을 형성한 후, 실리콘 산화막의 층간 절연막을 CVD(화학 기상 성장)법에 의해 전면에 형성하였다. 또한, 상기 실리콘 산화막 상에 지환족계 ArF 레지스트(포지티브형 레지스트: 스미또모 가가꾸(주) 제조, AX5190)에 의한 포지티브형 레지스트막을 형성한 후, ArF(불화 아르곤) 엑시머 레이저광을 조사(노광량: 50 mJ/cm²)하여 현상함으로써 트렌치(홈) 패턴(트렌치폭은 하기 표 5에서의 "초기의 레지스트 제거 패턴 크기(nm)"에 나타낸 바와 같으며, 두께는 250 nm임)을 형성하였다.

이어서, 상술한 레지스트 패턴 후막화 재료 A, B, C, D 및 I를 상기 레지스트 패턴 상에 각각 스핀 코팅법에 의해 처음에 1000 rpm으로 5 초간, 이어서 3,500 rpm으로 40 초간의 조건으로 100 nm의 두께로 도포한 후, 110 ℃에서 60 초간 상기 도포 소성(믹싱 소성)을 행한 후, 순수한 물로 레지스트 패턴 후막화 재료를 60 초간 세정하고 현상 처리하여 상호 작용(믹싱)하지 않은 부분을 제거하고, 레지스트 패턴 후막화 재료 A 내지 D 및 I에 의해 후막화된 후막화 레지스트 패턴을 형성하였다.

레지스트 패턴 후막화 재료 A 내지 D 및 I에 의한 레지스트 패턴의 후막화량의 측정 결과를 표 5에 나타내었다.

표 5의 결과로부터 레지스트 패턴 후막화 재료 A 내지 D는 모두 레지스트 패턴을 후막화할 수 있었지만, 레지스트 패턴 후막화 재료 I(비교예)는 레지스트 패턴 후막화 재료 A 내지 D(실시예)에 비하여 약간 후막화량이 많아진 것을 알 수 있었다.

-후막화 레지스트 패턴 형성 공정 3-

-레지스트 패턴의 형성-

반도체 기판 상에 공지된 방법에 의해 소자 영역을 형성한 후, 실리콘 산화막의 층간 절연막을 CVD(화학 기상 성장)법에 의해 전면에 형성하였다. 또한, 상기 실리콘 산화막 상에 지환족계 ArF 레지스트(포지티브형 레지스트: 스미또모 가가꾸(주) 제조, AX5190)에 의한 포지티브형 레지스트막을 형성한 후, ArF(불화 아르곤) 엑시머 레이저광을 조사(노광량: 50 mJ/cm²)하여 현상함으로써 하기 표 6에 나타낸 길이(nm) 및 폭(nm)을 갖는 복수종의 트렌치(홈) 패턴(두께 250 nm)을 형성하였다.

이어서, 상술한 레지스트 패턴 후막화 재료 A, E 및 I를 복수종의 상기 트렌치 패턴 상에 각각 스핀 코팅법에 의해 처음에 1000 rpm으로 5 초간, 이어서 3,500 rpm으로 40 초간의 조건으로 100 nm의 두께로 도포한 후, 110 ℃에서 60 초간 상기 도포 소성(믹싱 소성)을 행한 후, 순수한 물로 레지스트 패턴 후막화 재료를 60 초간 세정하고 현상 처리하여 상호 작용(믹싱)하지 않은 부분을 제거하고, 레지스트 패턴 후막화 재료 A, E 및 I에 의해 후막화된 후막화 레지스트 패턴을 형성하였다.

레지스트 패턴 후막화 재료 A, E 및 I에 의한 복수종의 상기 트렌치 패턴의 후막화량의 측정 결과를 표 6에 나타내었다.

표 6의 결과로부터 알칼리성을 나타내는 레지스트 패턴 후막화 재료 A(실시예) 및 E(실시예)의 경우, 레지스트에 의한 트렌치(홈) 패턴의 크기가 달라도 상기 트렌치(홈) 패턴의 길이 방향 및 폭 방향 모두 대략 동등한 후막화량(5 nm 정도 이내)을 나타내고, 상기 트렌치(홈) 패턴 크기에 상관없이 안정하고 균일한 후막화 효과를 얻을 수 있었다. 이에 대하여, 레지스트 패턴 후막화 재료 I(비교예)의 경우, 상기 트렌치(홈) 패턴의 길이 방향의 후막화량이 폭 방향의 후막화량보다 대폭 많아지는 경향을 보이고, 레지스트에 의한 트렌치(홈) 패턴의 크기에 의존하여 후막화량이 변화하는 경향을 보였다.

<실시예 2>

도 9에 나타낸 바와 같이 실리콘 기판 (11) 상에 층간 절연막 (12)를 형성하고, 도 10에 나타낸 바와 같이 층간 절연막 (12) 상에 스퍼터링법에 의해 티탄막 (13)을 형성하였다. 이어서, 도 11에 나타낸 바와 같이 공지된 포토리소그래피 기술에 의해 레지스트 패턴 (14)를 형성하고, 이것을 마스크로서 이용하여 반응성 이온 에칭에 의해 티탄막 (13)을 패터닝하여 개구부 (15a)를 형성하였다. 이어서, 반응성 이온 에칭에 의해 레지스트 패턴 (14)를 제거함과 동시에, 도 12에 나타낸 바와 같이 티탄막 (13)을 마스크로 하여 층간 절연막 (12)에 개구부 (15b)를 형성하였다.

이어서, 티탄막 (13)을 습식 처리에 의해 제거하고, 도 13에 나타낸 바와 같이 층간 절연막 (12) 상에 TiN막 (16)을 스퍼터링법에 의해 형성하며, 이어서 TiN막 (16) 상에 Cu막 (17)을 전해 도금법으로 막 형성하였다. 이어서, 도 14에 나타낸 바와 같이 CMP로 개구부 (15b)(도 12)에 상당하는 홈부에만 배리어 메탈과 Cu 막(제1 금속막)을 남기고 평탄화하여 제1층의 배선 (17a)를 형성하였다.

이어서, 도 15에 나타낸 바와 같이 제1층의 배선 (17a) 상에 층간 절연막 (18)을 형성한 후, 도 9 내지 도 14와 동일하게 하여 도 16에 나타낸 바와 같이 제1층의 배선 (17a)를 후에 형성하는 상층 배선과 접속하는 Cu 플러그(제2 금속막) (19) 및 TiN막 (16a)를 형성하였다.

상술한 각 공정을 반복함으로써 도 17에 나타낸 바와 같이, 실리콘 기판 (11) 상에 제1층의 배선 (17a), 제2층의 배선 (20), 및 제3층의 배선 (21)을 포함하는 다층 배선 구조를 구비한 반도체 장치를 제조하였다. 또한, 도 17에서는 각층 배선의 하층에 형성한 배리어 메탈층은 도시하지 않았다.

실시예 2에서는 레지스트 패턴 (14)가 상기 레지스트 패턴 후막화 재료를 이용하여 형성된 후막화 레지스트 패턴이다.

<실시예 3>

-플래시 메모리 및 그의 제조-

실시예 3은 상기 레지스트 패턴 후막화 재료를 사용한 본 발명의 반도체 장치 및 그의 제조 방법의 일례이다. 또한, 실시예 3에서는 이하의 레지스트막 (26, 27, 29, 32)가 상기 레지스트 패턴 후막화 재료를 이용하여 실시예 1 및 2에서와 동일한 방법에 의해 후막화된 것이다.

도 18 및 도 19는 FLOTOX형 또는 ETOX형이라고 불리우는 FLASH EPROM의 상면도(평면도)이고, 도 20 내지 도 28은 상기 FLASH EPROM의 제조 방법에 관한 일례를 설명하기 위한 단면의 개략도이며, 이들에서 좌측도는 메모리 셀부(제1 소자 영역)로서, 부유 게이트 전극을 갖는 MOS 트랜지스터가 형성되는 부분의 게이트폭 방향(도 18 및 도 19에서의 X 방향)의 단면(A 방향의 단면)의 개략도이고, 중앙도는 상기 좌측도와 동일한 부분의 메모리 셀부로서, 상기 X 방향과 직교하는 게이트 길이 방향(도 18 및 도 19에서의 Y 방향)의 단면(B 방향의 단면)의 개략도이며, 우측도는 주변 회로부(제2 소자 영역)의 MOS 트랜지스터가 형성되는 부분의 단면(도 18 및 도 19에서의 A 방향의 단면)의 개략도이다.

우선, 도 20에 나타낸 바와 같이 p형의 Si 기판 (22) 상의 소자 분리 영역에 선택적으로 SiO₂막에 의한 필드 산화막 (23)을 형성하였다. 그 후, 메모리 셀부(제 1 소자 영역)의 MOS 트랜지스터에서의 제1 게이트 절연막 (24a)를 두께가 100 내지 300 Å(10 내지 30 nm)이 되도록 열 산화하여 SiO₂막으로 형성하고, 별도의 공정으로 주변 회로부(제2 소자 영역)의 MOS 트랜지스터에서의 제2 게이트 절연막 (24b)를 두께가 100 내지 500 Å(10 내지 50 nm)이 되도록 열 산화하여 SiO₂막으로 형성하였다. 또한, 제1 게이트 절연막 (24a) 및 제2 게이트 절연막 (24b)를 동일한 두께로 하는 경우에는, 동일한 공정으로 동시에 산화막을 형성할 수도 있다.

이어서, 상기 메모리 셀부(도 20의 좌측도 및 중앙도)에 n형의 디프레션형의 채널을 갖는 M0S 트랜지스터를 형성하기 위해, 임계치 전압을 제어할 목적으로 상기 주변 회로부(도 20의 우측도)를 레지스트막 (26)에 의해 마스크하였다. 또한, 부유 게이트 전극 바로밑의 채널 영역이 되는 영역에 n형 불순물로서 도우즈량 1×10¹¹내지 1×10¹⁴ cm^-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여 제1 임계치 제어층 (25a)를 형성하였다. 또한, 이 때의 도우즈량 및 불순물의 도전형은 디프레션형으로 하는 가, 아큐밀레이션형으로 하는 가에 따라 적절하게 선택할 수 있다.

이어서, 상기 주변 회로부(도 21의 우측도)에 n형 디프레션형의 채널을 갖는 MOS 트랜지스터를 형성하기 위해, 임계치 전압을 제어할 목적으로 메모리 셀부(도 21의 좌측도 및 중앙도)를 레지스트막 (27)에 의해 마스크하였다. 또한, 게이트 전극 바로밑의 채널 영역이 되는 영역에 n형 불순물로서 도우즈량 1×10¹¹내지 1×10¹⁴ cm^-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여 제2 임계치 제어층 (25b)를 형성하였다.

이어서, 상기 메모리 셀부(도 22의 좌측도 및 중앙도)의 MOS 트랜지스터의 부유 게이트 전극, 및 상기 주변 회로부(도 22의 우측도)의 MOS 트랜지스터의 게이트 전극으로서 두께가 500 내지 2,000 Å(50 내지 200 nm)인 제1 폴리실리콘막(제1 도전체막) (28)을 전면에 형성하였다.

그 후, 도 23에 나타낸 바와 같이 마스크로서 형성한 레지스트막 (29)에 의해 제1 폴리실리콘막 (28)을 패터닝하여 상기 메모리 셀부(도 23의 좌측도 및 중앙도)의 MOS 트랜지스터에서의 부유 게이트 전극 (28a)를 형성하였다. 이 때, 도 23에 나타낸 바와 같이 X 방향은 최종적인 치수폭이 되도록 패터닝하고, Y 방향은 패터닝하지 않고 S/D 영역층이 되는 영역은 레지스트막 (29)에 의해 피복된 상태로 하였다.

이어서, 도 24의 좌측도 및 중앙도에 나타낸 바와 같이, 레지스트막 (29)를 제거한 후, 부유 게이트 전극 (28a)를 피복하도록 하여 SiO₂막을 포함하는 캐패시터 절연막 (30a)를 두께가 약 200 내지 500 Å(20 내지 50 nm)이 되도록 열 산화하여 형성하였다. 이 때, 상기 주변 회로부(도 24의 우측도)의 제1 폴리실리콘막 (28) 상에도 SiO₂막을 포함하는 캐패시터 절연막 (30b)가 형성된다. 또한, 여기서는 캐패시터 절연막 (30a) 및 (30b)는 SiO₂막만으로 형성되어 있지만, SiO₂막 및 Si₃N₄막이 2 내지 3개 적층된 복합막으로 형성될 수도 있다.

이어서, 도 24에 나타낸 바와 같이 부유 게이트 전극 (28a) 및 캐패시터 절연막 (30a)를 피복하도록 하여, 컨트롤 게이트 전극이 되는 제2 폴리실리콘막(제2 도전체막) (31)을 두께가 500 내지 2,000 Å(50 내지 200 nm)이 되도록 형성하였다.

이어서, 도 25에 나타낸 바와 같이 상기 메모리 셀부(도 25의 좌측도 및 중앙도)를 레지스트막 (32)에 의해 마스크하고, 상기 주변 회로부(도 25의 우측도)의 제2 폴리실리콘막 (31) 및 캐패시터 절연막 (30b)를 순서대로 에칭에 의해 제거하여 제1 폴리실리콘막 (28)을 표출시켰다.

이어서, 도 26에 나타낸 바와 같이 상기 메모리 셀부(도 26의 좌측도 및 중앙도)의 제2 폴리실리콘막 (31), 캐패시터 절연막 (30a) 및 X 방향만 패터닝되어 있는 제1 폴리실리콘막 (28a)에 대하여, 레지스트막 (32)를 마스크로 하여 제1 게이트부 (33a)의 최종적인 치수가 되도록 Y 방향의 패터닝을 행하여 Y 방향으로 폭 약 1 ㎛의 컨트롤 게이트 전극 (31a)/캐패시터 절연막 (30c)/부유 게이트 전극 (28c)에 의한 적층을 형성함과 동시에, 상기 주변 회로부(도 26의 우측도)의 제1 폴리실리콘막 (28)에 대하여 레지스트막 (32)를 마스크로 하여 제2 게이트부 (33b)의 최종적인 치수가 되도록 패터닝하여 폭 약 1 ㎛의 게이트 전극 (28b)를 형성하 였다.

이어서, 상기 메모리 셀부(도 27의 좌측도 및 중앙도)의 컨트롤 게이트 전극 (31a)/캐패시터 절연막 (30c)/부유 게이트 전극 (28c)에 의한 적층을 마스크로 하여, 소자 형성 영역의 Si 기판 (22)에 도우즈량 1×10¹⁴내지 1×10¹⁶ cm^-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하고, n형의 S/D 영역층 (35a) 및 (35b)를 형성함과 동시에, 상기 주변 회로부(도 27의 우측도)의 게이트 전극 (28b)를 마스크로 하여 소자 형성 영역의 Si 기판 (22)에 n형 불순물로서 도우즈량 1×10¹⁴내지 1×10¹⁶ cm^-2의 인(P) 또는 비소(As)를 이온 주입법에 의해 도입하여 S/D 영역층 (36a) 및 (36b)를 형성하였다.

이어서, 상기 메모리 셀부(도 28의 좌측도 및 중앙도)의 제1 게이트부 (33a) 및 상기 주변 회로부(도 28의 우측도)의 제2 게이트부 (33b)를, PSG막에 의한 층간 절연막 (37)을 두께가 약 5,000 Å(500 nm)이 되도록 하여 피복 형성하였다.

그 후, S/D 영역층 (35a) 및 (35b) 및 S/D 영역층 (36a) 및 (36b) 상에 형성된 층간 절연막 (37)에 컨택트 홀 (38a) 및 (38b) 및 컨택트 홀 (39a) 및 (39b)를 형성한 후, S/D 전극 (40a) 및 (40b) 및 S/D 전극 (41a) 및 (41b)를 형성하였다. 또한, 컨택트 홀 (38a) 및 (38b) 및 컨택트 홀 (39a) 및 (39b)의 형성은 레지스트 재료에 의한 홀 패턴을 형성한 후, 이 홀 패턴을 진공 소성한 후, 상기 레지스트 패턴 후막화 재료를 이용하여 후막화하여 미세한 레지스트 제거 패턴(홀 패턴)을 형성하고 나서 통상법에 따라 행하였다.

이상에 의해, 도 28에 나타낸 바와 같이 반도체 장치로서 FLASH EPROM을 제조하였다.

상기 FLASH EPROM에서는 상기 주변 회로부(도 20 내지 도 28에서의 우측도)의 제2 게이트 절연막 (24b)가 형성되고 난 후부터 계속 제1 폴리실리콘막 (28) 또는 게이트 전극 (28b)에 의해 피복되어 있기(도 20 내지 도 28에서의 우측도) 때문에, 제2 게이트 절연막 (24b)는 처음에 형성되었을 때의 두께를 유지한 상태이다. 따라서, 제2 게이트 절연막 (24b)의 두께 제어를 쉽게 행할 수 있음과 동시에, 임계치 전압의 제어를 위한 도전형 불순물 농도의 조정도 쉽게 행할 수 있다.

또한, 상기 실시예에서는 제1 게이트부 (33a)를 형성하는 데, 우선 게이트폭 방향(도 18 및 도 19에서의 X 방향)으로 소정 폭으로 패터닝한 후, 게이트 길이 방향(도 18 및 도 19에서의 Y 방향)으로 패터닝하여 최종적인 소정 폭으로 했지만, 반대로 게이트 길이 방향(도 18 및 도 19에서의 Y 방향)으로 소정 폭으로 패터닝한 후, 게이트 폭 방향(도 18 및 도 19에서의 X 방향)으로 패터닝하여 최종적인 소정 폭으로 할 수도 있다.

도 29 내지 도 31에 나타낸 FLASH EPROM의 제조예는, 상기 실시예에서 도 28에 나타낸 공정의 후속이 도 29 내지 도 31에 나타낸 바와 같이 변경된 것 이외에는 상기 실시예와 동일하다. 즉, 도 29에 나타낸 바와 같이, 상기 메모리 셀부(도 29에서의 좌측도 및 중앙도)의 제2 폴리실리콘막 (31) 및 상기 주변 회로부(도 29의 우측도)의 제1 폴리실리콘막 (28) 상에 텅스텐(W)막 또는 티탄(Ti)막을 포함하는 고융점 금속막(제4 도전체막) (42)를 두께가 약 2,000 Å(200 nm)이 되도록 형 성하고, 폴리사이드막을 설치한 점에서만 상기 실시예와 상이하다. 도 29의 후속 공정, 즉 도 30 내지 도 31에 나타낸 공정은 도 26 내지 도 28과 동일하게 행하였다. 도 26 내지 도 28과 동일한 공정에 대해서는 설명을 생략하고, 도 29 내지 도 31에서는 도 26 내지 도 28과 동일한 것은 동일한 기호로 표시하였다.

이상에 의해, 도 31에 나타낸 바와 같이 반도체 장치로서 FLASH EPROM을 제조하였다.

상기 FLASH EPROM에서는 컨트롤 게이트 전극 (31a) 및 게이트 전극 (28b) 상에 고융점 금속막(제4 도전체막) (42a) 및 (42b)를 갖기 때문에, 전기 저항치를 한층 더 감소시킬 수 있다.

또한, 여기서는 고융점 금속막(제4 도전체막)으로서 고융점 금속막(제4 도전체막) (42a) 및 (42b)를 사용했지만, 티탄실리사이드(TiSi)막 등의 고융점 금속 실리사이드막을 사용할 수도 있다.

도 32 내지 도 34에 나타낸 FLASH EPROM의 제조예는, 상기 실시예에서 상기 주변 회로부(제2 소자 영역)(도 32에서의 우측도)의 제2 게이트부 (33c)도 상기 메모리 셀부(제1 소자 영역)(도 32에서의 좌측도 및 중앙도)의 제1 게이트부 (33a)와 마찬가지로 제1 폴리실리콘막 (28b)(제1 도전체막)/SiO₂막 (30d)(캐패시터 절연막)/제2 폴리실리콘막 (31b)(제2 도전체막)의 구성을 취하며, 도 33 또는 도 34에 나타낸 바와 같이 제1 폴리실리콘막 (28b) 및 제2 폴리실리콘막 (31b)를 쇼트시켜 게이트 전극을 형성하고 있다는 점에서 다른 것 이외에는 상기 실시예와 동일하다.

여기서는, 도 33에 나타낸 바와 같이 제1 폴리실리콘막 (28b)(제1 도전체막)/SiO₂막 (30d)(캐패시터 절연막)/제2 폴리실리콘막 (31b)(제2 도전체막)를 관통하는 개구부 (52a)를, 예를 들면 도 32에 나타낸 제2 게이트부 (33c)와는 별도의 부분, 예를 들면 절연막 (54) 상에 형성하여 개구부 (52a) 내에 제3 도전체막, 예를 들면 W막 또는 Ti막 등의 고융점 금속막 (53a)를 매립함으로써 제1 폴리실리콘막 (28b) 및 제2 폴리실리콘막 (31b)를 쇼트시키고 있다. 또한, 도 34에 나타낸 바와 같이 제1 폴리실리콘막 (28b)(제1 도전체막)/SiO₂막 (30d)(캐패시터 절연막)를 관통하는 개구부 (52b)를 형성하여 개구부 (52b)의 바닥부에 하층의 제1 폴리실리콘막 (28b)를 표출시킨 후, 개구부 (52b) 내에 제3 도전체막, 예를 들면 W막 또는 Ti막 등의 고융점 금속막 (53b)를 매립함으로써 제1 폴리실리콘막 (28b) 및 제2 폴리실리콘막 (31b)를 쇼트시키고 있다.

상기 FLASH EPROM에서는 상기 주변 회로부의 제2 게이트부 (33c)가 상기 메모리 셀부의 제1 게이트부 (33a)와 동일한 구조이기 때문에, 상기 메모리 셀부를 형성할 때 동시에 상기 주변 회로부를 형성할 수 있어 제조 공정을 간단히 할 수 있어 효율적이다.

또한, 여기서는 제3 도전체막 (53a) 또는 (53b), 고융점 금속막(제4 도전체막) (42)를 각각 별개로 형성하고 있지만, 공통적인 고융점 금속막으로서 동시에 형성할 수도 있다.

<실시예 4>

-자기 헤드의 제조-

실시예 4는 상기 레지스트 패턴 후막화 재료를 이용한 레지스트 패턴의 형성 방법의 응용예로서의 자기 헤드의 제조에 관한 것이다. 또한, 실시예 4에서는 이하의 레지스트 패턴 (102) 및 (126)이 상기 레지스트 패턴 후막화 재료를 이용하여 실시예 1에서와 동일한 방법에 의해 후막화된 것이다.

도 35 내지 도 38은 자기 헤드의 제조를 설명하기 위한 공정도이다.

우선, 도 35에 나타낸 바와 같이 층간 절연층 (100) 상에 두께가 6 ㎛가 되도록 레지스트막을 형성하여 노광, 현상하고, 소용돌이상의 박막 자기 코일 형성용의 개구 패턴을 갖는 레지스트 패턴 (102)를 형성하였다.

이어서, 도 36에 나타낸 바와 같이 층간 절연층 (100) 상의 레지스트 패턴 (102) 상, 및 레지스트 패턴 (102)가 형성되어 있지 않은 부위, 즉 개구부 (104)의 노출면 상에 두께가 0.01 ㎛인 Ti 밀착막과 두께가 0.05 ㎛인 Cu 밀착막이 적층되어 이루어지는 도금 피가공면 (106)을 증착법에 의해 형성하였다.

이어서, 도 37에 나타낸 바와 같이 층간 절연층 (100) 상의 레지스트 패턴 (102)가 형성되어 있지 않은 부위, 즉 개구부 (104)의 노출면 상에 형성된 도금 피가공면 (106)의 표면에 두께가 3 ㎛인 Cu 도금막을 포함하는 박막 도체 (108)을 형성하였다.

이어서, 도 38에 나타낸 바와 같이 레지스트 패턴 (102)를 용해 제거하여 층간 절연층 (100) 상에서 리프트 오프하면, 박막 도체 (108)의 소용돌이상 패턴에 의한 박막 자기 코일 (110)이 형성된다.

이상에 의해 자기 헤드를 제조하였다.

여기서 얻어진 자기 헤드는 상기 레지스트 패턴 후막화 재료를 이용하여 후막화된 레지스트 패턴 (102)에 의해 소용돌이상의 패턴이 미세하게 형성되어 있기 때문에, 박막 자기 코일 (110)은 미세하고 정밀하며, 나아가 양산성이 우수하다.

도 39 내지 도 44는 다른 자기 헤드의 제조를 설명하기 위한 공정도이다.

도 39에 나타낸 바와 같이, 세라믹제 비자성 기판 (112) 상에 스퍼터링법에 의해 갭층 (114)를 피복 형성하였다. 또한, 비자성 기판 (112) 상에는 도시하지 않았지만, 미리 산화규소에 의한 절연체층 및 Ni-Fe 퍼멀로이를 포함하는 도전성 피가공면이 스퍼터링법에 의해 피복 형성되며, 나아가 Ni-Fe 퍼멀로이를 포함하는 하부 자성층이 형성되어 있다. 또한, 도시하지 않은 상기 하부 자성층의 자성 선단부가 되는 부분을 제외한 갭층 (114) 상의 소정 영역에 열경화 수지에 의해 수지 절연막 (116)을 형성하였다. 이어서, 수지 절연막 (116) 상에 레지스트재를 도포하여 레지스트막 (118)을 형성하였다.

이어서, 도 40에 나타낸 바와 같이, 레지스트막 (118)에 노광, 현상을 행하여 소용돌이상 패턴을 형성하였다. 또한, 도 41에 나타낸 바와 같이, 상기 소용돌이상 패턴의 레지스트막 (118)을 수백 ℃에서 1 시간 정도 열경화 처리를 행하여 돌기상의 제1 소용돌이상 패턴 (120)을 형성하였다. 또한, 그 표면에 Cu를 포함하는 도전성 피가공면 (122)를 피복 형성하였다.

이어서, 도 42에 나타낸 바와 같이, 도전성 피가공면 (122) 상에 레지스트재를 스핀 코팅법에 의해 도포하여 레지스트막 (124)를 형성한 후, 레지스트막 (124) 를 제1 소용돌이상 패턴 (120) 상에 패터닝하여 레지스트 패턴 (126)을 형성하였다.

이어서, 도 43에 나타낸 바와 같이, 도전성 피가공면 (122)의 노출면 상에, 즉 레지스트 패턴 (126)이 형성되어 있지 않은 부위 상에 Cu 도체층 (128)을 도금법에 의해 형성하였다. 그 후, 도 44에 나타낸 바와 같이 레지스트 패턴 (126)을 용해 제거함으로써, 도전성 피가공면 (122) 상에서 리프트 오프하여 Cu 도체층 (128)에 의한 소용돌이상의 박막 자기 코일 (130)을 형성하였다.

이상에 의해, 도 45의 평면도에 나타낸 바와 같은 수지 절연막 (116) 상에 자성층 (132)를 가지며, 표면에 박막 자기 코일 (130)이 설치된 자기 헤드를 제조하였다.

여기서 얻어진 자기 헤드는, 상기 레지스트 패턴 후막화 재료를 사용하여 후막화된 레지스트 패턴 (126)에 의해 소용돌이상의 패턴이 미세하게 형성되어 있기 때문에 박막 자기 코일 (130)은 미세하고 정밀하며, 나아가 양산성이 우수하다.

여기서, 본 발명의 바람직한 양태를 부기하면, 하기와 같다.

(부기 1) 레지스트 패턴에 도포되어 상기 레지스트 패턴을 후막화하는 레지스트 패턴 후막화 재료이며, 적어도 수지를 포함하여 이루어지고, 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하인 것을 특징으로 하는 레지스트 패턴 후막화 재료.

(부기 2) 부기 1에 있어서, pH가 7 초과 14 이하인 레지스트 패턴 후막화 재료.

(부기 3) 부기 1에 있어서, pH가 8 내지 11인 레지스트 패턴 후막화 재료.

(부기 4) 부기 1 내지 3 중 어느 한 항에 있어서, 염기성 물질을 포함하는 레지스트 패턴 후막화 재료.

(부기 5) 부기 4에 있어서, 염기성 물질이 염기성 화합물을 포함하는 레지스트 패턴 후막화 재료.

(부기 6) 부기 5에 있어서, 염기성 화합물이 아민, 아미드, 이미드, 4급 암모늄염, 및 이들의 유도체로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.

(부기 7) 부기 5 또는 6에 있어서, 염기성 화합물의 함유량이 0.001 내지 50 질량％인 레지스트 패턴 후막화 재료.

(부기 8) 부기 1 내지 7 중 어느 한 항에 있어서, 수지가 환상 구조를 적어도 일부에 갖는 레지스트 패턴 후막화 재료.

(부기 9) 부기 8에 있어서, 환상 구조가 방향족 화합물, 지환족 화합물 및 헤테로 환상 화합물로부터 선택되는 레지스트 패턴 후막화 재료.

(부기 10) 부기 8 또는 9에 있어서, 환상 구조의 수지에서의 몰 함유율이 5 몰％ 이상인 레지스트 패턴 후막화 재료.

(부기 11) 부기 1 내지 10 중 어느 한 항에 있어서, 수지가 수용성 내지 알칼리 가용성인 레지스트 패턴 후막화 재료.

(부기 12) 부기 1 내지 11 중 어느 한 항에 있어서, 수지가 폴리비닐알코올, 폴리비닐아세탈 및 폴리비닐아세테이트로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.

(부기 13) 부기 1 내지 12 중 어느 한 항에 있어서, 수지가 극성기를 2개 이상 갖는 레지스트 패턴 후막화 재료.

(부기 14) 부기 13에 있어서, 극성기가 수산기, 아미노기, 술포닐기, 카르보닐기, 카르복실기 및 이들의 유도기로부터 선택되는 레지스트 패턴 후막화 재료.

(부기 15) 부기 1 내지 14 중 어느 한 항에 있어서, 가교제를 포함하는 레지스트 패턴 후막화 재료.

(부기 16) 부기 15에 있어서, 가교제가 멜라민 유도체, 요소 유도체 및 우릴 유도체로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.

(부기 17) 부기 1 내지 16 중 어느 한 항에 있어서, 계면 활성제를 포함하는 레지스트 패턴 후막화 재료.

(부기 18) 부기 17에 있어서, 계면 활성제가 비이온성 계면 활성제, 양이온성 계면 활성제, 음이온성 계면 활성제, 및 양쪽성 계면 활성제로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.

(부기 19) 부기 17 또는 18에 있어서, 계면 활성제가 폴리옥시에틸렌-폴리옥시프로필렌 축합물 화합물, 폴리옥시알킬렌알킬에테르 화합물, 폴리옥시에틸렌알킬에테르 화합물, 폴리옥시에틸렌 유도체 화합물, 소르비탄 지방산 에스테르 화합물, 글리세린 지방산 에스테르 화합물, 1급 알코올 에톡실레이트 화합물, 페놀 에톡실레이트 화합물, 알콕실레이트계 계면 활성제, 지방산 에스테르계 계면 활성제, 아미드계 계면 활성제, 알코올계 계면 활성제, 에틸렌디아민계 계면 활성제, 알킬 양이온계 계면 활성제, 아미드형 4급 양이온계 계면 활성제, 에스테르형 4급 양이온 계 계면 활성제, 아민옥시드계 계면 활성제, 및 베타인계 계면 활성제로부터 선택되는 레지스트 패턴 후막화 재료.

(부기 20) 부기 1 내지 19 중 어느 한 항에 있어서, 환상 구조 함유 화합물을 포함하는 레지스트 패턴 후막화 재료.

(부기 21) 부기 20에 있어서, 환상 구조 함유 화합물이 25 ℃의 물 100 g 및 2.38 질량％의 테트라메틸암모늄히드록시드 100 g 중 어느 하나에 대하여 1 g 이상 용해되는 수용성을 나타내는 레지스트 패턴 후막화 재료.

(부기 22) 부기 20 또는 21에 있어서, 환상 구조 함유 화합물이 극성기를 2개 이상 갖는 레지스트 패턴 후막화 재료.

(부기 23) 부기 22에 있어서, 극성기가 수산기, 아미노기, 술포닐기, 카르보닐기, 카르복실기 및 이들의 유도기로부터 선택되는 레지스트 패턴 후막화 재료.

(부기 24) 부기 20 내지 23 중 어느 한 항에 있어서, 환상 구조 함유 화합물이 방향족 화합물, 지환족 화합물 및 헤테로 환상 화합물로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.

(부기 25) 부기 1 내지 24 중 어느 한 항에 있어서, 유기 용제를 포함하는 레지스트 패턴 후막화 재료.

(부기 26) 부기 25에 있어서, 유기 용제가 알코올계 용제, 쇄상 에스테르계 용제, 환상 에스테르계 용제, 케톤계 용제, 쇄상 에테르계 용제, 및 환상 에테르계 용제로부터 선택되는 1종 이상인 레지스트 패턴 후막화 재료.

(부기 27) 부기 1 내지 26 중 어느 한 항에 있어서, 상간 이동 촉매를 포함 하는 레지스트 패턴 후막화 재료.

(부기 28) 부기 1 내지 27 중 어느 한 항에 있어서, 수산기를 2개 이상 갖는 다가 알코올을 포함하는 레지스트 패턴 후막화 재료.

(부기 29) 레지스트 패턴 상에 부기 1 내지 28 중 어느 한 항에 기재된 레지스트 패턴 후막화 재료를 도포하고, 이 레지스트 패턴을 후막화하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.

(부기 30) 부기 29에 있어서, 레지스트 패턴의 pH가 7 미만인 레지스트 패턴의 형성 방법.

(부기 31) 부기 29 또는 30에 있어서, 레지스트 패턴이 ArF 레지스트, 및 아크릴계 수지를 포함하여 이루어지는 레지스트 중 적어도 어느 하나로 형성된 레지스트 패턴의 형성 방법.

(부기 32) 부기 31에 있어서, 레지스트 패턴 후막화 재료를 상기 레지스트 패턴의 표면에 도포하기 전에, 레지스트 패턴을 진공으로 소성하는 진공 소성 처리를 행하는 레지스트 패턴의 형성 방법.

(부기 33) 피가공면 상에 레지스트 패턴을 형성한 후, 상기 레지스트 패턴 상에 부기 1 내지 28 중 어느 한 항에 기재된 레지스트 패턴 후막화 재료를 도포함으로써, 상기 레지스트 패턴을 후막화하여 후막화 레지스트 패턴을 형성하는 후막화 레지스트 패턴 형성 공정, 및 상기 후막화 레지스트 패턴을 마스크로 하여 에칭에 의해 상기 피가공면에 패터닝하는 패터닝 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.

(부기 34) 부기 33에 있어서, 피가공면이 반도체 기재 표면인 반도체 장치의 제조 방법.

(부기 35) 부기 33 또는 34에 기재된 반도체 장치의 제조 방법에 의해 제조되는 것을 특징으로 하는 반도체 장치.

본 발명에 의하면 종래의 문제를 해결할 수 있고, 상기 목적을 달성할 수 있다.

또한, 본 발명에 의하면 보존 안정성이 우수하고, 온도, 분위기 등의 조건 변화나 보존 기간의 장단에 상관없이 균일하고 일정하게, 나아가 양호한 정밀도로 레지스트 패턴을 후막화할 수 있는 레지스트 패턴 후막화 재료를 제공할 수 있다.

또한, 본 발명에 의하면 엑시머 레이저광도 이용할 수 있으며, 보존 안정성이 우수하고, 레지스트 패턴의 후막화량을 온도, 분위기 등의 조건 변화나 보존 기간의 장단에 상관없이 균일하고 일정하게, 나아가 양호한 정밀도로 조절할 수 있으며, 노광 장치의 광원에서의 노광 한계(해상 한계)를 초과하여 미세한 레지스트 제거 패턴을 저비용으로 간편하고 효율적으로 형성할 수 있는 레지스트 패턴의 형성 방법을 제공할 수 있다.

또한, 본 발명에 의하면 본 발명의 레지스트 패턴 후막화 재료를 사용하여 형성된 미세한 레지스트 제거 패턴을 이용하여 형성한 미세한 배선 패턴을 가지며, 고성능의 반도체 장치, 및 이 반도체 장치를 효율적으로 양산할 수 있는 반도체 장치의 제조 방법을 제공할 수 있다.

본 발명의 레지스트 패턴 후막화 재료는 ArF 레지스트 등에 의한 레지스트 패턴을 후막화하여 패터닝의 노광시에는 광을 사용하면서도, 상기 광의 노광 한계(해상 한계)를 초과하여 레지스트 제거 패턴 내지 배선 패턴 등의 패턴을 미세하게 형성하는 데 바람직하게 사용할 수 있어, 각종 패터닝 방법, 반도체의 제조 방법 등에 바람직하게 적용할 수 있으며, 본 발명의 레지스트 패턴의 형성 방법, 본 발명의 반도체 장치의 제조 방법에 특히 바람직하게 사용할 수 있다.

본 발명의 레지스트 패턴의 형성 방법은, 예를 들면 마스크 패턴, 레티클 패턴, 자기 헤드, LCD(액정 디스플레이), PDP(플라즈마 디스플레이 패널), SAW 필터(탄성 표면파 필터) 등의 기능 부품, 광 배선 접속에 이용되는 광 부품, 마이크로 작동기 등의 미세 부품, 반도체 장치의 제조에 바람직하게 적용할 수 있으며, 본 발명의 반도체 장치의 제조 방법에 바람직하게 사용할 수 있다.

본 발명의 반도체 장치의 제조 방법은 플래시 메모리, DRAM, FRAM 등을 비롯한 각종 반도체 장치의 제조에 바람직하게 사용할 수 있다.

본 발명의 반도체 장치는 플래시 메모리, DRAM, FRAM 등으로서 바람직하게 사용할 수 있다.

Claims

레지스트 패턴에 도포되어 상기 레지스트 패턴을 후막화하는 레지스트 패턴 후막화 재료이며, 적어도 수지를 포함하여 이루어지고, 염기성 물질을 포함하지 않으며, 레지스트 패턴에 도포시 내지 도포 후의 pH가 7 초과 14 이하인 것을 특징으로 하는 레지스트 패턴 후막화 재료.
제1항에 있어서, pH가 8 내지 11인 레지스트 패턴 후막화 재료.
삭제
삭제
삭제
삭제
레지스트 패턴 상에 제1항 또는 제2항에 기재된 레지스트 패턴 후막화 재료를 도포하고, 상기 레지스트 패턴을 후막화하는 것을 특징으로 하는 레지스트 패턴의 형성 방법.
제7항에 있어서, 레지스트 패턴이 ArF 레지스트, 및 아크릴계 수지를 포함하여 이루어지는 레지스트 중 적어도 어느 하나로 형성된 레지스트 패턴의 형성 방법.
피가공면 상에 레지스트 패턴을 형성한 후, 상기 레지스트 패턴 상에 제1항 또는 제2항에 기재된 레지스트 패턴 후막화 재료를 도포함으로써 상기 레지스트 패턴을 후막화하여 후막화 레지스트 패턴을 형성하는 후막화 레지스트 패턴 형성 공정, 및 상기 후막화 레지스트 패턴을 마스크로 하여 에칭에 의해 상기 피가공면에 패터닝을 행하는 패터닝 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
제9항에 기재된 반도체 장치의 제조 방법에 의해 제조되는 것을 특징으로 하는 반도체 장치.