JP2008053639A - 半導体装置および多層配線基板 - Google Patents

半導体装置および多層配線基板 Download PDF

Info

Publication number
JP2008053639A
JP2008053639A JP2006231008A JP2006231008A JP2008053639A JP 2008053639 A JP2008053639 A JP 2008053639A JP 2006231008 A JP2006231008 A JP 2006231008A JP 2006231008 A JP2006231008 A JP 2006231008A JP 2008053639 A JP2008053639 A JP 2008053639A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
insulator
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006231008A
Other languages
English (en)
Other versions
JP5120913B2 (ja
Inventor
Tadahiro Omi
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Foundation for Advancement of International Science
Original Assignee
Tohoku University NUC
Foundation for Advancement of International Science
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006231008A priority Critical patent/JP5120913B2/ja
Application filed by Tohoku University NUC, Foundation for Advancement of International Science filed Critical Tohoku University NUC
Priority to EP07806064A priority patent/EP2059103A4/en
Priority to US12/310,483 priority patent/US7977796B2/en
Priority to CN2007800313659A priority patent/CN101507374B/zh
Priority to KR1020097000846A priority patent/KR101334004B1/ko
Priority to PCT/JP2007/066478 priority patent/WO2008026520A1/ja
Priority to TW096131781A priority patent/TWI401782B/zh
Publication of JP2008053639A publication Critical patent/JP2008053639A/ja
Application granted granted Critical
Publication of JP5120913B2 publication Critical patent/JP5120913B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】低比誘電率の熱ビアを提供し、もって層間絶縁の低誘電率化と高熱伝導率化を同時に実現することができる多層配線基板および半導体装置を提供する。
【解決手段】多層配線構造の第１の配線層１０１と第２の配線層１０２との間に比誘電率が平均して２．５以下の気体または絶縁物を介在させるとともに、第１の配線層１０１における配線と第２の配線層１０２における配線との間に所望の導電接続体を設け、さらに第１の配線層１０１における所定の配線と第２の配線層１０２における所定の配線との間に比誘電率が５以下の絶縁物熱伝導体を設ける。
【選択図】図１

Description

本発明は、ＩＣ、ＬＳＩ等の多層配線構造を有する半導体装置および半導体、導体、および絶縁体の少なくとも一つを含む基板上に多層配線構造を有する多層配線基板に関するものである。
ＩＣやＬＳＩ等の半導体装置では、その中の各種素子の集積化に伴う配線の長さ及び面積の増加に対応するため、多層配線構造が用いられている。そして、これらの半導体装置では、更なる高集積化に対応するため、配線パターン微細化が進められ、配線断面積が小さくなる一方で、高速動作を実現するため、配線に流れる電流は増加する傾向にある。つまり、これらの半導体装置では、各配線に流れる電流の密度が増大する傾向にある。
各配線における電流密度の増加は、ジュール熱の発生量を増大させ、配線の劣化を始めとする種々の問題を招くため、配線に発生した熱を効率よく取り除く必要がある。
また、この種の半導体装置の動作速度は、配線の抵抗値Ｒと配線の有する容量Ｃとの積、即ちＲＣ時定数によって大きく制限される。したがって、半導体装置の動作速度を高くするには、配線の抵抗値Ｒを低減するだけでなく、容量Ｃを低減する必要がある。
上記のような問題は、個別の多層配線構造半導体チップに存在するだけでなく、半導体チップを搭載した半導体パッケージの多層配線構造にも存在するし、また、多数の半導体装置を実装した多層配線構造を有する基板（所謂プリント基板等）やその他の多層配線基板にも存在する。すなわち、いくら個別の半導体チップにおいて配線の熱を除去したり配線のＲＣを下げて動作速度を早くしても、パッケージや配線基板の多層配線構造が熱対応不備のものだったりＲＣが大きければ、全体として動作速度が遅くなり、熱による問題が回避できないからである。
上記問題を解決すべく従来提案された多層配線構造には、層間絶縁膜として、ＳｉＯ２や、Ｓｉ３Ｎ４、あるいはポリイミド等の高分子材料を用い、層間を電気的に接続するスルーホールのみならず、層間絶縁膜に形成された貫通孔に層間絶縁膜よりも大きい熱伝導率を有する絶縁物（ＡｌＮ）を充填した熱ビアを設けることによって、層間伝熱を行うようにしたものがある（例えば、特許文献１参照）。
また、従来提案された他の多層配線構造では、信号伝送速度をさらに上昇させるために、層間絶縁部の低誘電率化を目的として空気を層間絶縁に利用しているものがある（例えば、特許文献２参照。）。
特開平９−１２９７２５号公報 国際公開ＷＯ００／７４１３５
特許文献１および２で提案された多層配線構造では、熱ビアの材料として、熱伝導率の大きいＡｌＮ（およびＳｉ３Ｎ４）が用いられている。しかしながら、ＡｌＮは、その比誘電率が８．７（Ｓｉ３Ｎ４は７．９）と非常に大きいため、層間絶縁に低誘電率の物質を用いたとしても平均の誘電率を増加させてしまうという問題点がある。
そこで、本発明は、低比誘電率の熱ビアを提供し、もって層間絶縁の低誘電率化と高熱伝導率化を同時に実現することができる多層配線構造を提供することを目的とする。
本発明の他の目的は、多層配線構造の層間絶縁が低誘電率化と高熱伝導率化を同時に実現することができる多層配線基板を提供することである。
また本発明の他の目的は、低誘電率化と高熱伝導率化を同時に実現することができる多層配線構造を有する半導体装置を提供することである。
本発明の第１の要旨によれば、半導体、導体、および絶縁体の少なくとも一つを含む基板上に多層配線構造を有する多層配線基板において、前記多層配線構造中の第１の配線層とその上の第２の配線層との間に比誘電率が平均して２．５以下の気体または絶縁物が介在し、前記第１の配線層における少なくとも一つの配線と前記第２の配線層における少なくとも一つの配線との間に所望の導電接続体を設け、さらに前記第１の配線層における所定の配線と前記第２の配線層における所定の配線との間に比誘電率が５以下の絶縁物熱伝導体を設けたことを特徴とする多層配線基板が得られる。
上記多層配線基板において、前記第１の配線層と前記第２の配線層との間に絶縁物が介在する場合、前記絶縁性熱伝導体の熱伝導率は該絶縁物の熱伝導率よりも大きい。
前記第１の配線層と前記第２の配線層との間に介在する絶縁物は、炭素とフッ素とを含有する材料を含んでよい。たとえば、フロロカーボン層を主体とする絶縁層が好ましい。
前記第１の配線層と前記第２の配線層との間に介在する絶縁物は、炭素と水素とを含有する材料を含んでよい。たとえば、ハイドロカーボン層を主体とする絶縁層や、フロロカーボン層およびハイドロカーボン層が混在する絶縁層が好ましい。
また、前記絶縁物熱伝導体は、珪素、炭素および窒素を含有する材料を含んでよく、例えば、ＳｉＣＮを含む。
また、本発明の第２の要旨によれば、複数の半導体素子が形成された基板上に多層配線構造を有する半導体装置において、前記多層配線構造中の第１の配線層とその上の第２の配線層との間に比誘電率が平均して２．５以下の気体または絶縁物が介在し、前記第１の配線層における少なくとも一つの配線と前記第２の配線層における少なくとも一つの配線との間に所望の導電接続体を設け、さらに前記第１の配線層における所定の配線と前記第２の配線層における所定の配線との間に比誘電率が５以下の絶縁物熱伝導体を設けたことを特徴とする半導体装置が得られる。
上記半導体装置において、前記第１の配線層と前記第２の配線層との間に絶縁物が介在する場合、前記絶縁性熱伝導体の熱伝導率が該絶縁物の熱伝導率よりも大きい。
前記第１の配線層と前記第２の配線層との間に介在する絶縁物は、炭素とフッ素とを含有する材料を含んでよい。たとえば、フロロカーボン層を主体とする絶縁層が好ましい。
前記第１の配線層と前記第２の配線層との間に介在する絶縁物は、炭素と水素とを含有する材料を含んでよい。たとえば、ハイドロカーボン層を主体とする絶縁層や、フロロカーボン層およびハイドロカーボン層が混在する絶縁層が好ましい。
また、前記絶縁物熱伝導体は、珪素、炭素および窒素を含有する材料を含んでよく、例えば、ＳｉＣＮを含む。
本発明によれば、前記第１の配線層と前記第２の配線層との間に比誘電率が平均して２．５以下の気体または絶縁物を介在させるとともに、比誘電率が５以下の絶縁物熱伝導体を用いて熱ビアを形成するようにしたことで、低誘電率でかつ高熱伝導率の多層配線構造を実現することができる。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
本発明の第１の実施の形態に係る半導体装置は、半導体領域を含む基板上に第１の配線層とその上の第２の配線層とを少なくとも有している。例えば、図１に示すように、シリコン基板１００上に形成された７層の配線層１０１〜１０７と、それらの間、基板１００との間、及び放熱装置１０８との間に配された層間絶縁膜１０９〜１１６を有するものであってよい。
ここで、半導体装置とは、電気回路や電気素子を一つの基板上に高密度に構成したもの、すなわち、トランジスタ、抵抗体、コンデンサ等を使って集積化したものを意味し、具体的には、ＩＣやＬＳＩである。
基板としては、半導体素子を形成したシリコン基板のほかに、例えば、金属基板、一般の半導体基板、ガラスやプラスティックのような絶縁体基板、あるいは絶縁体膜で被覆された後さらに半導体膜で被覆された金属基板、半導体膜で被覆された絶縁体基板等が利用できる。
この基板は、導電性基板としての利用を可能にするため、少なくとも表面及び／又は裏面を構成する材料（ＳｉやＧａＡｓなどの半導体材料）の電気伝導度を１０−８（Ω・cm）−１以上とすることが望ましい。また、この基板の表面及び／又は裏面は、その上に各種素子などを作製することから、可能なかぎり平坦な面であることが好ましい。金属としては、Ｔａ，Ｔｉ，Ｗ，Ｃｏ，Ｍｏ，Ｈｆ，Ｎｉ，Ｚｒ，Ｃｒ，Ｖ，Ｐｄ，Ａｕ，Ｐｔ，Ｍｎ，Ｎｂ，Ｃｕ，Ａｇ，又はＡｌが好ましい。半導体としては、Ｓｉ，Ｇｅ，ＧａＡｓ，又はＣ（ダイアモンド）が好ましい。半導体膜で被覆された絶縁体としては、ＳｉＯ２（酸化シリコン），ＳｉＮ（窒化シリコン），ＡｌＮ（窒化アルミニウム），Ａｌ２Ｏ３（酸化アルミニウム），又はＳｉＯｘＮｙからなる混合膜が好ましい。絶縁体膜で被覆された後さらに半導体膜で被覆された金属としては、Ｔａ，Ｔｉ，Ｗ，Ｃｏ，Ｍｏ，Ｈｆ，Ｎｉ，Ｚｒ，Ｃｒ，Ｖ，Ｐｄ，Ａｕ，Ｐｔ，Ｍｎ，Ｎｂ，Ｃｕ，Ａｇ，又はＡｌが好ましい。
第１の配線層及び第２の配線層の配線としては、金属配線やポリシリコン、ポリサイドが利用できる。この配線に用いられる金属薄膜は、半導体表面との間に酸化物のような中間層をつくらないように、高真空での金属の蒸着やスパッタ、あるいは金属の塩化物などを用いた高温中でのＣＶＤ法により作製される。
金属薄膜の材料としては、例えば、次に示すものが挙げられる。
Ｓｉ半導体装置では、Ａｌ，Ｃｒ，Ｗ，Ｍｏ，Ｃｕ，Ａｇ，Ａｕ，Ｔｉ ＷＳｉ２，ＭｏＳｉ２，ＴｉＳｉ２、又は、これらを主成分とする合金（例えば、Ｃｕ−Ｍｇ合金、Ｃｕ−Ｎｂ合金、Ｃｕ−Ａｌ合金）、若しくは、これらの材料が層状に積層された配線（例えば、Ａｌ−Ｔｉ−Ａｌ、ＴｉＮ−Ａｌ合金−ＴｉＮ、Ｗ−Ａｌ合金−Ｗ）などがある。また、ＧａＡｓ半導体装置では、Ａｕ，Ａｌ，Ｎｉ，Ｐｔ、又は、これらを主成分とする合金がある。
特に、以下の理由から、Ｓｉ半導体装置では、Ａｌ，Ｃｕ，Ａｇ，Ａｕ、又は、これらを主成分とする合金が重用されている。
（Ａ）電極材料とオーミック接触になること、
（Ｂ）絶縁膜（ＳｉＯ２，Ｓｉ３Ｎ４，Ａｌ２Ｏ３など）との密着性が良いこと、
（Ｃ）導電率が大きいこと、
（Ｄ）加工が容易で加工精度が高いこと、及び
（Ｅ）化学的・物理的、さらに電気的にも安定であること。
また、本実施の形態に係る半導体装置は、第１の配線層と第２の配線層との間を電気的に絶縁する第１の絶縁物（層間絶縁膜１０９〜１１６）を有している。もちろん、基板と第１の配線層との間や、３以上の配線層を有する場合にそれらの配線層間にも、層間絶縁膜は設けられる。
第１の絶縁物は、図２に示すように、下地層２０１とその上に形成されたＣＦ（フロロカーボン）膜２０２とを有している。
下地層は、例えば、ＳｉＣＮ膜、Ｓｉ３Ｎ４膜、ＳｉＣＯ膜、ＳｉＯ２膜、ＣＨ膜、またはそれらの組み合わせからなる多層膜である。これらの比誘電率は４以下である。とくにＳｉＣＯ膜は３以下、ＣＨ膜は２．５以下である。
ＣＦ膜は、例えば、反応ガスとしてフルオロカーボンガスをＸｅ又はＫｒプラズマによって分解するＣＶＤにより形成される。あるいは、フルオロカーボンガスをＡｒプラズマによって分解するＣＶＤにより形成される。あるいは、これらのＣＶＤを順次行うことにより２層構造（図２の２０２ａ及び２０２ｂ）とすることもできる。なお、Ｘｅ又はＫｒプラズマで形成したＣＦ膜よりもＡｒプラズマにより形成したＣＦ膜のほうが、その誘電率は低い。いずれにしても、その誘電率は２以下、１．７程度まで低くすることも可能である。
フルオロカーボンガスとしては、一般式ＣｎＦ２ｎ（但し、ｎは２〜８の整数）もしくは、ＣｎＦ２ｎ−２（ｎは２〜８の整数）で示される不飽和脂肪族フッ化物を用いることができる。特に、オクタフルオロペンチン、オクタフルオロベンタジエン、オクタフルオロシクロペンテン、オクタフルオロメチルブタジエン、オクタフルオロメチルブチン、フルオロシクロプロペンもしくはフルオロシクロプロパンを含むフッ化炭素、フルオロシクロブテンもしくはフルオロシクロブタンを含むフッ化炭素等の一般式Ｃ５Ｆ８で示されるフルオロカーボンが好ましい。
例えば、ＣＦ膜を２層構造とする場合、Ｘｅ又はＫｒプラズマにより、第１のＣＦ膜を５〜１０ｎｍ形成し、続いて、Ａｒプラズマにより第２のＣＦ膜を２８０〜５００ｎｍ形成する。
また、ＣＦ膜の形成後、好ましくは、さらにアニールを行った後、ＡｒガスによるプラズマにＮ２ガスを導入して窒素ラジカルを生成し（Ｎ２ガスのみによりプラズマを発生させ窒素ラジカルを生成しても良い）、ＣＦ膜の表面（厚み１〜５ｎｍ、好ましくは２〜３ｎｍ）をチッ化することにより、このＣＦ膜の表面からの脱ガスを低減するようにしてもよい。これによって、膜剥がれをなくし、比誘電率を１．７〜２．２の範囲で制御することができる。
なお、アニールを行う場合は、不活性ガス雰囲気下で、好ましくは１Ｔｏｒｒ程度の減圧下で行う。
ＣＦ膜の代わりに、またはＣＦ膜に積層して、ＣＨ膜を用いても良い。ＣＨ膜は上記のように２．５以下の低誘電率とすることができる。ＣＨ膜はＣ２Ｈ２やＣ２Ｈ４のようなＣｘＨｙガスをＡｒ等とともに導入しプラズマ化させてＣＶＤで成膜される。
さらに、層間絶縁膜は、形成したＣＦ膜および／またはＣＨ膜の上面にＳｉ３Ｎ４膜、ＳｉＣＮ膜、ＳｉＣＯ膜、ＣＨ膜、またはそれらの組み合わせからなる多層膜を形成したものであってもよい。
以上のように構成された層間絶縁膜の比誘電率は、平均して（全体として）２．５以下となるように形成される。
なお、ＣＦ膜の熱伝導率は、０．１３〜０．２１（Ｗ／ｍＫ）であり、ＳｉＯ２の１０．７〜６．２（Ｗ／ｍＫ）よりも２桁小さい。この熱伝導の悪さを、後述の熱ビアにより解消する。
層間絶縁膜には、その上下に位置する配線層の配線間（例えば、第１の配線層と第２の配線層との配線間）を電気的、熱的に接続するために貫通孔（図示せず）が形成されている。この貫通孔はビアホールとも呼ばれ、一般的に、フォトエッチングと呼ばれる手法で作製できる。孔径は、上下に位置する配線の幅に基づいて決定される。この貫通孔は、電気的に配線間を接続するためのスルーホール、また熱的に配線間を接続するためのダミーホールとして利用される。
スルーホールは、層間絶縁膜に形成された貫通孔の中に導電物質を充填したものである。スルーホールは、第１の絶縁物によって電気的に分離された上下に位置する配線の間の導通をとることが役目である。したがって、スルーホールは回路形成上必要な位置に限って設けられるもので、任意の位置に設けることはできない。スルーホールは公知の方法により形成することができる。なお、スルーホールは、電気信号のみならず、熱も伝達することができる。
ダミーホールは、層間絶縁膜に形成された貫通孔の中に第１の絶縁物よりも大きな熱伝導率を有する第２の絶縁物を充填したものである。ダミーホールは、第１の絶縁物によって電気的に分離された上下に位置する配線間において、一方の配線から他方の配線へ、第１の絶縁物よりも早く熱を伝達することができる。従って、ダミーホールを熱ビアとも呼称する。熱ビアを設けることにより、ある配線の温度が上昇した場合に、熱を迅速に他の配線へ伝達し、放熱を促して、各配線の異常な温度上昇を抑えることができる。ダミーホールは絶縁物であるため、電気信号を伝達しない。したがって、ダミーホールは、任意の場所に設けることが可能である。
第２の絶縁物としては、ＳｉＣＮが用いられる。ＳｉＣＮは、熱伝導率が約１００Ｗ／ｍＫと高く、層間絶縁膜としてＣＦ膜を用いても、十分な熱伝導を実現できる。また、ＳｉＣＮの比誘電率は５以下（４．０程度）であり、層間絶縁膜の平均の誘電率を大きく上昇させることもない。
ＳｉＣＮは、例えば、ＳｉＨ４／Ｃ２Ｈ４／Ｎ２を用いたプラズマ処理によって形成することができる。なお、シランガス（ＳｉＨ４）／エチレン（Ｃ２Ｈ４）の代わりに、有機シランを用いることもできる。
本実施の形態の半導体装置の最上層には、放熱装置１０８が設けられてもよい。放熱装置は、例えば、熱伝導率が大きな材料（例えば、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｔａ Ｍｏ）で作製された導電性膜やフィン構造などである。
以上の構成によれば、実質的な層間絶縁物の誘電率を小さくして高速動作を保証し、かつ、熱伝導率の高いＳｉＣＮで配線間の要所要所にダミーホールを導入することにより、配線の温度上昇を抑えて配線の信頼性を向上させることが可能となる。ＳｉＣＮの代わりに、誘電率が５以下で、熱伝導率がＣＦ膜やＣＨ膜よりも高い絶縁物を用いることができる。
次に、本発明の第２の実施の形態について説明する。
図３に、本発明の第２の実施の形態に係る半導体装置の部分構成を示す。図示の半導体装置は、配線層間の層間絶縁膜が熱ビア（第１の実施の形態におけるダミーホールに相当）を除いて除去され、気体により層間絶縁が成されている多層配線構造の集積回路である。
詳述すると、この半導体装置は、ｐ型基板３０１、ＣＭＯＳ構成用ｎウェル３０２、ｎＭＯＳのソース領域３０３、ｎＭＯＳのドレイン領域３０４、ｎＭＯＳのゲート絶縁膜３０５、ｎＭＯＳのゲート電極３０６、ｎＭＯＳのソース電極３０７、ｎＭＯＳのドレイン電極３０８、ｐＭＯＳのドレイン領域３０９、ｐＭＯＳのソース領域３１０、ｐＭＯＳのゲート絶縁膜３１２、ｐＭＯＳのゲート電極３１１、ｐＭＯＳのソース電極３１３、ｐＭＯＳのドレイン電極３１４、素子分離領域（ＳｉＯ２等）３１５、絶縁膜（ＳｉＯ２等）３１６、裏面電極３１７、金属配線３１８、導電ビア（第１の実施の形態のスルーホールに相当）３１９、及び熱ビア３２０を含む。
図３において、熱ビア３２０は、図の上下方向に隣接する金属配線３１８間を接続するように示されているが、構造強度を高めるために、図の左右方向に隣接する金属配線３１８間をも接続するようにしてもよい。
図３の半導体装置は、金属配線としてＣｕを用いる。Ｃｕ配線は、その抵抗率を低減するため、ジャイアントグレイン構造とする。この金属配線と、気体を用いた層間絶縁により、各配線における信号遅延を１／８程度にすることができる。代表的な層間絶縁膜であるＢＰＳＧの比誘電率が４．０程度であるのに対して、気体（望ましくは、熱伝導度の大きいＨｅ）では、その比誘電率が１．０と低いからである。
金属配線３１８及び導電ビア３１９は、その表面が図示しない窒化物（窒化チタン、窒化タンタル、あるいは窒化シリコン等）により覆われている。
導電ビア３１９の挿入個所は、回路設計により決定されるが、熱ビア３２０は、任意位置に挿入することが可能であり、構造的丈夫さと配線温度の上昇の程度等に基づいて挿入個所が決定される。
次に、図３の半導体装置の製造方法について説明する。
この半導体装置は、層間絶縁膜としてＢＰＳＧを有する半導体装置（半完成品）として製造された後、ＢＰＳＧを除去することにより得ることができる。したがって、半完成品の製造は、従来の半導体装置と同様の方法により行われる。熱ビアと導電ビアの形成は、以下のように行われる。
まず、熱ビアの形成方法について説明する。
図４（ａ）に示すように、Ｃｕ（合金）配線４０１上に、Ｃｕ配線４０１の表面を安定化させる導電性窒化膜（ＴｉＮ又はＴａＮ等）４０２、薄いＳｉ３Ｎ４４０３、ＢＰＳＧ４０４、Ｓｉ３Ｎ４４０５、及びビアホール形成用パターンとしてのフォトレジスト４０６が順次形成されているものとする。なお、Ｓｉ３Ｎ４４０３、ＢＰＳＧ４０４及びＳｉ３Ｎ４４０５が、層間絶縁膜に相当する。
次に、バランスド・エレクトロン・ドリフト（ＢＥＤ）マグネトロンプラズマＲＩＥ装置で、Ｃ４Ｆ８／ＣＯ／Ｏ２／Ａｒガスを用い、Ｓｉ３Ｎ４３０３、ＢＰＳＧ３０４及びＳｉ３Ｎ４３０５をエッチングすると、図４（ｂ）に示す状態となる。エッチングの最終工程（Ｓｉ３Ｎ４３０５の残りをエッチする工程）を、Ｃ４Ｆ８／ＣＯ／Ｏ２／Ｘｅ（又はＫｒ）ガスを用いて行うことにより、導電性窒化膜４０２に与える表面損傷を十分小さくすることができる。
次に、ＳｉＨ４／Ｃ２Ｈ４／Ｎ２を用いたプラズマ処理により、図４（ｃ）に示すように、ＳｉＣＮ４０７，４０８を堆積させる。なお、シランガス（ＳｉＨ４）／エチレン（Ｃ２Ｈ４）の代わりに、有機シランを用いてもよい。
続いて、ＩＰＡ（３０％程度）／ＫＦ（１０％程度）／Ｈ２Ｏ溶液を用いて、０．５〜３ＭＨｚ程度のメガソニック超音波を照射する処理を行うと、図４（ｄ）に示すように、フォトレジスト４０６がＳｉ３Ｎ４膜４０４より剥離する。その結果、フォトレジスト４０６上に堆積したＳｉＣＮ４０８は、リフトオフにより除去される。なお、必要なら、ＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理を行う。
以上のようにして、ＢＰＳＧ４０４中に熱ビア４０７を形成することができる。
配線層間が空気の場合、空気の熱伝導率は、０．０２４１（Ｗ／ｍＫ）であり、ＳｉＯ２の１０．７〜６．２（Ｗ／ｍＫ）より３桁小さい。しかしながら、ＳｉＣＮの熱伝導率は約１００（Ｗ／ｍＫ）であり、配線層間の熱伝導を十分に行うことができる。しかも、ＳｉＣＮは、比誘電率が４程度なので、層間絶縁部（空間）の平均の比誘電率を大きく増加させることもない。
次に、導電ビア及び配線を形成する工程について説明する。導電ビア及び配線の形成には、ダマシンあるいはデュアルダマシン工程が用いられる。配線には前述の通り、Ｃｕが用いられる。導電ビアには、Ａｌ又はＡｌ合金を用いることもできるが、ここでは、配線と同じＣｕを用いる場合について説明する。
２段シャワープレートマイクロ波プラズマ装置を用い、図４（ｂ）と同様に、Ｓｉ３Ｎ４４０３、ＢＰＳＧ４０４及びＳｉ３Ｎ４４０５にビアホールを形成する。
次に、同装置にて、基板電極の高周波電力をゼロにするとともに、導入するガスをＨｅ／Ｏ２、Ｋｒ／Ｏ２、またはＫｒ／Ｈ２Ｏなどに切り換え、ＲＬＳＡを通してマイクロ波を印加する。これにより、Ｏ＊やＯＨ＊を大量に発生させて、表面及びビアホール側面に堆積した薄いフロロカーボン膜を除去する。
次に、Ｃｕの拡散を抑制するための窒化膜をＢＰＳＧ４０４のビアホール側面に形成するため、ＮＨ３／Ａｒ（又はＫｒ）、あるいはＮ２／Ｈ２／Ａｒ（またはＫｒ）等のガスを流し、マイクロ波により高密度プラズマを励起する。これにより、大量のＮＨ＊が発生し、図５（ａ）に示すように、ＢＰＳＧ４０４のビアホール側面の表面が５〜２０ｎｍ程度、Ｓｉ３Ｎ４４０９に変わる。
この状態で、Ａｒ，Ｋｒ，Ｘｅ等の希ガスを１段目のシャワープレートから供給し、Ｃｕの供給源となるＣｕ(hgac)(tmvs)、Ｃｕ(hgac)(teovs)等をＡｒキャリアガスとともに２段目のシャワープレートから供給する。マイクロ波によるプラズマ励起は、１段目のシャワープレート直下数ｍｍの距離のところで行われ、２段目のシャワープレートは拡散プラズマ領域に設置されているため、原料ガスは過度に分解されることはない。Ａｒ＋，Ｋｒ＋，Ｘｅ＋やＡｒ＊，Ｋｒ＊，Ｘｅ＊との衝突により、励起されたりイオン化されたりするものがほとんどであり、表面吸着後イオン照射によりＣｕ膜が堆積する。ＣｕのＣＭＰやシリコンブロック表面に数μｍのダイアモンド薄膜形成を行った後、研磨用の溝パターンを設けたダイアモンド研削面による研削を行った後、臭酸（ＣＯＯＨ）２による洗浄を行うと、図５（ｂ）に示すようなＣｕ４１０が埋め込まれた導電ビアが形成される。
Ｃｕ４１０の周囲は、Ｓｉ３Ｎ４４０９により覆われており、ＣｕのＢＰＳＧ４０４への拡散は抑制される。
なお、Ｃｕ４１０の表面に、ＴｉＮやＴａＮを熱ＣＶＤにより５〜１０ｎｍ程度選択堆積させておくとその酸化を防止することができる。
以上のようにして、層間絶縁膜としてＢＰＳＧを有し、ＢＰＳＧの所定個所に熱ビア及び導電ビアが形成された半完成品が得られる。
次に、少なくとも水分量を１ｐｐｍに低減したＮ２やＡｒなどのガス中に無水のＨＦガスを１〜７％添加したガスを用いて、層間絶縁膜としてのＢＰＳＧのみを選択的に取り除く。
ＨＦ分子は、水に溶解して、ＳｉＯ２をエッチングするＨＦ２ −イオンを発生させる。それゆえ、ＢＰＳＧの除去を行う際には、ウェーハ表面に吸着している水分を少なくとも単分子層以下にまで除去しておく。例えば、水分量１ｐｐｍ以下のＮ２ガス雰囲気下でウェーハをベーキング（２００℃以上、望ましくは３００℃以上）する。その後は、ＢＰＳＧとＨＦとの反応により発生する水（Ｈ２Ｏ）がウェーハ表面に吸着しないように、ウェーハ温度を１２０〜１４０℃に維持する。
ＨＦガスの濃度は、低すぎるとエッチング速度が遅くなりすぎ、高すぎるとＳｉＯ２等、ＢＰＳＧ以外の部分をエッチングし始める。
配線はＳｉ３Ｎ４，ＴａＮ，ＴｉＮなどで覆われており、これら窒化物はＨＦガスと反応しないので、配線がエッチングされることはない。
以上のようにして、図３の半導体装置が製造できる。
以上、実施例を半導体装置に例を取って説明したが、本発明は半導体、導体、および絶縁体の少なくとも一つを含む基板上に多層配線構造を有する多層配線基板に適用できることは言うまでもない。
本発明が適用される半導体装置の概略構成を示す断面図である。 本発明の第１の実施の形態に係る半導体装置に用いられる層間絶縁膜の構成を示す断面図である。 本発明の第２の実施の形態に係る半導体装置構成を示す部分断面図である。 （ａ）乃至（ｄ）は、図３の半導体装置の熱ビアの形成方法を説明するための工程図である。 （ａ）及び（ｂ）は、図３の半導体装置の導電ビアの形成方法を説明するための工程図である。
符号の説明
１００ 基板
１０１〜１０７ 配線層
１０８ 放熱装置
１０９〜１１６ 層間絶縁膜
２０１ 下地層
２０２ ＣＦ膜
３０１ ｐ型基板
３０２ ＣＭＯＳ構成用ｎウェル
３０３ ｎＭＯＳのソース領域
３０４ ｎＭＯＳのドレイン領域
３０５ ｎＭＯＳのゲート絶縁膜
３０６ ｎＭＯＳのゲート電極
３０７ ｎＭＯＳのソース電極
３０８ ｎＭＯＳのドレイン電極
３０９ ｐＭＯＳのドレイン領域
３１０ ｐＭＯＳのソース領域
３１１ ｐＭＯＳのゲート電極
３１２ ｐＭＯＳのゲート絶縁膜
３１３ ｐＭＯＳのソース電極
３１４ ｐＭＯＳのドレイン電極
３１５ 素子分離領域（ＳｉＯ２等）
３１６ 絶縁膜（ＳｉＯ２等）
３１７ 裏面電極
３１８ 金属配線
３１９ 導電ビア
３２０ 熱ビア
４０１ Ｃｕ配線
４０２ 導電性窒化膜
４０３ Ｓｉ３Ｎ４
４０４ ＢＰＳＧ
４０５ Ｓｉ３Ｎ４
４０６ フォトレジスト
４０７，４０８ ＳｉＣＮ
４０９ Ｓｉ３Ｎ４
４１０ Ｃｕ

Claims (12)

  1. 半導体、導体、および絶縁体の少なくとも一つを含む基板上に多層配線構造を有する多層配線基板において、前記多層配線構造中の第１の配線層とその上の第２の配線層との間に比誘電率が平均して２．５以下の気体または絶縁物が介在し、前記第１の配線層における少なくとも一つの配線と前記第２の配線層における少なくとも一つの配線との間に所望の導電接続体を設け、さらに前記第１の配線層における所定の配線と前記第２の配線層における所定の配線との間に比誘電率が５以下の絶縁物熱伝導体を設けたことを特徴とする多層配線基板。
  2. 前記第１の配線層と前記第２の配線層との間に絶縁物が介在し、前記絶縁性熱伝導体の熱伝導率が該絶縁物の熱伝導率よりも大きいことを特徴とする請求項１に記載の多層配線基板。
  3. 前記第１の配線層と前記第２の配線層との間に介在する絶縁物が炭素とフッ素とを含有する材料を含むことを特徴とする請求項２に記載の多層配線基板。
  4. 前記第１の配線層と前記第２の配線層との間に介在する絶縁物が炭素と水素とを含有する材料を含むことを特徴とする請求項２または３に記載の多層配線基板。
  5. 前記絶縁物熱伝導体が珪素、炭素および窒素を含有する材料を含むことを特徴とする請求項１〜４のいずれかに記載の多層配線基板。
  6. 前記絶縁物熱伝導体がＳｉＣＮを含むことを特徴とする請求項５に記載の多層配線基板。
  7. 複数の半導体素子が形成された基板上に多層配線構造を有する半導体装置において、前記多層配線構造中の第１の配線層とその上の第２の配線層との間に比誘電率が平均して２．５以下の気体または絶縁物が介在し、前記第１の配線層における少なくとも一つの配線と前記第２の配線層における少なくとも一つの配線との間に所望の導電接続体を設け、さらに前記第１の配線層における所定の配線と前記第２の配線層における所定の配線との間に比誘電率が５以下の絶縁物熱伝導体を設けたことを特徴とする半導体装置。
  8. 前記第１の配線層と前記第２の配線層との間に絶縁物が介在し、前記絶縁性熱伝導体の熱伝導率が該絶縁物の熱伝導率よりも大きいことを特徴とする請求項７に記載の半導体装置。
  9. 前記第１の配線層と前記第２の配線層との間に介在する絶縁物が炭素とフッ素とを含有する材料を含むことを特徴とする請求項８に記載の半導体装置。
  10. 前記第１の配線層と前記第２の配線層との間に介在する絶縁物が炭素と水素とを含有する材料を含むことを特徴とする請求項８または９に記載の半導体装置。
  11. 前記絶縁物熱伝導体が珪素、炭素および窒素を含有する材料を含むことを特徴とする請求項７〜１０のいずれかに記載の半導体装置。
  12. 前記絶縁物熱伝導体がＳｉＣＮを含むことを特徴とする請求項１１に記載の半導体装置。
JP2006231008A 2006-08-28 2006-08-28 半導体装置および多層配線基板 Expired - Fee Related JP5120913B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006231008A JP5120913B2 (ja) 2006-08-28 2006-08-28 半導体装置および多層配線基板
US12/310,483 US7977796B2 (en) 2006-08-28 2007-08-24 Semiconductor device and multilayer wiring board
CN2007800313659A CN101507374B (zh) 2006-08-28 2007-08-24 半导体装置以及多层布线基板
KR1020097000846A KR101334004B1 (ko) 2006-08-28 2007-08-24 반도체 장치 및 다층 배선 기판
EP07806064A EP2059103A4 (en) 2006-08-28 2007-08-24 SEMICONDUCTOR ASSEMBLY AND MULTILAYER CONDUCTOR PLATE
PCT/JP2007/066478 WO2008026520A1 (en) 2006-08-28 2007-08-24 Semiconductor device and multilayer wiring board
TW096131781A TWI401782B (zh) 2006-08-28 2007-08-28 半導體裝置及多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006231008A JP5120913B2 (ja) 2006-08-28 2006-08-28 半導体装置および多層配線基板

Publications (2)

Publication Number Publication Date
JP2008053639A true JP2008053639A (ja) 2008-03-06
JP5120913B2 JP5120913B2 (ja) 2013-01-16

Family

ID=39135803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006231008A Expired - Fee Related JP5120913B2 (ja) 2006-08-28 2006-08-28 半導体装置および多層配線基板

Country Status (7)

Country Link
US (1) US7977796B2 (ja)
EP (1) EP2059103A4 (ja)
JP (1) JP5120913B2 (ja)
KR (1) KR101334004B1 (ja)
CN (1) CN101507374B (ja)
TW (1) TWI401782B (ja)
WO (1) WO2008026520A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012020689A1 (ja) * 2010-08-10 2012-02-16 国立大学法人東北大学 半導体装置の製造方法および半導体装置
US11052228B2 (en) 2016-07-18 2021-07-06 Scientia Vascular, Llc Guidewire devices having shapeable tips and bypass cuts

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007011126B4 (de) * 2007-03-07 2009-08-27 Austriamicrosystems Ag Halbleiterbauelement mit Anschlusskontaktfläche
JP5700513B2 (ja) 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
US9543191B2 (en) * 2012-02-22 2017-01-10 Zeon Corporation Wiring structure having interlayer insulating film and wiring line without a barrier layer between
US9246100B2 (en) * 2013-07-24 2016-01-26 Micron Technology, Inc. Memory cell array structures and methods of forming the same
JP6652443B2 (ja) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
CN114126187B (zh) * 2020-08-26 2024-05-10 宏恒胜电子科技（淮安）有限公司 具有内埋散热结构的线路板及其制作方法
US11658092B2 (en) * 2020-11-13 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interconnect structure for thermal management of electrical interconnect structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250592A (ja) * 1994-09-30 1996-09-27 Hewlett Packard Co <Hp> 集積回路用の空気−誘電体伝送線
JPH09129725A (ja) * 1995-01-30 1997-05-16 Tadahiro Omi 半導体装置
WO2000074135A1 (fr) * 1999-05-26 2000-12-07 Tadahiro Ohmi Circuit integre a structure de cablage a isolation gazeuse

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625232A (en) 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
US5744865A (en) * 1996-10-22 1998-04-28 Texas Instruments Incorporated Highly thermally conductive interconnect structure for intergrated circuits
US6396136B2 (en) * 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
JP2000349027A (ja) 1999-05-27 2000-12-15 Applied Materials Inc 半導体製造装置
US7061111B2 (en) 2000-04-11 2006-06-13 Micron Technology, Inc. Interconnect structure for use in an integrated circuit
JP2001308175A (ja) * 2000-04-21 2001-11-02 Nec Corp 半導体装置及びその製造方法
JP2003332429A (ja) * 2002-05-09 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
CN100352317C (zh) 2002-06-07 2007-11-28 松下电器产业株式会社 电子元件安装板、电子元件模块、制造电子元件安装板的方法及通信设备
CN1261998C (zh) * 2002-09-03 2006-06-28 株式会社东芝 半导体器件
JP2005294525A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置の製造方法
US7321098B2 (en) * 2004-04-21 2008-01-22 Delphi Technologies, Inc. Laminate ceramic circuit board and process therefor
JP2005317835A (ja) 2004-04-30 2005-11-10 Semiconductor Leading Edge Technologies Inc 半導体装置
JP2006140326A (ja) * 2004-11-12 2006-06-01 Toshiba Corp 半導体装置
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
US8242478B2 (en) * 2006-06-26 2012-08-14 Nec Corporation Switching device, semiconductor device, programmable logic integrated circuit, and memory device
US7566652B2 (en) * 2006-07-24 2009-07-28 Texas Instruments Incorporated Electrically inactive via for electromigration reliability improvement
JP2008218604A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250592A (ja) * 1994-09-30 1996-09-27 Hewlett Packard Co <Hp> 集積回路用の空気−誘電体伝送線
JPH09129725A (ja) * 1995-01-30 1997-05-16 Tadahiro Omi 半導体装置
WO2000074135A1 (fr) * 1999-05-26 2000-12-07 Tadahiro Ohmi Circuit integre a structure de cablage a isolation gazeuse

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012020689A1 (ja) * 2010-08-10 2012-02-16 国立大学法人東北大学 半導体装置の製造方法および半導体装置
JP2012038996A (ja) * 2010-08-10 2012-02-23 Tohoku Univ 半導体装置の製造方法および半導体装置
US11052228B2 (en) 2016-07-18 2021-07-06 Scientia Vascular, Llc Guidewire devices having shapeable tips and bypass cuts

Also Published As

Publication number Publication date
EP2059103A1 (en) 2009-05-13
EP2059103A4 (en) 2010-08-04
KR101334004B1 (ko) 2013-11-27
US7977796B2 (en) 2011-07-12
KR20090046782A (ko) 2009-05-11
CN101507374B (zh) 2011-03-30
US20090283901A1 (en) 2009-11-19
WO2008026520A1 (en) 2008-03-06
CN101507374A (zh) 2009-08-12
TW200830514A (en) 2008-07-16
JP5120913B2 (ja) 2013-01-16
TWI401782B (zh) 2013-07-11

Similar Documents

Publication Publication Date Title
JP5120913B2 (ja) 半導体装置および多層配線基板
TWI585929B (zh) 積體電路晶片及後段製程金屬化層之製造方法
US7507659B2 (en) Fabrication process of a semiconductor device
US7799693B2 (en) Method for manufacturing a semiconductor device
KR100922420B1 (ko) 장벽층 접착이 개선된 배선들
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
US9786553B1 (en) Advanced BEOL interconnect structure containing uniform air gaps
JP4638140B2 (ja) 半導体素子の銅配線形成方法
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2004200203A (ja) 半導体装置及びその製造方法
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
JP4173393B2 (ja) 半導体装置の製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP4232215B2 (ja) 半導体装置の製造方法
JP2003282703A (ja) 半導体装置の製造方法および半導体装置
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof
US20230051311A1 (en) Conductive Superlattice Structures and Methods of Forming the Same
KR20070013894A (ko) 반도체 소자의 금속 배선 형성 방법
JP2006294941A (ja) 半導体装置及びその製造方法
JP2000323569A (ja) 半導体集積回路装置およびその製造方法
JP2013073981A (ja) 半導体装置及びその製造方法
JP2007005628A (ja) 配線構造およびその製造方法
JP2006108336A (ja) 半導体装置の製造方法
JP2005236141A (ja) 半導体装置及び半導体装置の製造方法
JP2010073736A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees