JP2007235097A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2007235097A
JP2007235097A JP2006332509A JP2006332509A JP2007235097A JP 2007235097 A JP2007235097 A JP 2007235097A JP 2006332509 A JP2006332509 A JP 2006332509A JP 2006332509 A JP2006332509 A JP 2006332509A JP 2007235097 A JP2007235097 A JP 2007235097A
Authority
JP
Japan
Prior art keywords
multiplication
gate electrode
transfer
electrode
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006332509A
Other languages
English (en)
Other versions
JP4212623B2 (ja
Inventor
Shinko Oda
真弘 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006332509A priority Critical patent/JP4212623B2/ja
Priority to US11/670,861 priority patent/US7619196B2/en
Publication of JP2007235097A publication Critical patent/JP2007235097A/ja
Application granted granted Critical
Publication of JP4212623B2 publication Critical patent/JP4212623B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】キャリアを増倍することが可能であるとともに、装置を小型化することが可能な撮像装置を提供する。
【解決手段】この撮像装置（ＣＭＯＳイメージセンサ）は、光電変換機能を有するとともに、光電変換により生成された電子を蓄積するためのフォトダイオード部１５と、電界による衝突電離により電子を増倍するための電界を印加する増倍ゲート電極１３を含む増倍部２５と、フォトダイオード部１５と増倍ゲート電極１３との間に、フォトダイオード部１５および増倍ゲート電極１３に隣接するように設けられた１つの転送ゲート電極１２とを備えている。
【選択図】図２

Description

本発明は、撮像装置に関し、特に、電子を増倍するための増倍部を備えた撮像装置に関する。
従来、電子を増倍するための増倍部を備えたＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ（撮像装置）が知られている（たとえば、特許文献１参照）。
図１２は、上記特許文献１に開示された従来のＣＣＤイメージセンサの構造を示した断面図である。まず、図１２を参照して、従来の一例によるＣＣＤイメージセンサでは、シリコン基板１０１の表面上にゲート酸化物１０２が形成されている。また、ゲート酸化物１０２の上面上の所定領域には、所定の間隔を隔てて４つのゲート電極１０３〜１０６が設けられている。このゲート電極１０３〜１０６には、４相のクロック信号Φ１〜Φ４が供給されるように構成されている。また、ゲート電極１０３〜１０６下の転送チャネル１０７には、それぞれ、画素分離障壁、一時的蓄積井戸、電荷転送障壁、および、電荷集積井戸が形成されている。この画素分離障壁は、一時的蓄積井戸と隣接する画素の電荷集積井戸とを区分するとともに、隣接する画素の電荷集積井戸の電子を一時的蓄積井戸に転送する機能を有している。また、一時的蓄積井戸は、隣接する画素から転送された電子を一時的に蓄積しておく機能を有している。また、電荷転送障壁は、一時的蓄積井戸と電荷集積井戸とを区分するとともに、一時的蓄積井戸に蓄積された電子を電荷集積井戸に転送する機能を有している。また、電荷集積井戸は、一時的蓄積井戸から転送された電子を蓄積する機能を有するとともに、電界による衝突電離により電子を増倍するための増倍領域としての機能も有している。なお、電荷蓄積井戸とゲート電極１０６とにより増倍部が構成されている。すなわち、電荷転送障壁と電荷集積井戸との界面には、高い電位に調整された高電界領域１０９が形成されており、一時的蓄積井戸に蓄積された電子が高電界領域１０９に注入されると、注入された電子は、高電界領域１０９からエネルギを得る。そして、エネルギを得た電子は、高電界領域１０９を移動中にシリコン基板１０１の格子原子と衝突し、その衝突により、電子および正孔が生成される。生成された電子および正孔のうち、高電界領域１０９中の電界によって電子のみが電荷集積井戸に集められる。これによって、電子の増倍が行われる。なお、この電子の増倍は、受光領域のフォトダイオード１０８により生成された電子を転送する過程において行われている。
次に、図１２を参照して、従来のＣＣＤイメージセンサの増倍動作について説明する。
まず、ゲート電極１０３にＨレベルのクロック信号Φ１を供給してゲート電極１０３をオン状態にするとともに、隣接する画素のゲート電極１０６をオフ状態にする。これにより、隣接する画素の電荷集積井戸に蓄積された電子が画素分離障壁に転送される。
そして、ゲート電極１０４にＨレベルのクロック信号Φ２を供給してゲート電極１０４をオン状態にするとともに、ゲート電極１０３にＬレベルのクロック信号Φ１を供給してゲート電極１０３をオフ状態にする。これにより、画素分離障壁に転送された電子が一時的蓄積井戸に転送される。
次に、ゲート電極１０６にＨレベルのクロック信号Φ４を供給してゲート電極１０６をオン状態にする。これにより、ゲート電極１０６に高電圧が印加されて、電荷転送障壁と電荷集積井戸との界面に高電界領域１０９が形成される。その後、ゲート電極１０６をオン状態にしたまま、ゲート電極１０４にＬレベルのクロック信号Φ４を供給してゲート電極１０４をオフ状態にすることによって、一時的蓄積井戸に蓄積された電子が電荷転送障壁を越えて電荷集積井戸に転送される。これにより、転送された電子が高電界による衝突電離によって増倍されるとともに、増倍された電子が電荷集積井戸に蓄積される。なお、ゲート電極１０５には、一定の電圧が供給されていることにより、電荷転送障壁は、所定の電位に調整され、一定である。
図１３は、図１２に示した従来のＣＣＤイメージセンサの構造をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（撮像装置）に適用した場合の断面図である。図１３を参照して、従来のＣＣＤイメージセンサの構造を適用したＣＭＯＳイメージセンサでは、シリコン基板２０１の表面近傍の所定領域にｎ型不純物領域２０１ａが形成されるとともに、シリコン基板２０１の表面上のｎ型不純物領域２０１ａに対応する領域にゲート酸化物２０２が形成されている。また、ゲート酸化物２０２の上面上の所定領域には、従来のＣＣＤイメージセンサと同様の機能を有する４つのゲート電極２０３〜２０６に加えて、さらに、フローティングディフュージョン領域２０８に電子を転送してデータを読み出すためのゲート電極２０７が設けられている。また、従来のＣＣＤイメージセンサの構造を適用したＣＭＯＳイメージセンサは、１画素内に、電子を生成するフォトダイオード２０９と、フローティングディフュージョン領域２０８と、上記５つのゲート電極２０３〜２０７とが設けられている。
特許第３４８３２６１号公報
しかしながら、図１２に示した従来のＣＣＤイメージセンサでは、フォトダイオード１０８から転送された電子（キャリア）を、電子を増倍するための増倍領域である電荷集積井戸に転送するために、画素分離障壁、一時的蓄積井戸、および、電荷転送障壁をそれぞれ形成するための３つのゲート電極１０３〜１０５が必要であるという不都合がある。そのため、撮像装置（ＣＣＤイメージセンサ）の小型化が困難であるという問題点がある。また、従来のイメージセンサの構造をＣＭＯＳイメージセンサに適用した場合も、上記従来のＣＣＤイメージセンサの場合と同様に、フォトダイオード２０９で生成された電子（キャリア）を、電子を増倍するための増倍領域である電荷集積井戸に転送するために、画素分離障壁、一時的蓄積井戸、および、電荷転送障壁をそれぞれ形成するための３つのゲート電極２０３〜２０５が必要であるという不都合がある。そのため、従来のＣＣＤイメージセンサの構造をＣＭＯＳイメージセンサに適用した場合でも、上記従来のＣＣＤイメージセンサの場合と同様に、撮像装置（ＣＭＯＳイメージセンサ）の小型化が困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、キャリアを増倍することが可能であるとともに、装置を小型化することが可能な撮像装置を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の一の局面における撮像装置は、光電変換機能を有するとともに、光電変換により生成されたキャリアを蓄積するためのキャリア蓄積部と、電界による衝突電離によりキャリアを増倍するための電界を印加する増倍電極を含む増倍部と、キャリア蓄積部と増倍電極との間に、キャリア蓄積部および増倍電極に隣接するように設けられた１つの第１転送電極とを備えている。なお、本発明のキャリアは、電子または正孔を意味する。
この一の局面による撮像装置では、上記のように、１つの第１転送電極をキャリア蓄積部と増倍電極との間に、キャリア蓄積部および増倍電極に隣接するように設けることによって、キャリア蓄積部と増倍電極との間に設けられた第１転送電極に電圧を印加することにより、キャリア蓄積部に蓄積されたキャリアを、電界による衝突電離によりキャリアを増倍する増倍部に転送することができるので、１つの第１転送電極のみで、キャリアが蓄積されているキャリア蓄積部からキャリアを増倍するための増倍部へキャリアの転送を行うことができる。このため、キャリアの一時的な蓄積および増倍部への転送動作を行うために、３つのゲート電極を用いる場合とは異なり、ゲート電極の数を少なくすることができるので、装置を小型化することができる。また、キャリアを増倍するための増倍部を備えることによって、増倍部に転送されたキャリアが、増倍部の電界による衝突電離により、キャリアを増倍することができる。また、キャリアを蓄積するためのキャリア蓄積部を、光電変換機能を有するように構成することによって、別途光電変換部を設ける必要がなくなるので、その分、さらに素子を小型化することができる。
上記一の局面による撮像装置において、好ましくは、キャリアを衝突電離により増倍させることが可能な電圧を増倍電極に印加した後、キャリア蓄積部から増倍部へとキャリアを転送するように第１転送電極の電圧を制御する。このように構成すれば、１つの第１転送電極の電圧を制御することによって、光電変換機能を有するとともに、キャリアが蓄積されたキャリア蓄積部から、キャリアを増倍する増倍部へとキャリアを転送することができるので、１つの電極で、キャリアが蓄積されているキャリア蓄積部からキャリアを増倍するための増倍部へキャリアの転送を行うことができる。このため、光電変換により生成したキャリアの一時的な蓄積および増倍部への転送動作を行うために３つのゲート電極を用いる場合とは異なり、ゲート電極の数を少なくすることができるので、容易に装置を小型化することができる。
この場合において、好ましくは、衝突電離によって増倍されたキャリアをキャリア蓄積部に戻すように、第１転送電極および増倍電極の電圧を制御し、増倍部からキャリア蓄積部に戻されたキャリアを、再び増倍部に転送するように、第１転送電極の電圧を制御する。このように構成すれば、衝突電離によるキャリアの増倍動作を複数回行うことができるので、キャリアの増倍率を向上させることができる。このため、光電変換機能を有するキャリア蓄積部によって生成されたキャリアの数をより有効に増加させることができる。
上記衝突電離によって増倍されたキャリアをキャリア蓄積部に戻すように、第１転送電極および増倍電極の電圧を制御する撮像装置において、好ましくは、増倍電極に、隣接する第１転送電極に印加されている電圧よりも小さい電圧を印加した後、増倍部からキャリア蓄積部へとキャリアを転送するように第１転送電極の電圧を制御する。このように構成すれば、増倍電極下の転送チャネルの電位が、第１転送電極下の転送チャネルの電位よりも小さい電位に調整されるので、増倍電極下の転送チャネルに蓄積されたキャリアを容易に第１転送電極下の転送チャネルに転送することができるとともに、第１転送電極の電圧を制御することによって、第１転送電極下の転送チャネルに転送されたキャリアを容易にキャリア蓄積部へと転送することができる。
上記一の局面による撮像装置において、好ましくは、増倍されたキャリアによる電流を電圧に変換するキャリア数電圧変換部と、キャリア数電圧変換部へのキャリアの転送を行うための読出電極とをさらに備え、キャリア蓄積部、増倍電極を有する増倍部、第１転送電極、キャリア数電圧変換部および読出電極を１つの画素内に含む。このように１つの画素内にキャリア蓄積部、増倍電極を有する増倍部、１つの第１転送電極、キャリア数電圧変換部および読出電極を含むように構成することによって、小型化することが可能なＣＭＯＳイメージセンサを提供することができる。
上記キャリア数電圧変換部および読出電極をさらに備える撮像装置において、好ましくは、読出電極は、増倍電極とキャリア数電圧変換部との間に、増倍電極およびキャリア数電圧変換部と隣接するように設けられている。このように構成すれば、読出電極に電圧を印加することにより、容易に、増倍電極下の転送チャネルに蓄積されたキャリアをキャリア数電圧変換部に転送することができる。
上記キャリア数電圧変換部および読出電極をさらに備える撮像装置において、好ましくは、読出電極は、キャリア蓄積部とキャリア数電圧変換部との間に、キャリア蓄積部およびキャリア数電圧変換部と隣接するように設けられている。このように構成すれば、キャリア蓄積部の光電変換機能により発生したキャリアを読出電極およびキャリア数電圧変換部を介してキャリア蓄積部から排出することができるので、撮像期間経過後から読出動作が開始されるまでの間に、キャリア蓄積部に発生したキャリアを容易に排出することができる。これにより、撮像期間経過後から読出動作が開始されるまでの時間が各画素により異なる場合にも、撮像期間経過後から読出動作が開始されるまでの間にキャリア蓄積部に発生したキャリアが、撮像時間経過後の信号に対応するキャリアに混入するのを抑制することができるので、撮像期間経過後から読出動作が開始されるまでの時間が各画素により異なる場合にも、各画素の撮像時間経過後の信号を正確に読み出すことができる。
上記一の局面による撮像装置において、好ましくは、キャリア蓄積部上に、第１転送電極と隣接するように設けられた第２転送電極をさらに備える。このように構成すれば、第２転送電極に印加する電圧を制御することにより、キャリア蓄積部に蓄積されたキャリアを容易に第１転送電極下の転送チャネルに転送することができるとともに、第１転送電極下の転送チャネルに位置するキャリアを容易にキャリア蓄積部に転送することができる。
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態の説明では、撮像装置の一例であるパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図であり、図２は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図３は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図４は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構成を示した回路図である。まず、図１〜図４を参照して、第１実施形態によるＣＭＯＳイメージセンサの構造について説明する。
第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、複数の画素１を含む撮像部２と、行選択レジスタ３と、列選択レジスタ４とを備えている。また、画素１は、図２に示すように、ｐ型シリコン基板１０と、ゲート絶縁膜１１と、１つの転送ゲート電極１２、１つの増倍ゲート電極１３および１つの読出ゲート電極１４の３つのゲート電極と、フォトダイオード部（ＰＤ）１５と、ｎ型不純物領域からなるフローティングディフュージョン領域１６と、素子分離領域１７とにより構成されている。また、ゲート絶縁膜１１は、ｐ型シリコン基板１０の表面上に所定の間隔を隔てて形成されている。また、転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４は、ゲート絶縁膜１１の上面上の所定領域に所定の間隔を隔てて形成されている。また、フォトダイオード部１５は、ｐ型シリコン基板１０の表面近傍に形成されるとともに、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有している。なお、フォトダイオード部１５は、本発明の「キャリア蓄積部」の一例であり、フローティングディフュージョン領域１６は、本発明の「キャリア数電圧変換部」の一例である。また、読出ゲート電極１４は、本発明の「読出電極」の一例である。
ここで、第１実施形態では、転送ゲート電極１２は、フォトダイオード部１５と増倍ゲート電極１３との間に、フォトダイオード部１５および増倍ゲート電極１３に隣接するように形成されている。なお、転送ゲート電極１２は、本発明の「第１転送電極」の一例であり、増倍ゲート電極１３は、本発明の「増倍電極」の一例である。
また、ｎ型不純物領域からなるフローティングディフュージョン領域１６は、ｐ型シリコン基板１０の表面に形成されるとともに、転送された電子による電荷信号を電圧に変換するために設けられている。このフローティングディフュージョン領域１６は、転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４を介して、フォトダイオード部１５と対向するとともに、読出ゲート電極１４に隣接するように形成されている。また、フォトダイオード部１５とフローティングディフュージョン領域１６との間に位置するｐ型シリコン基板１０の表面近傍には、ｎ型不純物領域からなる転送チャネル１９が形成されている。この転送チャネル１９は、フローティングディフュージョン領域１６の不純物濃度（ｎ＋）よりも低い不純物濃度（ｎ−）を有する。また、素子分離領域１７は、ｐ型シリコン基板１０の表面近傍であるとともに、フォトダイオード部１５と、隣接する画素１のフローティングディフュージョン領域１６との間に形成されている。この素子分離領域１７は、隣接する画素１のフォトダイオード部１５によって生成された電子が、画素１内のフローティングディフュージョン領域１６に混入するのを抑制する機能を有している。なお、図２に示すように、フォトダイオード部１５、フローティングディフュージョン領域１６および素子分離領域１７が形成されている領域のｐ型シリコン基板１０の表面上には、ゲート絶縁膜１１は、形成されていない。
また、図３に示すように、転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４には、それぞれ、電圧制御のためのクロック信号を供給するための配線層２０、２１および２２がそれぞれコンタクト部１２ａ、１３ａおよび１４ａを介して電気的に接続されている。また、フローティングディフュージョン領域１６には、信号を取り出すための信号線１８がコンタクト部１６ａで電気的に接続されている。
また、図２に示すように、転送ゲート電極１２、増倍ゲート電極１３、および、読出ゲート電極１４にクロック信号のオン信号（Ｈレベルの信号）が供給されることによって、転送ゲート電極１２および読出ゲート電極１４には、約２．９Ｖの電圧が印加されるとともに、増倍ゲート電極１３には、約２４Ｖの電圧が印加される。これにより、転送ゲート電極１２下の転送チャネル１９、および、読出ゲート電極１４下の転送チャネル１９は、約４Ｖに電位が調整された状態になるとともに、増倍ゲート電極１３下の転送チャネル１９は、約２５Ｖの高い電位に調整された状態となる。なお、クロック信号のオフ信号（Ｌレベルの信号）が供給されている状態では、転送ゲート電極１２下の転送チャネル１９、増倍ゲート電極１３下の転送チャネル１９、および、読出ゲート電極１４下の転送チャネル１９は、いずれも、約１Ｖに電位が調整された状態となっている。また、フォトダイオード部１５およびフローティングディフュージョン領域１６は、それぞれ、約３Ｖおよび約５Ｖに電位が調整された状態となっている。
ここで、第１実施形態では、図２に示すように、フォトダイオード部１５は、光電変換によって電子を生成するとともに、生成した電子を蓄積する機能を有している。また、転送ゲート電極１２は、電圧が印加されることによって、フォトダイオード部１５に蓄積された電子を、増倍ゲート電極１３下の転送チャネル１９へと転送する機能を有している。また、増倍ゲート電極１３に約２４Ｖの高電圧が印加されることによって、増倍ゲート電極１３下の転送チャネル１９は、高い電位（約２５Ｖ）に調整された状態となる。これにより、転送ゲート電極１２下の転送チャネル１９と増倍ゲート電極１３下の転送チャネル１９との境界に、高電界が印加された高電界領域１９ａが形成される。そして、フォトダイオード部１５に蓄積された電子が転送されて、高電界領域１９ａに達すると、高電界領域１９ａの高電界による衝突電離によって、転送された電子が増倍される。また、増倍ゲート電極１３と増倍ゲート電極１３下の転送チャネル１９とにより増倍部２５が構成されている。
また、読出ゲート電極１４は、電圧が印加されることによって、高電界領域１９ａによって増倍された電子による電荷信号を電圧信号として読み出すためのフローティングディフュージョン領域１６に転送する機能を有している。また、図４に示すように、第１実施形態によるＣＭＯＳイメージセンサは、撮像部２に行列状（マトリックス状）に配置された複数の画素１の列毎に信号を取り出すための、リセットゲートトランジスタ２３と、トランジスタＴｒ１と、トランジスタＴｒ１に接続される選択トランジスタＴｒ２と、１つのトランジスタＴｒ３とを備えている。また、リセットゲートトランジスタ２３は、読み出し後に、信号線１８の電圧をリセット電圧ＶＲＤ（約５Ｖ）にリセットするとともに、読み出し時に、フローティングディフュージョン領域１６を電気的に浮いた状態に保持する機能を有する。このリセットゲートトランジスタ２３のゲートには、リセット信号が供給される。また、リセットゲートトランジスタ２３のドレインには、リセット電圧ＶＲＤ（約５Ｖ）が印加される。また、リセットゲートトランジスタ２３のソースは、信号線１８に接続されている。また、信号線１８は、トランジスタＴｒ１のゲートに接続されており、トランジスタＴｒ１のドレインには、電源電圧ＶＤＤが接続されるとともに、トランジスタＴｒ１のソースには、選択トランジスタＴｒ２のドレインが接続される。また、選択トランジスタＴｒ２のゲートには、列選択線が接続されるとともに、選択トランジスタＴｒ２のソースには、出力線が接続される。また、トランジスタＴｒ３のドレインは、出力線に接続されるとともに、トランジスタＴｒ３のソースは、接地されている。また、トランジスタＴｒ３のゲートには、トランジスタＴｒ３を定電流源として機能させるための所定の電圧が印加されている。また、各列のトランジスタＴｒ１と、トランジスタＴｒ３とによって、ソースフォロワ回路が構成されている。
次に、図４を参照して、第１実施形態によるＣＭＯＳイメージセンサの読出動作について説明する。まず、所定の行の配線層２２に、Ｈレベルの信号を供給することによって、撮像部２の１行分の画素１の読出ゲート電極１４をオン状態にする。これにより、１行分の画素１のフォトダイオード部１５で生成された電子を信号線１８に読み出す。なお、この状態では、選択トランジスタＴｒ２がオフ状態であるため、トランジスタＴｒ１およびＴｒ３からなるソースフォロワ回路には電流は流れない。この状態から、列選択線に順次Ｈレベルの信号を供給することによって、撮像部２の１列分の画素１毎に、選択トランジスタＴｒ２を順次オン状態にする。これによって、各列のトランジスタＴｒ１および選択トランジスタＴｒ２と、トランジスタＴｒ３とを介して、順次電流が流れるので、各画素１毎の信号が出力される。そして、全ての出力が終了すると、リセットゲートトランジスタ２３をオン状態にすることによって、信号線１８の電位をリセットする。上記の動作を繰り返すことによって、第１実施形態によるＣＭＯＳイメージセンサの読出動作が行われる。
図５は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。図６は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための信号波形図である。次に、図５および図６を参照して、本発明の第１実施形態によるＣＭＯＳイメージセンサの増倍動作について説明する。
まず、図５に示すように、フォトダイオード部１５に光が入射されると、図６の期間Ａにおいて、光電変換により、フォトダイオード部１５に電子が生成される。次に、図６の期間Ｂにおいて、転送ゲート電極１２をオフ状態のまま、増倍ゲート電極１３をオン状態にすることにより、増倍ゲート電極１３下の転送チャネル１９の電位を、約２５Ｖに調整する。このとき、転送ゲート電極１２下の転送チャネル１９は、約１Ｖに電位が調整された状態となっている。フォトダイオード部１５は、約３Ｖに電位が調整されているため、生成された電子は、フォトダイオード部１５よりも電位が低い転送ゲート電極１２下の転送チャネル１９には転送されずに、フォトダイオード部１５に蓄積された状態となる。
次に、図６の期間Ｃにおいて、増倍ゲート電極１３をオン状態にしておくとともに、転送ゲート電極１２をオン状態にする。すなわち、増倍ゲート電極１３下の転送チャネル１９が、約２５Ｖの高い電位に調整された状態で、転送ゲート電極１２下の転送チャネル１９を、約４Ｖの電位に調整する。これにより、フォトダイオード部１５に蓄積された電子は、フォトダイオード部１５の電位（約３Ｖ）よりも高い電位（約４Ｖ）に調整された転送ゲート電極１２下の転送チャネル１９へと転送されるとともに、転送ゲート電極１２下の転送チャネル１９に転送された電子は、転送ゲート電極１２下の転送チャネル１９の電位（約４Ｖ）よりも、さらに高い電位（約２５Ｖ）に調整された増倍ゲート電極１３下の転送チャネル１９へと転送される。この時、転送ゲート電極１２下の転送チャネル１９から増倍ゲート電極１３下の転送チャネル１９へと転送された電子は、転送ゲート電極１２下の転送チャネル１９と増倍ゲート電極１３下の転送チャネル１９との境界に形成された高電界領域１９ａを移動中に、高電界領域１９ａの高電界からエネルギを得るとともに、エネルギを得た電子は、シリコン原子と衝突して電子と正孔とが生成される（衝突電離）ことによって新たな電子が生成される。その後、フォトダイオード部１５から転送された電子および衝突電離によって生成した電子は、高電界領域１９ａの電界によって、増倍ゲート電極１３下の転送チャネル１９に蓄積される。
図７は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。図８は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための信号波形図である。次に、図７および図８を参照して、本発明の第１実施形態によるＣＭＯＳイメージセンサの逆転送動作について説明する。なお、逆転送動作とは、増倍ゲート電極１３下の転送チャネル１９に蓄積された電子を、フォトダイオード部１５に転送する動作をいう。
まず、図８の期間Ｄにおいて、転送ゲート電極１２をオン状態にしておくとともに、増倍ゲート電極１３をオフ状態にする。これにより、図７および図８に示すように、転送ゲート電極１２下の転送チャネル１９が、約４Ｖに電位が調整された状態で、増倍ゲート電極１３下の転送チャネル１９が、約１Ｖに電位が調整される。このため、増倍ゲート電極１３下の転送チャネル１９に蓄積された電子は、増倍ゲート電極１３下の転送チャネル１９の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極１２下の転送チャネル１９へと転送される。次に、図８の期間Ｅにおいて、増倍ゲート電極１３をオフ状態にしておくとともに、転送ゲート電極１２もオフ状態にする。これにより、増倍ゲート電極１３下の転送チャネル１９が、約１Ｖに電位が調整された状態で、転送ゲート電極１２下の転送チャネル１９も、約４Ｖに電位が調整された状態から、増倍ゲート電極１３下の転送チャネル１９と同じ約１Ｖに電位が調整された状態となる。また、フォトダイオード部１５は、転送ゲート電極１２下の転送チャネル１９の電位（約１Ｖ）および増倍ゲート電極１３下の転送チャネル１９の電位（約１Ｖ）よりも高い電位（約３Ｖ）に調整された状態にある。このため、転送ゲート電極１２下の転送チャネル１９に転送された電子は、より高い電位に調整されているフォトダイオード部１５へと転送される。このようにして、増倍ゲート電極１３下の転送チャネル１９に蓄積された電子は、フォトダイオード部１５へと転送される。そして、フォトダイオード部１５へと転送された電子は、再び上記増倍動作によって、フォトダイオード部１５から高電界領域１９ａを経て、増倍ゲート電極１３下の転送チャネル１９へと転送されるとともに、上記増倍動作および上記逆転送動作が繰り返される。これによって、電子の増倍が繰り返されるとともに、増倍された電子は、電荷信号として増倍ゲート電極１３下の転送チャネル１９に蓄積される。また、そのように増倍されて蓄積された電子による電荷信号は、上述した読出動作のように、フローティングディフュージョン領域１６および信号線１８を介して、電圧信号として読み出される。
第１実施形態では、上記のように、１つの転送ゲート電極１２をフォトダイオード部１５と増倍ゲート電極１３との間に、フォトダイオード部１５および増倍ゲート電極１３に隣接するように設けることによって、フォトダイオード部１５と増倍ゲート電極１３との間に設けられた転送ゲート電極１２に電圧を印加することにより、フォトダイオード部１５に蓄積された電子を、電界による衝突電離により電子を増倍する高電界領域１９ａに転送することができるので、１つの転送ゲート電極１２のみで、電子が蓄積されているフォトダイオード部１５から電子を増倍するための高電界領域１９ａへ電子の転送を行うことができる。このため、電子の一時的な蓄積および高電界領域１９ａへの転送動作を行うために、３つのゲート電極を用いる場合とは異なり、ゲート電極の数を少なくすることができるので、装置を小型化することができる。
また、第１実施形態では、電子を衝突電離により増倍させることが可能な電圧を増倍ゲート電極１３に印加した後、フォトダイオード部１５から高電界領域１９ａへと電子を転送するように転送ゲート電極１２の電圧を制御するように構成することによって、１つの転送ゲート電極１２の電圧を制御することによって、電子が蓄積されたフォトダイオード部１５から、電子を増倍する高電界領域１９ａへと電子を転送することができるので、１つの転送ゲート電極１２のみで、電子が蓄積されているフォトダイオード部１５から電子を増倍するための高電界領域１９ａへ電子の転送を行うことができる。このため、電子の一時的な蓄積および高電界領域１９ａへの転送動作を行うために、３つのゲート電極を用いる場合とは異なり、ゲート電極の数を少なくすることができるので、容易に装置を小型化することができる。
また、第１実施形態では、衝突電離によって増倍された電子をフォトダイオード部１５に戻すように、転送ゲート電極１２および増倍ゲート電極１３の電圧を制御し、増倍ゲート電極１３下の転送チャネル１９からフォトダイオード部１５に戻された電子を、再び高電界領域１９ａに転送するように、転送ゲート電極１２の電圧を制御するように構成することによって、衝突電離による電子の増倍動作を複数回行うことができるので、電子の増倍率を向上させることができる。このため、フォトダイオード部１５によって生成された電子の数をより有効に増加させることができる。
また、第１実施形態では、増倍ゲート電極１３に、隣接する転送ゲート電極１２に印加されている電圧よりも小さい電圧を印加した後、増倍ゲート電極１３下の転送チャネル１９からフォトダイオード部１５へと電子を転送するように転送ゲート電極１２の電圧を制御するように構成することによって、増倍ゲート電極１３下の転送チャネル１９の電位が、転送ゲート電極１２下の転送チャネル１９の電位よりも小さい電位に調整されるので、増倍ゲート電極１３下の転送チャネル１９に蓄積された電子を容易に転送ゲート電極１２下の転送チャネル１９に転送することができるとともに、転送ゲート電極１２の電圧を制御することによって、転送ゲート電極１２下の転送チャネル１９に転送された電子を容易にフォトダイオード部１５へと転送することができる。
また、第１実施形態では、読出ゲート電極１４を、増倍ゲート電極１３とフローティングディフュージョン領域１６との間に、増倍ゲート電極１３およびフローティングディフュージョン領域１６と隣接するように設けることによって、読出ゲート電極１４に電圧を印加することにより、容易に、増倍ゲート電極１３下の転送チャネルに蓄積された電子をフローティングディフュージョン領域１６に転送することができる。
（第２実施形態）
図９は、本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。図９を参照して、この第２実施形態では、上記第１実施形態と異なり、フォトダイオード部１５が読出ゲート電極１４と隣接するように形成された画素３０を含むＣＭＯＳイメージセンサの構造について説明する。
この第２実施形態によるＣＭＯＳイメージセンサの画素３０の断面構造としては、図９に示すように、ｐ型シリコン基板１０の表面に、各画素３０をそれぞれ分離するため素子分離領域１７が形成されている。また、素子分離領域１７によって囲まれる各画素３０のｐ型シリコン基板１０の表面には、素子分離領域１７の一方から所定の間隔を隔てて、ｎ型不純物領域からなる転送チャネル３１を挟むように、フォトダイオード部１５が形成されている。また、各画素３０のｐ型シリコン基板１０の表面には、フォトダイオード部１５から所定の間隔を隔てて、ｎ型不純物領域からなる転送チャネル３２を挟むように、フローティングディフュージョン領域１６が形成されている。また、転送チャネル３１および３２は、フローティングディフュージョン領域１６の不純物濃度（ｎ＋）よりも低い不純物濃度（ｎ−）を有する。また、フローティングディフュージョン領域１６は、素子分離領域１７の他方と隣接するように形成されている。
ここで、第２実施形態では、転送チャネル３１の上面上には、ゲート絶縁膜３３が形成されている。このゲート絶縁膜３３の上面上の所定領域には、所定の間隔を隔てて転送ゲート電極１２および増倍ゲート電極１３が形成されている。この転送ゲート電極１２は、フォトダイオード部１５と隣接するように形成されているとともに、増倍ゲート電極１３は、素子分離領域１７の一方と隣接するように形成されている。また、転送チャネル３２の上面上には、ゲート絶縁膜３４が形成されている。このゲート絶縁膜３４の上面上の所定領域には、読出ゲート電極１４が形成されている。この読出ゲート電極１４は、フォトダイオード部１５とフローティングディフュージョン領域１６との間に、フォトダイオード部１５およびフローティングディフュージョン領域１６と隣接するように形成されている。また、増倍ゲート電極１３と増倍ゲート電極１３下の転送チャネル３１とにより増倍部３５が構成されている。
また、第２実施形態では、転送ゲート電極１２下の転送チャネル３１は、転送ゲート電極１２にクロック信号のオン信号（Ｈレベルの信号）が供給されている場合に、約４Ｖの電位に調整されるとともに、転送ゲート電極１２にクロック信号のオフ信号（Ｌレベルの信号）が供給されている場合に、約１Ｖの電位に調整されている。また、増倍ゲート電極１３下の転送チャネル３１は、増倍ゲート電極１３にクロック信号のオン信号（Ｈレベルの信号）が供給されている場合に、約２５Ｖの電位に調整されるとともに、増倍ゲート電極１３にクロック信号のオフ信号（Ｌレベルの信号）が供給されている場合に、約１Ｖの電位に調整されている。また、読出ゲート電極１４下の転送チャネル３２は、読出ゲート電極１４にクロック信号のオン信号（Ｈレベルの信号）が供給されている場合に、約４Ｖの電位に調整されるとともに、読出ゲート電極１４にクロック信号のオフ信号（Ｌレベルの信号）が供給されている場合に、約１Ｖの電位に調整されている。
なお、第２実施形態のその他の構造は、上記第１実施形態と同様である。
図１０は、本発明の第２実施形態によるＣＭＯＳイメージセンサの撮像動作を説明するための回路図である。次に、図９および図１０を参照して、第２実施形態によるＣＭＯＳイメージセンサの撮像動作について説明する。
まず、全ての画素３０のフォトダイオード部１５の初期化を行う。具体的には、図１０に示すように、全てのリセットゲートトランジスタ２３および読出ゲート電極１４をオン状態にすることにより、フォトダイオード部１５に蓄積されていた電子を排出する。
次に、全ての画素３０において撮像を行う。具体的には、全てのリセットゲートトランジスタ２３および読出ゲート電極１４をオフ状態にする。このとき、全ての転送ゲート電極１２をオフ状態にする。これにより、フォトダイオード部１５には、入射光量に応じて発生する電子が蓄積される。
次に、所定の撮像期間経過後に、上記第１実施形態と同様の増倍動作が全ての画素３０において行われる。そして、増倍動作が複数回行われた後、増倍された電子が増倍ゲート電極１３下の転送チャネル３１（図９参照）に蓄積される。なお、このとき、全ての転送ゲート電極１２はオフ状態である。
次に、蓄積された電子の読出動作が各行毎に行われる。具体的には、全ての読出ゲート電極１４およびリセットゲートトランジスタ２３をオン状態にする。これにより、各行の読出動作が行われている間に、フォトダイオード部１５において発生した電子が排出される。その後、全てのリセットゲートトランジスタ２３をオフ状態にするとともに、読出動作が行われない行の読出ゲート電極１４をオフ状態にすることにより、フローティングディフュージョン領域１６を電気的に浮いた状態にする。次に、転送ゲート電極１２をオン状態にするとともに、増倍ゲート電極１３をオフ状態にすることにより、増倍ゲート電極１３下の転送チャネル３１に蓄積された電子が転送ゲート電極１２下の転送チャネル３１に転送される。そして、転送ゲート電極１２をオフ状態にすることにより、転送ゲート電極１２下の転送チャネル３１に転送された電子を、フォトダイオード部１５および読出ゲート電極１４下の転送チャネル３２（図９参照）を介してフローティングディフュージョン領域１６に供給する。これにより、フローティングディフュージョン領域１６に供給された電子に対応する信号が信号線１８に現れる。次に、各列の選択トランジスタＴｒ２を順次オン状態にすることにより、各列のトランジスタＴｒ１および選択トランジスタＴｒ２と、トランジスタＴｒ３とを介して、順次電流が流れるので、読出しが行われる行の各画素３０毎の信号が出力される。
次に、各行毎の読出動作を全ての行に対して行うことにより、ＣＭＯＳイメージセンサの撮像動作が終了する。
第２実施形態では、上記のように、読出ゲート電極１４を、フォトダイオード部１５とフローティングディフュージョン領域１６との間に、フォトダイオード部１５およびフローティングディフュージョン領域１６と隣接するように設けることによって、各行の読出動作が行われている間に、フォトダイオード部１５に発生した電子を容易に排出することができる。これにより、撮像期間経過後から読出動作が開始されるまでの時間が各画素３０により異なる場合にも、各行の読出動作が行われている間にフォトダイオード部１５に発生した電子が、撮像時間経過後の信号に対応する増倍ゲート電極１３下の転送チャネル３１に蓄積された電子に混入するのを抑制することができるので、撮像期間経過後から読出動作が開始されるまでの時間が各画素３０により異なる場合にも、各画素３０の撮像時間経過後の電子に対応する信号を正確に読み出すことができる。すなわち、グローバルシャッタ機能を有するＣＭＯＳイメージセンサを得ることができる。
なお、第２実施形態のその他の効果は、上記第１実施形態と同様である。
（第３実施形態）
図１１は、本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。図１１を参照して、この第３実施形態では、上記第１実施形態と異なり、フォトダイオード部１５上に転送ゲート電極４２が形成された画素４０を含むＣＭＯＳイメージセンサの構造について説明する。
この第３実施形態によるＣＭＯＳイメージセンサの画素４０の断面構造としては、図１１に示すように、ｐ型シリコン基板１０のフォトダイオード部１５および転送チャネル１９と対応する上面上に、ゲート絶縁膜４１が形成されている。このゲート絶縁膜４１の上面上のフォトダイオード部１５と対応する領域には、転送ゲート電極４２が形成されている。なお、転送ゲート電極４２は、本発明の「第２転送電極」の一例である。また、ゲート絶縁膜４１の上面上の転送チャネル１９と対応する領域には、転送ゲート電極１２、増倍ゲート電極１３および読出ゲート電極１４がフォトダイオード部１５側から順に所定の間隔を隔てて形成されている。また、転送ゲート電極４２は、クロック信号のオン信号（Ｈレベルの信号）が供給されることにより、約２．９Ｖの電圧が印加されるように構成されている。また、転送ゲート電極４２に約２．９Ｖの電圧が印加されている場合には、転送ゲート電極４２下のフォトダイオード部１５は、約４Ｖの電位に調整されている。なお、転送ゲート電極４２にクロック信号のオフ信号（Ｌレベルの信号）が供給されている場合には、フォトダイオード部１５は、約１Ｖの電位に調整されている。
なお、第３実施形態のその他の構造は、上記第１実施形態と同様である。
次に、図１１を参照して、第３実施形態によるＣＭＯＳイメージセンサの電子の転送動作について説明する。
まず、撮像期間では、転送ゲート電極４２をオン状態にするとともに、転送ゲート電極１２をオフ状態にする。これにより、フォトダイオード部１５が約４Ｖの電位に調整されるとともに、転送ゲート電極１２下の転送チャネル１９が約１Ｖの電位に調整される。したがって、フォトダイオード部１５には、入射光量に応じて発生する電子が蓄積される。
そして、フォトダイオード部１５に蓄積された電子を転送ゲート電極１２下の転送チャネル１９に転送する場合には、転送ゲート電極１２をオン状態にするとともに、転送ゲート電極４２をオフ状態にする。これにより、転送ゲート電極１２下の転送チャネル１９が約４Ｖの電位に調整されるとともに、フォトダイオード部１５が約１Ｖの電位に調整される。したがって、フォトダイオード部１５に蓄積された電子がより高い電位に調整された転送ゲート電極１２下の転送チャネル１９に転送される。
その一方、転送ゲート電極１２下の転送チャネル１９に位置する電子をフォトダイオード部１５に転送する場合には、転送ゲート電極４２をオン状態にするとともに、転送ゲート電極１２をオフ状態にする。これにより、フォトダイオード部１５が約４Ｖの電位に調整されるとともに、転送ゲート電極１２下の転送チャネル１９が約１Ｖの電位に調整される。したがって、転送ゲート電極１２下の転送チャネル１９に位置する電子がより高い電位に調整されたフォトダイオード部１５に転送される。
第３実施形態では、上記のように、フォトダイオード部１５上に転送ゲート電極４２を設けることによって、転送ゲート電極４２により、フォトダイオード部１５に蓄積された電子を容易に転送ゲート電極１２下の転送チャネル１９に転送することができるとともに、転送ゲート電極１２下の転送チャネル１９に位置する電子を容易にフォトダイオード部１５に転送することができる。
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第３実施形態では、本発明を撮像装置の一例であるパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサに適用する例を示したが、本発明はこれに限らず、パッシブ型のＣＭＯＳイメージセンサ以外のアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサに適用してもよい。
また、上記第１〜第３実施形態では、本発明を撮像装置の一例であるＣＭＯＳイメージセンサに適用する例を示したが、本発明はこれに限らず、ＣＭＯＳイメージセンサ以外の撮像装置に適用してもよい。たとえば、ＣＭＯＳイメージセンサ以外の撮像装置であるＣＣＤイメージセンサに本発明を適用するようにしてもよい。
また、上記第１〜第３実施形態では、ｐ型シリコン基板上に撮像装置を形成した例を示したが、本発明はこれに限らず、ｎ型シリコン基板上にｐ型の不純物拡散領域を形成したものを基板として用いてもよい。
また、上記第１〜第３実施形態では、キャリアとして電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることで、キャリアとして正孔を用いるようにしてもよい。
また、上記第１〜第３実施形態では、各列毎に共通のリセットゲートトランジスタ２３を設ける例を示したが、本発明はこれに限らず、各画素毎にリセットゲートトランジスタを設けてもよい。
また、上記第１〜第３実施形態では、各行毎に読出動作を行う例を示したが、本発明はこれに限らず、各列毎に読出動作を行うようにしてもよい。
本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの構成を示した回路図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための断面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの増倍動作を説明するための信号波形図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための断面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの逆転送動作を説明するための信号波形図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの撮像動作を説明するための回路図である。 本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 従来のＣＣＤイメージセンサの構造を示した断面図である。 図１２に示した従来の一例によるＣＣＤイメージセンサの構造をＣＭＯＳイメージセンサに適用した場合の断面図である。
符号の説明
１、３０、４０ 画素
１２ 転送ゲート電極（第１転送電極）
１３ 増倍ゲート電極（増倍電極）
１４ 読出ゲート電極（読出電極）
１５ フォトダイオード部（キャリア蓄積部）
１６ フローティングディフュージョン領域（キャリア数電圧変換部）
２５、３５ 増倍部
４２ 転送ゲート電極（第２転送電極）

Claims (8)

  1. 光電変換機能を有するとともに、光電変換により生成されたキャリアを蓄積するためのキャリア蓄積部と、
    電界による衝突電離によりキャリアを増倍するための電界を印加する増倍電極を含む増倍部と、
    前記キャリア蓄積部と前記増倍電極との間に、前記キャリア蓄積部および前記増倍電極に隣接するように設けられた１つの第１転送電極とを備えた、撮像装置。
  2. キャリアを衝突電離により増倍させることが可能な電圧を前記増倍電極に印加した後、前記キャリア蓄積部から前記増倍部へとキャリアを転送するように前記第１転送電極の電圧を制御する、請求項１に記載の撮像装置。
  3. 前記衝突電離によって増倍されたキャリアを前記キャリア蓄積部に戻すように、前記第１転送電極および前記増倍電極の電圧を制御し、
    前記増倍部から前記キャリア蓄積部に戻されたキャリアを、再び前記増倍部に転送するように、前記第１転送電極の電圧を制御する、請求項２に記載の撮像装置。
  4. 前記増倍電極に、隣接する前記第１転送電極に印加されている電圧よりも小さい電圧を印加した後、前記増倍部から前記キャリア蓄積部へとキャリアを転送するように前記第１転送電極の電圧を制御する、請求項３に記載の撮像装置。
  5. 増倍されたキャリア数を電圧に変換するキャリア数電圧変換部と、
    前記キャリア数電圧変換部へのキャリアの転送を行うための読出電極とをさらに備え、
    前記キャリア蓄積部、前記増倍電極を有する増倍部、前記第１転送電極、前記キャリア数電圧変換部および前記読出電極を１つの画素内に含む、請求項１〜４のいずれか１項に記載の撮像装置。
  6. 前記読出電極は、前記増倍電極と前記キャリア数電圧変換部との間に、前記増倍電極および前記キャリア数電圧変換部と隣接するように設けられている、請求項５に記載の撮像装置。
  7. 前記読出電極は、前記キャリア蓄積部と前記キャリア数電圧変換部との間に、前記キャリア蓄積部および前記キャリア数電圧変換部と隣接するように設けられている、請求項５に記載の撮像装置。
  8. 前記キャリア蓄積部上に、前記第１転送電極と隣接するように設けられた第２転送電極をさらに備える、請求項１〜７のいずれか１項に記載の撮像装置。
JP2006332509A 2006-01-31 2006-12-08 撮像装置 Expired - Fee Related JP4212623B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006332509A JP4212623B2 (ja) 2006-01-31 2006-12-08 撮像装置
US11/670,861 US7619196B2 (en) 2006-01-31 2007-02-02 Imaging device including a multiplier electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006021609 2006-01-31
JP2006332509A JP4212623B2 (ja) 2006-01-31 2006-12-08 撮像装置

Publications (2)

Publication Number Publication Date
JP2007235097A true JP2007235097A (ja) 2007-09-13
JP4212623B2 JP4212623B2 (ja) 2009-01-21

Family

ID=38321194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332509A Expired - Fee Related JP4212623B2 (ja) 2006-01-31 2006-12-08 撮像装置

Country Status (2)

Country Link
US (1) US7619196B2 (ja)
JP (1) JP4212623B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012205305A (ja) * 2011-03-23 2012-10-22 E2V Semiconductors 非常に大きなダイナミックレンジを有する画像センサー
DE112017002137T5 (de) 2016-04-22 2019-01-03 Sony Corporation Festkörper-bildgebungselement, treiberverfahren und elektronische vorrichtung

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026777A1 (ja) * 2005-08-30 2007-03-08 National University Corporation Shizuoka University 半導体測距素子及び固体撮像装置
JP2008060550A (ja) * 2006-07-31 2008-03-13 Sanyo Electric Co Ltd 撮像装置
JP5205002B2 (ja) * 2007-07-11 2013-06-05 ブレインビジョン株式会社 固体撮像素子の画素構造
US7969492B2 (en) * 2007-08-28 2011-06-28 Sanyo Electric Co., Ltd. Image pickup apparatus
JP2009130015A (ja) * 2007-11-21 2009-06-11 Sanyo Electric Co Ltd 撮像装置
JP2009135242A (ja) * 2007-11-30 2009-06-18 Sanyo Electric Co Ltd 撮像装置
FR2924862B1 (fr) * 2007-12-10 2010-08-13 Commissariat Energie Atomique Dispositif microelectronique photosensible avec multiplicateurs par avalanche
US20090152605A1 (en) * 2007-12-18 2009-06-18 Sanyo Electric Co., Ltd. Image sensor and cmos image sensor
US7952635B2 (en) * 2007-12-19 2011-05-31 Teledyne Licensing, Llc Low noise readout apparatus and method with snapshot shutter and correlated double sampling
US8077240B2 (en) * 2008-04-23 2011-12-13 Inernational Business Machines Corporation Methods for enhancing quality of pixel sensor image frames for global shutter imaging
JP5243100B2 (ja) * 2008-05-12 2013-07-24 ブレインビジョン株式会社 固体撮像素子の画素構造
JP2010003868A (ja) * 2008-06-20 2010-01-07 Sanyo Electric Co Ltd 撮像装置
JP2010021348A (ja) * 2008-07-10 2010-01-28 Sanyo Electric Co Ltd 撮像装置
JP2010027668A (ja) * 2008-07-15 2010-02-04 Sanyo Electric Co Ltd 撮像装置
US8009215B2 (en) * 2008-07-16 2011-08-30 International Business Machines Corporation Pixel sensor cell with frame storage capability
US8009216B2 (en) * 2008-07-16 2011-08-30 International Business Machines Corporation Pixel sensor cell with frame storage capability
JP5283216B2 (ja) * 2008-07-31 2013-09-04 国立大学法人静岡大学 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置
JP5473951B2 (ja) * 2009-02-13 2014-04-16 パナソニック株式会社 固体撮像装置及びカメラ
FR2945667B1 (fr) 2009-05-14 2011-12-16 Commissariat Energie Atomique Capteur d'image integre a tres grande sensibilite.
US9698196B2 (en) * 2009-08-14 2017-07-04 Heptagon Micro Optics Pte. Ltd. Demodulation pixel incorporating majority carrier current, buried channel and high-low junction
JP5648923B2 (ja) * 2009-10-09 2015-01-07 国立大学法人静岡大学 半導体素子及び固体撮像装置
FR2973160B1 (fr) * 2011-03-23 2013-03-29 E2V Semiconductors Capteur d'image a multiplication d'electrons
JP5573978B2 (ja) * 2012-02-09 2014-08-20 株式会社デンソー 固体撮像素子およびその駆動方法
EP3066689B1 (en) 2013-11-04 2020-07-08 Artto Aurola Improved semiconductor radiation detector
FR3031237B1 (fr) * 2014-12-29 2016-12-23 E2V Semiconductors Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons
EP3475987A4 (en) * 2016-06-21 2020-01-01 Shenzhen Xpectvision Technology Co., Ltd. IMAGE SENSOR BASED ON AVALANCHE PHOTODIODS
CN111787247B (zh) * 2020-06-19 2022-09-16 中国电子科技集团公司第四十四研究所 倍增寄存器结构以及包括该倍增寄存器结构的emccd
US20220061675A1 (en) * 2020-08-28 2022-03-03 Pixart Imaging Inc. Forehead temperature measurement system with high accuracy
CN112271187B (zh) * 2020-09-25 2023-10-27 华东光电集成器件研究所 一种背照式emccd背面结构及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912536A (en) * 1988-04-15 1990-03-27 Northrop Corporation Charge accumulation and multiplication photodetector
JPH04125965A (ja) 1990-09-17 1992-04-27 Hamamatsu Photonics Kk 半導体装置
US5401952A (en) * 1991-10-25 1995-03-28 Canon Kabushiki Kaisha Signal processor having avalanche photodiodes
JP3483261B2 (ja) 1992-07-10 2004-01-06 テキサス インスツルメンツ インコーポレイテツド イメージセンサ
JP3447326B2 (ja) 1993-06-25 2003-09-16 日本放送協会 固体撮像素子
US6278142B1 (en) * 1999-08-30 2001-08-21 Isetex, Inc Semiconductor image intensifier
JP2001135851A (ja) * 1999-11-05 2001-05-18 Minolta Co Ltd 光電変換素子および固体撮像装置
US7372495B2 (en) * 2002-08-23 2008-05-13 Micron Technology, Inc. CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics
JP2005064304A (ja) 2003-08-15 2005-03-10 Koji Eto 高感度高速撮像素子
JP4128947B2 (ja) 2003-12-19 2008-07-30 株式会社東芝 固体撮像装置
JP2005268564A (ja) 2004-03-19 2005-09-29 Ricoh Co Ltd 固体撮像素子及び固体撮像素子の製造方法
US7045754B2 (en) * 2004-03-30 2006-05-16 Omnivision Technologies, Inc. Hybrid charge coupled CMOS image sensor having an amplification transistor controlled by a sense node
JP2006332509A (ja) 2005-05-30 2006-12-07 Kyocera Corp 粗面化法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012205305A (ja) * 2011-03-23 2012-10-22 E2V Semiconductors 非常に大きなダイナミックレンジを有する画像センサー
DE112017002137T5 (de) 2016-04-22 2019-01-03 Sony Corporation Festkörper-bildgebungselement, treiberverfahren und elektronische vorrichtung

Also Published As

Publication number Publication date
JP4212623B2 (ja) 2009-01-21
US7619196B2 (en) 2009-11-17
US20070176213A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
JP4212623B2 (ja) 撮像装置
JP4494492B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
US9621827B2 (en) Imaging element, driving method, and electronic apparatus
JP2009054870A (ja) 撮像装置
JP4200545B2 (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
WO2011058684A1 (ja) 固体撮像装置
US20130206965A1 (en) Driving method for solid-state imaging apparatus, and imaging system
EP2216820A2 (en) Solid-state image pickup device and camera system
JP2008060550A (ja) 撮像装置
JP4198166B2 (ja) 撮像装置
JP2009278241A (ja) 固体撮像装置の駆動方法および固体撮像装置
JP2008192648A (ja) 撮像装置
JP4735702B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2006093517A (ja) 固体撮像装置
JP2009130015A (ja) 撮像装置
JP2007027456A (ja) 撮像装置
JP2009147049A (ja) 撮像装置
JP2009038520A (ja) 撮像装置
JP2009130669A (ja) 撮像装置
JP2011061522A (ja) Ｍｏｓ型イメージセンサ、ｍｏｓ型イメージセンサの駆動方法、撮像装置
JP2010003868A (ja) 撮像装置
JPH1175114A (ja) 光電変換装置
JP2010010740A (ja) 撮像装置
JP2009059847A (ja) 撮像装置
JP2008258498A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees