JP2007201107A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007201107A JP2007201107A JP2006016882A JP2006016882A JP2007201107A JP 2007201107 A JP2007201107 A JP 2007201107A JP 2006016882 A JP2006016882 A JP 2006016882A JP 2006016882 A JP2006016882 A JP 2006016882A JP 2007201107 A JP2007201107 A JP 2007201107A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate electrode
- gate
- fin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 230000005669 field effect Effects 0.000 claims abstract description 16
- 230000003068 static effect Effects 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 66
- 229910052710 silicon Inorganic materials 0.000 description 66
- 239000010703 silicon Substances 0.000 description 66
- 239000010410 layer Substances 0.000 description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 43
- 229910052814 silicon oxide Inorganic materials 0.000 description 43
- 238000004519 manufacturing process Methods 0.000 description 42
- 239000011229 interlayer Substances 0.000 description 29
- 238000000034 method Methods 0.000 description 24
- 238000001020 plasma etching Methods 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000002184 metal Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000001459 lithography Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】複数のフィンフィールドエフェクトトランジスタで構成され、前記複数のフィンフィールドエフェクトトランジスタの中の少なくとも1つの前記トランジスタが、第1ゲート電極と第2ゲート電極を持ち、前記第1ゲート電極の電位を制御してチャネルを形成し、前記第2ゲート電極の電位を制御してデータの書き込み時に閾値電圧を低下させるセパレートゲート型のダブルゲートフィールドエフェクトトランジスタであるSRAMセルを有する半導体装置による。
【選択図】図1
Description
また、フィンFETで高電流駆動力を目指した低い閾値電圧を得るために、チャネル領域のポテンシャルを制御する試みもなされている(例えば、非特許文献2参照。)。このフィンFETはバックゲート型MOSFETと呼ばれ、チャネル領域のポテンシャルの制御のための配線が新たに必要になるため、バックゲート型のフィンFETを組み込んだレイアウトのSRAMセルは作製されていなかった。
閾値制御ラインVtCに印加する信号電圧は、メモリーの書き込み、読み出しのタイミングに先んじて電圧印加されて、トランジスタTr.5とTr.6の閾値電圧Vtが書き込み・読み出し時よりも早い時刻に設定されている。具体的には、図3に示すように、ライトイネーブル(Write enable)信号WRのオンされる時刻よりも前の時刻に閾値制御VtC信号は余裕を持って入力されて立ち下がり低閾値(low-Vt)モード(mode)で低閾値のトランジスタTr.5とTr.6をオンさせてデータ(Data)Dを書き込む。ライトイネーブル信号WRがオフするときは、オフの開始時刻よりも後の時刻に余裕を持って閾値制御VtC信号が立ち上がりはじめるような設計にする。閾値制御VtC信号が立ち上がると、高閾値(high-Vt)モードに設定され、高閾値のトランジスタTr.5とTr.6をオフさせて書き込まれたデータDを保持する。
ゲート電極G1とバックゲート(back gate)であるゲート電極G2とを接続して狭義の意味のダブルゲート(double gate)フィン(Fin)FETとして構成されている。
2…酸化シリコン層
3…半導体層(シリコン層)
3a乃至3d…活性化領域(半導体フィン、シリコンフィン)
4、4a乃至4d…キャップ膜
5a乃至5d…レジスト膜
6…導電膜(ポリシリコン膜)
6a乃至6j…ゲート電極
7…レジスト膜
8a乃至8j…コンタクトホール及びその領域
9…層間絶縁膜(酸化シリコン膜)
10…レジスト膜
11a乃至11j…コンタクトホール及びその領域
12a乃至12j…コンタクトプラグ
13a乃至13n…M1配線
14…層間絶縁膜
15a…ヴィア1ホール及びその領域
16a乃至16j…ヴィア1プラグ
17b乃至17g、17i、17j…M2配線
18…層間絶縁膜
19a乃至19h…ヴィア2プラグ
20…パッシベーション膜
31…第1インバータの伝達特性
32…第2インバータの伝達特性
33…左上のループ
34…右下のループ
Claims (5)
- 複数のフィンフィールドエフェクトトランジスタで構成され、前記複数のフィンフィールドエフェクトトランジスタの中の少なくとも1つの前記トランジスタが、第1ゲート電極と第2ゲート電極を持ち、前記第1ゲート電極の電位を制御してチャネルを形成し、前記第2ゲート電極の電位を制御してデータの書き込み時に閾値電圧を低下させるセパレートゲート型のダブルゲートフィールドエフェクトトランジスタであるスタティックランダムアクセスメモリセルを有することを特徴とする半導体装置。
- 前記第2ゲート電極の電位は前記スタティックランダムアクセスメモリセルのライトイネーブル信号に同期して変化し、前記ダブルゲートフィールドエフェクトトランジスタの閾値電圧が、ライトイネーブル信号に同期して低くなることを特徴とする請求項1に記載の半導体装置。
- 前記ライトイネーブル信号に同期する前記第2ゲート電極の電位は、前記ライトイネーブル信号の立ち上がりの時刻より早い時刻から変化し、前記ライトイネーブル信号の立ち下がりの時刻より遅い時刻まで変化していることを特徴とする請求項2に記載の半導体装置。
- 前記ダブルゲートフィールドエフェクトトランジスタが、前記スタティックランダムアクセスメモリセルのトランスファトランジスタであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 前記ダブルゲートフィールドエフェクトトランジスタが、前記スタティックランダムアクセスメモリセルのドライバトランジスタであることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016882A JP4855786B2 (ja) | 2006-01-25 | 2006-01-25 | 半導体装置 |
US11/657,130 US7522445B2 (en) | 2006-01-25 | 2007-01-24 | Semiconductor memory |
CNB2007100879165A CN100539157C (zh) | 2006-01-25 | 2007-01-25 | 半导体存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006016882A JP4855786B2 (ja) | 2006-01-25 | 2006-01-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007201107A true JP2007201107A (ja) | 2007-08-09 |
JP4855786B2 JP4855786B2 (ja) | 2012-01-18 |
Family
ID=38368244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006016882A Expired - Fee Related JP4855786B2 (ja) | 2006-01-25 | 2006-01-25 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7522445B2 (ja) |
JP (1) | JP4855786B2 (ja) |
CN (1) | CN100539157C (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008081740A1 (ja) * | 2006-12-28 | 2008-07-10 | National Institute Of Advanced Industrial Science And Technology | Sramセル及びsram装置 |
WO2008114716A1 (ja) * | 2007-03-20 | 2008-09-25 | National Institute Of Advanced Industrial Science And Technology | Sram装置 |
JPWO2008069277A1 (ja) * | 2006-12-07 | 2010-03-25 | 独立行政法人産業技術総合研究所 | Sram装置 |
CN102194516A (zh) * | 2010-03-08 | 2011-09-21 | S.O.I.Tec绝缘体上硅技术公司 | Sram型存储器单元 |
JP2013502022A (ja) * | 2009-08-13 | 2013-01-17 | サウスイースト ユニバーシティ | 高密度で高いロバスト性を有するサブスレッショルドメモリセル回路 |
JP5382886B2 (ja) * | 2009-07-29 | 2014-01-08 | 独立行政法人産業技術総合研究所 | Sramセル |
JP2014500565A (ja) * | 2010-11-04 | 2014-01-09 | クアルコム,インコーポレイテッド | 独立ゲートFinFETを使用する安定SRAMビットセル設計 |
WO2016117288A1 (ja) * | 2015-01-19 | 2016-07-28 | 株式会社ソシオネクスト | 半導体集積回路装置 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2898432B1 (fr) * | 2006-03-10 | 2008-04-11 | Commissariat Energie Atomique | Cellules memoire en technologie cmos double-grille dotee de transistors a deux grilles independantes |
JP5057739B2 (ja) * | 2006-10-03 | 2012-10-24 | 株式会社東芝 | 半導体記憶装置 |
FR2911004B1 (fr) * | 2006-12-28 | 2009-05-15 | Commissariat Energie Atomique | Procede de realisation de transistors a double-grille asymetriques permettant la realisation de transistors a double-grille asymetriques et symetriques sur un meme substrat |
FR2910999B1 (fr) * | 2006-12-28 | 2009-04-03 | Commissariat Energie Atomique | Cellule memoire dotee de transistors double-grille, a grilles independantes et asymetriques |
US8705300B1 (en) * | 2007-02-27 | 2014-04-22 | Altera Corporation | Memory array circuitry with stability enhancement features |
JP4461154B2 (ja) * | 2007-05-15 | 2010-05-12 | 株式会社東芝 | 半導体装置 |
US7929332B2 (en) * | 2007-06-29 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device and semiconductor device |
FR2921508A1 (fr) * | 2007-09-24 | 2009-03-27 | Commissariat Energie Atomique | Memoire sram a cellule de reference de polarisation |
US7710765B2 (en) * | 2007-09-27 | 2010-05-04 | Micron Technology, Inc. | Back gated SRAM cell |
JP5165992B2 (ja) * | 2007-10-17 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2009130210A (ja) * | 2007-11-26 | 2009-06-11 | Toshiba Corp | 半導体装置 |
FR2927722A1 (fr) * | 2008-02-18 | 2009-08-21 | Commissariat Energie Atomique | Cellule memoire sram a transistor double grille dotee de moyens pour ameliorer la marge en ecriture |
EP2380266B1 (en) * | 2008-12-18 | 2016-03-16 | Nxp B.V. | Charge-pump circuit |
US8144501B2 (en) * | 2008-12-29 | 2012-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Read/write margin improvement in SRAM design using dual-gate transistors |
JP2010225768A (ja) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | 半導体装置 |
US8411479B2 (en) * | 2009-07-23 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuits, systems, and methods for routing the memory circuits |
CN101625891B (zh) * | 2009-08-12 | 2011-08-03 | 东南大学 | 一种高密度、高鲁棒性的亚阈值存储单元电路 |
KR101813460B1 (ko) * | 2009-12-18 | 2017-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8305798B2 (en) * | 2010-07-13 | 2012-11-06 | Texas Instruments Incorporated | Memory cell with equalization write assist in solid-state memory |
JP5805380B2 (ja) * | 2010-10-04 | 2015-11-04 | ラピスセミコンダクタ株式会社 | 半導体集積装置における遅延回路及びインバータ |
CN102714181A (zh) * | 2010-12-07 | 2012-10-03 | 新加坡优尼山帝斯电子私人有限公司 | 半导体器件 |
TWI476768B (zh) * | 2011-10-21 | 2015-03-11 | Univ Nat Chiao Tung | 獨立閘極控制靜態隨機存取記憶體 |
CN103187255B (zh) * | 2011-12-29 | 2015-12-16 | 中芯国际集成电路制造(上海)有限公司 | 高k金属栅电极的制作方法及其高k金属栅结构 |
FR2995722B1 (fr) * | 2012-09-17 | 2015-07-17 | Soitec Silicon On Insulator | Finfet en silicium sur isolant avec une dependance reduite vis-a-vis de la largeur du fin |
KR101979637B1 (ko) * | 2012-11-26 | 2019-08-28 | 삼성전자주식회사 | 반도체 소자 |
CN103117042B (zh) * | 2013-02-22 | 2015-03-18 | 合肥京东方光电科技有限公司 | 一种像素单元驱动电路、驱动方法、像素单元及显示装置 |
CN104752353B (zh) * | 2013-12-30 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | Sram单元的形成方法 |
CN105097014B (zh) * | 2014-04-24 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件 |
US9853033B2 (en) * | 2014-04-30 | 2017-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and manufacturing method thereof |
CN105448324B (zh) * | 2014-05-29 | 2018-01-26 | 展讯通信(上海)有限公司 | Sram存储单元及存储阵列 |
US9859286B2 (en) * | 2014-12-23 | 2018-01-02 | International Business Machines Corporation | Low-drive current FinFET structure for improving circuit density of ratioed logic in SRAM devices |
US9653281B2 (en) | 2015-06-22 | 2017-05-16 | Qualcomm Incorporated | Structure and method for tunable memory cells including fin field effect transistors |
US9680473B1 (en) * | 2016-02-18 | 2017-06-13 | International Business Machines Corporation | Ultra dense vertical transport FET circuits |
CN106448725B (zh) * | 2016-09-21 | 2018-11-30 | 宁波大学 | 一种基于FinFET器件的读写分离存储单元 |
FR3064396B1 (fr) * | 2017-03-27 | 2019-04-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Cellule memoire sram |
US11024369B1 (en) | 2019-11-18 | 2021-06-01 | International Business Machines Corporation | Static random-access memory cell design |
CN111508540B (zh) * | 2020-04-26 | 2023-09-15 | 上海华力集成电路制造有限公司 | 一种sram读写结构及其测试方法 |
CN114171082B (zh) * | 2021-11-18 | 2023-05-26 | 清华大学 | 用于三稳态存储的存储单元 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02263473A (ja) * | 1988-11-21 | 1990-10-26 | Hitachi Ltd | 半導体装置及び半導体記憶装置 |
JPH06295999A (ja) * | 1993-02-10 | 1994-10-21 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JP2000058675A (ja) * | 1998-08-11 | 2000-02-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2005142289A (ja) * | 2003-11-05 | 2005-06-02 | Toshiba Corp | 半導体記憶装置 |
JP2005260607A (ja) * | 2004-03-11 | 2005-09-22 | National Institute Of Advanced Industrial & Technology | 二重絶縁ゲート電界効果トランジスタを用いたcmos回路 |
JP2006013328A (ja) * | 2004-06-29 | 2006-01-12 | Toshiba Corp | 半導体装置 |
JP2006166384A (ja) * | 2004-12-10 | 2006-06-22 | National Institute Of Advanced Industrial & Technology | 二重絶縁ゲート電界トランジスタを用いたmosトランジスタ回路およびそれを用いたcmosトランジスタ回路、sramセル回路、cmos−sramセル回路、集積回路 |
JP2007173385A (ja) * | 2005-12-20 | 2007-07-05 | Renesas Technology Corp | 半導体集積回路装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4044276B2 (ja) | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4216676B2 (ja) | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
JP2005116969A (ja) | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006049627A (ja) | 2004-08-05 | 2006-02-16 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4064955B2 (ja) | 2004-09-30 | 2008-03-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7301838B2 (en) * | 2004-12-13 | 2007-11-27 | Innovative Silicon S.A. | Sense amplifier circuitry and architecture to write data into and/or read from memory cells |
US7177177B2 (en) * | 2005-04-07 | 2007-02-13 | International Business Machines Corporation | Back-gate controlled read SRAM cell |
US7532501B2 (en) * | 2005-06-02 | 2009-05-12 | International Business Machines Corporation | Semiconductor device including back-gated transistors and method of fabricating the device |
-
2006
- 2006-01-25 JP JP2006016882A patent/JP4855786B2/ja not_active Expired - Fee Related
-
2007
- 2007-01-24 US US11/657,130 patent/US7522445B2/en not_active Expired - Fee Related
- 2007-01-25 CN CNB2007100879165A patent/CN100539157C/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02263473A (ja) * | 1988-11-21 | 1990-10-26 | Hitachi Ltd | 半導体装置及び半導体記憶装置 |
JPH06295999A (ja) * | 1993-02-10 | 1994-10-21 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JP2000058675A (ja) * | 1998-08-11 | 2000-02-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2005142289A (ja) * | 2003-11-05 | 2005-06-02 | Toshiba Corp | 半導体記憶装置 |
JP2005260607A (ja) * | 2004-03-11 | 2005-09-22 | National Institute Of Advanced Industrial & Technology | 二重絶縁ゲート電界効果トランジスタを用いたcmos回路 |
JP2006013328A (ja) * | 2004-06-29 | 2006-01-12 | Toshiba Corp | 半導体装置 |
JP2006166384A (ja) * | 2004-12-10 | 2006-06-22 | National Institute Of Advanced Industrial & Technology | 二重絶縁ゲート電界トランジスタを用いたmosトランジスタ回路およびそれを用いたcmosトランジスタ回路、sramセル回路、cmos−sramセル回路、集積回路 |
JP2007173385A (ja) * | 2005-12-20 | 2007-07-05 | Renesas Technology Corp | 半導体集積回路装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2008069277A1 (ja) * | 2006-12-07 | 2010-03-25 | 独立行政法人産業技術総合研究所 | Sram装置 |
JP5004102B2 (ja) * | 2006-12-07 | 2012-08-22 | 独立行政法人産業技術総合研究所 | Sram装置 |
WO2008081740A1 (ja) * | 2006-12-28 | 2008-07-10 | National Institute Of Advanced Industrial Science And Technology | Sramセル及びsram装置 |
US8040717B2 (en) | 2006-12-28 | 2011-10-18 | National Institute Of Advanced Industrial Science And Technology | SRAM cell and SRAM device |
JP5035335B2 (ja) * | 2007-03-20 | 2012-09-26 | 独立行政法人産業技術総合研究所 | Sram装置 |
WO2008114716A1 (ja) * | 2007-03-20 | 2008-09-25 | National Institute Of Advanced Industrial Science And Technology | Sram装置 |
US8243501B2 (en) | 2007-03-20 | 2012-08-14 | National Institute Of Advanced Industrial Science And Technology | SRAM device |
JP5382886B2 (ja) * | 2009-07-29 | 2014-01-08 | 独立行政法人産業技術総合研究所 | Sramセル |
JP2013502022A (ja) * | 2009-08-13 | 2013-01-17 | サウスイースト ユニバーシティ | 高密度で高いロバスト性を有するサブスレッショルドメモリセル回路 |
CN102194516A (zh) * | 2010-03-08 | 2011-09-21 | S.O.I.Tec绝缘体上硅技术公司 | Sram型存储器单元 |
JP2014500565A (ja) * | 2010-11-04 | 2014-01-09 | クアルコム,インコーポレイテッド | 独立ゲートFinFETを使用する安定SRAMビットセル設計 |
US9865330B2 (en) | 2010-11-04 | 2018-01-09 | Qualcomm Incorporated | Stable SRAM bitcell design utilizing independent gate FinFET |
WO2016117288A1 (ja) * | 2015-01-19 | 2016-07-28 | 株式会社ソシオネクスト | 半導体集積回路装置 |
US10153264B2 (en) | 2015-01-19 | 2018-12-11 | Socionext Inc. | Static random access memory (SRAM) cell including fin-type transistor |
Also Published As
Publication number | Publication date |
---|---|
CN101009286A (zh) | 2007-08-01 |
US7522445B2 (en) | 2009-04-21 |
JP4855786B2 (ja) | 2012-01-18 |
US20070189060A1 (en) | 2007-08-16 |
CN100539157C (zh) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4855786B2 (ja) | 半導体装置 | |
US7983072B2 (en) | Semiconductor device | |
US7888192B2 (en) | Process for forming integrated circuits with both split gate and common gate FinFET transistors | |
JP5281069B2 (ja) | 集積回路 | |
US7532501B2 (en) | Semiconductor device including back-gated transistors and method of fabricating the device | |
US8088657B2 (en) | Integrated circuit using FinFETs and having a static random access memory (SRAM) | |
JP4461154B2 (ja) | 半導体装置 | |
US8597994B2 (en) | Semiconductor device and method of fabrication | |
JP2007201021A (ja) | 半導体装置 | |
KR20130069301A (ko) | 메모리 셀 | |
US5955746A (en) | SRAM having enhanced cell ratio | |
US20050176193A1 (en) | Method of forming a gate of a semiconductor device | |
JP4429798B2 (ja) | フィン型チャネルfetを用いたシステムlsi及びその製造方法 | |
KR100749109B1 (ko) | 반도체 기억 장치 및 반도체 장치군 | |
KR100542750B1 (ko) | 반도체 장치의 제조 방법. | |
JP2008177278A (ja) | スタティック型半導体記憶装置 | |
US8134213B2 (en) | Static random access memory and method for manufacturing the same | |
KR20070036214A (ko) | 반도체소자의 센스앰프 | |
JP2003078026A (ja) | ダブルゲートmosトランジスタ構造による高集積メモリ回路 | |
JPWO2007063988A1 (ja) | 半導体装置およびその製造方法 | |
KR100401488B1 (ko) | 에스램의 풀-업 소자용 박막 트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |