CN114171082B - 用于三稳态存储的存储单元 - Google Patents

用于三稳态存储的存储单元 Download PDF

Info

Publication number
CN114171082B
CN114171082B CN202111370758.0A CN202111370758A CN114171082B CN 114171082 B CN114171082 B CN 114171082B CN 202111370758 A CN202111370758 A CN 202111370758A CN 114171082 B CN114171082 B CN 114171082B
Authority
CN
China
Prior art keywords
inverter
homogenizing
homogeneous
tristable
node voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111370758.0A
Other languages
English (en)
Other versions
CN114171082A (zh
Inventor
任天令
鄢诏译
侯展
田禾
杨轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202111370758.0A priority Critical patent/CN114171082B/zh
Publication of CN114171082A publication Critical patent/CN114171082A/zh
Application granted granted Critical
Publication of CN114171082B publication Critical patent/CN114171082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本申请涉及一种用于三稳态存储的存储单元，包括：第一匀质反相器由第一双极型场效应晶体管构成，用于存储三进制数据；第二匀质反相器由第二双极型场效应晶体管构成，用于存储三进制数据；其中，第一匀质反相器和第二匀质反相器的沟长相同，第一匀质反相器的输入端口与第二匀质反相器的输出端口相连，得到节点电压Vx，第二匀质反相器的输入端口与第一匀质反相器的输出端口相连，得到节点电压Vy，以在节点电压Vx和节点电压Vy呈现稳态时，第一匀质反相器和第二匀质反相器交叉连接，用于于三稳态存储。由此，解决了相关技术中只能进行二进制数据的存储，导致存储效率低的问题，不仅可以提升信息存储效率，且不会显著增加使用的器件数量。

Description

用于三稳态存储的存储单元
技术领域
本申请涉及半导体技术领域，特别涉及一种用于三稳态存储的存储单元。
背景技术
相关技术中，静态随机存储器(Static Random-Access Memory，SRAM)以交叉连接的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)反相器作为核心存储单元，以实现0-1的双稳态锁存，存储逻辑0或者逻辑1。
然而，由于内部的CMOS稳态电平固定为VDD或VSS，故只能在二进制表示这一框架下存储数据，限制了信息存储效率的进一步提升，亟待解决。
发明内容
本申请提供一种用于三稳态存储的存储单元，以解决相关技术中只能进行二进制数据的存储，导致存储效率低的问题，可以进行三进制数据的存储，不仅可以提升信息存储效率，且不会显著增加使用的器件数量。
本申请实施例提供一种用于三稳态存储的存储单元，包括：
第一匀质反相器，所述第一匀质反相器由第一双极型场效应晶体管构成，用于存储三进制数据；
第二匀质反相器，所述第二匀质反相器由第二双极型场效应晶体管构成，用于存储三进制数据；
其中，所述第一匀质反相器和所述第二匀质反相器的沟长相同，所述第一匀质反相器的输入端口与所述第二匀质反相器的输出端口相连，得到节点电压Vx，所述第二匀质反相器的输入端口与所述第一匀质反相器的输出端口相连，得到节点电压Vy，以在所述节点电压Vx和所述节点电压Vy呈现稳态时，所述第一匀质反相器和所述第二匀质反相器交叉连接，用于于三稳态存储。
可选地，所述第一匀质反相器的第一供电端F1和第二供电端NF1及所述第二匀质反相器的第三供电端F2和第四供电端NF2供电。
可选地，所述第二供电端NF1和所述第四供电端NF2固定代表所述第一供电端F1和所述第三供电端F2电平相对于供电电平的余数。
可选地，所述第一匀质反相器和所述第二匀质反相器为顺置反相器或者倒置反相器。
可选地，所述节点电压Vx和所述节点电压Vy呈现稳态包括两个顺置反相器交叉连接呈现的(0，1)稳态或者(1，0)稳态，或者两个倒置反相器交叉连接呈现的(1，2)稳态或者(2，1)稳态，或者一个顺置反相器和一个倒置反相器交叉连接呈现的(2，0)稳态或者(0，2)稳态。
可选地，所述倒置反相器的上拉下拉网络比例等于所述顺置反相器的上拉下拉网络比例的倒数。
由此，通过将双极型场效应晶体管构成的匀质反相器进行交叉连接，实现三电平电压状态，可以进行三进制数据的存储，解决了相关技术中只能进行二进制数据的存储，导致存储效率低的问题，不仅可以提升信息存储效率，且不会显著增加使用的器件数量。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本申请实施例提供的用于三稳态存储的存储单元的结构示意图；
图2为根据本申请一个实施例的顺置反相器的结构示例图。
图3为根据本申请一个实施例的顺置反相器的电压曲线示意图；
图4为根据本申请一个实施例的倒置反相器的结构示例图。
图5为根据本申请一个实施例的倒置反相器的电压曲线示意图；
图6为根据本申请一个实施例的三稳态存储的存储单元第一稳态时的曲线示意图；
图7为根据本申请一个实施例的三稳态存储的存储单元第二稳态时的曲线示意图；
图8为根据本申请一个实施例的三稳态存储的存储单元第三稳态时的曲线示意图；
图9为根据本申请另一个实施例的三稳态存储的存储单元第三稳态时的曲线示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
下面参考附图描述本申请实施例的用于三稳态存储的存储单元。针对上述背景技术中心提到的相关技术中只能进行二进制数据的存储，导致存储效率低的问题，本申请提供了一种用于三稳态存储的存储单元，通过将双极型场效应晶体管构成的匀质反相器进行交叉连接，实现三电平电压状态，可以进行三进制数据的存储，解决了相关技术中只能进行二进制数据的存储，导致存储效率低的问题，不仅可以提升信息存储效率，且不会显著增加使用的器件数量。
具体而言，图1为本申请实施例所提供的一种用于三稳态存储的存储单元的结构示意图。
如图1所示，该用于三稳态存储的存储单元10包括：第一匀质反相器100和第二匀质反相器200。
其中，第一匀质反相器100由第一双极型场效应晶体管(Ambipolar Field EffectTransistor，AFET)构成，用于存储三进制数据。第二匀质反相器200由第二双极型场效应晶体管构成，用于存储三进制数据；
其中，第一匀质反相器100和第二匀质反相器200的沟长相同，第一匀质反相器100的输入端口与第二匀质反相器200的输出端口相连，得到节点电压Vx，第二匀质反相器200的输入端口与第一匀质反相器100的输出端口相连，得到节点电压Vy，以在节点电压Vx和节点电压Vy呈现稳态时，第一匀质反相器100和第二匀质反相器200交叉连接，用于于三稳态存储。
具体地，如图1所示，本申请实施例中将将两个具有相同沟长组合的匀质反相器交叉连接，假设图1中左侧的反相器为第一匀质反相器100，右边的反相器为第二匀质反相器200，则第一匀质反相器100输入端口与第二匀质反相器200的输出端口相连，得到节点电压Vx，第二匀质反相器200的输入端口与第一匀质反相器100的输出端口相连，得到节点电压Vy。
可选地，在一些实施例中，第一匀质反相器100和第二匀质反相器200为顺置反相器或者倒置反相器。
可选地，在一些实施例中，倒置反相器的上拉下拉网络比例等于顺置反相器的上拉下拉网络比例的倒数。
应当理解的是，本申请的第一匀质反相器100和第二匀质反相器200完全由AFET构成，由于双极型晶体管自身的特点，工作过程中，起始电平Vmax’，上拉和下拉能够达到的最高电平Vmax和最低电平Vmin，以及终电平Vmin’都不会完全达到供电电压的电平值，即VDD和VSS；定义第一匀质反相器100和第二匀质反相器200中，Vmax’和Vmax统称上拉电平，Vmin和Vmin’统称下拉电平。设上拉器件的沟道长度为L2，下拉器件的沟道长度为L1，则上拉下拉网络之比Z＝L2/L1决定了Vmax和Vmin接近VDD和VSS的程度；Z越大，Vmax越远离VDD，Vmin越接近VSS，反之亦然；另一方面，Z还决定了反相器的阈值电平VT的电平位置，Z越大，VT越靠近VSS，反之则靠近VDD；
由此，本申请实施例可以得到具有合适电压传输曲线(voltage transfer curve，VTC)的匀质反相器。
为便于理解，本申请实施例取供电电压VDD＝2V，VSS＝0V进行详细说明顺置反相器或者倒置反相器
如图2所示，设置合适的沟长比Z＝L2/L1后，在Cadence中，以0.18um的工艺仿真实现了如图3所示的阈值电压VT在0.5V附近，上拉电平在1.0V附近，下拉电平在0V附近的匀质反相器，称这时的反相器为顺置反相器。
交换上述反相器的供电电平VDD和VSS，获得如图4所示的电气配置，称这时的反相器为倒置反相器。
其中，倒置反相器的上拉下拉网络比例Z等于顺置反相器的比例的倒数，因此，图4倒置反相器的VTC呈现出与图2所示的顺置反相器VTC对偶的性质，如图5所示，图5中曲线显示了阈值电压VT在1.5V附近，上拉电平在2.0V附近，下拉电平在1.0V附近；
由此，根据以上结果，假设电平0-0.5V可视作逻辑0，或简称0；电平0.75-1.25V可视作逻辑1，或简称1；电平1.5-2.0V可视作逻辑2，或简称2，即可得到表1所示的电平与逻辑值的对应的关系。
表1
电平 逻辑值
0V-0.5V 0
0.75V-1.25V 1
1.5V-2.0V 2
可选地，在一些实施例中，如图1所示，第一匀质反相器100的第一供电端F1和第二供电端NF1及第二匀质反相器200的第三供电端F2和第四供电端NF2供电。
其中，在一些实施例中，第二供电端NF1和第四供电端NF2固定代表第一供电端F1和第三供电端F2电平相对于供电电平的余数。
也就是说，本申请实施例可以将4个供电端分别给予F1、F2、NF1和NF2的供电，其中，NF1和NF2固定代表F1和F2电平相对于供电电平VDD的余数。
可选地，在一些实施例中，节点电压Vx和节点电压Vy呈现稳态包括两个顺置反相器交叉连接呈现的(0，1)稳态或者(1，0)稳态，或者两个倒置反相器交叉连接呈现的(1，2)稳态或者(2，1)稳态，或者一个顺置反相器和一个倒置反相器交叉连接呈现的(2，0)稳态或者(0，2)稳态。
具体地，当F1＝2V，F2＝2V时，如图6所示，图6中实线代表第一匀质反相器100的VTC，虚线代表第二匀质反相器200的VTC，这时相当于两个顺置反相器交叉连接，因此，(Vx，Vy)呈现出(0，1)或者(1，0)稳态。
当F1＝0V，F2＝0V时，如图7所示，图7中实线代表第一匀质反相器100的VTC，虚线代表第二匀质反相器200的VTC，这时相当于两个倒置反相器交叉连接，因此，(Vx，Vy)呈现出(1，2)或者(2，1)稳态。
当F1＝2V，F2＝0V，或F1＝0V，F2＝2V时，分别如图8和图9所示，图8和图9中实线代表第一匀质反相器100的VTC，虚线代表第二匀质反相器200的VTC，这时相当于顺置和倒置反相器交叉连接，因此，(Vx，Vy)呈现出(2，0)或者(0，2)稳态；
由此，通过对第一供电端F1和第三供电端F2进行指定，可以在同一硬件电路中实现3种不同的稳态电平，从而可以作为静态随机存储器的三态存储单元来使用。
根据本申请实施例提出的用于三稳态存储的存储单元，通过将双极型场效应晶体管构成的匀质反相器进行交叉连接，实现三电平电压状态，可以进行三进制数据的存储，解决了相关技术中只能进行二进制数据的存储，导致存储效率低的问题，不仅可以提升信息存储效率，且不会显著增加使用的器件数量。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或N个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“N个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，N个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (4)

1.一种用于三稳态存储的存储单元，其特征在于，包括：
第一匀质反相器，所述第一匀质反相器由第一双极型场效应晶体管构成，用于存储三进制数据；
第二匀质反相器，所述第二匀质反相器由第二双极型场效应晶体管构成，用于存储三进制数据，其中，所述第一双极型场效应晶体管和所述第二双极型场效应晶体管均包括上拉管和下拉管；
其中，所述第一匀质反相器和所述第二匀质反相器的沟长相同，所述第一匀质反相器的输入端口与所述第二匀质反相器的输出端口相连，得到节点电压Vx，所述第二匀质反相器的输入端口与所述第一匀质反相器的输出端口相连，得到节点电压Vy，以在所述节点电压Vx和所述节点电压Vy呈现稳态时，所述第一匀质反相器和所述第二匀质反相器交叉连接，用于三稳态存储；
其中，所述第一匀质反相器和所述第二匀质反相器为顺置反相器或者倒置反相器；
所述节点电压Vx和所述节点电压Vy呈现稳态包括两个顺置反相器交叉连接呈现的(0，1)稳态或者(1，0)稳态，或者两个倒置反相器交叉连接呈现的(1，2)稳态或者(2，1)稳态，或者一个顺置反相器和一个倒置反相器交叉连接呈现的(2，0)稳态或者(0，2)稳态。
2.根据权利要求1所述的用于三稳态存储的存储单元，其特征在于，所述第一匀质反相器的第一供电端F1和第二供电端NF1及所述第二匀质反相器的第三供电端F2和第四供电端NF2供电。
3.根据权利要求2所述的用于三稳态存储的存储单元，其特征在于，所述第二供电端NF1和所述第四供电端NF2固定代表所述第一供电端F1和所述第三供电端F2电平相对于供电电平的余数。
4.根据权利要求1所述的用于三稳态存储的存储单元，其特征在于，所述倒置反相器的上拉下拉网络比例等于所述顺置反相器的上拉下拉网络比例的倒数。
CN202111370758.0A 2021-11-18 2021-11-18 用于三稳态存储的存储单元 Active CN114171082B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111370758.0A CN114171082B (zh) 2021-11-18 2021-11-18 用于三稳态存储的存储单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111370758.0A CN114171082B (zh) 2021-11-18 2021-11-18 用于三稳态存储的存储单元

Publications (2)

Publication Number Publication Date
CN114171082A CN114171082A (zh) 2022-03-11
CN114171082B true CN114171082B (zh) 2023-05-26

Family

ID=80479567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111370758.0A Active CN114171082B (zh) 2021-11-18 2021-11-18 用于三稳态存储的存储单元

Country Status (1)

Country Link
CN (1) CN114171082B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951850A (zh) * 2019-05-16 2020-11-17 联华电子股份有限公司 双端口三态内容可寻址存储器及其布局图案及存储器装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223696A (ja) * 1988-02-29 1989-09-06 Nec Corp 多値記憶回路
JPH10224210A (ja) * 1997-02-12 1998-08-21 Fujitsu Ltd 論理回路、フリップフロップ回路及び記憶回路装置
CA2479682A1 (en) * 2002-03-27 2003-10-09 The Regents Of The University Of California Low-power high-performance memory cell and related methods
JP4855786B2 (ja) * 2006-01-25 2012-01-18 株式会社東芝 半導体装置
CN216596961U (zh) * 2021-11-18 2022-05-24 清华大学 用于三稳态存储的存储单元

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111951850A (zh) * 2019-05-16 2020-11-17 联华电子股份有限公司 双端口三态内容可寻址存储器及其布局图案及存储器装置

Also Published As

Publication number Publication date
CN114171082A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US6066965A (en) Method and apparatus for a N-nary logic circuit using 1 of 4 signals
KR100325025B1 (ko) 파워온리셋회로
KR101842959B1 (ko) 리텐션 전압 발생
US4112506A (en) Random access memory using complementary field effect devices
GB2482044A (en) A voltage level shifter pulling-up to a first and then a second voltage rail
CN111951850B (zh) 双端口三态内容可寻址存储器及其布局图案及存储器装置
US6069497A (en) Method and apparatus for a N-nary logic circuit using 1 of N signals
CN216596961U (zh) 用于三稳态存储的存储单元
US11374567B2 (en) Circuit for low power, radiation hard logic cell
CN115938413A (zh) 一种应用于低电压sram的自适应灵敏放大器电路、模组
CN114171082B (zh) 用于三稳态存储的存储单元
CN108270429B (zh) 一种抗双节点翻转的锁存器
US6515528B1 (en) Flip-flop circuit
US9275726B2 (en) Static memory cell
JP2021533704A (ja) 低消費電力フリップフロップ回路
CN116030861A (zh) 一种具有高稳定性的mosfet-tfet混合型14t-sram单元电路、模块
US6509772B1 (en) Flip-flop circuit with transmission-gate sampling
CN115273939A (zh) 新型三元静态存储电路及其读出电路
US4935646A (en) Fully static CMOS cascode voltage switch logic systems
CN114142834A (zh) 电平转换锁存器和电平切换器
US5994936A (en) RS flip-flop with enable inputs
US10637447B2 (en) Low voltage, master-slave flip-flop
US11764764B1 (en) Latch device and operation method thereof
US5694055A (en) Zero static power programmable logic cell
CN221688644U (zh) 一种多位锁存器电路及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant