JP2005190533A - 半導体装置および半導体装置の駆動方法 - Google Patents

半導体装置および半導体装置の駆動方法 Download PDF

Info

Publication number
JP2005190533A
JP2005190533A JP2003429147A JP2003429147A JP2005190533A JP 2005190533 A JP2005190533 A JP 2005190533A JP 2003429147 A JP2003429147 A JP 2003429147A JP 2003429147 A JP2003429147 A JP 2003429147A JP 2005190533 A JP2005190533 A JP 2005190533A
Authority
JP
Japan
Prior art keywords
potential
circuit
signal
frequency switching
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003429147A
Other languages
English (en)
Other versions
JP4257196B2 (ja
Inventor
Koichi Fukuda
田 浩 一 福
Kenichi Imamiya
宮 賢 一 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003429147A priority Critical patent/JP4257196B2/ja
Priority to US11/019,379 priority patent/US7253676B2/en
Priority to KR1020040112084A priority patent/KR100647184B1/ko
Publication of JP2005190533A publication Critical patent/JP2005190533A/ja
Application granted granted Critical
Publication of JP4257196B2 publication Critical patent/JP4257196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

【課題】 クロック生成回路を増加させることなく、昇圧回路の出力電位に生じるオーバーシュートおよびリップルを従来よりも低減させ、昇圧回路の出力電位を所望の電位の近傍に維持することができる昇圧回路半導体装置を提供する。
【解決手段】半導体装置１００は、クロック信号を生成するクロック生成回路１１１と、クロック信号を用いて供給電圧を昇圧し、この昇圧された供給電圧を出力する昇圧回路１１２と、昇圧回路１１２の出力電位を検出し、該出力電位に依存にした論理を有する周波数切替え信号を出力する電位検出回路１１４と、クロック生成回路１１１と昇圧回路１１２との間に介在し、周波数切替え信号に基づいてクロック生成回路１１１から昇圧回路１１２へのクロック信号の周波数を変更する周波数切替え回路１２０とを備えている。
【選択図】 図２

Description

本発明は半導体装置および半導体装置の駆動方法に関する。
ＮＡＮＤ型フラッシュメモリ等の半導体記憶装置は、データの書き込み、消去または読み出しのために電源電圧よりも高くかつ一定の電圧を必要とする。そのため、半導体装置は、電源電圧を昇圧する昇圧回路と、昇圧回路の出力電圧を一定電圧に維持するレギュレータ回路を備えている。
図１８は、従来の半導体記憶装置１０の昇圧電位発生部の一例を示す。クロック生成回路１１はクロック信号Φを出力し、昇圧回路１２は互いに逆相のクロック信号ΦおよびΦの反転信号（以下、Φbという）により電源電圧を昇圧する。
レギュレータ回路１３は、抵抗Ｒ１、Ｒ２、差動増幅器ＡＭＰ１、インバータＩＮ１およびＡＮＤゲートＧ１、Ｇ２を備える。電位検出回路１４内において、抵抗Ｒ１およびＲ２は昇圧回路１２の出力電位Ｖoutを分圧してモニタ電位ＭＯＮを生成し、差動増幅器ＡＭＰ１はモニタ電位ＭＯＮと基準電位Ｖrefとを比較する。差動増幅器ＡＭＰ１は、モニタ電位ＭＯＮが基準電位Ｖref より大きければ“Ｈ（ハイ）”レベルを出力し、モニタ電位ＭＯＮが基準電位Ｖref より小さければ“Ｌ（ロウ）”レベルを出力する。差動増幅器ＡＭＰ１からの出力信号はインバータＩｎ１によって反転され、フラグ信号ＦＬＧとしてＡＮＤゲートＧ１およびＧ２の一方の入力端子へ入力する。また、ＡＮＤゲートＧ１およびＧ２の他方の入力端子には、それぞれクロック信号ΦおよびΦｂが入力する。
出力電位Ｖoutが比較的低く、モニタ電位ＭＯＮが基準電位Ｖref より小さいときには、フラグ信号ＦＬＧがハイレベルである。従って、ＡＮＤゲートＧ１およびＧ２はクロック信号ΦおよびΦｂを昇圧回路１２へ通過させ、これにより昇圧回路１２は電源電圧を昇圧する。一方、出力電位Ｖoutが比較的高く、モニタ電位ＭＯＮが基準電位Ｖref を超えたときには、フラグ信号ＦＬＧがロウレベルになる。従って、ＡＮＤゲートＧ１およびＧ２はクロック信号ΦおよびΦｂを遮断し、これにより昇圧回路１２は昇圧動作を停止する。
このように、レギュレータ回路１３は、クロック信号ΦおよびΦｂを通過または遮断することによって、モニタ電位ＭＯＮを基準電位Ｖref 近傍に維持する。モニタ電位ＭＯＮは出力電位Ｖoutに依存するので、レギュレータ回路１３は、出力電位Ｖoutを或る一定電位近傍に維持する。これにより、基準電位Ｖrefまたは抵抗Ｒ１、Ｒ２の値を適切に設定すれば、レギュレータ回路１３は、出力電位Ｖoutを所定の期待値電位近傍に維持することができる。
特開２００３−２４２７９０号公報 米国特許６２９４９５０号 特開平８−１９０７９８号公報
ところで、出力電位Ｖoutを所定の期待値電位まで短時間で昇圧するためには、昇圧回路１０の昇圧能力を高める必要がある。しかし、昇圧回路１０の昇圧能力を高めると、図１９に示すようにオーバーシュートおよびリップルが大きくなるという問題が生じる。オーバーシュートとは、昇圧時に過渡的に期待値電位を超える現象をいう。リップルとは、昇圧後、出力電位Ｖoutを期待値電位に維持するときに、出力電位Ｖoutが期待値電位近傍で振動する現象をいう。これらは、電位検出回路１４が出力電位Ｖoutを検出してからフラグ信号ＦＬＧをＡＮＤゲートＧ１およびＧ２へフィードバックするまでのＲＣ遅延によって生じる。
これらの問題は、昇圧回路１２の負荷電流となる抵抗Ｒ１およびＲ２を流れる電流値を低減させるために、抵抗Ｒ１およびＲ２の値を大きくしたときに顕著になる。抵抗Ｒ１およびＲ２の値を大きくすると電位検出回路１４内のＲＣ時定数が大きくなるため、電位検出回路１４の応答が遅くなるからである。
特許文献１および特許文献２には、昇圧回路の出力電圧を分圧した電圧と基準電圧とを比較し、クロック生成回路の周波数を変更する半導体装置が開示されている。しかし、ＮＡＮＤ型フラッシュメモリのような半導体記憶装置では、通常、１つのクロック生成回路が複数の昇圧回路へクロック信号を供給している。よって、クロック生成回路自体の周波数を変更すると、複数の昇圧回路へ供給される総てのクロック信号の周波数が変化するという問題が生じる。一方、複数の昇圧回路のそれぞれに対応してクロック生成回路を設けると、半導体記憶装置のサイズが大きくなるという問題、および、クロック信号の振幅や周波数がばらつくという問題が生じる。
そこで、本発明の目的は、クロック生成回路を増加させることなく、昇圧回路の出力電位に生じるオーバーシュートおよびリップルを従来よりも低減させ、昇圧回路の出力電位を所望の電位の近傍に維持することができる昇圧回路半導体装置を提供することである。
本発明に係る実施形態に従った半導体装置は、クロック信号を生成するクロック生成回路と、前記クロック信号を用いて供給電圧を昇圧し、この昇圧された昇圧電圧を出力する昇圧回路と、前記昇圧回路の出力電位を検出し、該出力電位に依存した周波数切替え信号を出力する電位検出回路と、前記クロック生成回路と前記昇圧回路との間に介在し、前記周波数切替え信号に基づいて前記クロック生成回路から前記昇圧回路への前記クロック信号の周波数を変更する周波数切替え回路とを備えている。
好ましくは、前記電位検出回路は、前記昇圧回路の出力電位を分圧して第１の電位および第２の電位を生成する抵抗と、前記第１の電位と基準電位とを比較し、この比較結果に基づいて前記周波数切替え信号を出力する第１の比較器と、前記第２の電位と前記基準電位とを比較し、この比較結果に基づいて前記周波数切替え回路から前記昇圧回路へ前記クロック信号を通過させるか否かを決定する許可信号を出力する第２の比較器とを含み、
前記半導体装置は、前記周波数切替え回路と前記昇圧回路との間に介在し、前記許可信号に基づいて前記周波数切替え回路から前記昇圧回路への前記クロック信号を通過させまたは遮断するゲート回路をさらに含む。
好ましくは、前記第２の電位は前記第１の電位以下であり、前記第１の比較器は、前記第１の電位が前記基準電位を超えたときに前記周波数切替え信号を活性にし、前記周波数切替え回路は、前記周波数切替え信号が活性である場合に前記クロック信号の周波数を低下させ、前記第２の比較器は、前記第２の電位が前記基準電位を超えたときに前記許可信号を不活性にし、前記ゲート回路は、前記許可信号が不活性である場合に前記周波数切替え回路から前記昇圧回路への前記クロック信号を遮断する。
好ましくは、前記第２の電位は前記第１の電位以下であり、前記第１の比較器は、前記第１の電位が前記基準電位を下回ったときに前記周波数切替え信号を不活性にし、前記周波数切替え回路は、前記周波数切替え信号が不活性である場合に前記クロック信号の周波数を変更せず、前記第２の比較器は、前記第２の電位が前記基準電位を下回ったときに前記許可信号を活性にし、前記ゲート回路は、前記許可信号が活性である場合に前記周波数切替え回路から前記昇圧回路への前記クロック信号を通過させる。
好ましくは、前記電位検出回路は、前記昇圧回路の出力電位を分圧して第１の電位、第２の電位および第３の電位を生成する抵抗と、前記第１の電位と基準電位とを比較し、この比較結果に基づいて第１の比較結果信号を出力する第１の比較器と、前記第２の電位と前記基準電位とを比較し、この比較結果に基づいて第２の比較結果信号を出力する第２の比較器と、前記第３の電位と前記基準電位とを比較し、この比較結果に基づいて前記クロック信号を前記周波数切替え回路から前記昇圧回路へ通過させるか否かを決定する許可信号を出力する第３の比較器と、前記第１の比較結果信号および前記第２の比較結果信号に基づいて前記周波数切替え信号をラッチして出力するラッチ回路とを含み、
前記半導体装置は、前記許可信号に基づいて前記クロック生成回路から前記昇圧回路への前記クロック信号を通過させまたは遮断するゲート回路をさらに備えている。
好ましくは、前記第２の電位は前記第１の電位以下でありかつ前記第３の電位は前記第２の電位以下であり、前記第１の比較器は、前記第１の電位が前記基準電位を超えたときに前記第１の比較信号を活性にし、前記第２の比較器は、前記第２の電位が前記基準電位を超えたときに前記第２の比較信号を活性にし、前記ラッチ回路は、前記第１の比較信号および前記第２の比較信号がともに活性であるときに前記周波数切替え信号を活性の状態でラッチし、前記周波数切替え回路は、前記周波数切替え信号が活性であるときに前記クロック信号の周波数を低下させ、前記第３の比較器は、前記第３の電位が前記基準電位を超えたときに前記許可信号を不活性にし、前記ゲート回路は、前記許可信号が不活性であるときに前記周波数切替え回路から前記昇圧回路への前記クロック信号を遮断する。
前記ゲート回路は、前記周波数切替え回路に含まれていてもよい。
好ましくは、前記第２の電位は前記第１の電位以下でありかつ前記第３の電位は前記第２の電位以下であり、前記第１の比較器は、前記第１の電位が前記基準電位を下回ったときに前記第１の比較信号を不活性にし、前記第２の比較器は、前記第２の電位が前記基準電位を下回ったときに前記第２の比較信号を不活性にし、前記ラッチ回路は、前記第１の比較信号および前記第２の比較信号がともに不活性であるときに前記周波数切替え信号を不活性へリセットし、前記周波数切替え回路は、前記周波数切替え信号が不活性であるときに前記クロック信号の周波数を変更せず、前記第３の比較器は、前記第３の電位が前記基準電位を超えたときに前記許可信号を活性にし、前記ゲート回路は、前記許可信号が活性であるときに前記クロック生成回路から前記昇圧回路への前記クロック信号を通過させる。
好ましくは、前記電位検出回路は、前記昇圧回路の出力電位を分圧して第１の電位を生成する抵抗と、前記第１の電位と基準電位とを比較し、この比較結果に基づいて比較結果信号を出力する比較器とを含み、
前記半導体装置は、前記比較結果信号をラッチし、該比較結果信号を前記周波数切替え信号として前記周波数切替え回路へ出力するラッチ回路と、前記周波数切替え回路と前記昇圧回路との間に介在し、前記比較結果信号に基づいて前記周波数切替え回路から前記昇圧回路への前記クロック信号を通過させまたは遮断するゲート回路とをさらに備えている。
好ましくは、前記比較器は、前記第１の電位が前記基準電位を超えたときに前記比較結果信号を活性にし、前記ラッチ回路は、前記比較結果信号に基づいて前記周波数切替え信号を活性の状態で維持し、前記周波数切替え回路は、前記周波数切替え信号が活性であるときに前記クロック信号の周波数を低下させ、前記ゲート回路は、前記比較結果信号が活性であるときに前記周波数切替え回路から前記昇圧回路への前記クロック信号を通過させる。
好ましくは、前記比較器は、前記第１の電位が前記基準電位を下回ったときに前記比較結果信号を不活性にし、前記ラッチ回路は、前記周波数切替え信号を活性の状態で維持し、前記周波数切替え回路は、前記周波数切替え信号が活性であるときに前記クロック信号の周波数を低下させ、前記ゲート回路は、前記比較結果信号が不活性であるときに前記周波数切替え回路から前記昇圧回路への前記クロック信号を遮断する。
本発明に係る実施形態に従った半導体装置の駆動方法は、クロック信号を生成するクロック生成回路と、前記クロック信号を用いて供給電圧を昇圧し、この昇圧された昇圧電圧を出力する昇圧回路と、前記昇圧回路の出力に接続された電位検出回路と、前記クロック生成回路と前記昇圧回路との間に介在する周波数切替え回路とを備えた半導体装置の駆動方法であって、
前記電位検出回路が前記昇圧回路の出力電位を検出するステップと、前記電位検出回路が前記出力電位に依存した周波数切替え信号を生成するステップと、前記周波数切替え回路が前記周波数切替え信号に基づいて前記クロック生成回路から前記昇圧回路への前記クロック信号の周波数を変更するステップとを具備する。
好ましくは、複数の前記昇圧回路が１つの前記クロック生成回路に対して設けられ、前記電位検出回路および前記周波数切替え回路は複数の前記昇圧回路の各々に対応して設けられ、前記出力電位を検出するステップにおいて、各電位検出回路は、それぞれに対応する前記昇圧回路のそれぞれの出力電位を検出し、前記周波数切替え信号を生成するステップにおいて、各周波数切替え回路は、それぞれに対応する前記電位検出回路から得た前記出力電位に依存にした周波数切替え信号を生成し、前記周波数を変更するステップにおいて、各周波数切替え回路は、前記周波数切替え信号のそれぞれに基づいて前記クロック信号の周波数を各昇圧回路ごとに変更するステップとを具備する。
好ましくは、前記半導体装置は、前記周波数切替え回路と前記昇圧回路との間に介在するゲート回路をさらに備え、前記出力電位を検出するステップにおいて、前記昇圧回路の出力電位を分圧して第１の電位および該第１の電位よりも低い第２の電位を生成し、
前記周波数を変更するステップにおいて、
前記第１の電位および前記第２の電位が前記基準電位を下回っているときには、前記周波数切替え回路は、前記クロック信号の周波数を変更することなく、前記周波数切替え回路から前記昇圧回路へ該クロック信号を通過させ、前記第１の電位が前記基準電位を超え、前記第２の電位が前記基準電位を下回っているときには、前記周波数切替え回路は、前記クロック信号の周波数を低下させて前記周波数切替え回路から前記昇圧回路へ該クロック信号を通過し、前記第１の電位および前記第２の電位が前記基準電位を超えたときには、前記ゲート回路は、前記周波数切替え回路から前記昇圧回路への前記クロック信号を遮断し、前記第２の電位が前記基準電位を再度下回ったときには、前記ゲート回路は、前記周波数切替え回路から前記昇圧回路へ前記クロック信号を再度通過させる。
好ましくは、前記半導体装置は、前記周波数切替え信号をラッチして出力するラッチ回路をさらに備え、前記出力電位を検出するステップにおいて、前記昇圧回路の出力電位を分圧して第１の電位、該第１の電位よりも低い第２の電位および該第２の電位よりも低い第３の電位を生成し、
前記周波数を変更するステップにおいて、
前記第１の電位、前記第２の電位および前記第３の電位が前記基準電位を下回っているときには、前記周波数切替え回路は、前記クロック信号の周波数を変更することなく、前記昇圧回路へ該クロック信号を通過させ、前記第１の電位および前記第２の電位が前記基準電位を超え、前記第３の電位が前記基準電位を下回っているときには、前記ラッチ回路は、前記周波数切替え信号をラッチし、前記周波数切替え回路は、前記クロック信号の周波数を低下させて前記昇圧回路へ該クロック信号を通過させ、前記第１の電位、前記第２の電位および前記第３の電位が前記基準電位を超えたときには、前記ゲート回路は、前記昇圧回路への前記クロック信号を遮断し、前記第１の電位および前記第２の電位が前記基準電位を超えており、前記第３の電位が前記基準電位を再度下回ったときには、前記ゲート回路は、周波数の低下した前記クロック信号を前記昇圧回路へ再度通過させ、前記第１の電位、前記第２の電位および前記第３の電位が前記基準電位を再度下回ったときには、前記ラッチ回路は、前記周波数切替え信号をリセットし、前記周波数切替え回路は、低下した前記クロック信号の周波数をもとの周波数へ戻す。
好ましくは、前記半導体装置は、前記周波数切替え信号をラッチして出力するラッチ回路をさらに備え、前記出力電位を検出するステップにおいて、前記昇圧回路の出力電位を分圧して第１の電位を生成し、
前記周波数を変更するステップにおいて、
前記第１の電位が前記基準電位を下回っているときには、前記周波数切替え回路は前記クロック信号の周波数を変更せず、前記第１の電位が前記基準電位を超えたときには、前記ラッチ回路が前記周波数切替え信号をラッチし、前記周波数切替え回路は前記クロック信号の周波数を低下させ、尚且つ、前記昇圧回路への前記クロック信号を遮断し、前記第１の電位が前記基準電位を再度下回ったときには、前記ラッチ回路が前記周波数切替え信号のラッチを維持し、前記周波数切替え回路は、前記クロック信号の周波数を低下させた状態を維持し、前記ゲート回路は前記昇圧回路へ前記クロック信号を通過させる。
本発明による半導体装置は、クロック生成回路を増加させることなく、昇圧回路の出力電位に生じるオーバーシュートおよびリップルを従来よりも小さくすることができ、その出力電位を所望の電位近傍に維持することができる。
以下、図面を参照して本発明に係る実施形態を説明する。しかし、これらの実施形態は本発明を限定するものではない。これらの実施形態による半導体装置は、クロック生成回路と昇圧回路との間にクロック信号の周波数を変更する周波数切替え回路を備えている。これにより、昇圧回路の昇圧能力を向上させた場合であっても、出力電圧のオーバーシュートおよびリプルを低減させることができる。
（第１の実施形態）
図１は、本発明に係る第１の実施形態に従った半導体装置１００の昇圧電位発生部のブロック図である。半導体装置１００は、クロック生成回路１１１と、昇圧回路１１２と、レギュレータ回路１１３とを備えている。昇圧回路１１２は１つのクロック生成回路１１１に対して複数設けられている。レギュレータ回路１１３は、各昇圧回路１１２とクロック生成回路１１１との間に各昇圧回路１１２に対応して設けられている。クロック生成回路１１１は、例えば、リングオシレータ等の発振器により構成されている。昇圧回路１１２は、例えば、図５に示すようなＤｉｃｋｓｏｎ型のチャージポンプである。
クロック生成回路１１１はクロック信号を生成する。昇圧回路１１２はこのクロック信号を用いて供給電圧を昇圧し、さらにこの昇圧された供給電圧を出力する。レギュレータ回路１１３は、昇圧回路１１２の出力電位Ｖoutを検出し、出力電位Ｖoutに基づいてクロック生成回路１１１から昇圧回路１１２へのクロック信号の通過と遮断を切り替え、並びに、このクロック信号の周波数を調節する。それによってレギュレータ回路１１３は、出力電位Ｖoutを所望の期待値電圧に維持する。
１つのクロック生成回路１１１に対して複数の昇圧回路１１２が設けられている。このような半導体装置の代表的なものとしては、ＮＡＮＤ型フラッシュメモリがある。ＮＡＮＤ型フラッシュメモリにおいて出力電圧Ｖoutは、メモリセルへのデータの書き込み、消去または読み出しのために用いられる。
図２は、クロック生成回路１１１、昇圧回路１１２およびレギュレータ回路１１３を１つずつ示した回路図である。図１の破線枠で示した部分が図２に該当する。レギュレータ回路１１３は、抵抗Ｒ１０、Ｒ２０、Ｒ３０と、差動増幅器ＡＭＰ１０、ＡＭＰ２０と、周波数切替え回路１２０と、ＡＮＤゲートＧ１０、Ｇ２０と、インバータＩｎ１０、Ｉｎ２０とを含む。
抵抗Ｒ１０、Ｒ２０およびＲ３０は、昇圧回路１１２の出力とグランドＧＮＤとの間に直列に接続されている。抵抗Ｒ１０、Ｒ２０およびＲ３０は固定抵抗または可変抵抗のいずれでもよい。抵抗Ｒ１０、Ｒ２０およびＲ３０は、出力電位Ｖoutを分圧し、抵抗Ｒ１０と抵抗Ｒ２０との間のノードＮ１からモニタ電位ＭＯＮ１、抵抗Ｒ２０と抵抗Ｒ３０との間のノードＮ２からモニタ電位ＭＯＮ２をそれぞれ生成する。モニタ電位ＭＯＮ１およびＭＯＮ２は出力電位Ｖoutに比例して変化するので、出力電位Ｖoutをモニタすることができる。
抵抗Ｒ１、Ｒ２およびＲ３を流れる電流ＩＲを小さくするために、抵抗Ｒ１、Ｒ２およびＲ３の抵抗値の合計は、より大きな値にすることが好ましい。電流ＩＲは、昇圧回路１１２の昇圧動作を妨げる負荷電流となるからである。しかし、抵抗Ｒ１、Ｒ２およびＲ３の抵抗値が大きいと、電位検出回路１１４のＲＣ時定数が大きくなるので、電位検出回路１１４の応答は遅延する。
差動増幅器ＡＭＰ１０およびＡＭＰ２０の一方の入力はそれぞれノードＮ１およびＮ２に接続され、他方の入力はともに基準電位Ｖrefに接続されている。差動増幅器ＡＭＰ１０は、モニタ電位ＭＯＮ１と基準電位Ｖrefとを比較し、この比較結果に基づいてフラグ信号ＦＬＧ１を出力する。より詳細には、モニタ電位ＭＯＮ１が基準電位Ｖrefを下回っているときには、差動増幅器ＡＭＰ１０はフラグ信号ＦＬＧ１をロウにし、モニタ電位ＭＯＮ１が基準電位Ｖrefを超えたときには、差動増幅器ＡＭＰ１０はフラグ信号ＦＬＧ１をハイにする。
差動増幅器ＡＭＰ２０は、モニタ電位ＭＯＮ２と基準電位Ｖrefとを比較し、この比較結果に基づいた信号を出力する。差動増幅器ＡＭＰ２０の出力には、インバータＩｎ１０が接続されているので、フラグ信号ＦＬＧ２は、差動増幅器ＡＭＰ２０の出力信号を反転した信号である。より詳細には、モニタ電位ＭＯＮ２が基準電位Ｖrefを下回っているときには、差動増幅器ＡＭＰ２０はロウを出力し、フラグ信号ＦＬＧ２はハイとなる。モニタ電位ＭＯＮ２が基準電位Ｖrefを超えたときには、差動増幅器ＡＭＰ２０はハイを出力し、フラグ信号ＦＬＧ２はロウとなる。
周波数切替え回路１２０は、クロック生成回路１１１と昇圧回路１１２との間に接続されている。周波数切替え回路１２０は、クロック生成回路１１１からクロック入力信号ＣＬＫＩＮを入力し、差動増幅器ＡＭＰ１０からフラグ信号ＦＬＧ１を周波数切替え信号ＣＬＫＣＨＧとして入力する。周波数切替え回路１２０は、クロック入力信号ＣＬＫＩＮの周波数を周波数切替え信号ＣＬＫＣＨＧに基づいて変更する。例えば、周波数切替え信号ＣＬＫＣＨＧが不活性（ロウ）、即ち、フラグ信号ＦＬＧ１がロウであるときには、周波数切替え回路１２０はクロック入力信号ＣＬＫＩＮの周波数ｗを変更することなく、これをクロック出力信号ＣＬＫＯＵＴとして出力する。周波数切替え信号ＣＬＫＣＨＧが活性（ハイ）、即ち、フラグ信号ＦＬＧ１がハイであるときには、周波数切替え回路１２０はクロック入力信号ＣＬＫＩＮの周波数をｗ／２に低下させ、これをクロック出力信号ＣＬＫＯＵＴとして出力する。
ＡＮＤゲートＧ１０、Ｇ２０は、周波数切替え回路１２０と昇圧回路１１２との間に接続されている。ＡＮＤゲートＧ１０の一方の入力端子にはフラグ信号ＦＬＧ２が許可信号ＣＬＫＥＮＢとして入力され、他方の入力端子にはクロック出力信号ＣＬＫＯＵＴが入力される。よって、許可信号ＣＬＫＥＮＢが活性（ハイ）、即ち、フラグ信号ＦＬＧ２がハイであるときには、ＡＮＤゲートＧ１０はクロック出力信号ＣＬＫＯＵＴをクロック信号Φとして通過させる。許可信号ＣＬＫＥＮＢが不活性（ロウ）、即ち、フラグ信号ＦＬＧ２がロウであるときには、ＡＮＤゲートＧ１０はクロック出力信号ＣＬＫＯＵＴを遮断する。ＡＮＤゲートＧ２０の一方の入力にはフラグ信号ＦＬＧ２が許可信号ＣＬＫＥＮＢとして入力され、他方の入力にはクロック出力信号ＣＬＫＯＵＴの反転信号が入力される。よって、許可信号ＣＬＫＥＮＢが活性（ハイ）であるときには、ＡＮＤゲートＧ２０はクロック出力信号ＣＬＫＯＵＴの反転信号をクロック信号Φバーとして通過させる。許可信号ＣＬＫＥＮＢが不活性（ロウ）であるときには、ＡＮＤゲートＧ１０はクロック出力信号ＣＬＫＯＵＴの反転信号を遮断する。
モニタ電位ＭＯＮ２は抵抗Ｒ２０を介している分だけモニタ電位ＭＯＮ１よりも低電位である。よって、例えば、出力電位Ｖoutがゼロから上昇した場合、まず、モニタ電位ＭＯＮ１が基準電位Ｖrefを超え、次に、モニタ電位ＭＯＮ２が基準電位Ｖrefを超える。よって、フラグ信号ＦＬＧ１がロウかつフラグ信号ＦＲＧ２がハイである状態（状態１）から、次に、フラグ信号ＦＬＧ１がハイに切り替わり（状態２）、さらに、フラグ信号ＦＲＧ２がロウに切り替わる（状態３）。
状態１のとき、周波数切替え信号ＣＬＫＣＨＮＧが不活性、許可信号ＣＬＫＥＮＢは活性である。よって、周波数切換え回路１２０は周波数ｗのクロック入力信号ＣＬＫＩＮをクロック出力信号ＣＬＫＯＵＴとして出力し、ＡＮＤゲートＧ１０、Ｇ２０はクロック出力信号ＣＬＫＯＵＴをクロック信号Φ、Φバーとして出力する。
状態２のとき、周波数切替え信号ＣＬＫＣＨＮＧおよび許可信号ＣＬＫＥＮＢはともに活性になる。よって、周波数切換え回路１２０はクロック入力信号ＣＬＫＩＮの周波数ｗを１／２に低減したクロック信号２＊ＣＬＫをクロック出力信号ＣＬＫＯＵＴとして出力し、ＡＮＤゲートＧ１０、Ｇ２０はクロック信号２＊ＣＬＫをクロック信号Φ、Φバーとして出力する。
状態３のとき、周波数切替え信号ＣＬＫＣＨＮＧは活性であり、許可信号ＣＬＫＥＮＢは不活性になる。よって、周波数切換え回路１２０はクロック信号２＊ＣＬＫを出力するが、ＡＮＤゲートＧ１０、Ｇ２０はクロック信号２＊ＣＬＫを遮断する。
一方、出力電位Ｖoutが高電位から低下した場合、まず、モニタ電位ＭＯＮ２が基準電位Ｖrefを下回り、次に、モニタ電位ＭＯＮ１が基準電位Ｖrefを下回る。よって、フラグ信号ＦＬＧ１がハイかつフラグ信号ＦＲＧ２がロウの状態（状態３）から、次に、フラグ信号ＦＬＧ２がハイに切り替わり（状態２）、さらにフラグ信号ＦＬＧ１がロウになる（状態１）。
図３は、周波数切替え回路１２０の具体例を示す回路図である。周波数切替え回路１２０は、クロック入力信号ＣＬＫＩＮの周波数ｗをｗ／２にし、これをクロック信号２＊ＣＬＫとして出力する分周回路１３０を備える。分周回路１３０は、図３に示すようにトランスファーゲートＴ１〜Ｔ４を含む。トランスファーゲートＴ１、Ｔ４とトランスファーゲートＴ２、Ｔ３とが交互にスイッチングすることによって、クロック入力信号ＣＬＫＩＮをｗ／２にすることができる。トランスファーゲートＴ１〜Ｔ４は、例えば、それぞれN型ＭＯＳトランジスタとP型ＭＯＳトランジスタとの並列接続で構成されている。
周波数切替え回路１２０は、ＮＡＮＤゲートＧ３０、Ｇ４０およびＧ５０をさらに備える。ＮＡＮＤゲートＧ３０は、周波数切替え信号ＣＬＫＣＨＧの反転信号とクロック入力信号ＣＬＫＩＮとを入力する。ＮＡＮＤゲートＧ４０は、周波数切替え信号ＣＬＫＣＨＧと分周回路１３０からのクロック信号２＊ＣＬＫを入力する。ＮＡＮＤゲートＧ５０は、ＮＡＮＤゲートＧ３０およびＧ４０の出力を入力する。
これにより、周波数切替え信号ＣＬＫＣＨＧが不活性（ロウ）であるときには、クロック出力信号ＣＬＫＯＵＴは、周波数ｗのクロック入力信号ＣＬＫＩＮとなる。一方、周波数切替え信号ＣＬＫＣＨＧが活性（ハイ）であるときには、クロック出力信号ＣＬＫＯＵＴは、クロック入力信号ＣＬＫＩＮの周波数ｗを１／２に分周したクロック信号２＊ＣＬＫとなる。
図４は、周波数切替え信号ＣＬＫＣＨＧとクロック出力信号ＣＬＫＯＵＴとの関係を示すタイミングチャートである。周波数切替え信号ＣＬＫＣＨＧがロウであるとき（時点ｔ０〜ｔ１）、クロック出力信号ＣＬＫＯＵＴはクロック入力信号ＣＬＫＩＮである。周波数切替え信号ＣＬＫＣＨＧがハイになると（時点ｔ１〜ｔ２）、クロック出力信号ＣＬＫＯＵＴはクロック信号２＊ＣＬＫとなる。さらに、周波数切替え信号ＣＬＫＣＨＧがロウに戻ると（時点ｔ２以降）、クロック出力信号ＣＬＫＯＵＴはクロック入力信号ＣＬＫＩＮに戻る。
図５は、昇圧回路１１２の具体例を示す回路図である。図６は、クロック信号ΦおよびΦバーの信号レベルを示すタイミングチャートである。昇圧回路１１２は、供給電位Ｖinを入力し、図６に示すような互いに逆相のクロック信号ΦおよびΦバーによって供給電位Ｖinを昇圧する。昇圧回路１１２はこの昇圧された供給電位Ｖinを出力電位Ｖoutとして出力する。
図７は、本実施形態の出力電位Ｖoutを示すグラフである。図８は、周波数切替え信号ＣＬＫＣＨＧ、許可信号ＣＬＫＥＮＢ、クロック出力信号ＣＬＫＯＵＴおよびクロック信号Φの関係を示すタイミングチャートである。尚、クロック入力信号ＣＬＫＩＮおよびクロック信号２＊ＣＬＫは、図４に示したとおりそれぞれ周波数ｗおよびｗ／２の一定周波数の信号であるので図８では省略する。
モニタ電位ＭＯＮ１が基準電位Ｖrefと等しいときの出力電位Ｖoutを期待値電位１とし、モニタ電位ＭＯＮ２が基準電位Ｖrefと等しいときの出力電位Ｖoutを期待値電位２とする。図２を参照して上述したように、出力電位Ｖoutを上昇させた場合、モニタ電位ＭＯＮ１はモニタ電位ＭＯＮ２よりも先に基準電位Ｖrefを超えるので、期待値電位２は期待値電位１よりも高電位となる。
図７および図８を参照して、図２に示す半導体装置１００の動作およびその効果を説明する。尚、本実施形態は、出力電位Ｖoutを期待値電位２に維持するように作用する。
まず、昇圧回路１１２が昇圧動作を開始すると、出力電位Ｖoutがゼロから上昇する（時点ｔ１０〜ｔ１１）。このとき、モニタ電位ＭＯＮ１およびＭＯＮ２はともに基準電位Ｖrefよりも小さいので、周波数切替え信号ＣＬＫＣＨＧ（フラグ信号ＦＬＧ１）はロウ、許可信号ＣＬＫＥＮＢ（フラグ信号ＦＬＧ２）は活性（ハイ）である。よって、周波数切替え回路１２０は、クロック入力信号ＣＬＫＩＮの周波数ｗを変更することなくクロック出力信号ＣＬＫＯＵＴとして出力する。また、ＡＮＤゲートＧ１０およびＧ２０は、クロック出力信号ＣＬＫＯＵＴをクロック信号ΦまたはΦバーとして出力する。これにより、昇圧回路１１２は、短時間で供給電圧（図示せず）を昇圧することができる。
次に、出力電位Ｖoutが期待値電位１を超えると（時点ｔ１１）、モニタ電位ＭＯＮ１が基準電位Ｖrefを超え、ＭＯＮ２は基準電位Ｖrefよりも小さいままである。よって、周波数切替え信号ＣＬＫＣＨＧは活性（ハイ）になり、許可信号ＣＬＫＥＮＢは活性（ハイ）を維持する。これにより、周波数切替え回路１２０は、クロック入力信号ＣＬＫＩＮの周波数をｗ／２へ分周し、これをクロック出力信号ＣＬＫＯＵＴとして出力する。ＡＮＤゲートＧ１０およびＧ２０は、周波数ｗ／２のクロック出力信号ＣＬＫＯＵＴをクロック信号ΦまたはΦバーとして出力する。従って、昇圧回路１１２の昇圧能力は、周波数ｗのクロック信号Φ、Φバーに対して半分に低下する。
次に、出力電位Ｖoutが期待値電位２を超えると（時点ｔ１２）、モニタ電位ＭＯＮ２が基準電位Ｖrefを超える。よって、許可信号ＣＬＫＥＮＢは不活性（ロウ）になる。よって、ＡＮＤゲートＧ１０およびＧ２０は、クロック出力信号ＣＬＫＯＵＴを遮断する。これにより、クロック信号ΦおよびΦバーはロウになる。即ち、昇圧回路１１２の昇圧動作が停止し、出力電圧Ｖoutは、電流ＩＲにより次第に低下する。尚、出力電圧Ｖoutが期待値電位２を超えた後に遅延して許可信号ＣＬＫＥＮＢが切り替わっている。これは、電位検出回路１１４がＲＣ時定数を有するからであり、電位検出回路１１４のＲＣ遅延はオーバーシュートやリプルの原因である。
さらに、出力電位Ｖoutが期待値電位２を下回ると（時点ｔ１３）、モニタ電位ＭＯＮ２が基準電位Ｖrefを下回る。よって、許可信号ＣＬＫＥＮＢは活性（ハイ）になる。このとき、周波数切替え信号ＣＬＫＣＨＧは活性（ハイ）を維持している。よって、周波数切替え回路１２０は、周波数ｗ／２のクロック出力信号ＣＬＫＯＵＴを出力し、ＡＮＤゲートＧ１０およびＧ２０は、周波数ｗ／２のクロック出力信号ＣＬＫＯＵＴをクロック信号ΦまたはΦバーとして出力する。従って、昇圧回路１１２は昇圧動作を再開する。しかし、クロック信号ΦまたはΦバーの周波数はｗ／２であるので、その昇圧能力は、周波数ｗのクロック信号Φ、Φバーによる昇圧能力に対してほぼ半分である。尚、電流ＩＲは非常に小さいので出力電位Ｖoutの低下速度は遅い。これにより、アンダーシュートはオーバーシュートよりも通例小さくなる。従って、出力電位Ｖoutは期待値電位１を下回ることなく、期待値電位２に維持され得る。
その後、出力電位Ｖoutが期待値電位２を超えたときには（時点ｔ１４）、本実施形態は、時点ｔ１２のときと同じ動作を行なう。時点ｔ１３、ｔ１４における半導体装置１００の動作は、時点ｔ１５、ｔ１６、および、時点ｔ１７、ｔ１８において繰り返される。これにより、半導体装置１００は、出力電位Ｖoutを期待値電位２に維持するように作用する。
昇圧回路１１２の出力に新たな負荷が接続された場合（図示せず）には、出力電圧Ｖoutが急激に低下する可能性がある。このような場合には、出力電圧Ｖoutが期待値電圧１を下回るので、昇圧回路１１２は、時点ｔ１０〜ｔ１１のときと同様に、周波数ｗのクロック信号ΦまたはΦバーによって駆動される。これにより、昇圧回路１１２は高い昇圧能力で短時間のうちに出力電圧Ｖoutを上昇させることができる。
本実施形態によれば、昇圧動作の開始当初において、周波数ｗのクロック信号ΦおよびΦバーによって昇圧回路１１２を駆動させるので、出力電位Ｖoutの昇圧速度が速い。一方、出力電位Ｖoutが期待値電位２近傍まで昇圧されると、クロック信号ΦおよびΦバーの周波数がｗ／２に分周される。これにより、昇圧回路１１２の昇圧能力が低下するので、オーバーシュートが従来よりも小さく抑制され得る。
さらに、出力電位Ｖoutを期待値電位２に維持するときには、昇圧回路１１２は、周波数ｗ／２に分周されたクロック信号ΦおよびΦバーによる昇圧動作と昇圧停止とを繰り返す。従って、リプルもまた従来よりも小さく抑制され得る。
本実施形態においてレギュレータ回路１１３は、クロック信号の周波数を昇圧回路１１２ごとに変更するために、複数の昇圧回路１１２のそれぞれに対応して設けられている（図１参照）。これにより、同一のクロック生成回路１１１からのクロック信号を用いて複数の昇圧回路１１２を駆動させることができる。
本実施形態においては、周波数切替え回路１２０を昇圧回路１１２のそれぞれに対して設ける必要が生じる。しかし、本実施形態による周波数切替え回路１２０は、図３に示すように簡単な分周回路で実現できる。また、周波数切替え回路１２０は、クロック信号を分周するに過ぎない。よって、半導体記憶装置のサイズをさほど大きくすることなく、プロセスばらつき等に起因するクロック信号の振幅や周波数のばらつきが比較的少ない。
一方、特許文献２などに記載された従来の半導体装置によれば、クロック信号の周波数を変更するために、クロック生成回路を昇圧回路ごとに設けなければならい。クロック生成回路は、本実施形態による周波数切替え回路１２０に比べ複雑であるので、これを昇圧回路ごとに設けることは、半導体記憶装置のサイズを大きくする。また、クロック生成回路は、クロック周波数のばらつきを抑えるために、ヒューズ等を用いてクロック周期をトリミングする回路を備えている場合がある。この場合にクロック昇圧回路を昇圧回路ごとに設けると、半導体記憶装置が複雑になり、そのサイズが大きくなる。
本実施形態において、周波数切替え回路１２０は、クロック入力回路ＣＬＫＩＮの周波数を１／２に分周した。しかし、図３に示した周波数切替え回路１２０はあくまでも一具体例であり、周波数切替え回路１２０はクロック入力回路ＣＬＫＩＮの周波数をｎ／ｍに分周してよい。尚、ｎおよびｍは自然数であり、ｎ＜ｍである。
期待値電位１および期待値電位２を調節するためには、抵抗Ｒ１０、Ｒ２０およびＲ３０の値を変更すればよい。これにより、期待値電位１または期待値電位２を仕様に適合させることができる。期待値電位１は期待値電位２以下であればよく、その値は限定しない。しかし、高い昇圧能力を維持しつつオーバーシュートやリプルを低減するためには、出力電位Ｖoutを期待値電位２近傍に維持しているときに、出力電位Ｖoutが期待値電位１を下回らないように期待値電位１を設定することが好ましく、尚且つ、期待値電位１は期待値電位２により近接していることが好ましい。
（第２の実施形態）
第２の実施形態に従った半導体装置２００の昇圧部分のブロック図は、図１と同様である。尚、本実施形態ではレギュレータ回路１１３に代えてレギュレータ回路２１３が設けられる。
図９は、第２の実施形態によるクロック生成回路１１１、昇圧回路１１２およびレギュレータ回路２１３を１つずつ示した回路図である。
レギュレータ回路２１３は、抵抗Ｒ１０、Ｒ２０、Ｒ３０、Ｒ４０と、差動増幅器ＡＭＰ１０、ＡＭＰ２０、ＡＭＰ３０と、周波数切替え回路２２０と、ラッチ回路２１５と、インバータＩｎ１０、Ｉｎ２０、Ｉｎ３０、Ｉｎ４０とを含む。
抵抗Ｒ１０、Ｒ２０、Ｒ３０およびＲ４０は、昇圧回路１１２の出力とグランドＧＮＤとの間に直列に接続されている。抵抗Ｒ１０、Ｒ２０、Ｒ３０およびＲ４０は固定抵抗または可変抵抗のいずれでもよい。抵抗Ｒ１０、Ｒ２０、Ｒ３０およびＲ４０は、出力電位Ｖoutを分圧し、抵抗Ｒ１０と抵抗Ｒ２０との間のノードＮ１からモニタ電位ＭＯＮ１、抵抗Ｒ２０と抵抗Ｒ３０との間のノードＮ２からモニタ電位ＭＯＮ２、抵抗Ｒ３０と抵抗Ｒ４０との間のノードＮ３からモニタ電位ＭＯＮ３をそれぞれ生成する。モニタ電位ＭＯＮ１、ＭＯＮ２およびＭＯＮ３は出力電位Ｖoutに比例して変化するので、出力電位Ｖoutをモニタすることができる。
差動増幅器ＡＭＰ１０、ＡＭＰ２０およびＡＭＰ３０の一方の入力はそれぞれノードＮ１、Ｎ２およびＮ３に接続され、他方の入力はともに基準電位Ｖrefに接続されている。差動増幅器ＡＭＰ１０、ＡＭＰ２０およびＡＭＰ３０の出力には、それぞれインバータＩｎ１０、Ｉｎ２０およびＩｎ３０が接続されている。
差動増幅器ＡＭＰ１０、ＡＭＰ２０およびＡＭＰ３０は、それぞれモニタ電位ＭＯＮ１、ＭＯＮ２およびＭＯＮ３と基準電位Ｖrefとを比較し、この比較結果に基づいて信号を出力する。インバータＩｎ１０、Ｉｎ２０およびＩｎ３０は、差動増幅器ＡＭＰ１０、ＡＭＰ２０およびＡＭＰ３０のそれぞれの出力を反転し、これらをフラグ信号ＦＬＧ１、ＦＬＧ２およびＦＬＧ３として出力する。
より詳細には、モニタ電位ＭＯＮ１、ＭＯＮ２およびＭＯＮ３が基準電位Ｖrefを下回っているときには、フラグ信号ＦＬＧ１、ＦＬＧ２およびＦＬＧ３はそれぞれハイになる。モニタ電位ＭＯＮ１、ＭＯＮ２およびＭＯＮ３が基準電位Ｖrefを超えたときには、フラグ信号ＦＬＧ１、ＦＬＧ２およびＦＬＧ３はそれぞれロウになる。
フラグ信号ＦＬＧ１およびＦＬＧ２はラッチ回路２１５へ供給される。ラッチ回路２１５は、フラグ信号ＦＬＧ１およびＦＬＧ２に基づいて周波数切替え信号ＣＬＫＣＨＧを出力する。本実施形態では、フラグ信号ＦＬＧ１およびＦＬＧ２がともにロウに切り替わったときには、周波数切替え信号ＣＬＫＣＨＧは活性（ハイ）にラッチされる。フラグ信号ＦＬＧ１およびＦＬＧ２がともにロウに切り替わったときには、周波数切替え信号ＣＬＫＣＨＧは不活性（ロウ）にラッチされる。フラグ信号ＦＬＧ１またはＦＬＧ２のいずれか一方のみが切り替わっただけでは、周波数切替え信号ＣＬＫＣＨＧの状態は変化しない。
フラグ信号ＦＬＧ３は許可信号ＣＬＫＥＮＢとして周波数切替え回路２２０へ供給される。
周波数切替え回路２２０は、クロック生成回路１１１と昇圧回路１１２との間に接続されている。周波数切替え回路２２０は、クロック入力信号ＣＬＫＩＮ、周波数切替え信号ＣＬＫＣＨＧおよび許可信号ＣＬＫＥＮＢを入力する。周波数切替え回路２２０は、クロック入力信号ＣＬＫＩＮの周波数を周波数切替え信号ＣＬＫＣＨＧに基づいて変更する。また、周波数切替え回路２２０は、許可信号ＣＬＫＥＮＢに基づいてクロック入力信号ＣＬＫＩＮを通過させまたは遮断する。
フラグ信号ＦＬＧ１、ＦＬＧ２およびＦＬＧ３に対する周波数切換え回路２２０の動作を説明する。出力電位Ｖoutが低電位から上昇した場合、モニタ電位は、ＭＯＮ１、ＭＯＮ２、ＭＯＮ３の順に基準電位Ｖrefを超える。よって、フラグ信号ＦＬＧ１、ＦＬＧ２、ＦＬＧ３は、それぞれハイ、ハイ、ハイの状態（状態１０）から、ロウ、ハイ、ハイの状態（状態１１）、ロウ、ロウ、ハイの状態（状態１２）、ロウ、ロウ、ロウの状態（状態１３）へと切り替わる。
状態１０のとき、周波数切替え信号ＣＬＫＣＨＧは不活性（ロウ）であり、許可信号ＣＬＫＥＮＢは活性（ハイ）になる。このとき、周波数切換え回路１２０は、クロック入力信号ＣＬＫＩＮの周波数ｗを変更することなくクロック出力信号ＣＬＫＯＵＴとして出力する。
状態１１のとき、周波数切替え回路２２０およびラッチ回路２１５は変化しないので、状態１０と同様である。
状態１２のとき、ラッチ回路２１５が周波数切替え信号ＣＬＫＣＨＧを活性（ハイ）にラッチし、許可信号ＣＬＫＥＮＢは活性（ハイ）を維持する。このとき、周波数切換え回路１２０は、クロック入力信号ＣＬＫＩＮを周波数ｗ／４のクロック信号４＊ＣＬＫに変更し、これをクロック出力信号ＣＬＫＯＵＴとして出力する。
状態１３のとき、周波数切替え信号ＣＬＫＣＨＧは活性（ハイ）であり、許可信号ＣＬＫＥＮＢは不活性（ロウ）になる。このとき、周波数切換え回路１２０は、クロック入力信号ＣＬＫＩＮおよびクロック信号４＊ＣＬＫを遮断する。
出力電位Ｖoutが高電位から低下した場合、モニタ電位は、ＭＯＮ３、ＭＯＮ２、ＭＯＮ１の順に基準電位Ｖrefを下回る。よって、フラグ信号ＦＬＧ１、ＦＬＧ２、ＦＬＧ３は、状態１３から状態１２、状態１１、状態１０へと遷移する。尚、ラッチ回路２１５は、フラグ信号ＦＬＧ１、ＦＬＧ２の両方が変化したとき、即ち、状態１１から状態１０へ遷移したときに周波数切替え信号ＣＬＫＣＨＧを切替える。
図１０は、周波数切替え回路２２０の具体例を示す回路図である。周波数切替え回路２２０は、分周回路２３１および２３２を備えている。分周回路２３１は、クロック入力信号ＣＬＫＩＮの周波数ｗをｗ／２にし、これをクロック信号２＊ＣＬＫとして出力する。分周回路２３２は、このクロック信号２＊ＣＬＫの周波数ｗ／２をｗ／４にし、これをクロック信号４＊ＣＬＫとして出力する。
分周回路２３１は、トランスファーゲートＴ１〜Ｔ４を含む。トランスファーゲートＴ１、Ｔ４とトランスファーゲートＴ２、Ｔ３とが交互にスイッチングすることによって、クロック入力信号ＣＬＫＩＮの周波数ｗを１／２にすることができる。分周回路２３２は、トランスファーゲートＴ５〜Ｔ８を含む。トランスファーゲートＴ５、Ｔ８とトランスファーゲートＴ６、Ｔ７とが交互にスイッチングすることによって、クロック信号２＊ＣＬＫの周波数をさらに１／２にすることができる。トランスファーゲートＴ５、Ｔ８は、例えば、それぞれN型ＭＯＳトランジスタとP型ＭＯＳトランジスタとの並列接続で構成されている。
周波数切替え回路２２０は、ＡＮＤゲートＧ６０、ＮＡＮＤゲートＧ７０、Ｇ８０およびＧ９０をさらに備える。ＡＮＤゲートＧ６０は、クロック入力信号ＣＬＫＩＮおよび許可信号ＣＬＫＥＮＢを入力する。ＮＡＮＤゲートＧ７０は、ＡＮＤゲートＧ６０の出力および周波数切替え信号ＣＬＫＣＨＧの反転信号を入力する。ＮＡＮＤゲートＧ８０は、周波数切替え信号ＣＬＫＣＨＧおよび分周回路２３２からのクロック信号４＊ＣＬＫを入力する。ＮＡＮＤゲートＧ９０は、ＮＡＮＤゲートＧ７０およびＧ８０の出力を入力する。
ＡＮＤゲートＧ６０は、許可信号ＣＬＫＥＮＢが活性（ハイ）であるときにはクロック入力信号ＣＬＫＩＮを通過させ、許可信号ＣＬＫＥＮＢが不活性（ロウ）であるときにはクロック入力信号ＣＬＫＩＮを遮断する。尚、本実施形態において、ＡＮＤゲートＧ６０は、クロック入力信号ＣＬＫＩＮを通過させまたは遮断するゲート回路として、周波数切替え回路２２０に含まれている。
また、周波数切替え信号ＣＬＫＣＨＧが活性（ハイ）であるときには、クロック出力信号ＣＬＫＯＵＴはクロック信号４＊ＣＬＫになる。一方、周波数切替え信号ＣＬＫＣＨＧが不活性（ロウ）であるときには、ＡＮＤゲートＧ６０の出力信号となる。
図１１は、周波数切替え信号ＣＬＫＣＨＧ、許可信号ＣＬＫＥＮＢおよびクロック出力信号ＣＬＫＯＵＴとの関係を示すタイミングチャートである。許可信号ＣＬＫＥＮＢがハイであり、周波数切替え信号ＣＬＫＣＨＧがロウであるとき（時点ｔ０〜ｔ１）、周波数切替え回路２２０は、クロック入力信号ＣＬＫＩＮをクロック出力信号ＣＬＫＯＵＴとして出力する。許可信号ＣＬＫＥＮＢおよび周波数切替え信号ＣＬＫＣＨＧがともにハイであるとき（時点ｔ１〜ｔ２）、周波数切替え回路２２０は、クロック信号４＊ＣＬＫをクロック出力信号ＣＬＫＯＵＴとして出力する。許可信号ＣＬＫＥＮＢがともにロウになると（時点ｔ２〜ｔ３）、周波数切替え回路２２０は、クロック入力信号ＣＬＫＩＮおよびクロック信号４＊ＣＬＫを遮断する。時点ｔ３〜ｔ４および時点ｔ５〜ｔ６における周波数切替え回路２２０の動作は、時点ｔ１〜ｔ２における周波数切替え回路２２０の動作と同様である。時点ｔ４〜ｔ５および時点ｔ６以降における周波数切替え回路２２０の動作は、それぞれ時点ｔ２〜ｔ３および時点ｔ０〜ｔ１における周波数切替え回路２２０の動作と同様である。
図１２は、本実施形態の出力電位Ｖoutを示すグラフである。図１３は、周波数切替え信号ＣＬＫＣＨＧ、許可信号ＣＬＫＥＮＢ、クロック出力信号ＣＬＫＯＵＴおよびクロック信号Φの関係を示すタイミングチャートである。尚、クロック入力信号ＣＬＫＩＮおよびクロック信号４＊ＣＬＫは、図１１に示したとおりそれぞれ周波数ｗおよびｗ／４の一定周波数の信号であるので図１３では省略する。
モニタ電位ＭＯＮ１が基準電位と等しいときの出力電位Ｖoutを期待値電位１とし、モニタ電位ＭＯＮ２が基準電位と等しいときの出力電位Ｖoutを期待値電位２とし、モニタ電位ＭＯＮ３が基準電位と等しいときの出力電位Ｖoutを期待値電位３とする。図９を参照して上述したように、出力電位Ｖoutを上昇させた場合、モニタ電位はＭＯＮ１、ＭＯＮ２、ＭＯＮ３の順に基準電位Ｖrefを超えるので、期待値電位３の電位が最も高く、期待値電位２、期待値電位１の順に電位は低くなる。
図１２および図１３を参照して、図９に示す半導体装置２００の動作およびその効果を説明する。尚、本実施形態は、出力電位Ｖoutを期待値電位３に維持するように作用する。まず、昇圧回路１１２が昇圧動作を開始すると、出力電位Ｖoutがゼロから上昇する（時点ｔ２０〜ｔ２１）。このとき、モニタ電位ＭＯＮ１〜ＭＯＮ３は基準電位Ｖrefよりも小さい。あるいは、モニタ電位ＭＯＮ１のみが基準電位Ｖrefを超える。よって、フラグ信号ＦＬＧ１〜ＦＬＧ３は総てハイまたはフラグ信号ＦＬＧ１のみロウになる。このとき、周波数切替え信号ＣＬＫＣＨＧは不活性（ロウ）であり、許可信号ＣＬＫＥＮＢは活性（ハイ）である。従って、周波数切替え回路２２０は、クロック入力信号ＣＬＫＩＮの周波数ｗを変更することなくクロック出力信号ＣＬＫＯＵＴとして出力する。このクロック出力信号ＣＬＫＯＵＴおよびその反転信号が、クロック信号ΦおよびΦバーとなる。これにより、昇圧回路１１２は、高い昇圧能力で短時間のうちに出力電圧Ｖoutを昇圧することができる。
次に、出力電位Ｖoutが期待値電位２を超えると（時点ｔ２１）、モニタ電位ＭＯＮ１およびＭＯＮ２が基準電位Ｖrefを超え、ＭＯＮ３は基準電位Ｖrefよりも小さいままである。よって、周波数切替え信号ＣＬＫＣＨＧは活性（ハイ）にラッチされ、許可信号ＣＬＫＥＮＢは活性（ハイ）を維持する。これにより、周波数切替え回路２２０は、周波数ｗ／４のクロック信号４＊ＣＬＫをクロック出力信号ＣＬＫＯＵＴとして出力する。このクロック信号４＊ＣＬＫおよびその反転信号がクロック信号ΦおよびΦバーとなる。従って、昇圧回路１１２の昇圧能力は、周波数ｗのクロック信号Φ、Φバーに対して１／４に低下する。
次に、出力電位Ｖoutが期待値電位３を超えると（時点ｔ２２）、モニタ電位ＭＯＮ３が基準電位Ｖrefを超える。よって、許可信号ＣＬＫＥＮＢは不活性（ロウ）になる。よって、周波数切替え回路２２０は、クロック出力信号ＣＬＫＯＵＴを遮断する。これにより、クロック信号ΦおよびΦバーはロウになる。即ち、昇圧回路１１２の昇圧動作が停止し、出力電圧Ｖoutは、電流ＩＲにより次第に低下する。
出力電位Ｖoutが期待値電位３を下回ると（時点ｔ２３）、モニタ電位ＭＯＮ３が基準電位Ｖrefを下回る。よって、許可信号ＣＬＫＥＮＢは活性（ハイ）になる。このとき、周波数切替え信号ＣＬＫＣＨＧはラッチ回路２１５によって活性（ハイ）を維持している。よって、周波数切替え回路１２０は、周波数ｗ／４のクロック信号４＊ＣＬＫをクロック信号ΦまたはΦバーとして出力する。このように昇圧回路１１２は昇圧動作を再開する。しかし、クロック信号ΦまたはΦバーの周波数はｗ／４であるので、その昇圧能力は、周波数ｗのクロック信号Φ、Φバーに対して１／４程度である。尚、電流ＩＲは非常に小さいので出力電位Ｖoutの低下速度は遅い。これにより、アンダーシュートはオーバーシュートよりも小さくなる。従って、出力電位Ｖoutは期待値電位１を下回ることなく、期待値電位３に維持され得る。
その後、出力電位Ｖoutが期待値電位３を超えたときには（時点ｔ２４）、半導体装置２００は、時点ｔ２２のときと同じ動作を行なう。時点ｔ２５〜ｔ２６における半導体装置２００の動作は、時点ｔ２３〜ｔ２４における半導体装置２００の動作と同様である。
さらに、昇圧回路１１２の出力に新たな負荷が接続された場合（時点ｔ２７）には、出力電圧Ｖoutが急激に低下する可能性がある。このような場合には、出力電圧Ｖoutが期待値電圧１を下回るので、ラッチ回路２１５がリセットされ、昇圧回路１１２は、時点ｔ２０〜ｔ２１のときと同様に、周波数ｗのクロック信号ΦまたはΦバーによって駆動される。これにより、昇圧回路１１２は短時間で出力電圧Ｖoutを上昇させることができる。時点ｔ２８〜ｔ２９における半導体装置２００の動作は、時点ｔ２１〜ｔ２２における半導体装置２００の動作と同様である。
本実施形態は、第１の実施形態と同様の効果を有する。また、本実施形態はラッチ回路２１５を有し、期待値電位が３つ設定されている。これにより、出力電位Ｖoutが期待値電位３に比較的近い期待値電位２に昇圧されるまでは、高い昇圧能力で出力電位Ｖoutを昇圧することができる。一方、出力電位Ｖoutが期待値電位２を下回ったとしても、ラッチ回路２１５が作用することによって、クロック信号ΦおよびΦバーの周波数はｗ／４を維持し、期待値電位２よりも低い期待値電位１を下回らない限りｗに戻らない。即ち、期待値電位２を期待値電位３に充分接近させることによって、期待値電位３の直前まで高い昇圧能力で出力電位Ｖoutを昇圧することが可能になる。それとともに、出力電位Ｖoutを期待値電位３に維持しているときには、周波数ｗ／４のクロック信号Φ、Φバーの周波数は、ｗ／４であり、ｗにはリセットされないので、出力電位Ｖoutを過剰な昇圧能力で昇圧しない。その結果、本実施形態は、昇圧当初の出力電位Ｖoutを非常に速く昇圧することができ、尚且つ、リプルを小さくすることができる。
本実施形態において、周波数切替え回路２２０は、クロック入力回路ＣＬＫＩＮの周波数を１／４に分周した。しかし、図１０に示した周波数切替え回路２２０はあくまでも一具体例であり、周波数切替え回路２２０はクロック入力回路ＣＬＫＩＮの周波数をｎ／ｍに分周してよい。尚、ｎおよびｍは自然数であり、ｎ＜ｍである。
期待値電位１、期待値電位２および期待値電位３を調節するためには、抵抗Ｒ１０、Ｒ２０、Ｒ３０およびＲ４０の値を変更すればよい。これにより、期待値電位１、期待値電位２および期待値電位３を仕様に適合させることができる。期待値電位２は期待値電位３以下であればよく、その値は限定しない。但し、期待値電位２は速い昇圧速度を維持するために期待値電位３により近接していることが好ましい。また、期待値電位１は期待値電位２以下であればよく、その値は限定しない。但し出力電位Ｖoutを過剰な昇圧能力で昇圧しないために、出力電位Ｖoutが期待値電位３近傍に維持されているときに出力電位Ｖoutが期待値電位１を下回らないように設定されることが好ましい。
（第３の実施形態）
第３の実施形態に従った半導体装置３００の昇圧部分のブロック図は、図１と同様である。尚、本実施形態ではレギュレータ回路１１３に代えてレギュレータ回路３１３が設けられる。
図１４は、第３の実施形態によるクロック生成回路１１１、昇圧回路１１２およびレギュレータ回路３１３を１つずつ示した回路図である。レギュレータ回路３１３は、差動増幅器が１つであり、ラッチ回路３１５が設けられている点でレギュレータ回路１１３と異なる。
抵抗Ｒ１０およびＲ２０は、昇圧回路１１２の出力とグランドＧＮＤとの間に直列に接続されている。抵抗Ｒ１０およびＲ２０は、出力電位Ｖoutを分圧し、抵抗Ｒ１０と抵抗Ｒ２０との間のノードＮ１からモニタ電位ＭＯＮ１を生成する。モニタ電位ＭＯＮ１は出力電位Ｖoutに比例して変化するので、出力電位Ｖoutをモニタすることができる。
差動増幅器ＡＭＰ１０の一方の入力はノードＮ１に接続され、他方の入力は基準電位Ｖrefに接続されている。差動増幅器ＡＭＰ１０の出力には、インバータＩｎ１０が接続されている。
差動増幅器ＡＭＰ１０は、モニタ電位ＭＯＮ１と基準電位Ｖrefとを比較し、この比較結果に基づいて信号を出力する。インバータＩｎ１０は、差動増幅器ＡＭＰ１０の出力を反転し、これらをフラグ信号ＦＬＧ１として出力する。
より詳細には、モニタ電位ＭＯＮ１が基準電位Ｖrefを下回っているときには、フラグ信号ＦＬＧ１はハイになる。モニタ電位ＭＯＮ１が基準電位Ｖrefを超えたときには、フラグ信号ＦＬＧ１はロウになる。
フラグ信号ＦＬＧ１はラッチ回路３１５およびＡＮＤゲートＧ１０、Ｇ２０へ供給される。ラッチ回路３１５は、フラグ信号ＦＬＧ１に基づいて周波数切替え信号ＣＬＫＣＨＧを出力する。本実施形態では、一旦、フラグ信号ＦＬＧ１がロウに切り替わった後には、周波数切替え信号ＣＬＫＣＨＧは、常時、活性（ハイ）にラッチされる。その後、フラグ信号ＦＬＧ１がハイに切り替わったとしても、周波数切替え信号ＣＬＫＣＨＧの状態は変化しない。
フラグ信号ＦＬＧ１に対する周波数切換え回路１２０およびＡＮＤゲートＧ１０、Ｇ２０の動作を説明する。フラグ信号ＦＬＧ１がハイであるときには、許可信号ＣＬＫＥＮＢが活性（ハイ）であり、周波数切替え信号ＣＬＫＣＨＧは不活性（ロウ）である。よって、周波数切替え回路１２０は周波数ｗのクロック出力信号ＣＬＫＯＵＴを出力し、ＡＮＤゲートＧ１０、Ｇ２０はこのクロック出力信号ＣＬＫＯＵＴおよびその反転信号をそれぞれクロック信号Φ、Φバーとして通過させる。
フラグ信号ＦＬＧ１がロウになると、許可信号ＣＬＫＥＮＢが不活性（ロウ）になり、ラッチ回路３１５が周波数切替え信号ＣＬＫＣＨＧを活性（ハイ）にラッチする。よって、周波数切替え回路１２０は周波数ｗ／２のクロック出力信号ＣＬＫＯＵＴを出力し、ＡＮＤゲートＧ１０、Ｇ２０はクロック出力信号ＣＬＫＯＵＴを遮断する。
フラグ信号ＦＬＧ１が再度ハイになると、許可信号ＣＬＫＥＮＢが活性（ハイ）になるが、周波数切替え信号ＣＬＫＣＨＧはラッチ回路３１５により活性（ハイ）を維持する。よって、周波数切替え回路１２０は周波数ｗ／２のクロック出力信号ＣＬＫＯＵＴを出力し、ＡＮＤゲートＧ１０、Ｇ２０はクロック出力信号ＣＬＫＯＵＴおよびその反転信号をそれぞれクロック信号Φ、Φバーとして通過させる。
図１５は、本実施形態の出力電位Ｖoutを示すグラフである。図１６は、周波数切替え信号ＣＬＫＣＨＧ、許可信号ＣＬＫＥＮＢ、クロック出力信号ＣＬＫＯＵＴおよびクロック信号Φの関係を示すタイミングチャートである。モニタ電位ＭＯＮ１が基準電位と等しいときの出力電位Ｖoutを期待値電位１とする。半導体装置３００は、出力電位Ｖoutを期待値電位１に維持するように作用する。
図１５および図１６を参照して、図１４に示す半導体装置３００の動作およびその効果を説明する。まず、昇圧回路１１２が昇圧動作を開始すると、出力電位Ｖoutが上昇する（時点ｔ３０〜ｔ３１）。このとき、モニタ電位ＭＯＮ１は基準電位Ｖrefよりも小さいので、周波数切替え信号ＣＬＫＣＨＧは不活性（ロウ）、許可信号ＣＬＫＥＮＢは活性（ハイ）である。よって、周波数切替え回路１２０は、クロック入力信号ＣＬＫＩＮの周波数ｗを変更することなくクロック出力信号ＣＬＫＯＵＴとして出力する。また、ＡＮＤゲートＧ１０およびＧ２０は、クロック出力信号ＣＬＫＯＵＴをクロック信号ΦまたはΦバーとして出力する。これにより、昇圧回路１１２は、短時間で供給電圧を昇圧することができる。
次に、出力電位Ｖoutが期待値電位１を超えると（時点ｔ３１）、モニタ電位ＭＯＮ１が基準電位Ｖrefを超える。よって、ラッチ回路３１５が周波数切替え信号ＣＬＫＣＨＧを活性（ハイ）にラッチし、許可信号ＣＬＫＥＮＢは不活性（ロウ）になる。これにより、周波数切替え回路１２０は、クロック入力信号ＣＬＫＩＮの周波数をｗ／２へ分周するが、ＡＮＤゲートＧ１０およびＧ２０は、周波数ｗ／２のクロック出力信号ＣＬＫＯＵＴを遮断する。従って、昇圧回路１１２は昇圧動作を停止し、出力電圧Ｖoutは、電流ＩＲにより次第に低下する。
次に、出力電位Ｖoutが期待値電位１を下回ると（時点ｔ３３）、モニタ電位ＭＯＮ１が基準電位Ｖrefを下回る。よって、許可信号ＣＬＫＥＮＢは活性（ハイ）になる。このとき、周波数切替え信号ＣＬＫＣＨＧはラッチ回路３１５により活性（ハイ）を維持している。よって、周波数切替え回路１２０は、周波数ｗ／２のクロック出力信号ＣＬＫＯＵＴを出力し、ＡＮＤゲートＧ１０およびＧ２０は、周波数ｗ／２のクロック出力信号ＣＬＫＯＵＴをクロック信号ΦまたはΦバーとして出力する。従って、昇圧回路１１２は昇圧動作を再開する。しかし、クロック信号ΦまたはΦバーの周波数はｗ／２であるので、その昇圧能力は、周波数ｗのクロック信号Φ、Φバーによる昇圧能力に対してほぼ半分である。
その後、出力電位Ｖoutが期待値電位１を超えたときには（時点ｔ３４）、本実施形態は、時点ｔ３２のときと同じ動作を行なう。時点ｔ３３、ｔ３４における半導体装置３００の動作は、時点ｔ３５、ｔ３６、および、時点ｔ３７、ｔ３８において繰り返される。これにより、半導体装置３００は、出力電位Ｖoutを期待値電位１に維持するように作用する。
本実施形態は、第１の実施形態と同様の効果を有する。しかし、昇圧回路１１２の出力に新たな負荷が接続された場合には、出力電圧Ｖoutが急激に低下する可能性がある。このような場合、周波数切替え信号ＣＬＫＣＨＧはラッチ回路３１５により活性（ハイ）を維持したままであるので、昇圧回路１１２は、周波数ｗ／２のクロック信号Φ、Φバーによって昇圧動作を行なう。よって、動作昇圧電圧Ｖoutが期待値電位１に戻るまでの時間は、周波数ｗのクロック信号Φ、Φバーによって昇圧を行なう場合よりも長くなる。従って、本実施形態は、出力電圧Ｖoutが期待値電位１に達した後に、昇圧回路１１２の出力に新たな負荷を接続する場合には適していない。しかし、半導体装置３００の回路構成は、半導体装置１００の回路構成よりも簡単であるので、本実施形態では、装置のサイズをより小さくすることができる。
図１７は、本発明に係る実施形態に従った半導体記憶装置４００のブロック図である。半導体記憶装置４００は、例えば、ＮＡＮＤ型ＥＥＰＲＯＭ、ＮＡＮＤ型フラッシュメモリである。
メモリ手段としてのメモリセルアレイ１に対して、データ書き込み、読み出しを行うためのビット線制御回路２が設けられている。ビット線制御回路２は、データ入出力バッファ６につながり、また、ビット線制御回路２は、アドレスバッファ４からのアドレス信号を受けるカラムコーダ３の出力を入力として受ける。また、メモリセルアレイ１に対して、制御ゲート及び選択ゲートを制御するためにロウデコーダ５が設けられ、メモリセルアレイ１が形成されるｐ型基板（又はｐ型ウェル）の電位を制御するための基板電位制御回路７が設けられている。
さらに、半導体記憶装置４００は、クロック生成回路１１１、レギュレータ回路、昇圧回路１１２を備える。レギュレータ回路は、第１から第３の実施形態におけるレギュレータ回路１１３、２１３または３１３のいずれでもよい。昇圧回路１１２は、出力電圧Ｖoutをメモリセルアレイ１の読み出し／書き込み／消去時にビット線制御回路２、ロウデコーダ５、基板電位制御回路７に供給する。昇圧回路１１２は、レギュレータ回路１１３によりオーバーシュートやリプルの小さい安定した出力電位Ｖoutを供給することができる。
本発明に係る第１の実施形態に従った半導体装置１００の昇圧電位発生部のブロック図。 クロック生成回路１１１、昇圧回路１１２およびレギュレータ回路１１３を１つずつ示した回路図。 周波数切替え回路１２０の具体例を示す回路図。 周波数切替え信号ＣＬＫＣＨＧとクロック出力信号ＣＬＫＯＵＴとの関係を示すタイミングチャート。 昇圧回路１１２の具体例を示す回路図。 クロック信号ΦおよびΦバーの信号レベルを示すタイミングチャート。 本実施形態の出力電位Ｖoutを示すグラフ。 周波数切替え信号ＣＬＫＣＨＧ、許可信号ＣＬＫＥＮＢ、クロック出力信号ＣＬＫＯＵＴおよびクロック信号Φの関係を示すタイミングチャート。 第２の実施形態によるクロック生成回路１１１、昇圧回路１１２およびレギュレータ回路２１３を１つずつ示した回路図。 周波数切替え回路２２０の具体例を示す回路図。 周波数切替え信号ＣＬＫＣＨＧ、許可信号ＣＬＫＥＮＢおよびクロック出力信号ＣＬＫＯＵＴとの関係を示すタイミングチャート。 本実施形態の出力電位Ｖoutを示すグラフ。 周波数切替え信号ＣＬＫＣＨＧ、許可信号ＣＬＫＥＮＢ、クロック出力信号ＣＬＫＯＵＴおよびクロック信号Φの関係を示すタイミングチャート。 第３の実施形態によるクロック生成回路１１１、昇圧回路１１２およびレギュレータ回路３１３を１つずつ示した回路図。 本実施形態の出力電位Ｖoutを示すグラフ。 周波数切替え信号ＣＬＫＣＨＧ、許可信号ＣＬＫＥＮＢ、クロック出力信号ＣＬＫＯＵＴおよびクロック信号Φの関係を示すタイミングチャート。 本発明に係る実施形態に従った半導体記憶装置４００のブロック図。 従来の半導体記憶装置１０の昇圧電位発生部のブロック図。 従来の半導体装置の昇圧電位発生部における出力電位Ｖoutのグラフ。
符号の説明
１００ 半導体装置
１１１ クロック生成回路
１１２ 昇圧回路
１１３ レギュレータ回路
１１４ 電位検出回路
Ｒ１０、Ｒ２０、Ｒ３０ 抵抗
ＡＭＰ１０、ＡＭＰ２０ 差動増幅器
１２０ 周波数切替え回路
Ｇ１０、Ｇ２０ ＡＮＤゲート

Claims (6)

  1. クロック信号を生成するクロック生成回路と、
    前記クロック信号を用いて供給電圧を昇圧し、この昇圧された昇圧電圧を出力する昇圧回路と、
    前記昇圧回路の出力電位を検出し、該出力電位に依存した周波数切替え信号を出力する電位検出回路と、
    前記クロック生成回路と前記昇圧回路との間に介在し、前記周波数切替え信号に基づいて前記クロック生成回路から前記昇圧回路への前記クロック信号の周波数を変更する周波数切替え回路とを備えた半導体装置。
  2. 複数の前記昇圧回路が１つの前記クロック生成回路に対して設けられ、
    前記電位検出回路および前記周波数切替え回路は複数の前記昇圧回路の各々に対応して設けられ、
    各電位検出回路は、それぞれに対応する前記昇圧回路の出力電位を検出し、
    各周波数切替え回路は、それぞれに対応する前記電位検出回路から入力した前記周波数切替え信号に基づいて、前記クロック生成回路から各周波数切替え回路に対応する前記昇圧回路へ送られる前記クロック信号の周波数を変更することを特徴とする請求項１に記載の半導体装置。
  3. 前記電位検出回路は、
    前記昇圧回路の出力電位を分圧して第１の電位および第２の電位を生成する抵抗と、
    前記第１の電位と基準電位とを比較し、この比較結果に基づいて前記周波数切替え信号を出力する第１の比較器と、
    前記第２の電位と前記基準電位とを比較し、この比較結果に基づいて前記周波数切替え回路から前記昇圧回路へ前記クロック信号を通過させるか否かを決定する許可信号を出力する第２の比較器とを含み、
    前記周波数切替え回路と前記昇圧回路との間に介在し、前記許可信号に基づいて前記周波数切替え回路から前記昇圧回路への前記クロック信号を通過させまたは遮断するゲート回路をさらに備えたことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記電位検出回路は、
    前記昇圧回路の出力電位を分圧して第１の電位、第２の電位および第３の電位を生成する抵抗と、
    前記第１の電位と基準電位とを比較し、この比較結果に基づいて第１の比較結果信号を出力する第１の比較器と、
    前記第２の電位と前記基準電位とを比較し、この比較結果に基づいて第２の比較結果信号を出力する第２の比較器と、
    前記第３の電位と前記基準電位とを比較し、この比較結果に基づいて前記クロック信号を前記周波数切替え回路から前記昇圧回路へ通過させるか否かを決定する許可信号を出力する第３の比較器と、
    前記第１の比較結果信号および前記第２の比較結果信号に基づいて前記周波数切替え信号をラッチして出力するラッチ回路とを含み、
    前記許可信号に基づいて前記クロック生成回路から前記昇圧回路への前記クロック信号を通過させまたは遮断するゲート回路をさらに備えたことを特徴とする請求項１または請求項２に記載の半導体装置。
  5. 前記電位検出回路は、
    前記昇圧回路の出力電位を分圧して第１の電位を生成する抵抗と、
    前記第１の電位と基準電位とを比較し、この比較結果に基づいて比較結果信号を出力する比較器とを含み、
    前記比較結果信号をラッチし、該比較結果信号を前記周波数切替え信号として前記周波数切替え回路へ出力するラッチ回路と、
    前記周波数切替え回路と前記昇圧回路との間に介在し、前記比較結果信号に基づいて前記周波数切替え回路から前記昇圧回路への前記クロック信号を通過させまたは遮断するゲート回路とをさらに備えていることを特徴とする請求項１または請求項２に記載の半導体装置。
  6. クロック信号を生成するクロック生成回路と、前記クロック信号を用いて供給電圧を昇圧し、この昇圧された昇圧電圧を出力する昇圧回路と、前記昇圧回路の出力に接続された電位検出回路と、前記クロック生成回路と前記昇圧回路との間に介在する周波数切替え回路とを備えた半導体装置の駆動方法であって、
    前記電位検出回路が前記昇圧回路の出力電位を検出するステップと、
    前記電位検出回路が前記出力電位に依存した周波数切替え信号を生成するステップと、
    前記周波数切替え回路が前記周波数切替え信号に基づいて前記クロック生成回路から前記昇圧回路への前記クロック信号の周波数を変更するステップとを具備する半導体装置の駆動方法。
JP2003429147A 2003-12-25 2003-12-25 半導体装置および半導体装置の駆動方法 Expired - Fee Related JP4257196B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003429147A JP4257196B2 (ja) 2003-12-25 2003-12-25 半導体装置および半導体装置の駆動方法
US11/019,379 US7253676B2 (en) 2003-12-25 2004-12-23 Semiconductor device and driving method of semiconductor device
KR1020040112084A KR100647184B1 (ko) 2003-12-25 2004-12-24 반도체 장치 및 반도체 장치의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003429147A JP4257196B2 (ja) 2003-12-25 2003-12-25 半導体装置および半導体装置の駆動方法

Publications (2)

Publication Number Publication Date
JP2005190533A true JP2005190533A (ja) 2005-07-14
JP4257196B2 JP4257196B2 (ja) 2009-04-22

Family

ID=34787898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003429147A Expired - Fee Related JP4257196B2 (ja) 2003-12-25 2003-12-25 半導体装置および半導体装置の駆動方法

Country Status (3)

Country Link
US (1) US7253676B2 (ja)
JP (1) JP4257196B2 (ja)
KR (1) KR100647184B1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007104673A (ja) * 2005-09-29 2007-04-19 Hynix Semiconductor Inc 内部電圧発生回路
US7224608B2 (en) 2004-10-14 2007-05-29 Kabushiki Kaisha Toshiba Semiconductor device
JP2008054471A (ja) * 2006-08-28 2008-03-06 Toshiba Corp 昇圧回路および電圧供給回路
JP2008130104A (ja) * 2006-11-16 2008-06-05 Toshiba Corp 電源回路および半導体記憶装置
JP2008146772A (ja) * 2006-12-12 2008-06-26 Toshiba Corp 半導体記憶装置
US7489566B2 (en) 2006-07-07 2009-02-10 Samsung Electronics Co., Ltd. High voltage generator and related flash memory device
JP2009146467A (ja) * 2007-12-11 2009-07-02 Toshiba Corp 半導体集積回路装置
US7750613B2 (en) 2006-09-29 2010-07-06 Samsung Electronics Co., Ltd. Regulator and method for regulating
US8279699B2 (en) 2009-02-20 2012-10-02 Samsung Electronics Co., Ltd. Semiconductor memory device with reduced power noise
JP2013077375A (ja) * 2007-02-16 2013-04-25 Mosaid Technologies Inc 多数の外部電力供給部を有する不揮発性半導体メモリ
JP2013192338A (ja) * 2012-03-13 2013-09-26 Renesas Electronics Corp 半導体装置

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572323B1 (ko) * 2003-12-11 2006-04-19 삼성전자주식회사 멀티레벨 고전압 발생장치
JP4257196B2 (ja) 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
JP4425727B2 (ja) * 2004-02-27 2010-03-03 Ｎｅｃエレクトロニクス株式会社 電源回路
US7414434B2 (en) * 2004-09-24 2008-08-19 Rohm Co., Ltd. Input circuit
KR100753078B1 (ko) * 2004-12-28 2007-08-31 주식회사 하이닉스반도체 반도체 메모리 소자의 내부전압 발생기
CN101095275B (zh) * 2004-12-30 2010-06-16 Nxp股份有限公司 监控电荷泵的外部电容器的温度依赖性以及基于此的改进电荷泵
JP4690747B2 (ja) * 2005-03-09 2011-06-01 株式会社東芝 半導体記憶装置および半導体記憶装置の駆動方法
KR100727440B1 (ko) * 2005-03-31 2007-06-13 주식회사 하이닉스반도체 내부전원 생성장치
KR100697284B1 (ko) * 2005-05-02 2007-03-20 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
KR100680441B1 (ko) * 2005-06-07 2007-02-08 주식회사 하이닉스반도체 안정적인 승압 전압을 발생하는 승압 전압 발생기
US7710193B2 (en) * 2005-09-29 2010-05-04 Hynix Semiconductor, Inc. High voltage generator and word line driving high voltage generator of memory device
JP4693047B2 (ja) * 2005-12-02 2011-06-01 ルネサスエレクトロニクス株式会社 電源回路
KR100761842B1 (ko) * 2006-04-07 2007-09-28 삼성전자주식회사 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법
US8098089B2 (en) * 2006-07-28 2012-01-17 Stmicroelectronics S.R.L. Voltage booster
KR100865327B1 (ko) * 2006-12-28 2008-10-27 삼성전자주식회사 출력전압의 오버슈트를 감소시키기 위한 고전압 발생회로와그 방법
CN101303832B (zh) * 2007-05-10 2010-12-22 比亚迪股份有限公司 电源电路、液晶驱动装置以及液晶显示装置
JP4365873B2 (ja) * 2007-06-06 2009-11-18 株式会社東芝 電圧供給回路および半導体記憶装置
JP5112753B2 (ja) * 2007-06-08 2013-01-09 セイコーインスツル株式会社 チャージポンプ回路
US8044705B2 (en) * 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US20090066407A1 (en) * 2007-09-12 2009-03-12 Rochester Institute Of Technology Charge pump systems and methods thereof
KR100893578B1 (ko) * 2007-11-05 2009-04-17 주식회사 하이닉스반도체 내부전압 생성장치
KR100897300B1 (ko) * 2008-03-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
KR101435164B1 (ko) * 2008-05-14 2014-09-02 삼성전자주식회사 고전압 발생회로 및 이를 포함하는 플래시 메모리 장치
US7969235B2 (en) * 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
EP2139113A1 (en) * 2008-06-23 2009-12-30 Dialog Semiconductor GmbH Glitch-free clock suspend and resume circuit
JP5072731B2 (ja) * 2008-06-23 2012-11-14 株式会社東芝 定電圧昇圧電源
US8710907B2 (en) 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
EP2166655B1 (en) * 2008-09-23 2016-08-31 ams AG Controlled charge pump arrangement and method for controlling a clocked charge pump
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
US7902915B2 (en) * 2009-06-08 2011-03-08 Freescale Semiconductor, Inc. Method and circuit for charging and discharging a circuit node
US7973592B2 (en) * 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US8120411B1 (en) * 2009-07-31 2012-02-21 Altera Corporation Charge pump with ramp rate control
US8120412B2 (en) * 2009-08-07 2012-02-21 Freescale Semiconductor, Inc. Voltage boosting system with slew rate control and method thereof
US8134403B2 (en) * 2009-12-22 2012-03-13 Fairchild Semiconductor Corporation Reduced current charge pump
US8487689B2 (en) * 2010-01-06 2013-07-16 Aptus Power Semiconductor Load switch system driven by a charge pump
KR101102969B1 (ko) * 2010-02-25 2012-01-10 매그나칩 반도체 유한회사 반도체 장치
KR101143445B1 (ko) * 2010-05-31 2012-05-22 에스케이하이닉스 주식회사 안정적으로 전압을 제공하는 반도체 메모리 회로
US8598945B2 (en) * 2010-06-21 2013-12-03 Rf Micro Devices, Inc. High voltage charge-pump with a feedback control loop
JP5087670B2 (ja) 2010-11-01 2012-12-05 株式会社東芝 電圧発生回路
US8508287B2 (en) 2010-11-30 2013-08-13 Infineon Technologies Ag Charge pumps with improved latchup characteristics
US8981836B2 (en) 2010-11-30 2015-03-17 Infineon Technologies Ag Charge pumps with improved latchup characteristics
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
KR20120098169A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 장치의 내부전압 생성회로
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
TWI481163B (zh) * 2012-02-24 2015-04-11 Novatek Microelectronics Corp 充電幫浦裝置及其驅動能力調整方法
CN104137405A (zh) * 2012-02-28 2014-11-05 松下电器产业株式会社 升压电路
JP5950636B2 (ja) * 2012-03-09 2016-07-13 エスアイアイ・セミコンダクタ株式会社 昇圧回路
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
TWI534600B (zh) * 2012-10-11 2016-05-21 禾瑞亞科技股份有限公司 觸控系統之電源管理裝置
CN103811057A (zh) * 2012-11-13 2014-05-21 上海华虹集成电路有限责任公司 用于eeprom的高压生成电路
KR101950322B1 (ko) * 2012-12-11 2019-02-20 에스케이하이닉스 주식회사 전압 생성회로
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
KR102087111B1 (ko) * 2013-08-30 2020-03-10 에스케이하이닉스 주식회사 반도체 장치
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9236795B2 (en) * 2014-02-18 2016-01-12 Freescale Semiconductor, Inc. Voltage generator with ramp rate control
US9196367B2 (en) * 2014-04-02 2015-11-24 Ememory Technology Inc. Non-volatile memory apparatus and erasing method thereof
CN106664011B (zh) * 2014-08-26 2019-06-11 东芝存储器株式会社 电压产生电路
JP2016149858A (ja) * 2015-02-12 2016-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
KR20170034578A (ko) * 2015-09-21 2017-03-29 에스케이하이닉스 주식회사 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
TWI581549B (zh) * 2015-12-10 2017-05-01 矽創電子股份有限公司 電源輸出電路及其控制方法
CN106160462B (zh) * 2016-07-18 2018-08-10 西安紫光国芯半导体有限公司 一种驱动能力稳定的电荷泵系统
CN108964454B (zh) * 2017-05-17 2020-07-28 中芯国际集成电路制造(上海)有限公司 直流-直流转换电路系统及其形成方法
US11881280B2 (en) * 2020-11-30 2024-01-23 Stmicroelectronics International N.V. Circuit and method for constant slew rate in high voltage charge pumps
KR20220076850A (ko) * 2020-12-01 2022-06-08 에스케이하이닉스 주식회사 내부 전압 생성 회로

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU3123093A (en) * 1991-10-30 1993-06-07 Xilinx, Inc. Regulator for pumped voltage generator
US5258662A (en) * 1992-04-06 1993-11-02 Linear Technology Corp. Micropower gate charge pump for power MOSFETS
JP3176016B2 (ja) 1995-01-05 2001-06-11 株式会社東芝 不揮発性半導体記憶装置
KR100210981B1 (ko) 1994-06-23 1999-07-15 니시무로 타이죠 지연회로와 발진회로 및 반도체 메모리장치
US5991221A (en) * 1998-01-30 1999-11-23 Hitachi, Ltd. Microcomputer and microprocessor having flash memory operable from single external power supply
JP3831040B2 (ja) 1997-01-31 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路
JP2000173266A (ja) 1998-12-07 2000-06-23 Mitsubishi Electric Corp 昇圧回路
KR100300077B1 (ko) 1999-07-28 2001-11-01 김영환 가변 오실레이션 주기를 갖는 차지펌프회로
KR100374644B1 (ko) * 2001-01-27 2003-03-03 삼성전자주식회사 승압 전압의 조절이 가능한 전압 승압 회로
US6486728B2 (en) * 2001-03-16 2002-11-26 Matrix Semiconductor, Inc. Multi-stage charge pump
EP1298777A1 (en) * 2001-09-28 2003-04-02 STMicroelectronics S.r.l. High-efficiency regulated voltage-boosting device
US6717458B1 (en) * 2001-12-03 2004-04-06 National Semiconductor Corporation Method and apparatus for a DC-DC charge pump voltage converter-regulator circuit
JP4168637B2 (ja) 2002-02-13 2008-10-22 セイコーエプソン株式会社 不揮発性半導体記憶装置
KR100543318B1 (ko) * 2002-10-07 2006-01-20 주식회사 하이닉스반도체 부스팅 전압 제어회로
TWI220588B (en) * 2003-05-15 2004-08-21 Amic Technology Corp Regulated charge pump
KR100568587B1 (ko) * 2003-11-24 2006-04-07 삼성전자주식회사 승압전압 안정화장치 및 방법, 이를 갖는 승압전압생성장치 및 방법
JP4257196B2 (ja) 2003-12-25 2009-04-22 株式会社東芝 半導体装置および半導体装置の駆動方法
JP4690747B2 (ja) 2005-03-09 2011-06-01 株式会社東芝 半導体記憶装置および半導体記憶装置の駆動方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224608B2 (en) 2004-10-14 2007-05-29 Kabushiki Kaisha Toshiba Semiconductor device
US7385847B2 (en) 2004-10-14 2008-06-10 Kabushiki Kaisha Toshiba Semiconductor device
JP2007104673A (ja) * 2005-09-29 2007-04-19 Hynix Semiconductor Inc 内部電圧発生回路
US7489566B2 (en) 2006-07-07 2009-02-10 Samsung Electronics Co., Ltd. High voltage generator and related flash memory device
JP2008054471A (ja) * 2006-08-28 2008-03-06 Toshiba Corp 昇圧回路および電圧供給回路
US8130026B2 (en) 2006-08-28 2012-03-06 Kabushiki Kaisha Toshiba Booster circuit and voltage supply circuit
US7750613B2 (en) 2006-09-29 2010-07-06 Samsung Electronics Co., Ltd. Regulator and method for regulating
JP2008130104A (ja) * 2006-11-16 2008-06-05 Toshiba Corp 電源回路および半導体記憶装置
US7551507B2 (en) 2006-11-16 2009-06-23 Kabushiki Kaisha Toshiba Power supply circuit and semiconductor memory
US7742358B2 (en) 2006-11-16 2010-06-22 Kabushiki Kaisha Toshiba Power supply circuit and semiconductor memory
JP2008146772A (ja) * 2006-12-12 2008-06-26 Toshiba Corp 半導体記憶装置
JP2013077375A (ja) * 2007-02-16 2013-04-25 Mosaid Technologies Inc 多数の外部電力供給部を有する不揮発性半導体メモリ
US8619473B2 (en) 2007-02-16 2013-12-31 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
JP2009146467A (ja) * 2007-12-11 2009-07-02 Toshiba Corp 半導体集積回路装置
US8279699B2 (en) 2009-02-20 2012-10-02 Samsung Electronics Co., Ltd. Semiconductor memory device with reduced power noise
JP2013192338A (ja) * 2012-03-13 2013-09-26 Renesas Electronics Corp 半導体装置
US9201439B2 (en) 2012-03-13 2015-12-01 Renesas Electronics Corporation Semiconductor device
US9614439B2 (en) 2012-03-13 2017-04-04 Renesas Electronics Corporation Semiconductor device
US10192594B2 (en) 2012-03-13 2019-01-29 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
KR20050065424A (ko) 2005-06-29
US7253676B2 (en) 2007-08-07
JP4257196B2 (ja) 2009-04-22
US20050168263A1 (en) 2005-08-04
KR100647184B1 (ko) 2006-11-23

Similar Documents

Publication Publication Date Title
JP4257196B2 (ja) 半導体装置および半導体装置の駆動方法
US7227780B2 (en) Semiconductor device and control method thereof
US7595682B2 (en) Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations
JP2008054471A (ja) 昇圧回路および電圧供給回路
JP4843376B2 (ja) 電源回路
JP2010124618A (ja) 電源回路
JP2000228084A (ja) 電圧発生回路
KR100724559B1 (ko) 레벨 쉬프터
KR102506190B1 (ko) 발진회로 및 반도체 집적회로
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
JP2009104311A (ja) 定電圧電源回路
JP2008070977A (ja) 電源降圧回路及び半導体装置
JP2005328495A (ja) 半導体素子のオシレータ回路
KR100870428B1 (ko) 반도체 메모리장치의 고전압발생회로
KR101024137B1 (ko) 반도체 장치의 고전압 발생장치 및 고전압 발생 방법
JP4077429B2 (ja) 昇圧回路
JP2011135658A (ja) 昇圧回路、昇圧方法、半導体装置
KR100904426B1 (ko) 내부 전압 생성 회로
JP2008289252A (ja) 電源回路
JP6437333B2 (ja) 半導体装置
JP2005057973A (ja) チャージポンプの制御回路
JP3450239B2 (ja) 半導体記憶装置及びワード線駆動方法
JP2006094334A (ja) 発振器及び半導体装置
KR100631936B1 (ko) 내부전압 발생회로
JP4835237B2 (ja) 電流源回路、およびこれを含むコンパレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081030

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees