KR100761842B1 - 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법 - Google Patents

가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법 Download PDF

Info

Publication number
KR100761842B1
KR100761842B1 KR1020060031928A KR20060031928A KR100761842B1 KR 100761842 B1 KR100761842 B1 KR 100761842B1 KR 1020060031928 A KR1020060031928 A KR 1020060031928A KR 20060031928 A KR20060031928 A KR 20060031928A KR 100761842 B1 KR100761842 B1 KR 100761842B1
Authority
KR
South Korea
Prior art keywords
boosted
voltage
output
boosting
frequency
Prior art date
Application number
KR1020060031928A
Other languages
English (en)
Inventor
정규영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060031928A priority Critical patent/KR100761842B1/ko
Priority to US11/697,383 priority patent/US7671572B2/en
Application granted granted Critical
Publication of KR100761842B1 publication Critical patent/KR100761842B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법이 개시된다. 본 발명에 따른 승압 회로는 승압 전압 발생기 및 승압 주파수 제어부를 구비한다. 승압 전압 발생기는 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력한다. 승압 주파수 제어부는 상기 출력 승압 전압의 레벨과 및 목표 승압 전압의 레벨을 비교한 결과에 응답하여 상기 승압 클럭신호의 승압 주파수를 변화시키고, 상기 변화된 승압 주파수를 가지는 상기 승압 클럭신호를 출력한다. 본 발명에 따른 승압 회로 및 승압 방법은 승압 과정에서 동작 전류의 낭비를 막을 수 있는 장점이 있다.

Description

가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법{Voltage boosting circuit and voltage boosting method which boosts the voltage using the voltage boosting clock with varying frequency}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명에 따른 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로를 나타내는 블록도이다.
도 2는 도 1의 승압 회로의 동작을 나타내는 순서도이다.
도 3(a)는 출력 승압 전압이 목표 승압 전압보다 낮은 경우에 도 1의 승압 회로의 각종 신호들의 변화를 나타내는 그래프이다.
도 3(b)는 출력 승압 전압이 목표 승압 전압보다 높은 경우에 도 1의 승압 회로의 각종 신호들의 변화를 나타내는 그래프이다.
본 발명은 승압 회로 및 승압 방법에 관한 것으로써, 특히 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법에 관한 것이다.
승압 회로는 수신된 입력 전압의 전압 레벨을 증가시켜서 출력하는 회로이다.
일반적인 승압 회로가 출력하는 승압 전압의 레벨은 승압 클럭 신호의 승압 주파수와 동작 전류량에 비례한다. 또한, 일반적인 승압 회로에 흐르는 로드 전류(Load Current)량은 출력되는 승압 전압의 레벨에 반비례한다. 한편, 일반적인 승압 회로에 흐르는 로드 전류량은 여러 조건에 따라 다양한 편차를 가질 수 있다. 이 경우, 일반적인 승압 회로가 로드 전류량에 관계없이 소정의 목표 전압 이상의 승압 전압을 안정적으로 출력하기 위해서는, 일반적인 승압 회로는 로드 전류가 가장 많이 흐르는 상황에서 상기 목표 전압만큼의 승압 전압을 출력할 수 있어야 한다.
그런데, 일반적인 승압 회로에서 승압 클럭 신호의 승압 주파수는 고정된다. 그러므로, 로드 전류량이 최대인 상황에서도 목표 전압만큼의 승압 전압을 출력하기 위하여, 일반적인 승압 회로는 로드 전류량이 최대인 조건에 대응되는 최고의 승압 주파수를 고정하여 출력한다. 한편, 앞서 언급된 대로, 승압 회로의 동작 전류량은 승압 주파수에 비례한다. 그러므로, 로드 전류가 가장 많이 흐르는 상황 이외의 상황에서는, 승압 회로의 동작 전류가 과도하게 흐르는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 승압 회로는 승압 전압 발생기 및 승압 주파수 제어부를 구비한다. 승압 전압 발생기는 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력한다. 승압 주파수 제어부는 상기 출력 승압 전압 및 목표 승압 전압의 크기를 비교한 결과에 응답하여 상기 승압 클럭신호의 승압 주파수를 변화시키고, 상기 변화된 승압 주파수를 가지는 상기 승압 클럭신호를 출력한다.
상기 승압 주파수 제어부는 비교기 및 승압 클럭 출력부를 구비할 수 있다. 비교기는 상기 출력 승압 전압 및 상기 목표 승압 전압의 크기를 비교하여, 비교 결과를 출력한다. 승압 클럭 출력부는 상기 비교 결과를 카운팅한 결과에 따라, 상기 승압 클럭신호의 승압 주파수를 높이거나 낮춘다.
상기 승압 클럭 출력부는 업/다운 카운터(Up/Down Counter) 및 승압 클럭 발생기를 구비할 수 있다. 업/다운 카운터는 상기 비교 결과를 카운팅하여, 상기 카운팅 결과를 승압 주파수 선택신호 값으로 출력한다. 승압 클럭 발생기는 상기 승압 주파수 선택신호 값에 대응되는 승압 주파수를 가지는 상기 승압 클럭신호를 출력한다.
상기 비교기는 상기 출력 승압 전압이 상기 목표 승압 전압보다 낮은 경우, 업 신호를 상기 비교 결과로써 출력하고, 상기 출력 승압 전압이 상기 목표 승압 전압보다 높은 경우, 다운 신호를 상기 비교 결과로써 출력할 수 있다. 상기 업/다 운 카운터는 상기 업 신호에 응답하여 상기 승압 주파수 선택신호 값을 증가시켜서 출력하고, 상기 다운 신호에 응답하여 상기 승압 주파수 선택신호 값을 감소시켜서 출력할 수 있다.
본 발명에 따른 승압 회로는 전압 분배기를 더 구비할 수 있다. 상기 전압 분배기는 상기 출력 승압 전압을 소정의 비율로 나눈 분배 출력 승압 전압을 출력한다.
본 발명의 다른 면에 따른 승압 회로는 승압부 및 승압 제어부를 구비한다. 상기 승압부는 승압 주파수 선택신호 값에 대응되는 승압 주파수를 가지는 승압 클럭신호를 이용하여, 입력 전압을 승압시켜서 출력 승압 전압으로 출력한다. 상기 승압 제어부는 상기 출력 승압 전압 및 목표 승압 전압의 크기를 비교한 결과에 응답하여, 상기 승압 주파수 선택신호 값을 변화시켜 출력한다.
상기 승압 제어부는 비교기 및 업/다운 카운터를 구비할 수 있다. 상기 비교기는 상기 출력 승압 전압 및 상기 목표 승압 전압의 크기를 비교하여, 비교 결과를 출력한다. 상기 업/다운 카운터는 상기 비교 결과에 따라, 상기 승압 주파수 선택신호 값을 증가 또는 감소시켜서 출력한다. 상기 승압부는 승압 클럭 발생기 및 승압 전압 발생기를 구비할 수 있다. 상기 승압 클럭 발생기는 승압 주파수 선택신호 값에 대응되는 주파수를 가지는 승압 클럭신호를 출력한다. 상기 승압 전압 발생기는 상기 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력한다.
본 발명에 따른 승압 방법은 승압 전압 발생 단계 및 승압 주파수 제어 단계 를 구비한다. 승압 전압 발생 단계는 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력한다. 승압 주파수 제어 단계는 출력 승압 전압 및 목표 승압 전압의 크기를 비교한 결과에 응답하여 승압 클럭신호의 승압 주파수를 변화시키고, 변화된 승압 주파수를 가지는 상기 승압 클럭신호를 출력한다.
승압 주파수 제어 단계는 비교 단계, 업/다운 카운팅 단계 및 승압 클럭 발생 단계를 구비할 수 있다. 비교 단계는 출력 승압 전압 및 목표 승압 전압의 크기를 비교하여, 비교 결과를 출력한다. 업/다운 카운팅 단계는 비교 결과를 카운팅하여, 카운팅 결과를 승압 주파수 선택신호 값으로 출력한다. 승압 클럭 발생 단계는 승압 주파수 선택신호 값에 대응되는 승압 주파수를 가지는 승압 클럭신호를 출력한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로(100)를 나타내는 블록도이다.
도 1을 참조하면, 본 발명에 따른 승압 회로(100)는 승압 전압 발생기(135) 및 승압 주파수 제어부(110)를 구비한다. 승압 전압 발생기(135)는 승압 클럭신호(DCCLK)에 응답하여 입력 전압(VIN)을 승압시켜서 출력 승압 전압(VOUT)으로 출력한다. 승압 주파수 제어부(110)는 출력 승압 전압(VOUT)의 레벨과 목표 승압 전압(VTAR)의 레벨을 비교한 결과(UP/DOWN)에 응답하여 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)를 변화시키고, 변화된 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 출력한다.
승압 주파수 제어부(110)는 비교기(112) 및 승압 클럭 출력부(115)를 구비할 수 있다. 비교기(112)는 출력 승압 전압(VOUT)의 레벨과 목표 승압 전압(VTAR)의 레벨을 비교하여, 비교 결과(UP/DOWN)를 출력한다. 승압 클럭 출력부(115)는 비교기(112)가 출력하는 비교 결과(UP/DOWN)를 카운팅한 결과에 따라, 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)를 높이거나 낮춘다. 승압 클럭 출력부(115)는 업/다운 카운터(Up/Down Counter ; 117) 및 승압 클럭 발생기(119)를 구비할 수 있다. 업/다운 카운터(117)는 비교기(112)가 출력하는 비교 결과(UP/DOWN)를 카운팅하여, 카운팅 결과를 승압 주파수 선택신호 값(DC)으로 출력한다. 승압 클럭 발생기(119)는 승압 주파수 선택신호 값(DC)에 대응되는 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 출력한다.
삭제
도 2는 도 1의 승압 회로의 동작을 나타내는 순서도이다.
이하에서 도 1 및 도 2를 참조하여, 본 발명에 따른 승압 회로(100)의 동작이 설명된다.
승압 전압 발생기(135)의 출력 승압 전압(VOUT)이 목표 승압 전압(VTAR)보다 낮은 경우, 비교기(112)는 업 신호(UP)를 출력한다(S112 단계).
업/다운 카운터(117)는 업 신호(UP)를 수신하여, 업 카운팅(Up Counting) 동작을 수행한다. 업 카운팅 결과, 업/다운 카운터(117)는 승압 주파수 선택신호 값(DC)을 증가시켜서 출력한다(S117 단계).
승압 클럭 발생기(119)는 증가된 승압 주파수 선택신호 값(DC)을 수신하여, 승압 주파수 선택신호 값(DC)에 대응되는 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 출력한다. 즉, 승압 클럭 발생기(119)는 승압 주파수 선택신호 값(DC)이 증가된 만큼, 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)를 높이고, 높아진 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 출력한다(S119 단계).
승압 전압 발생기(135)는 높아진 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 이용하여, 입력 전압(VIN)을 승압하여 출력 승압 전압(VOUT)으로 출력한다. 즉, 승압 전압 발생기(135)는 승압 주파수(fDCCLK)에 비례하는 출력 승압 전압(VOUT)을 발생한다. 그러므로, 승압 주파수(fDCCLK)의 상승분에 응답하여 출력 승압 전압(VOUT)도 증가된다(S135 단계).
증가된 출력 승압 전압(VOUT)은 비교기(112)로 다시 입력되어, 목표 승압 전압(VTAR)과 다시 비교된다(S112 단계). 상기 과정들(S112, S117, S119, S135)은 출력 승압 전압(VOUT)과 목표 승압 전압(VTAR)이 서로 같아지거나 또는 그 차이가 일정 범위 이내가 될 때까지 반복된다.
삭제
삭제
한편, 승압 전압 발생기(135)의 출력 승압 전압(VOUT)이 목표 승압 전압(VTAR)보다 높은 경우, 비교기(112)는 다운 신호(DOWN)를 출력한다(S112 단계).
업/다운 카운터(117)는 다운 신호(DOWN)를 수신하여, 다운 카운팅(Down Counting) 동작을 수행한다. 다운 카운팅 결과, 업/다운 카운터(117)는 승압 주파수 선택신호 값(DC)을 감소시켜서 출력한다(S117 단계).
승압 클럭 발생기(119)는 감소된 승압 주파수 선택신호 값(DC)을 수신하여, 승압 주파수 선택신호 값(DC)에 대응되는 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 출력한다. 즉, 승압 클럭 발생기(119)는 승압 주파수 선택신호 값(DC)이 감소된 만큼, 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)를 낮추고, 낮아진 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 출력한다(S119 단계).
승압 전압 발생기(135)는 낮아진 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 이용하여, 입력 전압(VIN)을 승압하여 출력 승압 전압(VOUT)으로 출력한다. 즉, 승압 전압 발생기(135)는 승압 주파수(fDCCLK)에 비례하는 출력 승압 전압(VOUT)을 발생한다. 그러므로, 승압 주파수(fDCCLK)의 하강분에 응답하여 출력 승압 전압(VOUT)도 감소된다(S135 단계).
감소된 출력 승압 전압(VOUT)은 비교기(112)로 다시 입력되어, 목표 승압 전압(VTAR)과 다시 비교된다(S112 단계). 상기 과정들(S112, S117, S119, S135)은 출력 승압 전압(VOUT)과 목표 승압 전압(VTAR)이 서로 같아지거나 또는 그 차이가 일정 범위 이내가 될 때까지 반복된다.
도 3(a)는 출력 승압 전압(VOUT)이 목표 승압 전압(VTAR)보다 낮은 경우에 도 1의 승압 회로의 각종 신호들의 변화를 나타내는 그래프이다.
도 3(a)를 참조하면, 승압 주파수 선택신호 값(DC)이 증가함에 따라 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)도 높아진다. 승압 주파수(fDCCLK)가 높아짐에 따라 출력 승압 전압(VOUT)도 점점 높아지고, 도 1의 승압 회로(100)의 동작 전류량(IBT)도 점점 증가한다. 다음으로, 출력 승압 전압(VOUT)이 목표 승압 전압(VTAR)에 도달하면, 도 1의 승압 회로(100)는 승압 주파수 선택신호 값(DC)을 더 이상 증가시키지 않는다. 그에 따라, 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)도 더 이상 높아지지 않고, 도 1의 승압 회로(100)의 동작 전류량(IBT)도 유지된다.
도 3(b)는 출력 승압 전압(VOUT)이 목표 승압 전압(VTAR)보다 높은 경우에 도 1의 승압 회로의 각종 신호들의 변화를 나타내는 그래프이다.
도 3(b)를 참조하면, 승압 주파수 선택신호 값(DC)이 감소함에 따라 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)도 낮아진다. 승압 주파수(fDCCLK)가 낮아짐에 따라 출력 승압 전압(VOUT)도 점점 낮아지고, 도 1의 승압 회로(100)의 동작 전류량(IBT)도 점점 감소한다. 다음으로, 출력 승압 전압(VOUT)이 목표 승압 전압(VTAR)에 도달하면, 도 1의 승압 회로(100)는 승압 주파수 선택신호 값(DC)을 더 이상 감소시키지 않는다. 그에 따라, 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)도 더 이상 낮아지지 않고, 도 1의 승압 회로(100)의 동작 전류량(IBT)도 유지된다.
출력 승압 전압(VOUT)이 목표 승압 전압(VTAR)과 같아진 상황에서, 승압 회로(100)에 흐르는 로드 전류량(IL)이 증가하거나 감소하면, 승압 회로(100)의 출력 승압 전압(VOUT)은 낮아지거나 높아진다. 이 경우, 승압 회로(100)는 승압 주파수(fDCCLK)를 높이거나 낮춤으로써, 출력 승압 전압(VOUT)을 높이거나 낮춘다. 그리고, 승압 회로(100)는 출력 승압 전압(VOUT)이 목표 승압 전압(VTAR)과 같아질 때까지, 승압 주파수(fDCCLK)를 높이거나 낮추는 과정을 반복한다.
즉, 본 발명에 따른 승압 회로(100)는 로드 전류량(IL)의 변화에 따라 승압 주파수(fDCCLK)를 가변시킬 수 있다. 그에 따라, 본 발명에 따른 승압 회로(100)는 로드 전류량(IL)의 변화와 관계없이, 목표 승압 전압(VTAR)과 동일한 출력 승압 전압(VOUT)을 출력하면서, 동작 전류(IBT)의 낭비를 막을 수 있다. 반면에, 일반적인 승압 회로는 로드 전류량이 최대인 조건에 대응되는 최고의 승압 주파수를 고정하여 출력한다. 그러므로, 로드 전류가 가장 많이 흐르는 상황 이외의 상황에서는, 승압 회로의 동작 전류가 과도하게 흐르는 문제가 있었다.
다시 도 1을 참조하면, 본 발명에 따른 승압 회로(100)는 전압 분배기(170)를 더 구비할 수 있다. 전압 분배기(170)는 출력 승압 전압(VOUT)을 소정의 비율(R2/(R1+R2))로 나눈 분배 출력 승압 전압(R2/(R1+R2) * VOUT)을 출력한다. 이 경우, 승압 주파수 제어부(110)는 목표 승압 전압(VTAR)을 소정의 비율(R2/(R1+R2))로 나눈 전압(R2/(R1+R2) * VTAR)과 분배 출력 승압 전압(R2/(R1+R2) * VOUT)을 비교한 결과(UP/DOWN)에 응답하여, 승압 클럭신호(DCCLK)의 승압 주파수(fDCCLK)를 변화시킨다.
좀 더 설명하면, 전압 분배기(170)는 분배 출력 승압 전압(R2/(R1+R2) * VOUT)을 비교기(112)로 출력한다. 분배 출력 승압 전압(R2/(R1+R2) * VOUT)은 출력 승압 전압(VOUT)을 소정의 비율(R2/(R1+R2))로 나눈 전압이다. 비교기(112)는 분배 출력 승압 전압(R2/(R1+R2) * VOUT)과 목표 승압 전압(VTAR)을 소정의 비율(R2/(R1+R2))로 나눈 전압(R2/(R1+R2) * VTAR)을 비교한다.
이 경우, 출력 승압 전압(VOUT)과 목표 승압 전압(VTAR)의 전압 레벨보다 낮은 레벨의 전압들을 이용하여, 비교 과정이 수행된다. 한편, 일반적으로 승압 회로는 고전압을 공급받기 어려운 장치(예를 들어, 저전압으로 구동되어야 하는 반도체 메모리 장치)로 고전압을 공급하기 위하여 이용된다. 즉, 일반적으로 승압 회로는 고전압을 공급받기 어려운 상황에서 저전압을 이용하여 고전압을 생성하기 위하여 이용된다. 그러므로, 전압 분배기(170)를 통하여 출력 승압 전압(VOUT)과 목표 승압 전압(VTAR)의 전압 레벨을 낮추어 비교 과정을 수행한다면, 본 발명에 따른 승압 회로(100)는 높은 레벨의 목표 승압 전압(VTAR)을 공급받지 않고, 낮은 레벨의 전압(R2/(R1+R2) * VTAR))을 공급받아서 비교 과정, 나아가 승압 과정을 수행할 수 있다.
본 발명의 다른 면에 따른 승압 회로(100)는 승압부(130) 및 승압 제어부(150)를 구비한다. 승압부(130)는 승압 주파수 선택신호 값(DC)에 대응되는 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 이용하여, 입력 전압(VIN)을 승압시켜서 출력 승압 전압(VOUT)으로 출력한다. 승압 제어부(150)는 출력 승압 전압(VOUT)의 레벨과 목표 승압 전압(VTAR)의 레벨을 비교한 결과(UP/DOWN)에 응답하여, 승압 주파수 선택신호 값(DC)을 변화시켜 출력한다.
승압 제어부(150)는 비교기(112) 및 업/다운 카운터(117)를 구비할 수 있다. 비교기(112)는 출력 승압 전압(VOUT)의 레벨과 목표 승압 전압(VTAR)의 레벨을 비교하여, 비교 결과를 출력한다. 업/다운 카운터(117)는 비교기(112)가 출력하는 비교 결과(UP/DOWN)에 따라, 승압 주파수 선택신호 값(DC)을 증가 또는 감소시켜서 출력한다. 승압부(130)는 승압 클럭 발생기(119) 및 승압 전압 발생기(135)를 구비할 수 있다. 승압 클럭 발생기(119)는 승압 주파수 선택신호 값(DC)에 대응되는 승압 주파수(fDCCLK)를 가지는 승압 클럭신호(DCCLK)를 출력한다. 승압 전압 발생기(135)는 승압 클럭신호(DCCLK)에 응답하여 입력 전압(VIN)을 승압시켜서 출력 승압 전압(VOUT)으로 출력한다. 본 발명의 다른 면에 따른 승압 회로(100)는 전압 분배기(170)를 더 구비할 수 있다. 전압 분배기(170)는 출력 승압 전압(VOUT)을 소정의 비율(R2/(R1+R2))로 나눈 분배 출력 승압 전압(R2/(R1+R2) * VOUT)을 출력한다.
본 발명에 따른 승압 방법(200)은 승압 전압 발생 단계(S135) 및 승압 주파수 제어 단계(S112, S117, S119)를 구비한다. 승압 전압 발생 단계(S135)는 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력한다. 승압 주파수 제어 단계(S112, S117, S119)는 출력 승압 전압의 레벨과 목표 승압 전압의 레벨을 비교한 결과에 응답하여 승압 클럭신호의 승압 주파수를 변화시키고, 변화된 승압 주파수를 가지는 상기 승압 클럭신호를 출력한다.
승압 주파수 제어 단계(S112, S117, S119)는 비교 단계(S112), 업/다운 카운팅 단계(S117) 및 승압 클럭 발생 단계(S119)를 구비할 수 있다. 비교 단계(S112)는 출력 승압 전압의 레벨과 목표 승압 전압의 레벨을 비교하여, 비교 결과를 출력한다. 업/다운 카운팅 단계(S117)는 비교 결과를 카운팅하여, 카운팅 결과를 승압 주파수 선택신호 값으로 출력한다. 승압 클럭 발생 단계(S119)는 승압 주파수 선택신호 값에 대응되는 승압 주파수를 가지는 승압 클럭신호를 출력한다.
비교 단계(S112)는 출력 승압 전압이 목표 승압 전압보다 낮은 경우, 업 신호를 상기 비교 결과로써 출력하고, 출력 승압 전압이 목표 승압 전압보다 높은 경우, 다운 신호를 비교 결과로써 출력할 수 있다.
업/다운 카운팅 단계(S117)는 출력 승압 전압이 목표 승압 전압보다 낮은 경우, 업 카운팅(Up Counting) 동작을 수행하여 승압 주파수 선택신호 값을 증가시켜서 출력하고, 출력 승압 전압이 목표 승압 전압보다 높은 경우, 다운 카운팅(Down Counting) 동작을 수행하여 승압 주파수 선택신호 값을 감소시켜서 출력할 수 있다.
본 발명에 따른 승압 방법(200)은 전압 분배 단계를 더 구비할 수 있다. 전압 분배 단계는 출력 승압 전압을 소정의 비율로 나눈 분배 출력 승압 전압을 출력한다. 이 경우, 비교 단계(S112)는 목표 승압 전압을 소정의 비율로 나눈 전압과 분배 출력 승압 전압을 비교하고, 비교 결과를 출력한다.
승압 주파수 제어 단계(S112, S117, S119)는 출력 승압 전압 및 목표 승압 전압이 서로 동일하거나 또는 그 차이가 일정 범위 이내인 경우, 승압 클럭신호의 승압 주파수를 변화시키지 않을 수 있다.
본 발명에 따른 승압 방법(200)은 앞서 설명된 본 발명에 따른 승압 회로(100)와 기술적 사상이 동일하며, 본 발명에 따른 승압 회로(100)의 동작에 대응된다. 그러므로 당업자라면 앞서의 설명으로부터 본 발명에 따른 승압 방법(200)에 대해서 이해할 수 있을 것이므로, 그에 대한 자세한 설명은 생략된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정 한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 승압 회로 및 승압 방법은 승압 과정에서 동작 전류의 낭비를 막을 수 있는 장점이 있다.

Claims (24)

  1. 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력하는 승압 전압 발생기; 및
    상기 출력 승압 전압의 레벨과 목표 승압 전압의 레벨을 비교한 결과에 응답하여 상기 승압 클럭신호의 승압 주파수를 변화시키고, 상기 변화된 승압 주파수를 가지는 상기 승압 클럭신호를 출력하는 승압 주파수 제어부를 구비하고,
    상기 승압 주파수 제어부는,
    상기 출력 승압 전압 및 상기 목표 승압 전압의 레벨을 비교하여, 비교 결과를 출력하는 비교기; 및
    상기 비교 결과를 카운팅한 결과에 따라, 상기 승압 클럭신호의 승압 주파수를 높이거나 낮추는 승압 클럭 출력부를 구비하고,
    상기 승압 클럭 출력부는,
    상기 비교 결과를 카운팅하여, 상기 카운팅 결과를 승압 주파수 선택신호 값으로 출력하는 업/다운 카운터(Up/Down Counter); 및
    상기 승압 주파수 선택신호 값에 대응되는 승압 주파수를 가지는 상기 승압 클럭신호를 출력하는 승압 클럭 발생기를 구비하는 것을 특징으로 하는 승압 회로.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 업/다운 카운터는,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 낮은 경우, 업 카운팅(Up Counting) 동작을 수행하여 상기 승압 주파수 선택신호 값을 증가시켜서 출력하고,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 높은 경우, 다운 카운팅(Down Counting) 동작을 수행하여 상기 승압 주파수 선택신호 값을 감소시켜서 출력하는 것을 특징으로 하는 승압 회로.
  5. 제1항에 있어서, 상기 비교기는,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 낮은 경우, 업 신호를 상기 비교 결과로써 출력하고, 상기 출력 승압 전압이 상기 목표 승압 전압보다 높은 경우, 다운 신호를 상기 비교 결과로써 출력하고,
    상기 업/다운 카운터는,
    상기 업 신호에 응답하여 상기 승압 주파수 선택신호 값을 증가시켜서 출력하고, 상기 다운 신호에 응답하여 상기 승압 주파수 선택신호 값을 감소시켜서 출력하는 것을 특징으로 하는 승압 회로.
  6. 제1항에 있어서,
    상기 출력 승압 전압을 소정의 비율로 나눈 분배 출력 승압 전압을 출력하는 전압 분배기를 더 구비하고,
    상기 승압 주파수 제어부는, 상기 목표 승압 전압을 상기 소정의 비율로 나눈 전압과 상기 분배 출력 승압 전압을 비교한 결과에 응답하여, 상기 승압 클럭신호의 승압 주파수를 변화시키는 것을 특징으로 하는 승압 회로.
  7. 제1항에 있어서, 상기 승압 주파수 제어부는,
    상기 출력 승압 전압 및 상기 목표 승압 전압이 서로 동일하거나 또는 그 차이가 일정 범위 이내인 경우, 상기 승압 클럭신호의 승압 주파수를 변화시키지 않는 것을 특징으로 하는 승압 회로.
  8. 승압 주파수 선택신호 값에 대응되는 승압 주파수를 가지는 승압 클럭신호를 이용하여, 입력 전압을 승압시켜서 출력 승압 전압으로 출력하는 승압부; 및
    상기 출력 승압 전압의 레벨과 목표 승압 전압의 레벨을 비교한 결과에 응답하여, 상기 승압 주파수 선택신호 값을 변화시켜 출력하는 승압 제어부를 구비하고,
    상기 승압 제어부는,
    상기 출력 승압 전압 및 상기 목표 승압 전압의 레벨을 비교하여, 비교 결과를 출력하는 비교기; 및
    상기 비교 결과에 따라, 상기 승압 주파수 선택신호 값을 증가 또는 감소시켜서 출력하는 업/다운 카운터(Up/Down Counter)를 구비하는 것을 특징으로 하는 승압 회로.
  9. 삭제
  10. 제8항에 있어서, 상기 업/다운 카운터는,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 낮은 경우, 업 카운팅(Up Counting) 동작을 수행하여 상기 승압 주파수 선택신호 값을 증가시켜서 출력하고,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 높은 경우, 다운 카운팅(Down Counting) 동작을 수행하여 상기 승압 주파수 선택신호 값을 감소시켜서 출력하는 것을 특징으로 하는 승압 회로.
  11. 제10항에 있어서, 상기 비교기는,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 낮은 경우, 업 신호를 상기 비교 결과로써 출력하고, 상기 출력 승압 전압이 상기 목표 승압 전압보다 높은 경우, 다운 신호를 상기 비교 결과로써 출력하고,
    상기 업/다운 카운터는,
    상기 업 신호에 응답하여 상기 승압 주파수 선택신호 값을 증가시켜서 출력하고, 상기 다운 신호에 응답하여 상기 승압 주파수 선택신호 값을 감소시켜서 출력하는 것을 특징으로 하는 승압 회로.
  12. 제8항에 있어서,
    상기 출력 승압 전압을 소정의 비율로 나눈 분배 출력 승압 전압을 출력하는 전압 분배기를 더 구비하고,
    상기 승압 제어부는, 상기 목표 승압 전압을 상기 소정의 비율로 나눈 전압과 상기 분배 출력 승압 전압을 비교한 결과에 응답하여, 상기 승압 주파수 선택신호 값을 변화시켜 출력하는 것을 특징으로 하는 승압 회로.
  13. 제8항에 있어서, 상기 승압 제어부는,
    상기 출력 승압 전압 및 상기 목표 승압 전압이 서로 동일하거나 또는 그 차이가 일정 범위 이내인 경우, 상기 승압 주파수 선택신호 값을 변화시키지 않는 것을 특징으로 하는 승압 회로.
  14. 제8항에 있어서, 상기 승압부는,
    승압 주파수 선택신호 값에 대응되는 주파수를 가지는 승압 클럭신호를 출력하는 승압 클럭 발생기; 및
    상기 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력하는 승압 전압 발생기를 구비하는 것을 특징으로 하는 승압 회로.
  15. 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력하는, 승압 전압 발생 단계; 및
    상기 출력 승압 전압의 레벨과 목표 승압 전압의 레벨을 비교한 결과에 응답하여 상기 승압 클럭신호의 승압 주파수를 변화시키고, 상기 변화된 승압 주파수를 가지는 상기 승압 클럭신호를 출력하는, 승압 주파수 제어 단계를 구비하고,
    상기 승압 주파수 제어 단계는,
    상기 출력 승압 전압의 레벨과 상기 목표 승압 전압의 레벨을 비교하여, 비교 결과를 출력하는, 비교 단계; 및
    상기 비교 결과를 카운팅한 결과에 따라, 상기 승압 클럭신호의 승압 주파수를 높이거나 낮추는, 승압 클럭 출력 단계를 구비하고,
    상기 승압 클럭 출력 단계는,
    상기 비교 결과를 카운팅하여, 상기 카운팅 결과를 승압 주파수 선택신호 값으로 출력하는, 업/다운 카운팅 단계; 및
    상기 승압 주파수 선택신호 값에 대응되는 승압 주파수를 가지는 상기 승압 클럭신호를 출력하는, 승압 클럭 발생 단계를 구비하는 것을 특징으로 하는 승압 방법.
  16. 삭제
  17. 삭제
  18. 제15항에 있어서, 상기 업/다운 카운팅 단계는,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 낮은 경우, 업 카운팅(Up Counting) 동작을 수행하여 상기 승압 주파수 선택신호 값을 증가시켜서 출력하고,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 높은 경우, 다운 카운팅(Down Counting) 동작을 수행하여 상기 승압 주파수 선택신호 값을 감소시켜서 출력하는 것을 특징으로 하는 승압 방법.
  19. 제15항에 있어서, 상기 비교 단계는,
    상기 출력 승압 전압이 상기 목표 승압 전압보다 낮은 경우, 업 신호를 상기 비교 결과로써 출력하고, 상기 출력 승압 전압이 상기 목표 승압 전압보다 높은 경우, 다운 신호를 상기 비교 결과로써 출력하고,
    상기 업/다운 카운팅 단계는,
    상기 업 신호에 응답하여 상기 승압 주파수 선택신호 값을 증가시켜서 출력하고, 상기 다운 신호에 응답하여 상기 승압 주파수 선택신호 값을 감소시켜서 출력하는 것을 특징으로 하는 승압 방법.
  20. 제15항에 있어서,
    상기 출력 승압 전압을 소정의 비율로 나눈 분배 출력 승압 전압을 출력하는, 전압 분배 단계를 더 구비하고,
    상기 승압 주파수 제어 단계는, 상기 목표 승압 전압을 상기 소정의 비율로 나눈 전압과 상기 분배 출력 승압 전압을 비교한 결과에 응답하여, 상기 승압 클럭신호의 승압 주파수를 변화시키는 것을 특징으로 하는 승압 방법.
  21. 제15항에 있어서, 상기 승압 주파수 제어 단계는,
    상기 출력 승압 전압 및 상기 목표 승압 전압이 서로 동일하거나 또는 그 차이가 일정 범위 이내인 경우, 상기 승압 클럭신호의 승압 주파수를 변화시키지 않는 것을 특징으로 하는 승압 방법.
  22. 승압 주파수 선택신호 값에 대응되는 승압 주파수를 가지는 승압 클럭신호를 이용하여, 입력 전압을 승압시켜서 출력 승압 전압으로 출력하는 승압 단계; 및
    상기 출력 승압 전압의 레벨과 목표 승압 전압의 레벨을 비교한 결과에 응답하여, 상기 승압 주파수 선택신호 값을 변화시켜 출력하는 승압 제어 단계를 구비하고,
    상기 승압 제어 단계는,
    상기 출력 승압 전압의 레벨과 상기 목표 승압 전압의 레벨을 비교하여, 비교 결과를 출력하는 비교 단계; 및
    상기 비교 결과를 카운팅한 결과에 따라, 상기 승압 주파수 선택신호 값을 증가 또는 감소시켜서 출력하는 업/다운 카운팅 단계를 구비하는 것을 특징으로 하는 승압 방법.
  23. 삭제
  24. 제22항에 있어서, 상기 승압 단계는,
    승압 주파수 선택신호 값에 대응되는 주파수를 가지는 승압 클럭신호를 출력 하는 승압 클럭 발생 단계; 및
    상기 승압 클럭신호에 응답하여 입력 전압을 승압시켜서 출력 승압 전압으로 출력하는 승압 전압 발생 단계를 구비하는 것을 특징으로 하는 승압 방법.
KR1020060031928A 2006-04-07 2006-04-07 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법 KR100761842B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060031928A KR100761842B1 (ko) 2006-04-07 2006-04-07 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법
US11/697,383 US7671572B2 (en) 2006-04-07 2007-04-06 Voltage boost circuit and voltage boosting method using voltage boost clock signal with varying frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060031928A KR100761842B1 (ko) 2006-04-07 2006-04-07 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법

Publications (1)

Publication Number Publication Date
KR100761842B1 true KR100761842B1 (ko) 2007-09-28

Family

ID=38574547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060031928A KR100761842B1 (ko) 2006-04-07 2006-04-07 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법

Country Status (2)

Country Link
US (1) US7671572B2 (ko)
KR (1) KR100761842B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128690B1 (ko) 2009-12-17 2012-03-23 매그나칩 반도체 유한회사 승압전압 생성회로 및 이의 동작방법
KR101143445B1 (ko) 2010-05-31 2012-05-22 에스케이하이닉스 주식회사 안정적으로 전압을 제공하는 반도체 메모리 회로
US8461810B2 (en) 2009-12-17 2013-06-11 Magnachip Semiconductor, Ltd. Circuit for generating boosted voltage and method for operating the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8044705B2 (en) * 2007-08-28 2011-10-25 Sandisk Technologies Inc. Bottom plate regulation of charge pumps
US7969235B2 (en) * 2008-06-09 2011-06-28 Sandisk Corporation Self-adaptive multi-stage charge pump
US8710907B2 (en) * 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
US7973592B2 (en) * 2009-07-21 2011-07-05 Sandisk Corporation Charge pump with current based regulation
US8339183B2 (en) * 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
IT1396819B1 (it) * 2009-11-26 2012-12-14 St Microelectronics Srl Controllo digitale in corrente per la regolazione della tensione di uscita di alimentatori a commutazione
US20110133820A1 (en) * 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages
US20110148509A1 (en) * 2009-12-17 2011-06-23 Feng Pan Techniques to Reduce Charge Pump Overshoot
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
EP2843818B1 (en) * 2013-08-27 2020-04-22 EM Microelectronic-Marin SA Regulation circuit for a charge pump and method of regulation
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
EP3791468B1 (en) 2018-06-11 2024-05-29 The Trustees of Columbia University in the City of New York Circuits and methods for circulators including a plurality of cancellation paths
WO2020150745A1 (en) 2019-01-19 2020-07-23 The Trustees Of Columbia University In The City Of New York Magnetic-free non-reciprocal circuits based on sub-harmonic spatio-temporal conductance modulation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062002A (ko) * 1997-12-31 1999-07-26 김영환 반도체 장치의 승압 전압 발생기
KR20000014569A (ko) * 1998-08-21 2000-03-15 윤종용 전압 레벨 변환장치
KR20010006626A (ko) * 1999-02-15 2001-01-26 가네꼬 히사시 전력 소비가 감소된 전하 펌핑 회로를 포함하는 승압기 및그 동작 방법
KR20010100772A (ko) * 2000-01-25 2001-11-14 구사마 사부로 Ｄｃ-ｄｃ 승압 방법 및 그것을 사용한 전원 회로
KR20050065424A (ko) * 2003-12-25 2005-06-29 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 구동 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206143B1 (ko) * 1996-08-28 1999-07-01 윤종용 고역률 보상회로
US5973944A (en) * 1997-11-19 1999-10-26 Linear Technology Corporation Inductorless step-up and step-down converter with inrush current limiting
US6392577B1 (en) * 1999-10-05 2002-05-21 Stmicroelectronics, Inc. System and method for regulating an alternator
US6734655B1 (en) * 2000-06-30 2004-05-11 Intel Corporation Regulator design for inductive booster pump using pulse width modulation technique
JP2002291231A (ja) 2001-03-28 2002-10-04 Seiko Epson Corp 電源回路、表示装置および電子機器
JP3931615B2 (ja) 2001-10-17 2007-06-20 株式会社デンソー 半導体記憶装置の昇圧電圧生成回路および昇圧電圧生成方法ならびに半導体記憶装置
JP2004220711A (ja) 2003-01-16 2004-08-05 Nec Micro Systems Ltd 半導体集積回路装置
JP4177412B2 (ja) * 2003-08-05 2008-11-05 松下電器産業株式会社 直流電源装置、及びそれを搭載する電池式電子機器
US7432749B1 (en) * 2004-06-23 2008-10-07 Cypress Semiconductor Corp. Circuit and method for improving frequency range in a phase locked loop

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062002A (ko) * 1997-12-31 1999-07-26 김영환 반도체 장치의 승압 전압 발생기
KR20000014569A (ko) * 1998-08-21 2000-03-15 윤종용 전압 레벨 변환장치
KR20010006626A (ko) * 1999-02-15 2001-01-26 가네꼬 히사시 전력 소비가 감소된 전하 펌핑 회로를 포함하는 승압기 및그 동작 방법
KR20010100772A (ko) * 2000-01-25 2001-11-14 구사마 사부로 Ｄｃ-ｄｃ 승압 방법 및 그것을 사용한 전원 회로
KR20050065424A (ko) * 2003-12-25 2005-06-29 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128690B1 (ko) 2009-12-17 2012-03-23 매그나칩 반도체 유한회사 승압전압 생성회로 및 이의 동작방법
US8461810B2 (en) 2009-12-17 2013-06-11 Magnachip Semiconductor, Ltd. Circuit for generating boosted voltage and method for operating the same
KR101143445B1 (ko) 2010-05-31 2012-05-22 에스케이하이닉스 주식회사 안정적으로 전압을 제공하는 반도체 메모리 회로

Also Published As

Publication number Publication date
US20070236189A1 (en) 2007-10-11
US7671572B2 (en) 2010-03-02

Similar Documents

Publication Publication Date Title
KR100761842B1 (ko) 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법
US8890501B2 (en) System and method for soft-starting a power converter with a pre-charged output
US7489121B2 (en) Compensation offset adjustment scheme for fast reference voltage transitioning
US8193794B2 (en) Voltage regulator having an output voltage automatically adjusted according to a load current
CN103187854B (zh) 用于控制电源转换器中的dcm-ccm振荡的系统和方法
KR101946386B1 (ko) 전류 모드 펄스 폭 변조 부스트 변환기
US7489118B2 (en) Method and apparatus for high-efficiency DC stabilized power supply capable of effectively reducing noises and ripples
US7388358B2 (en) Method and apparatus for a pulse width modulated DC-DC converter
US7532061B2 (en) Charge-pump type, voltage-boosting device with reduced ripple, in particular for non-volatile flash memories
US8866460B2 (en) Dynamic dropout control of a power supply
US20080231247A1 (en) Semiconductor device
US10566901B2 (en) Constant-frequency control method with fast transient
US20070170902A1 (en) Power supply controller and method therefor
KR102185283B1 (ko) 스위칭 레귤레이터
US20190296630A1 (en) Adaptive control for reconfiguring a power converter
US11245332B1 (en) Reference voltage control in a switch mode power supply
US8963520B1 (en) System and method to soft-start synchronous buck converters
JP4896044B2 (ja) 電力変換装置
US9742268B2 (en) Boost converter circuit and a method for controlling a boost converter
JP2010029009A (ja) 電源回路及びその電源回路を使用したシステム電源装置
KR20150074651A (ko) 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템
JPWO2019234846A1 (ja) 電力変換装置
JP5315982B2 (ja) Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器
KR20060128194A (ko) 슬립모드 ｐｗｍ 방식 ｄｃ―ｄｃ 컨버터
US11635780B2 (en) Maximum power point tracking apparatus for energy harvesting system and maximum power point tracking control method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee