KR101128690B1 - 승압전압 생성회로 및 이의 동작방법 - Google Patents

승압전압 생성회로 및 이의 동작방법 Download PDF

Info

Publication number
KR101128690B1
KR101128690B1 KR1020100035631A KR20100035631A KR101128690B1 KR 101128690 B1 KR101128690 B1 KR 101128690B1 KR 1020100035631 A KR1020100035631 A KR 1020100035631A KR 20100035631 A KR20100035631 A KR 20100035631A KR 101128690 B1 KR101128690 B1 KR 101128690B1
Authority
KR
South Korea
Prior art keywords
voltage
magnification
level
input voltage
boosting
Prior art date
Application number
KR1020100035631A
Other languages
English (en)
Other versions
KR20110069674A (ko
Inventor
정규영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to US12/898,813 priority Critical patent/US8461810B2/en
Priority to TW099137827A priority patent/TWI494730B/zh
Priority to CN201010617808.6A priority patent/CN102183985B/zh
Publication of KR20110069674A publication Critical patent/KR20110069674A/ko
Application granted granted Critical
Publication of KR101128690B1 publication Critical patent/KR101128690B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/62—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using bucking or boosting dc sources
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value

Abstract

전류소모를 줄이기 위한 승압전압 생성회로가 개시된다. 승압전압 생성회로는, 입력전압을 승압배율만큼 승압하여 출력전압을 출력하는 승압회로; 상기 입력전압의 레벨을 피드백하여 승압배율을 설정하는 승압배율 설정부; 및 상기 출력전압의 목표레벨과 상기 승압배율에 응답하여 상기 입력전압의 레벨을 설정하는 입력전압 레벨 설정부를 포함한다.

Description

승압전압 생성회로 및 이의 동작방법{CIRCUIT FOR GENERATING BOOSTED VOLTAGE AND OPERATRION METHOD OF THE SAME}
본 발명은 입력전압보다 높은 레벨의 승압전압을 생성하는 승압전압 생성회로 및 이의 동작방법에 관한 것이다.
각종 반도체 장치는 외부에서 공급된 전압을 이용하여 내부의 회로를 동작시킨다. 그런데, 반도체 장치 내부에서 사용되는 전압의 종류는 매우 다양하기 때문에, 반도체 장치 내부에서 사용할 모든 전압을 외부에서 공급해주기는 힘들다. 따라서, 반도체 장치는 내부적으로 새로운 레벨의 전압을 생성해주기 위한 내부전압 생성회로를 구비한다.
특히, 배터리(battery) 전원을 사용한는 디바이스(device)는, 배터리로부터 공급되는 전원전압의 레벨은 낮고 내부에서 사용해야 하는 구동 전압들은 이보다 높은 레벨인 경우에, 내부적으로 외부에서 입력된 전원전압보다 높은 전압을 생성해야 한다. 입력된 전압보다 높은 전압을 생성해주는 DC-DC 컨버터(converter)는 크게 인덕터(inductor)를 사용하는 SMPS(Switched Mode Power Supply) 타입과 캐패시터(capacitor)를 사용하는 차지펌프(Charhe pump) 타입이 있는데, 모바일 디바이스의 경우에 전류 소비가 높지 않으므로, 주로 차지펌프 타입을 사용하고 있다.
도 1은 승압전압 생성회로에 입력되는 전압, 정보 및 출력되는 전압을 나타낸 도면이다.
승압전압 생성회로(100)에는 입력전압(VCIN)과 배율정보(BT[a:0])가 입력된다. 그러면 승압전압 생성회로(100)는 입력전압(VCIN)을 배율정보(BT[a:0])가 나타내는 배율만큼 승압하여 승압전압(VOUT)을 생성한다. 예를 들어, 배율정보(BT[a:0])가 x2의 정보를 가지고 있는 경우 승압전압 생성회로(100)는 입력전압(VCIN)을 2배 승압하여 승압전압(VOUT)을 생성한다.
승압전압 생성회로(100)에서 승압전압(VOUT)의 목표(target) 값이 동일하더라도 입력전압(VCIN)과 배율정보(BT[a:0])는 다양할 수 있다. 예를 들어, 승압전압(VOUT))의 목표 값이 3V인 경우 (1)1.5V의 입력전압(VCIN)을 2배 승압하여 3V의 승압전압(VOUT)을 생성할 수도 있으며, (2)1V의 입력전압(VCIN)을 3배 승압하여 3V의 승압전압(VOUT)을 생성할 수도 있다. 그런데, 동일한 승압전압(VOUT)을 생성하더라도 입력전압(VCIN) 및 승압배율(BT[a:0])을 어떻게 설정하는지에 따라 승압전압 생성회로(100)가 소비하는 전류량은 크게 달라진다.
따라서 승압전압(VOUT)의 목표 레벨에 따라 승압전압 생성회로(100)에 입력되는 입력전압(VCIN) 및 승압배율(BT[a:0])을 최적화하기 위한 기술이 요구되고 있다.
본 발명은 승압전압(출력전압)의 목표 레벨에 따라 최적의 입력전압 및 승압배율을 설정하여 최소한의 전류로 승압전압을 생성하는 승압전압 생성회로 및 그 동작방법을 제공하고자 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 승압전압 생성회로는, 입력전압을 승압배율만큼 승압하여 출력전압을 출력하는 승압회로; 상기 입력전압의 레벨을 피드백받아 승압배율을 설정하는 승압배율 설정부; 및 상기 출력전압의 목표레벨과 상기 승압배율에 응답하여 상기 입력전압의 레벨을 설정하는 입력전압 레벨 설정부를 포함한다.
상기 입력전압 레벨 설정부는, (출력전압의 목표레벨/승압배율)을 상기 입력전압의 목표 레벨로 설정하는 것을 특징으로 할 수 있다.
상기 승압배율 설정부는, 상기 입력전압의 목표 레벨이 상기 입력전압이 가질 수 없는 레벨인 경우에 상기 승압배율을 높이는 것을 특징으로 할 수 있다.
상기 승압배율 설정부는, 상기 승압배율이 낮아지더라도 상기 입력전압의 목표 레벨이 상기 입력전압이 가질 수 있는 레벨인 경우에 상기 승압배율을 낮추는 것을 특징으로 할 수 있다.
상기한 목적을 달성하기 위한 본 발명은, 입력전압을 승압배율만큼 승압하여 출력전압을 생성하는 승압전압 생성회로의 동작방법에 있어서, (출력전압의 목표전압/승압배율)의 레벨을 목표로 하여 상기 입력전압을 생성하는 단계; 상기 입력전압의 목표 레벨이 상기 입력전압이 가질 수 없는 레벨인 경우에 상기 승압배율을 높이는 단계; 및 상기 승압배율이 낮아지더라도 상기 입력전압의 목표 레벨이 상기 입력전압이 가질 수 있는 레벨인 경우에 상기 승압배율을 낮추는 단계를 포함한다.
상기 입력전압이 가질 수 없는 레벨은, 전원전압보다 높은 레벨인 것을 특징으로 할 수 있다.
상기 승압배율을 낮추는 단계는, 상기 입력전압이 전원전압*(승압배율 - 승압배율 변경의 단위)/(승압배율) 보다 낮은 경우에 상기 승압배율을 낮추는 것을 특징으로 할 수 있다.
본 발명에 따른 승압전압 생성회로는 목표한 레벨의 승압전압을 생성하기 위해, 입력전압을 최대한 높이고 승압배율을 최대한 낮춘다. 따라서 최소의 승압배율로 입력전압을 승압하여 목표한 레벨의 승압전압을 생성할 수 있도록 한다.
따라서 결국 승압전압 생성회로의 소비전류가 최소로 유지될 수 있다는 장점이 있다.
도 1은 승압전압 생성회로에 입력되는 전압, 정보 및 출력되는 전압을 나타낸 도면.
도 2는 본 발명에 따른 승압전압 생성회로의 일실시예 구성도.
도 3은 도 2의 승압전압 생성회로의 상세 실시예 구성도.
도 4는 전압분배부(311)의 일실시예 구성도.
도 5는 플래그신호 생성부(312)의 일실시예 구성도.
도 6은 입력 기준전압 선택부(322)의 일실시예 구성도.
도 7은 초기값 결정부(314)의 일실시예 구성도.
도 8은 승압배율 제어부(313)의 일실시예 구성도.
도 9는 카운터(801, 802)의 동작을 설명하기 위한 도면.
도 10은 프리 셋터블(pre settable) 업/다운 카운터(808)의 동작을 설명하기 위한 도면.
도 11~14는 승압배율 제어부(313)의 동작을 도시한 도면.
도 15는 로워 클램프 전압 선택부(325)의 구성도.
도 16은 전압 클램프부(326)의 구성도.
도 17은 출력전압 분배부(321)의 구성도.
도 18은 보상회로(327)의 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 승압전압 생성회로의 일실시예 구성도이다.
도 2에 도시된 바와 같이, 본 발명에 따른 승압전압 생성회로는, 입력전압(VCIN)을 승압배율(BT[a:0])만큼 승압하여 출력전압(VOUT)을 출력하는 승압회로(200); 입력전압(VCIN)의 레벨을 피드백받아 승압배율(BT[a:0])을 설정하는 승압배율 설정부(210); 및 출력전압(VOUT)의 목표레벨과 승압배율(BT[a:0])에 응답하여 입력전압(VCIN)의 레벨을 설정하는 입력전압 레벨 설정부(220)를 포함한다.
승압회로(200)는, 입력전압(VCIN)을 승압배율(BT[a:0])만큼 승압하여 출력전압(VOUT)을 생성한다. 따라서 출력전압(VOUT)은 입력전압(VCIN)*승압배율(BT[a:0])이 된다. 예를 들어, 승압배율(BT[a:0])이 x2이고 입력전압(VCIN)이 1V인 경우에는 출력전압(VOUT)이 2V가 되고, 승압배율(BT[a:0])이 x3이고 입력전압(VCIN)이 0.8V인 경우엔는 출력전압(VOUT)이 2.4V가 된다.
입력전압 레벨 설정부(220)는 출력전압(VOUT)의 목표레벨과 승압배율(BT[a:0])에 응답하여 입력전압(VCIN)의 레벨을 설정한다. 상세하게 입력전압 레벨 설정부(220)는 (출력전압의 목표레벨/승압배율)을 입력전압(VCIN)의 목표 레벨로 설정한다. 입력전압(VCIN)의 목표 레벨이 (출력전압의 목표레벨/승압배율)이라고 하더라도 입력전압(VCIN)의 레벨이 이보다 낮은 경우가 있을 수 있다. 입력전압(VCIN)은 전원전압(VDD)보다 높은 레벨일 수는 없는데 입력전압(VCIN)의 목표 레벨이 전원전압(VDD)의 레벨을 초과하는 경우도 있을 수 있기 때문이다.
승압배율 설정부(210)는 입력전압(VCIN)의 레벨을 피드백 받아 승압배율을 설정한다. 승압배율 설정부(210)는 입력전압(VCIN)의 목표 레벨이 입력전압(VCIN)이 가질 수 없는 레벨인 경우에 승압배율을 높인다. 입력전압(VCIN)의 목표 레벨은 (출력전압의 목표레벨/승압배율)로 정해지는데 (출력전압의 목표레벨/승압배율)이 전원전압(VDD)보다 높은 경우 입력전압(VCIN)은 자신의 목표 레벨에 도달할 수 없다. 이러한 경우 승압배율 설정부(210)는 승압배율(BT[a:0])을 높인다. 승압배율(BT[a:0])을 높이는 것이 반드시 필요한 경우에만 승압배율(BT[a:0])을 올리는 것이다. 입력전압(VCIN)의 목표 레벨은 (출력전압의 목표레벨/승압배율)이므로 승압배율을 높아지면 이에 따라서 입력전압(VCIN)의 목표 레벨도 낮아진다.
승압배율 설정부(210)는 승압배율(BT[a:0])이 한단계 낮아지더라도 입력전압(VCIN)의 목표 레벨이 입력전압(VCIN)이 가질 수 있는 레벨인 경우에 승압배율(BT[a:0])을 낮춘다. 입력전압(VCIN)의 목표레벨은 (출력전압의 목표레벨/승압배율)이므로 승압배율(BT[a:0])이 낮아지면 입력전압(VCIN)의 목표 레벨이 높아지는데, 만약 승압배율(BT[a:0])이 낮아져서 입력전압(VCIN)의 목표 레벨이 높아지고 높아진 입력전압(VCIN)의 목표 레벨이 전원전압(VDD)보다 높아지는 경우에는 다시 승압배율(BT[a:0])을 높여야 하기 때문에 승압배율 설정부(210)가 이러한 동작을 하는 것이다.
즉, 승압배율 설정부(210)는 승압배율(BT[a:0])을 높이는 것이 반드시 필요할 때에만 승압배율(BT[a:0])을 높이고, 가능한 한 승압배율(BT[a:0])을 낮추는 동작을 한다고 볼 수 있다.
승압동작은 입력되는 전압보다도 높은 전압을 생성하는 동작으로, 승압배율이 높아질수록 소모되는 전류는 매우 크게 늘어난다. 따라서 동일한 전압을 생성하는데 있어서 되도록이면 승압배율을 낮출수록 승압동작에 소모되는 전류를 줄일 수 있다. 예를 들어, 1V를 3배 승압하여 3V의 전압을 생성하는 것보다는, 2V를 1.5배 승압하여 3V의 전압을 생성하는 것이 훨씬 전류가 적게 소모된다. 본 발명은 승압배율 설정부(210)와 입력전압 레벨 설정부(220)의 동작을 통하여, 가능한한 승압배율(BT[a:0])을 최소로 설정하여 주기 때문에 승압전압 생성회로의 전류 소모를 최소화한다.
도 3은 도 2의 승압전압 생성회로의 상세 실시예 구성도이다.
도 3에 도시된 바와 같이, 승압배율 설정부(210)는 전압분배부(311), 플래그신호 생성부(312), 승압배율 제어부(313), 및 초기값 결정부(314)를 포함하여 구성된다. 입력전압 레벨 설정부(220)는 출력전압 분배부(321), 입력 기준전압 선택부(322), 비교부(323), 증폭부(324), 로워 클램프전압 선택부(325), 전압 클램프부(326), 및 보상회로(327)를 포함한다.
전압분배부(311)는 배율업 기준전압(BTUP_REF)과 배율다운 기준전압(BTDN_REF)을 생성한다. 플래그신호 생성부(312)는 예비 입력전압(VCIN_F)이 배율업 기준전압(BTUP_REF)보다 높으면 배율업 플래그신호(BTUP_FG)를 활성화시키고, 예비 입력전압(VCIN_F)이 배율다운 기준전압(BTDN_REF)보다 낮으면 배율다운 플래그신호(BTDN_FG)를 활성화시킨다. 승압배율 제어부(313)는 배율업 플래그신호(BTUP_FG)와 배율다운 플래그신호(BTDN_FG)에 응답하여 승압배율(BT[a:0])을 설정한다. 초기값 결정부(314)는 승압배율(BT[a:0])의 초기값이 관한 정보(BT_INI[m:0])를 승압배율 제공부(313)로 제공한다.
출력전압 분배부(321)는 승압배율(BT[a:0])에 의해 결정되는 비율로 출력전압(VOUT)을 전압분배해 출력한다. 입력 기준전압 선택부(322)는 출력전압(VOUT)의 목표레벨에 따라 생성된 다수의 전압(VR_REF[m:0]) 중 승압배율(BT[a:0])에 따라 입력 기준전압(VC_REFO)을 선택한다. 비교부(323)는 출력전압 분배부(321)의 출력전압(VOUT_F)과 입력 기준전압 선택부(325)의 출력전압(VC_REFO)을 비교해 예비 입력전압(VCIN_F)을 생성한다. 증폭부(324)는 예비 입력전압(VCIN_F)을 증폭해 입력전압(VCIN)을 생성한다. 로워 클램프전압 선택부(325)는 로워 클램프 전압(VCMP_DNO)을 선택해 출력한다. 전압 클램프부(326)는 예비 입력전압(VCIN_F)이 어퍼 클럼프 전압(VCMP_UPO)보다 높아지지 않고 로워 클램프 전압(VCMP_DNO)보다 낮아지지 않게 제어해, 예비 입력전압(VCIN_F)이 지나치게 높아지거나 낮아지는 것을 방지한다. 보상회로(327)는 예비 입력전압(VCIN_F)의 레벨을 안정화시키기 위해 구비된다.
각 부분의 상세한 구성 및 동작에 관하여는 개별 도면과 함께 상세히 설명하기로 한다.
도 4는 전압분배부(311)의 일실시예 도면이다.
도 4에 도시된 바와 같이, 전압분배부(311)는 전원전압단(VDD)과 접지단 사이에 연결된 다수의 저항들과, 아날로그 전압 먹스(401, Analog voltage MUX)를 포함하여 구성된다. (1)~(4)에서 전압분배부(311)가 생성하는 배율업 기준전압(BTUP_REF), 배율다운 기준전압(BTDN_REF), 어퍼 클램프 전압(VCMP_UPO), 초기값 기준전압(BTINI_REF)에 대해 알아본다.
(1) 배율업 기준전압(BTUP_REF)은 승압배율(BT[a:0])을 높이기 위한 기준이 되는 전압으로, 배율업 기준전압(BTUP_REF)과 예비 입력전압(VCIN_F)이 비교되어 승압배율(BT[a:0])을 높일 것인지의 여부가 결정된다. 예비 입력전압(VCIN_F)은 입력전압(VCIN)의 1/2의 레벨을 가진 전압인데, 입력전압(VCIN)이 전원전압(VDD)의 레벨과 동일한 경우 예비 입력전압(VCIN_F)의 레벨이 더 높아져봐야 입력전압(VCIN)의 레벨이 더 이상 올라가는 것이 불가능하다. 즉, 예비 입력전압(VCIN_F)의 레벨이 전원전압(VDD)/2의 레벨인 경우에 예비 입력전압(VCIN)의 레벨을 더 이상 높이더라도 출력전압(VOUT)은 높아질 수 없다. 따라서 이 지점의 전압이 배율업 기준전압(BTUP_REF)의 레벨이 된다(BTUP_REF=VDD/2). 여기서 배율업 기준전압(BTUP_REF)의 레벨을 전원전압(VDD)/2로 설정한 것은, 증폭부(324)의 증폭배율을 x2로 예시하였기 때문이다. 따라서 배율업 기준전압(BTUP_REF)을 보다 일반적으로 표현하면 배율업 기준전압(BTUP_REF)의 레벨은 전원전압(VDD)/증폭부(324)의 증폭배율이 된다.
(2) 배율다운 기준전압(BTDN_REF)은 승압배율을 낮추기 위한 기준이 되는 전압으로, 배율다운 기준전압과 예비 입력전압이 비교되어 승압배율을 낮출 것인지의 여부가 결정된다. m'은 승압 단계를 나타내는 것으로 0단계부터 시작된다. 그리고 n'은 승압배율을 나타내는 것으로 1.5배부터 0.5배 단위로 늘어난다.
하기의 표 1은 승압단계(m')와 이에 대응되는 승압배율(n')을 나타낸다.
m'(승압단계) n'(승압배율)
0단계 x1.5
1단계 x2
2단계 x2.5
3단계 x3
4단계 x3.5
표 1을 통하여, 승압단계(m')와 승압배율(n')은 n'=(m'+3)/2의 관계를 갖는 것을 확인할 수 있다.
배율다운 기준전압(BTDN_REF)은 승압배율(n')이 한단계 낮아지더라도 예비 입력전압(VCIN_F)의 레벨이 전원전압(VDD)/2보다 낮은 지점을 기준으로 설정된다. 따라서 배율다운 기준전압(BTDN_REF)을 승압단계(m')로 나타내면 BTDN_REF(m')=VDD(m'+2)/(2m'+6)로 설정되고, 배율다운 기준전압(BTDN_REF)을 승압배율(n')로 나타내면 BTDN_REF(n')=VDD(n'-0.5)/2n' 으로 설정된다. 이는 증폭부의 증폭배율이 x2이고, 승압단계 한단계의 차이가x0.5인 것으로 가정한 값으로, 이를 보다 일반적으로 나타내면 BTDN_REF(n')=VDD(n'-승압배율 변경의 단위)/(증폭부의 증폭배율xn')으로 나타낼 수 있다.
배율다운 기준전압(BTDN_REF)을 선택하는 아날로그 전압 먹스(401)는 증폭배율(BT[a:0], 증폭배율(n')에 관한 정보를 갖는 코드임)에 따라서 상기와 같은 배율다운 기준전압(BTDN_REF)이 선택되도록 동작한다.
(3) 어퍼 클램프 전압(VCMP_UPO)은 초기 입력전압(VCIN)의 레벨이 불필요하게 높아져서 로드(load) 조건이나 승압배율(BT[a:0])이 변경되었을 때 VCIN_F가 목표 값으로 도달(converge)하는데 걸리는 시간이 증가하는 문제를 막기 위해, 전압 클램프부(326)로 입력되는 어퍼 클램프 전압(upper clamp voltage)이다. 초기 입력전압(VCIN_F)이 의미있는 값을 갖는 지점은 VCIN_F=VDD/2인 지점까지이다. 그런데, 초기 입력전압(VCIN_F)이 이보다 높아지는 일이 발생하기도 하는데, 어퍼 클램프 전압(VCMP_UPO)은 이를 막기 위해서 사용된다. 따라서 어퍼 클램프 전압(VCMP_UPO)은 VDD/2+α로 설정된다. 여기서 α는 마진으로 50mV 이내로 설정하면 된다.
(4) 초기 기준전압(BTINI_REF)은 최초 승압 동작시에 적정 승압배율(BT[a:0])을 결정하기 위해 사용되는 기준전압이다. 최초 동작시에는 입력전압(VCIN)이 전원전압(VDD)과 동일한 상태에서 시작하는 것이 이상적이므로 초기 기준전압(BTINI_REF)은 전원전압(VDD)/2로 설정된다. 여기에 승압전압 생성회로 자체의 동작 전류를 고려하여 약간의 마진을 준다면 초기 기준전압(BTINI_REF)은 전원전압(VDD)/2+β로 하고 β는 50mV 내외의 값으로 설정하면 된다.
도 5는 플래그신호 생성부(312)의 일실시예 구성도이다.
도 5에 도시된 바와 같이, 플래그신호 생성부(312)는 2개의 비교기(501, 502)를 포함하여 구성된다. 비교기(501)는 예비 입력전압(VCIN_F)과 배율다운 기준전압(BTDN_REF)을 비교하여 배율다운 플래그신호(BTDN_FG)를 생성하고, 비교기(502)는 예비 입력전압(VCIN_F)과 배율업 기준전압(BTUP_REF)을 비교하여 배율업 플래그신호(BTUP)FG)를 생성한다.
예비 입력전압(VCIN_F)이 배율다운 기준전압(BTDN_REF)보다 낮으면 승압배율(BT[a:0])을 낮추기 위한 배율다운 플래그신호(BYDN_FG)가 활성화된다. 그리고 예비 입력전압(VCIN_F)이 배율업 기준전압(BTUP_REF)보다 높으면 승압배율(BT[a:0])을 높이기 위한 배율업 플래그신호(BTUP_FG)가 활성화된다.
예비 입력전압(VCIN_F)이 배율다운 기준전압(BTDN_REF)보다 높고 배율업 기준전압(BTUP_REF)보다 낮은 경우에는 배율업 플래그신호(BTUP_FG)와 배율다운 플래그신호(BTDN_FG)가 모두 비활성화된다. 이 경우에는 현재의 승압배율(BT[a:0])이 적절하다는 것을 의미한다.
도 6은 입력 기준전압 선택부(322)의 일실시예 구성도이다.
도 6에 도시된 바와 같이, 입력 기준전압 선택부(322)는 아날로그 전압 먹스(601, analog voltage MUX)를 포함하여 구성된다.
입력 기준전압(VC_REFO)은 예비 입력전압(VCIN_F)의 목표값이 되는 전압이다. 따라서 입력 기준전압(VC_REFO)은 VOUT,tar/(2n')로 설정된다(VOUT,tar는 출력전압의 목표값). 이는 증폭부(324)의 증폭배율이 2배인 것을 가정한 것인데, 입력 기준전압(VC_REFO)을 보다 일반적으로 나타내면 입력 기준전압(VC_REFO)은 VOUT.tar/(증폭부의 증폭값?n')이 된다.
먹스(601)에 입력되는 VC_REF[m']의 값을 구하기 위해 n'를 m'에 관한 값으로 변환하면 VC_REF[m']는 VOUT,tar/(m'+3)이 된다. 따라서 VC_REF[m:0]을 위와 같이 설정하고, 먹스(601)는 해당 승압배율(BT[a:0])에 맞는 전압을 입력 기준전압(VC_REFO)으로 선택하면 된다.
도 7은 초기값 결정부(314)의 일실시예 구성도이다.
도 7에 도시된 바와 같이, 초기값 결정부(314)는 VC_REF[m:0] 각각을 초기 기준전압(BTINI_REF)과 비교하는 m+1개의 비교기(701)를 포함하여 구성된다. m+1개의 비교기(701)에서는 각각 초기값에 관한 정보(BT_INI[m:0])가 출력된다. 도면에서는 비교기(701)를 하나로만 도시하였지만, 실제로는 m+1개의 비교기가 구비된다. 첫번째 비교기는 VC_REF[0]과 초기 기준전압(BTINI_REF)을 비교하여 BT_INI[0]를 출력하고 마지막 비교기는 VC_REF[m]과 초기 기준전압(BTINI_REF)을 비교하여 BT_INI[m]을 출력한다.
전압분배부(311)에서 생성된 초기 기준전압(BTINI_REF)은 VDD/2+β이므로, 결국 초기값에 관한 정보는 VC_REF[m:0]이 VDD/2+β보다 높은지 아닌지에 관한 정보가 된다. VC_REF[m:0] 중 몇개의 전압이 VDD/2+β보다 높으냐에 따라서 초기 승압배율이 결정되는데, 표 2는 이를 나타내고 있다.
BT_INI[m:0] 초기 승압배율
2m n
2m+2m-1 n-0.5
2m+2m-1+2m-2 n-1
...... ......
2m+2m-1+2m-2+...+2 2
2m+2m-1+2m-2+...+2+1=2m+1-1 1.5
표 2를 보면, BT_INI[m:0]이 2m+1-1(즉, BT_INI[m:0]의 모든 값이 '하이')이 경우에 가장 낮은 승압배율(x1.5)을 초기 승압배율로 가지고 BT_INI[m:0]이 2m(즉, BT_INI[m]만 '하이')인 경우에 가장 높은 승압배율(xn)을 초기 승압배율로 가지는 것을 확인할 수 있다.
도 8은 승압배율 제어부(313)의 일실시예 구성도이다.
승압배율 제어부(313)는 배율업 플래그 신호(BTUP_FG)가 기준시간 이상 활성화되면 승압배율(BT[a:0])을 높이고, 배율다운 플래그 신호(BTUP_FG)가 기준시간 이상 활성화되면 승압배율(BT[a:0])을 낮춘다.
승압배율 제어부(313)는 카운터(801, 802), 비교기(803, 804), D플립플롭(805, 806), 초기값 디코더(807), 및 프리 셋터블(pre settable) 업/다운 카운터(808)를 포함한다. 승압배율 제어부(313)를 구성하는 각 부분에 대한 자세한 설명은 후술한다.
도 9는 카운터(801, 802)의 동작을 설명하기 위한 도면이다.
카운터(801, 802)는 EN단자로 입력되는 신호(BTUP_FG or BTDN_FG)가 '하이'인 구간 동안에 클럭(CK)의 라이징 에지(rising edge)에서 OUT[b:0]단자로 출려되는 코드값(BTUP_CNT[b:0] or BTDN_CNT[b:0])을 1씩 증가시키는 동작을 한다. 또한, RST단자로 입력되는 신호(P_ST)가 '하이'가 되면 OUT[b:0]단자로 출력되는 코드의 모든 비트를 0으로 초기화한다. 도 9를 참조하면, 카운터(801, 802)의 동작을 명확히 이해할 수 있다.
여기서, RST단자로 입력되는 신호는 주기신호(P_ST)인데, 주기신호(P_ST)는 승압배율 제어부(313)가 승압배율(BT[a:0])을 변경시키는 1주기 동안에 한번 활성화되는 신호이다.
다시 도 8을 참조하면, 비교기(803)는 카운터(801)에서 출력된 BTUP_CNT[b:0]값과 배율업 기준값(BTUP_R[b:0])을 비교하여 BTUP_CNT[b:0]의 값이 배율업 기준값(BTUP_R[b:0])보다 큰 경우에는 BTUP_PEN 신호를 '하이'로 출력하고, BTUP_CNT[b:0]의 값이 배율업 기준값(BTUP_R[b:0])보다 작은 경우에는 BTUP_PEN 신호를 '로우'로 출력한다.
비교기(804)는 카운터(802)에서 출력된 BTDN_CNT[b:0]값과 배율다운 기준값(BTDN_R[b:0])을 비교하여 BTDN_CNT[b:0]의 값이 배율다운 기준값(BTDN_R[b:0])보다 큰 경우에는 BTDN_PEN 신호를 '하이'로 출력하고, BTDN_CNT[b:0]의 값이 배율다운 기준값(BTDN_R[b:0])보다 작은 경우에는 BTDN_PEN 신호를 '로우'로 출력한다.
배율업 기준값(BTUP_R[b:0])과 배율다운 기준값(BTDN_R[b:0])이 클수록 승압배율(BT[a:0])을 변경하기 위해 필요한 배율업 플래그 신호(BTUP_FG)와 배율다운 플래그 신호(BTDN_FG)의 활성화 시간은 길어진다.
초기값 디코더(807)는 초기값 결정부(314)에서 생성된 BT_INI[m:0]의 포맷을 변경하는 부분이다. 하기의 표 3은 BT_INI[m:0]과 D_BT_INI[a:0]의 관계 및 이들이 의미하는 초기 승압배율을 나타낸 표이다.
BT_INI[m:0] D_BT_INI[a:0] 초기 승압배율
2m 2n-3 n
2m+2m-1 2n-4 n-0.5
2m+2m-1+2m-2 2n-5 n-1
...... ...... ......
2m+2m-1+2m-2+...+2 1 2
2m+2m-1+2m-2+...+2+1=2m+1-1 0 1.5
도 10은 프리 셋터블(pre settable) 업/다운 카운터(808)의 동작을 설명하기 위한 도면이다.
프리 셋터블 업/다운 카운터(808)는 UP단자에 입력되는 신호(BTUP_EN)가 '하이'인 경우에는 CK단자 신호(P_ST 신호의 반전신호)의 라이징 에지에서 OUT[a:0]단자의 코드(BT[a:0])값을 1씩 증가시키고 DN단자에 입력되는 신호(BTDN_DN)가 '하이'인 경우에는 CK단자 신호의 라이징 에지에서 OUT[a:0]단자의 코드값(BT[a:0])을 1씩 감소시키는 동작을 한다.
또한, PEN 단자의 신호(DCC_ST)가 '하이'가 되면 P[a:0]단자의 코드(D_BT_INI[a:0])가 그대로 OUT[a:0] 단자의 코드(BT[a:0])가 된다. 즉, PEN단자의 신호가 '하이'가 되면 승압배율이 D_BTINI{a:0]의 값으로 초기화된다.
여기서 PEN단자로 입력되는 DCC_ST신호는 승압전압 생성회로의 동작 개시시에 '하이'로 활성화되는 신호이다.
표 4에는 승압배율을 나타내는 코드(BT[a:0])와 승압배율과의 관계를 나타낸다.
BT[a:0] 승압배율
0 x1.5
1 x2
2 x2.5
...... ......
2n-4 xn-0.5
2n-3 xn
도 11~14은 승압배율 제어부(313)의 동작을 도시한 도면이다. 도 11은 승압배율 제어부(313)의 초기 동작을 나타내고, 도 12는 초기동작 이후에 승압배율 제어부(313)가 승압배율을 올리는 동작을 나타내고, 도 13은 초기동작 이후에 승압배율 제어부(313)가 승압배율을 내리는 동작을 나타낸다. 또한, 도 14는 초기동작시 설정된 승압배율을 승압배율 제어부(313)가 계속 유지되는 동작을 나타낸다.
도 11을 참조하여, 승압배율 제어부(313)의 초기 동작을 살펴보기로 한다.
승압전압 생성회로의 동작이 개시된 이후에, DCC_ST신호가 '하이'로 활성화된다. 그러면 프리 셋터블 업/다운 카운터(808)는 자신의 P[a:0] 단자로 입력된는 D_BT_INI[2:0]을 승압배율(BT[2:0])의 초기값으로 설정한다. 도 11을 보면, D_BT_INI[2:0]의 값이 2이며, 이에 따라 승압배율을 나타내는 코드(BT[2:0])의 값이 2가되고, 코드(BT[2:0])값 2에 대응되는(표 4참조) 승압배율인 x2.5가 승압배율로 설정되는 것을 확인할 수 있다.
도 12는 도 11의 동작 이후에 승압배율이 높아지는 동작을 도시한다. 배율업 기준값(BTUP_R[9:0])과 배율다운 기준값(BTDN_R[9:0])은 600으로 설정된 것으로 가정한다.
P_ST 신호가 활성화된 이후에 안정화 구간(porch period)을 지나면 클럭(CK)이 토글하기 시작한다. 배율업 플래그 신호(BTUP_FG)가 '하이'이므로 카운터(801)는 클럭(CK)을 카운팅하여 BTUP_CNT[9:0]의 값을 늘려나간다. 증가하는 BTUP_CNT[9:0]의 값이 배율다운 기준값(BTDN_R[9:0]=600)에 도달하면 BTUP_PEN신호가 '하이'로 활성화된다. '하이'로 활성화된 BTUP_PEN신호에 의해 BTUP_EN신호가 활성화되고, 다시 활성화되는 P_ST신호에 응답하여 프리 셋터블 업/다운 카운터(808)는 승압배율을 나타내는 코드값(BT[2:0])을 2에서 3으로 높인다. 따라서 승압배율이 x2.5에서 x3으로 높아진다.
도 13은 도 11의 동작 이후에 승압배율이 낮아지는 동작을 도시한다. 배율업 기준값(BTUP_R[9:0])과 배율다운 기준값(BTDN_R[9:0])은 600으로 설정된 것으로 가정한다.
P_ST신호가 활성화된 이후에 안정화 구간(porch period)을 지나면 클럭(CK)이 토글하기 시작한다. 배율다운 플래그 신호(BTDN_FG)가 '하이'이므로 카운터(802)는 클럭(CK)을 카운팅하여 BTDN_CNT[9:0]의 값을 늘려나간다. 증가하는 BTDN_CNT[9:0]의 값이 배율다운 기준값(BTDN_R[9:0]=600)에 도달하면 BTDN_PEN신호가 '하이'로 활성화된다. '하이'로 활성화된 BTDN_PEN신호에 의해 BTDN_EN신호가 활성화되고, 다시 활성화된는 P_ST신호에 응답하여 프리 셋터블 업/다운 카운터(808)는 승압배율을 나타내는 코드값(BT[2:0])을 2에서 1로 낮춘다. 따라서 승압배율이 x2.5에서 x2로 낮아진다.
도 14는 도 11의 동작 이후에 승압배율이 변경되지 않는 동작을 도시한다. 배율업 기준값(BTUP_R[9:0])과 배율다운 기준값(BTDN[9:0])은 600으로 설정된 것으로 가정한다.
P_ST신호가 활성화된 이후에 안정화 구간(porch period)을 지나면 클럭(CK)이 토글하기 시작한다. 배율다운 플래그 신호(BTDN_FG)가 '하이'이므로 카운터(802)는 클럭을 카운팅하여 BTDN_CNT[9:0]의 값을 늘려나간다. BTDN_CNT[9:0]의 값이 증가하던 중 배율다운 플래그 신호(BTDN_FG)가 '로우'로 천이한다. 따라서 BTDN_CNT[9:0]의 값은 321에서 더 이상 증가하지 못한다. BTDN_CNT[9:0]의 값이 배율다운 기준값(BTDN_R[9:0]=600)에 도달하지 못하였으므로 BTUP_PEN, BTUP_EN신호는 활성화되지 못하고, 그 결과 프리 셋터블 업/다운 카운터(808)는 승압배율을 나타내는 코드(BT[2:0])값을 변경시키지 않는다. 따라서 승압배율은 계속 x2.5로 유지된다.
도 14의 경우 배율다운 플래그 신호(BTDN_FG)가 활성화되는 시간이 기준시간(여기서는 600클럭)에 도달하지 못하므로 승압배율이 변경되지 않는다.
도 15는 로워 클램프 전압 선택부(325)의 구성도이다.
로워 클램프 전압 선택부(325)는 아날로그 먹스(1501)를 포함하여 구성되며, 승압배율(BT[a:0])에 응답하여 입력되는 전압들(VCMP_DN[m:0]) 중 로워 클램프 전압(VCMP_DNO)을 선택한다.
로워 클램프 전압(VCMP_DNO)은 예비 입력전압(VCIN_F)이 지나치게 낮아져서 로드 조건이나 승압배율(BT[a:0])이 변경되었을 때 예비 입력전압(VCIN_F)이 목표값에 도달하는데 걸리는 시간이 증가하는 문제를 막기 위해, 전압 클램프부(326)로 입력되는 로워 클램프 전압(lower clamp voltage)이다.
로워 클램프 전압 선택부(325)로 입력되는 입력전압(VCMP_DN[m:0])은 VCMP_DN[m']=VC_REF[m']-α(α는 50mV)가 되도록 생성하면 된다. 로워 클램프 전압 선택부(325)는 승압배율(BT[a:0])에 맞는 입력전압(VCMP_DN[m:0])을 로워 클램프 전압(VCMP_DNO)으로 선택한다.
도 16은 전압 클램프부(326)의 구성도이다.
전압 클램프부(326)는 어퍼 클램프부(1601)와 로워 클램프부(1602)를 포함하여 구성된다.
어퍼 클램프부(1601)는 예비 입력전압(VCIN_F)이 어퍼 클램프 전압(VCMP_UPO)보다 높아지면 예비 입력전압(VCIN_F)으로부터 접지단사이의 싱킹 전류(sinking current)를 발생시켜 예비 입력전압(VCIN_F)이 어퍼 클램프 전압(VCMP_UPO)보다 높아지는 것을 방지한다.
로워 클램프부(1602)는 예비 입력전압(VCIN_F)이 로워 클램프 전압(VCMP_DNO)보다 낮아지면 예비 입력전압(VCIN_F)으로부터 전원전압(VDD) 사이에 드라이빙 전류(driving current)를 발생시켜 예비 입력전압(VCIN_F)이 로워 클램프 전압(VCMP_DNO)보다 낮아지는 것을 방지한다.
도 17은 출력전압 분배부(321)의 구성도이다.
출력전압 분배부(321)는 출력전압(VOUT)을 전압분배하기 위한 직렬로 연결된 다수의 저항들과 아날로그 전압 먹스(1701)를 포함하여 구성된다.
현재의 승압배율이 n'라고 하면, 출력전압 분배부(321)의 출력전압(VOUT_F)의 레벨은 VOUT/2n'가 되어야 한다. 이는 증폭부의 증폭배율이 x2인 것을 가정한 것인데, 이를 보다 일반적으로 표현하면 VOUTF=VOUT/n'x(증폭부의 증폭배율)이 된다.
VOUT/2n'를 m'에 관한 값으로 나타내면 VOUT/(m'+3)이 된다. 먹스(1701)는 승압배율(BT[a:0])에 따라 알맞은 출력전압(VOUT_F)을 선택하도록 동작한다.
도 18은 보상회로(327)의 구성도이다.
보상회로(327)는 저항과 캐패시터를 포함하여 구성된다. 보상회로(327)는 예비 입력전압(VCIN_F)을 생성하는 피드백 루프(feedback loop)의 안정성을 확보하기 위한 것으로 폴(pole) 및 제로(zero)를 루프상에 추가하여 안정성을 확보하게 해준다.
다시 도 3을 참조하면, 비교부(323)는 출력전압 분배부(321)의 출력전압(VOUT_F)과 입력 기준전압 선택부(322)의 출력전압(VC_REFO)을 비교해 예비 입력전압(VCIN_F)을 생성한다.
출력전압 분배부(321)의 출력전압(VOUT_F)이 입력 기준전압(VC_REFO)보다 높을 경우에 비교부(323)는 예비 입력전압(VCIN_F)의 레벨을 낮춘다. 그리고 출력전압 분배부(321)의 출력전압(VOUT_F)이 입력 기준전압(VC_REFO)보다 낮을 경우에 비교부(323)는 예비 입력전압(VCIN_F)의 레벨을 높인다.
출력전압 분배부(321)의 출력전압(VOUT_F)이 입력 기준전압(VC_REFO)보다 높은 경우에는, 예비 입력전압(VCIN_F)의 레벨이 낮아지므로 입력전압(VCIN)의 레벨도 낮아진다. 그리고 이는 출력전압(VOUT)에 반영되고, 그 결과 출력전압 분배부(321)의 출력전압(VOUTF)도 낮아지게 된다. 결국, 예비 입력전압(VCIN_F)의 레벨은 입력 기준전압(VC_REFO)에 근접해 나가게 된다.
출력전압 분배부(321)의 출력전압(VOUT_F)이 입력 기준전압(VD_REFO)보다 낮은 경우에는, 예비 입력전압(VCIN_F)의 레벨이 높아지므로 입력전압(VCIN)의 레벨도 높아진다. 그리고 이는 출력전압(VOUT)에 반영되고, 그 결과 출력전압 분배부(321)의 출력전압(VOUT_F)도 높아지게 된다. 결국, 예비 입력전압(VCIN_F)의 레벨은 입력 기준전압(VC_REFO)에 근접해 나가게 된다.
도 3의 증폭부(324)는 리니어 레귤레이터(linear regulator)로서 비교기와 2개의 저항으로 구성된다. 증폭부(324)는 예비 입력전압(VCIN_F)을 2배로 증폭하여 입력전압(VCIN)을 생성한다. 물론, 증폭부(324)의 증폭배율을 2배가 아닌 다른 배율로 변경하는 것도 가능하다.
이제, 승압전압 생성회로의 전체 동작에 대해 알아보기로 한다.
입력전압 레벨 설정부(220)는 (출력전압의 목표전압/승압배율)의 레벨을 목표로 하여 입력전압(VCIN)을 생성한다. 즉, VCIN=VOUT,tar/n'이 되도록 입력전압(VCIN)의 레벨을 조절한다.
승압배율 설정부(210)는 입력전압(VCIN)의 목표 레벨(VOUT,tar/n')이 입력전압(VCIN)이 가질 수 없는 레벨(전원전압을 초과하는 레벨)인 경우에 승압배율(BT[a:0])을 높인다. 그리고 승압배율(BT[a:0])이 한단계 낮아지더라도 입력전압(VCIN)의 목표 레벨이 입력전압(VCIN)이 가질 수 있는 레벨(전원전압보다 낮은 레벨)인 경우에는 승압배율(BT[a:0])을 낮춘다.
입력전압 레벨 설정부(220)와 승압배율 설정부(210)의 동작으로 인하여, 승압배율(BT[a:0])은 가능한 한 낮아지며, 입력전압(VCIN)은 가능한 한(전원전압의 레벨을 초과하지 않는 범위 내에서) 높아진다.
승압전압 생성회로는 승압배율(BT[a:0])이 높아질수록 소모 전류량이 크게 증가하는데, 본 발명은 승압배율 설정부(210)와 입력전압 레벨 설정부(220)의 동작을 통하여 승압배율(BT[a:0])을 가능한 한 낮추어, 승압전압 생성회로의 전류소모를 줄이게 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시옌는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의아여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
200: 승압회로 210: 승압배율 설정부
220: 입력전압 레벨 설정부 311: 전압분배부
312 플래그신호 생성부 313: 승압배율 제어부
314: 초기값 결정부 321: 출력전압 분배부
322: 입력 기준전압 선택부 323: 비교부
324: 증폭부 325: 로워 클램프전압 선택부
326: 전압 클램프부 327: 보상회로

Claims (16)

  1. 입력전압을 승압배율만큼 승압하여 출력전압을 출력하는 승압회로;
    상기 입력전압의 레벨을 피드백받아 승압배율을 설정하는 승압배율 설정부; 및
    상기 출력전압의 목표레벨과 상기 승압배율에 응답하여 상기 입력전압의 레벨을 설정하는 입력전압 레벨 설정부
    를 포함하는 승압전압 생성회로.
  2. 제 1항에 있어서,
    상기 입력전압 레벨 설정부는,
    (출력전압의 목표레벨/승압배율)을 상기 입력전압의 목표 레벨로 설정하는 것을 특징으로 하는 승압전압 생성회로.
  3. 제 2항에 있어서,
    상기 승압배율 설정부는,
    상기 입력전압의 목표 레벨이 상기 입력전압이 가질 수 없는 레벨인 경우에 상기 승압배율을 높이는 것을 특징으로 하는 승압전압 생성회로.
  4. 제 3항에 있어서,
    상기 승압배율 설정부는,
    상기 승압배율이 낮아지더라도 상기 입력전압의 목표 레벨이 상기 입력전압이 가질 수 있는 레벨인 경우에 상기 승압배율을 낮추는 것을 특징으로 하는 승압전압 생성회로.
  5. 제 1항에 있어서,
    상기 입력전압 레벨 설정부는,
    상기 승압배율에의해 결정되는 비율로 상기 출력전압을 전압분배해 출력하는 출력전압 분배부;
    상기 출력전압의 목표레벨에 따라 생성된 다수의 전압 중 상기 승압배율에 따라 입력기준전압을 선택하는 입력 기준전압 선택부;
    상기 출력전압 분배부의 출력전압과 상기 입력 기준전압 선택부의 출력전압을 비교해 예비 입력전압을 생성하는 비교부; 및
    상기 예비 입력전압을 증폭해 상기 입력전압을 생성하는 증폭부
    를 포함하는 것을 특징으로 하는 승압전압 생성회로.
  6. 제 5항에 있어서,
    상기 출력전압 분배부는,
    상기 출력전압을 1/(승압배율*증폭부의 증폭배율)비율로 전압분배하는 것을 특징으로 하는 승압전압 생성회로.
  7. 제 6항에 있어서,
    상기 입력 기준전압 선택부는,
    상기 출력전압의 목표레벨/(승압배율*증폭부의 증폭배율)이 되는 상기 입력기준전압을 선택하는 것을 특징으로 하는 승압전압 생성회로.
  8. 제 5항에 있어서,
    상기 입력전압 레벨 설정부는,
    상기 예비 입력전압이 지나치게 높아지거나 낮아지는 것을 방지하기 위한 전압클램프부를 더 포함하는 것을 특징으로 하는 승압전압 생성회로.
  9. 제 8항에 있어서,
    상기 입력전압 레벨 설정부는,
    상기 예비 입력전압의 레벨을 안정화시키기 위한 보상회로를 더 포함하는 것을 특징으로 하는 승압전압 생성회로.
  10. 제 5항에 있어서,
    상기 승압배율 설정부는,
    배율업 기준전압과 배율다운 기준전압을 생성하는 전압분배부;
    상기 예비 입력전압이 상기 배율업 기준전압보다 높으면 배율업 플래그신호를 활성화시키고, 상기 예비 입력전압이 상기 배율다운 기준전압보다 낮으면 배율다운 플래그신호를 활성화시키는 플래그신호 생성부; 및
    상기 배율업 플래그신호 및 상기 배율다운 플래그신호에 응답하여 상기 승압배율을 설정하는 승압배율 제어부
    를 포함하는 것을 특징으로 하는 승압전압 생성회로.
  11. 제 10항에 있어서,
    상기 승압배율 설정부는,
    상기 승압배율의 초기값에 관한 정보를 상기 승압배율 제어부로 제공하기 위한 초기값 결정부를 더 포함하는 것을 특징으로 하는 승압전압 생성회로.
  12. 제 10항에 있어서,
    상기 승압배율 제어부는,
    상기 배율업 플래그 신호가 기준시간 이상 활성화되면 상기 승압배율을 높이고, 상기 배율다운 플래그 신호가 기준시간 이상 활성화되면 상기 승압배율을 낮추는 것을 특징으로 하는 승압전압 생성회로.
  13. 제 10항에 있어서,
    상기 배율업 기준전압은 전원전압/(증폭부의 증폭배율)의 레벨이고,
    상기 배율다운 기준전압은 전원전압*(승압배율-승압배율 변경의 단위)/(증폭부의 증폭배율*승압배율)의 레벨인 것을 특징으로 하는 승압전압 생성회로.
  14. 입력전압을 승압배율만큼 승압하여 출력전압을 생성하는 승압전압 생성회로의 동작방법에 있어서,
    (출력전압의 목표전압/승압배율)의 레벨을 목표로하여 상기 입력전압을 생성하는 단계;
    상기 입력전압의 목표 레벨이 상기 입력전압이 가질 수 없는 레벨인 경우에 상기 승압배율을 높이는 단계; 및
    상기 승압배율이 낮아지더라도 상기 입력전압의 목표 레벨이 상기 입력전압이 가질 수 있는 레벨인 경우에 상기 승압배율을 낮추는 단계
    를 포함하는 승압전압 생성회로의 동작방법.
  15. 제 14항에 있어서,
    상기 입력전압이 가질 수 없는 레벨은,
    전원전압보다 높은 레벨인 것을 특징으로 하는 승압전압 생성회로의 동작방법.
  16. 제 14항에 있어서,
    상기 승압배율을 낮추는 단계는,
    상기 입력전압이 전원전압*(승압배율 - 승압배율 변경의 단위)/(승압배율) 보다 낮은 경우에 상기 승압배율을 낮추는 것을 특징으로 승압전압 생성회로의 동작방법.
KR1020100035631A 2009-12-17 2010-04-19 승압전압 생성회로 및 이의 동작방법 KR101128690B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/898,813 US8461810B2 (en) 2009-12-17 2010-10-06 Circuit for generating boosted voltage and method for operating the same
TW099137827A TWI494730B (zh) 2009-12-17 2010-11-03 用於產生增壓電壓之電路及其操作方法
CN201010617808.6A CN102183985B (zh) 2009-12-17 2010-12-15 用于产生增压电压的电路及其操作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090126071 2009-12-17
KR1020090126071 2009-12-17

Publications (2)

Publication Number Publication Date
KR20110069674A KR20110069674A (ko) 2011-06-23
KR101128690B1 true KR101128690B1 (ko) 2012-03-23

Family

ID=44401457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100035631A KR101128690B1 (ko) 2009-12-17 2010-04-19 승압전압 생성회로 및 이의 동작방법

Country Status (3)

Country Link
KR (1) KR101128690B1 (ko)
CN (1) CN102183985B (ko)
TW (1) TWI494730B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112311378B (zh) * 2019-10-12 2022-06-03 成都华微电子科技股份有限公司 单端口模式选择电路及多工作模式集成电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100772A (ko) * 2000-01-25 2001-11-14 구사마 사부로 Ｄｃ-ｄｃ 승압 방법 및 그것을 사용한 전원 회로
JP2003295830A (ja) 2002-03-29 2003-10-15 Hitachi Ltd 液晶駆動装置と液晶表示システム
KR20030083922A (ko) * 2002-04-23 2003-11-01 삼성전자주식회사 저전력 고효율의 액정표시장치 구동 전압 발생 회로 및 그방법
KR100761842B1 (ko) 2006-04-07 2007-09-28 삼성전자주식회사 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7263337B2 (en) * 2003-05-16 2007-08-28 Triquint Semiconductor, Inc. Circuit for boosting DC voltage
JP4337041B2 (ja) * 2004-03-17 2009-09-30 株式会社デンソー Ｄｃ−ｄｃコンバータ
WO2006080364A1 (ja) * 2005-01-25 2006-08-03 Rohm Co., Ltd 電源装置および電子装置ならびにそれらに用いるａ／ｄ変換器
KR100716661B1 (ko) * 2005-03-31 2007-05-09 주식회사 하이닉스반도체 전압 부스터 회로
TW200728954A (en) * 2006-01-20 2007-08-01 Arques Technology Taiwan Inc Charge pump circuit for constant current output
TW200810331A (en) * 2006-08-02 2008-02-16 G Time Electronic Co Ltd Circuit of charge pump
TW200838109A (en) * 2007-03-02 2008-09-16 Richtek Techohnology Corp Soft shutdown circuit of voltage regulator and corresponding method thereof
US8242762B2 (en) * 2008-05-12 2012-08-14 Cosmic Circuits Private Limited Transient recovery circuit for switching devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010100772A (ko) * 2000-01-25 2001-11-14 구사마 사부로 Ｄｃ-ｄｃ 승압 방법 및 그것을 사용한 전원 회로
JP2003295830A (ja) 2002-03-29 2003-10-15 Hitachi Ltd 液晶駆動装置と液晶表示システム
KR20030083922A (ko) * 2002-04-23 2003-11-01 삼성전자주식회사 저전력 고효율의 액정표시장치 구동 전압 발생 회로 및 그방법
KR100761842B1 (ko) 2006-04-07 2007-09-28 삼성전자주식회사 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법

Also Published As

Publication number Publication date
TWI494730B (zh) 2015-08-01
CN102183985B (zh) 2014-12-31
CN102183985A (zh) 2011-09-14
KR20110069674A (ko) 2011-06-23
TW201140273A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
US7671572B2 (en) Voltage boost circuit and voltage boosting method using voltage boost clock signal with varying frequency
US7279869B2 (en) PFM control circuit for DC regulator
EP2979354B1 (en) A voltage modulator
US7843177B2 (en) Control circuit and method for maintaining high efficiency in switching regulator
TWI420276B (zh) 等化可變相位穩壓器的小信號響應之系統與方法
JP2006006004A (ja) 昇降圧型ｄｃ−ｄｃコンバータ
US20070075689A1 (en) Dual buck-boost converter with single inductor
TW201034363A (en) Buck-boost power converter and its control method
US8836307B2 (en) Voltage regulator and pulse width modulation signal generation method thereof
US9158314B2 (en) Voltage regulator, and control circuit and control method thereof
KR101949550B1 (ko) 비활성 메모리 내 워드 라인들을 제공하기 위해 신호 레벨 개별 저전력 충전 펌프들과 상호적으로 사용된 고 전력 보충 충전 펌프의 복합물
JP2009022093A (ja) 多出力電源装置
US7986134B2 (en) Power supplies, power supply controllers, and power supply controlling methods
KR20130066266A (ko) 부하변동 특성 향상을 위한 전압공급 회로 및 출력전압 공급 방법
KR20080039258A (ko) 전원 회로, 전원 제어 회로 및 전원 제어 방법
US20140327421A1 (en) Switching regulator and method for controlling the switching regulator
CN212850271U (zh) 开关模式电源
KR101128690B1 (ko) 승압전압 생성회로 및 이의 동작방법
US8461810B2 (en) Circuit for generating boosted voltage and method for operating the same
US20190341844A1 (en) Techniques for switch capacitor regulator power savings
JP4337060B2 (ja) スイッチング電源装置とその制御装置
JP2009077538A (ja) 昇降圧型ｄｃ／ｄｃコンバータ用信号処理回路
JP2010063231A (ja) スイッチングレギュレータ
CN100382418C (zh) 一种可程控调整输出电压的倍增电路
JP2010200519A (ja) 昇圧チョッパ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 9