JP2005057973A - チャージポンプの制御回路 - Google Patents

Abstract

【課題】消費電力を低減して、効率的なチャージポンプ回路の制御を行う。
【解決手段】ツェナーダイオードＤ１は、トランジスタＭ１があるため、印加される電圧が低く、オンする電圧はラインＨＶの電圧は、ツェナーダイオードＤ２に比べ高い。そこで、Ａ点電圧はＨとなることによってセットされ、Ｂ点電圧がＬになることでリセットされるフリップフロップＦＦの出力に応じてチャージポンプ回路の動作を制御することで、チャージポンプ回路の動作を効果的にオンオフして、省電力化を図ることができる。
【選択図】図２

Description

低い電源電圧を昇圧して、高電圧を得るチャージポンプの動作を制御するチャージポンプの制御回路に関する。

従来より、コンデンサへの充電を制御して、昇圧を行うチャージポンプが知られており、不揮発性メモリなどの消去を行うための高電圧発生に利用されている。

例えば、図１に示すＣＭＯＳを利用したチャージポンプでは、入力側の電源電圧ＶＤＤには、ＮＭＯＳ１０のソースが接続され、このＮＭＯＳ１０のドレインには、他端からパルス電圧が供給されるシフト用コンデンサ１２が接続される。また、ＮＭＯＳ１０のドレインにはＰＭＯＳ１４のドレインが接続され、このＰＭＯＳ１４のソースには電圧保持用のコンデンサ１６が接続されるとともに、出力端１８が接続されている。

そして、ＮＭＯＳ１０と、ＰＭＯＳ１４のゲートには、同一のパルス信号が供給されている。

このような回路において、クロック信号のＨにより、ＮＭＯＳ１０がオンし、ＰＭＯＳ１４がオフして、電圧ＶＤＤがシフト用コンデンサ１２に保持される。また、クロック信号のＬにより、ＮＭＯＳ１０がオフし、ＰＭＯＳ１４がオンした状態で、電圧シフト用のパルス信号により例えば電圧ＶＤＤだけシフト用コンデンサの電圧をシフトすることで、保持用コンデンサ１６に２ＶＤＤの電圧ＶＤＤが保持され、これが出力される。

このようなチャージポンプにおいては、出力電圧を計測し、その出力電圧値に応じて供給するクロックの周波数などを調整して、電流を節約していた。

なお、チャージポンプの例は、例えば特許文献１に示されている。

特開平７−２９８６０７号公報

しかし、従来技術では不揮発メモリ等の消去等の場合に、チャージポンプは動作し続けてており無駄な電流を消費していた。また、高電圧を検知してチャージポンプのクロック調整するようなものもあるが、回路規模が大きい上に不揮発メモリ等の消去時のようにオフリーク電流程度しか電流が流出しない場合にはあまり効率が良いとはいえなかった。

本発明は、チャージポンプにおいて効果的な省消費電力を行うことを目的とする。

本発明は、クロックを利用して入力電圧を昇圧して出力するチャージポンプの制御回路であって、チャージポンプ回路の出力電圧が第１のしきい値電圧を超えたときに前記クロックの発生を禁止し、チャージポンプ回路の出力電圧が第１のしきい値電圧より低い第２のしきい値以下になったときにクロックの発生を開始させる、ことを特徴とする。

また、本発明は、前記出力電圧を一端に受け、ブレークダウン電圧以上の電圧が印加されるとオンする第１のツェナーダイオードと、前記出力電圧を一端に受け、ブレークダウン電圧以上の電圧が印加されるとオンする第２のツェナーダイオードと、前記第１および第２のツェナーダイオードに流れる電流を所定値に制限する電流制限手段と、前記第１のツェナーダイオードと、前記電流制限手段との間に、ツェナーダイオードを挿入し、このツェナーダイオードにおける電圧降下に基づいて、第１のツェナーダイオードがブレークダウンする第１のしきい値電圧を第２のツェナーダイオードがブレークダウンする第２のしきい値電圧より高く設定することを特徴とする。

また、前記第１のツェナーダイオードの下側電圧Ａと、第２のツェナーダイオードの下側電圧Ｂを入力し、Ｂの立ち下がりでセットし、Ａの立ち上がりでリセットされる論理回路を有し、この論理回路の出力により、クロック発生回路の動作を制御することが好適である。

本発明によれば、チャージポンプ回路の出力について、２つのしきい値を設定し、出力電圧がこの２つのしきい値の間になるようにチャージポンプ回路へ供給するクロックをオンオフする。これによって、不要なときにチャージポンプ回路をオフして、効果的な省電力を測ることができる。

特に、２つのツェナーダイオードを用いることによって、簡単な回路で、上述のような制御を達成することができる。

なお、不揮発性メモリにおける消去に必要なのは、高電圧であって、大電流は不要である。そこで、本発明のような制御が非常に効果的である。

以下、本発明の一実施形態について、図面に基づいて説明する。図２は、本実施形態に係る制御回路の一例であり、ラインＨＶにはチャージポンプの出力である高電圧が供給される。このラインＨＶには、ツェナーダイオードＤ１、Ｄ２のカソードが接続されている。ツェナーダイオードＤ１のアノードには、ゲート・ドレイン間が短絡され、ツェナーダイオードとして機能するＮＭＯＳトランジスタＭ１のドレインが接続されている。ＮＭＯＳトランジスタＭ１のソースは、ＮＭＯＳトランジスタＭ２のドレインが接続され、このＮＭＯＳトランジスタＭ２のソースはグランドに接続されている。ここで、ＮＭＯＳトランジスタＭ２のドレイン側をノードＡとする。

また、ツェナーダイオードＤ２のアノードには、ＮＭＯＳトランジスタＭ３のドレインが直接接続され、このＮＭＯＳトランジスタＭ２のソースはグランドに接続されている。ここで、ＮＭＯＳトランジスタＭ２のドレイン側をノードＢとする

なお、ＮＭＯＳトランジスタＭ２、Ｍ３のゲートには、ＢＩＡＳラインから所定の電圧が供給され、ここに流れる電流を十分小さなものに制限している。

このような回路において、ＨＶ電圧が高くなりツェナーダイオードＤ１、ＤがブレークダウンするとノードＡ・Ｂが高レベルになる。ここで、ツェナーダイオードＤ１とＮＭＯＳトランジスタＭ２との間にはＮＭＯＳトランジスタＭ１が挿入されている。従って、ツェナーダイオードＤ１がブレークダウンするＨＶ電圧は、ＮＭＯＳトランジスタＭ１の作用によりツェナーダイオードＤ２がブレークダウンする電圧より１ＧＳ（ゲート・ソース間電圧）分高くなっている。従って、ラインＨＶの電圧が上昇していった場合、まずツェナーダイオードＤ２がブレークダウンし、その後１ＧＳ分高い電圧になったときにツェナーダイオードＤ１がブレークダウンする。

ノードＡは、ナンドゲートＮ１に入力されており、ノードＢはインバータＩ１を介しナンドゲートＮ２に入力されている。ここで、ナンドゲートＮ１の出力は、ナンドゲートＮ２に入力され、ナンドゲートＮ２の出力はナンドゲートＮ１に入力されており、ナンドゲートＮ１の出力が取り出されている。従って、この回路は、ノードＢの立ち下がりによってセットされ、ノードＡの立ち上がりによりリセットされるフリップフロップとして動作する。

ナンドゲートＮ１の出力は、ナンドゲートＮ３に入力され、このナンドゲートＮ３の入力には、制御信号ＷＲＩＴＥも入力されており、ナンドゲートＮ３の出力はインバータＩ２を介し、クロック発生回路ＣＰのイネーブル信号入力端ＥＮＡＢＬに入力されている。

従って、クロック発生回路ＣＰには、制御信号ＷＲＩＴＥにより、動作状態であることの入力があり、ラインＨＶの電圧がツェナーダイオードＤ２がブレークダウンする電圧（第２のしきい値電圧）以下になったときに、高レベルになり、ラインＨＶの電圧がツェナーダイオードＤ１がブレークダウンする電圧（第１のしきい値電圧）を超えたときに低レベルとなる信号が供給され、クロック発生回路ＣＰは供給される信号が高レベルの際にクロックを発生する。

この回路の動作時タイミングチャートを図３に示す。信号ＥＮＡＢＬＥは、Ｈ（高レベル）の時にチャージポンプを動作させる。そこで、信号ＷＲＩＴＥがＨとなることによって、ＥＮＡＢＬＥもＨとなる。そして、このＥＮＡＢＬＥのＨにより、チャージポンプが動作して、その出力であるラインＨＶの電圧が上昇する。

ラインＨＶの電圧がツェナーダイオードＤ２のしきい値電圧（Ｂの判定レベル）を超えると、ツェナーダイオードＤ２に降伏電流が流れＢ点の電圧がＨとなる。次に、ラインＨＶの電圧がツェナーダイオードＤ１のしきい値電圧（Ａの判定レベル）を超えると、ツェナーダイオードＤ１に降伏電流が流れＡ点の電圧がＨとなる。そして、このＡ点の電圧がＨとなることによって、ＥＮＡＢＬＥがＬになり、クロックの発生が停止されチャージポンプの動作が停止される。

これによって、ラインＨＶの電圧は下降し、ラインＨＶの電圧がツェナーダイオードＤ２に係る電圧がそののしきい値（Ｂの判定レベル）を下回ると、その立ち下がりによりＥＮＡＢＬＥがＨとなり、クロック発生が再開され、チャージポンプが動作する。

このようにして、チャージポンプの間欠的な動作によって、ラインＨＶの電圧は、ツェナーダイオードＤ１がオンする電圧とツェナーダイオードＤ２がオンする電圧の間で上下することになる。

ここで、本回路の注意点としては、チャージポンプ出力のリップルによる制御回路の誤動作を防ぐためにＨＶに十分な容量を付加することである。すなわち、チャージポンプの出力リップルをツェナーダイオードＤ１がオンする電圧とツェナーダイオードＤ２がオンする電圧の差より十分小さくする必要がある。

このようにして、本実施形態によれば、トランジスタへのオフリーク電流が十分小さい場合にはチャージポンプの動作時間が短くても、長時間高電圧を保持出来るのでトータルの消費電流を大幅に削減できる。すなわち、不揮発性メモリの消去などに必要なのは、高電圧であり、大電流ではない。従って、チャージポンプの出力の電圧降下はトランジスタのオフリーク電流に起因するものが大部分である。そこで、チャージポンプは常時動作をする必要はなく、電圧が降下したときのみに動作することで、回路の消費電力を大幅に減少することができる。

チャージポンプ回路の構成を示す図である。 一実施形態の構成を示す図である。 各部の波形を表すタイミングチャートである。

符号の説明

１２ シフト用コンデンサ、１６ 保持用コンデンサ、１８ 出力端、ＣＰ クロック発生回路、Ｄ１，Ｄ２ ツェナーダイオード、Ｉ１，Ｉ２ インバータ、Ｍ１，Ｍ２，Ｍ３ トランジスタ、Ｎ１，Ｎ２，Ｎ３ ナンドゲート。

Claims (3)

1. クロックを利用して入力電圧を昇圧して出力するチャージポンプの制御回路であって、
   チャージポンプ回路の出力電圧が第１のしきい値電圧を超えたときに前記クロックの発生を禁止し、
   チャージポンプ回路の出力電圧が第１のしきい値電圧より低い第２のしきい値以下になったときにクロックの発生を開始させる、
   ことを特徴とするチャージポンプの制御回路。
2. 請求項１に記載の回路において、
   前記出力電圧を一端に受け、ブレークダウン電圧以上の電圧が印加されるとオンする第１のツェナーダイオードと、
   前記出力電圧を一端に受け、ブレークダウン電圧以上の電圧が印加されるとオンする第２のツェナーダイオードと、
   前記第１および第２のツェナーダイオードに流れる電流を所定値に制限する電流制限手段と、
   前記第１のツェナーダイオードと、前記電流制限手段との間に、ツェナーダイオードを挿入し、このツェナーダイオードにおける電圧降下に基づいて、第１のツェナーダイオードがブレークダウンする第１のしきい値電圧を第２のツェナーダイオードがブレークダウンする第２のしきい値電圧より高く設定することを特徴とするチャージポンプ回路の制御回路。
3. 請求項２に記載の回路において、
   前記第１のツェナーダイオードの下側電圧Ａと、第２のツェナーダイオードの下側電圧Ｂを入力し、Ｂの立ち下がりでセットし、Ａの立ち上がりでリセットされる論理回路を有し、この論理回路の出力により、クロック発生回路の動作を制御することを特徴とするチャージポンプの制御回路。

Images