CN110932704B - 一种上电电路及电荷泵电路 - Google Patents

一种上电电路及电荷泵电路 Download PDF

Info

Publication number
CN110932704B
CN110932704B CN201911273509.2A CN201911273509A CN110932704B CN 110932704 B CN110932704 B CN 110932704B CN 201911273509 A CN201911273509 A CN 201911273509A CN 110932704 B CN110932704 B CN 110932704B
Authority
CN
China
Prior art keywords
circuit
voltage
transistor
target
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911273509.2A
Other languages
English (en)
Other versions
CN110932704A (zh
Inventor
宋璧若
刘飞
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911273509.2A priority Critical patent/CN110932704B/zh
Publication of CN110932704A publication Critical patent/CN110932704A/zh
Application granted granted Critical
Publication of CN110932704B publication Critical patent/CN110932704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Abstract

本申请公开了一种上电电路及电荷泵电路，该电路由电压检测电路、锁存器和电压传输电路构成，电压检测电路检测目标电路的输出电压，在同时接收到使能信号和低电平的目标电压时，认为目标电路处于启动阶段，通过向电压传输电路提供第一信号的方式，控制电压传输电路将工作电压直接提供给目标电路，以使目标电路的输入电压直接等于工作电压，提高目标电路的启动速度；而在当目标电压为高电平时，目标电路处于正常工作状态，此时可以关断电压传输电路，降低上电电路的功耗。此外，锁存器在当电压检测电路同时接收到使能信号和高电平的目标电压时，用于锁存锁存器的输出电平，以避免在目标电压出现短时间波动时重新启动上电电路进行上电检测的情况。

Description

一种上电电路及电荷泵电路
技术领域
本申请涉及电路设计技术领域，更具体地说，涉及一种上电电路及电荷泵电路。
背景技术
在各类电路结构中，对上电时间和上电电压均有一定的要求，而各类电路结构的应用环境繁杂，很可能由于环境、电路结构或工作电压的波动等原因导致上电时间超过规定的上电时间上限，或导致上电电压持续无法达到电路启动要求而导致电路死锁的情况。
发明内容
为解决上述技术问题，本申请提供了一种上电电路及电荷泵电路，以解决由于目标电路的上电时间过长或上电电压持续过低而导致的电路死锁的问题。
为实现上述技术目的，本申请实施例提供了如下技术方案：
一种上电电路，用于辅助目标电路上电，所述目标电路接收工作电压，输出目标电压，所述上电电路包括：电压检测电路、锁存器和电压传输电路；其中，
所述电压检测电路包括N级串接的反相器，N为大于或等于3的奇数；
所述锁存器串接于相邻两级所述反相器之间，所述电压传输电路的输入端接于最后一级所述反相器的输出端，所述电压传输电路的输出端与所述目标电路的输入端连接；
所述工作电压同时为所述电压检测电路和所述电压传输电路供电；
所述电压检测电路用于在接收到使能信号时，检测所述目标电压，在当所述目标电压为低电平时，向所述电压传输电路提供第一信号，以使所述电压传输电路将所述工作电压直接提供给所述目标电路的输入端；在当所述目标电压为高电平时，向所述电压传输电路提供第二信号，以使所述电压传输电路关断；
所述锁存器，用于在当所述电压检测电路接收到所述使能信号，且所述目标电压为高电平时，锁存所述锁存器的输出电平。
可选的，所述电压检测电路包括：第一级反相器、第二级反相器和第三级反相器；其中，
所述第一级反相器的输入端用于接收所述使能信号，所述第一级反相器的电压输入端用于接收所述工作电压，所述第一级反相器的输出端与所述第二级反相器的输入端连接；
所述第二级反相器的电压输入端用于接收所述目标电压，所述第二级反相器的输出端与所述锁存器的输入端连接；
所述锁存器的输出端与所述第三级反相器的输入端连接，所述第三级反相器的输出端与所述电压传输电路的输入端连接。
可选的，所述第二级反相器包括：第一晶体管和第二晶体管；其中，
所述第一晶体管的源极用于接收所述目标电压，所述第二晶体管的栅极与所述第二晶体管的栅极连接，作为所述第二级反相器的输入端；
所述第一晶体管的漏极与所述第二晶体管的漏极连接，作为所述第二级反相器的输出端；所述第二晶体管的漏极接固定电平；
所述第一晶体管为P型MOS管，所述第二晶体管为N型MOS管。
可选的，所述锁存器包括：第一子反相器和第二子反相器；其中，
所述第一子反相器的输入端和第二子反相器的输出端连接，作为所述锁存器的输入端；
所述第一子反相器的输出端与所述第二子反相器的输入端连接，作为所述锁存器的输出端。
可选的，所述电压传输电路由多个串接的P型MOS管构成。
可选的，所述电压传输电路包括第三晶体管和第四晶体管；其中，
所述第三晶体管的源极用于接收所述工作电压，所述第三晶体管的栅极作为所述电压传输电路的输入端；
所述第三晶体管的漏极与所述第四晶体管的漏极连接，所述第四晶体管的源极作为所述电压传输电路的输出端；
所述第三晶体管和第四晶体管均为P型MOS管。
可选的，还包括：放电电路；
所述放电电路的输入端与所述电压传输电路的浮空节点连接，用于在当所述电压传输电路关断时，将所述浮空节点的电压泄放到地。
可选的，所述放电电路为第五晶体管；
所述第五晶体管的栅极与所述第三晶体管的栅极连接，所述第五晶体管的漏极与所述第三晶体管的漏极连接；
所述第五晶体管的源极接地；
所述第五晶体管为N型MOS管。
一种电荷泵电路，包括：电荷泵、线性稳压器和如上述任一项所述的上电电路。
从上述技术方案可以看出，本申请实施例提供了一种上电电路及电荷泵电路，其中，所述上电电路由电压检测电路、锁存器和电压传输电路构成，其中，所述电压检测电路检测目标电路的输出电压，在同时接收到使能信号和低电平的目标电压时，认为目标电路处于启动阶段，通过向所述电压传输电路提供第一信号的方式，控制所述电压传输电路将所述工作电压直接提供给所述目标电路，以使所述目标电路的输入电压直接等于所述工作电压，提高目标电路的启动速度；而在当所述目标电压为高电平时，目标电路处于正常工作状态，此时可以关断所述电压传输电路，降低上电电路的功耗。
此外，所述锁存器在当所述电压检测电路同时接收到使能信号和高电平的目标电压时，用于锁存所述锁存器的输出电平，以避免在所述目标电压出现短时间波动时重新启动所述上电电路进行上电检测的情况。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为电荷泵电路的结构示意图；
图2为带有纹波的电荷泵输出电压的示意图；
图3为引入线性稳压器后的电荷泵的结构示意图；
图4为线性稳压器的电荷泵电路的结构示意图；
图5为包括线性稳压器的电荷泵电路的结构示意图；
图6为本申请的一个实施例提供的一种上电电路的结构示意图；
图7为本申请的另一个实施例提供的一种上电电路的结构示意图；
图8为本申请的又一个实施例提供的一种上电电路的结构示意图；
图9为本申请的一个实施例提供的一种电荷泵电路的结构示意图。
具体实施方式
正如背景技术所述，现有技术中各类电路结构很可能由于环境、电路结构或工作电压的波动等原因导致上电时间超过规定的上电时间上限，或导致上电电压持续无法达到电路启动要求而导致电路死锁的情况。
以电荷泵(Charge Pump)电路为例，基本结构如图1所示，主要包括三部分：电荷泵主体Pump_stage、时钟产生电路ClkDriver和电平检测电路Level detector。
电荷泵主体用于产生高压输出Vpump，电平检测电路通过电阻分压串，对电荷泵主体的输出电压进行采样，并与外部基准电压Vref通过比较器Comparator进行比较，产生控制信号Enable；控制信号根据电平检测电路的结果调节时钟产生电路的时钟，从而使电荷泵的输出保持稳定。
但是电荷泵通过内部电平检测电路调节时钟频率来维持稳定的输出和足够的驱动能力，但这样会在电荷泵的输出电压中引入如图2所示的纹波(ripple)。图2中，横坐标为时间T，纵坐标为电压幅值。
并且电荷泵电路应用的NAND闪存等设备的外部电源通常并不是恒定的，而是在一定范围内变化(以NAND闪存的外部电源为例，通常在2.7-3.6V波动)，这会导致电荷泵电路的输出电压的纹波进一步增加，而输出电压的纹波会作为噪声和干扰被引入到下一级电路中，给电路的稳定运行带来不良影像。
因此，为了消除电荷泵电路的输出电压中的纹波现象，通常采用线性稳压器(LowDropout Regulator，LDO)产生恒定输出的思想，对电荷泵的电源电压进行调制，以获得稳定的电源电压，该电路结构如图3所示，所述线性稳压器LDO_main的电路结构如图4所示。
图3中，该电荷泵电源调制电路由线性稳压器LDO_main、晶体管M1和电荷泵电路(图3中仅示出了电荷泵电路中的电荷泵主体Pump_stage)构成，晶体管M1作为电荷泵电源调制电路的输出驱动管，用来产生恒定的调制电源电压；线性稳压器的输入电压采用电荷泵电路的输出电压Vpump，以避免采用外部电源Vcc作为输入电压时，经过两个过驱电压(overdrive voltage)后得到的调制电源电压过低，进而降低电荷泵电路效率的情况。图3和图4中，Vref表示外部基准电压，Linear_amp表示线性放大器，Feedback loop表示反馈回路，R1和R2为线性稳压器LDO_main中构成分压电阻串的两个电阻，Vout表示线性稳压器LDO_main的输出端，Vin表示线性稳压器LDO_main的输入端，在工作过程中，Vpump从Vin端输入，Vout端输出Vgctl给晶体管M1的栅极，Vcc_sub表示晶体管M1的输出电压。
这种对于电荷泵电源电压进行调制的方法(如图5所示)虽然可以有效地减小电荷泵电路输出电压的纹波，但是同时还存在着可能导致电路死锁或电路上电时间过长的风险。
具体地，
(1)、在电荷泵电路启动过程中，如果线性稳压器从电荷泵电路输出电压中消耗过多电流，会使得电荷泵的输出电压上升(ramp up)变慢；
(2)、电荷泵的输出电压上升变慢，会导致线性稳压器的输出电压达到目标值的时间变长，使得输出驱动管的输出电平也上升缓慢，从而加剧电荷泵电路的慢速启动，甚至超出系统规定的上电时间；
(3)、如果上电过程中，线性稳压器消耗的电流超过电荷泵电路所能供给的最大电流，会拉低(pull down)电荷泵电路的输出电压；
(4)、电荷泵电路在使能后，如果电荷泵电路的输出电压过低，线性稳压器将无法正常工作，线性稳压器的输出电压会一直保持为低电平，晶体管M1无法导通，晶体管M1的输出电平持续为低，电荷泵电路无法正常工作。
有鉴于此，本申请实施例提供了一种上电电路，用于辅助目标电路上电，所述目标电路接收工作电压，输出目标电压，所述上电电路包括：电压检测电路、锁存器和电压传输电路；其中，
所述电压检测电路包括N级串接的反相器，N为大于或等于3的奇数；
所述锁存器串接于相邻两级所述反相器之间，所述电压传输电路的输入端接于最后一级所述反相器的输出端，所述电压传输电路的输出端与所述目标电路的输入端连接；
所述工作电压同时为所述电压检测电路和所述电压传输电路供电；
所述电压检测电路用于在接收到使能信号时，检测所述目标电压，在当所述目标电压为低电平时，向所述电压传输电路提供第一信号，以使所述电压传输电路将所述工作电压直接提供给所述目标电路的输入端；在当所述目标电压为高电平时，向所述电压传输电路提供第二信号，以使所述电压传输电路关断；
所述锁存器，用于在当所述电压检测电路接收到所述使能信号，且所述目标电压为高电平时，锁存所述锁存器的输出电平。
所述上电电路由电压检测电路、锁存器和电压传输电路构成，其中，所述电压检测电路检测目标电路的输出电压，在同时接收到使能信号和低电平的目标电压时，认为目标电路处于启动阶段，通过向所述电压传输电路提供第一信号的方式，控制所述电压传输电路将所述工作电压直接提供给所述目标电路，以使所述目标电路的输入电压直接等于所述工作电压，提高目标电路的启动速度；而在当所述目标电压为高电平时，目标电路处于正常工作状态，此时可以关断所述电压传输电路，降低上电电路的功耗。
此外，所述锁存器在当所述电压检测电路同时接收到使能信号和高电平的目标电压时，用于锁存所述锁存器的输出电平，以避免在所述目标电压出现短时间波动时重新启动所述上电电路进行上电检测的情况。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供了一种上电电路，如图6所示，用于辅助目标电路上电，所述目标电路接收工作电压，输出目标电压，所述上电电路包括：电压检测电路10、锁存器20和电压传输电路30；其中，
所述电压检测电路10包括N级串接的反相器，N为大于或等于3的奇数；
所述锁存器20串接于相邻两级所述反相器之间，所述电压传输电路30的输入端接于最后一级所述反相器的输出端，所述电压传输电路30的输出端与所述目标电路的输入端连接；
所述工作电压同时为所述电压检测电路10和所述电压传输电路30供电；
所述电压检测电路10用于在接收到使能信号时，检测所述目标电压，在当所述目标电压为低电平时，向所述电压传输电路30提供第一信号，以使所述电压传输电路30将所述工作电压直接提供给所述目标电路的输入端；在当所述目标电压为高电平时，向所述电压传输电路30提供第二信号，以使所述电压传输电路30关断；
所述锁存器20，用于在当所述电压检测电路10接收到所述使能信号，且所述目标电压为高电平时，锁存所述锁存器20的输出电平。
在本实施例中，所述目标电压为低电平是指所述目标电压小于所述电压检测电路10的第一级反相器Inv1的最小工作电压，所述目标电压为高电平是指所述目标电压大于等于预设电压值，所述预设电压值可以是所述工作电压与所述电压传输电压的关断电压阈值的差值。
在本实施例中，所述上电电路由电压检测电路10、锁存器20和电压传输电路30构成，其中，所述电压检测电路10检测目标电路的输出电压，在同时接收到使能信号和低电平的目标电压时，认为目标电路处于启动阶段，通过向所述电压传输电路30提供第一信号的方式，控制所述电压传输电路30将所述工作电压直接提供给所述目标电路，以使所述目标电路的输入电压直接等于所述工作电压，提高目标电路的启动速度；而在当所述目标电压为高电平时，目标电路处于正常工作状态，此时可以关断所述电压传输电路30，降低上电电路的功耗。
此外，所述锁存器20在当所述电压检测电路10同时接收到使能信号和高电平的目标电压时，用于锁存所述锁存器20的输出电平，以避免在所述目标电压出现短时间波动时重新启动所述上电电路进行上电检测的情况。
下面对本申请实施例提供的上电电路的各个组成结构的具体可行结构进行说明。
对于电压检测电路10而言，其由N级串接的反相器构成，N可以为3或5或7等奇数。所述锁存器20通常串接于最后一级反相器与N-1级反相器之间。
参考图7，图7示出了一种可行的电压检测电路10的电路结构，包括：第一级反相器Inv1、第二级反相器Inv2和第三级反相器Inv3；其中，
所述第一级反相器Inv1的输入端用于接收所述使能信号，所述第一级反相器Inv1的电压输入端用于接收所述工作电压，所述第一级反相器Inv1的输出端与所述第二级反相器Inv2的输入端连接；
所述第二级反相器Inv2的电压输入端用于接收所述目标电压，所述第二级反相器Inv2的输出端与所述锁存器20的输入端连接；
所述锁存器20的输出端与所述第三级反相器Inv3的输入端连接，所述第三级反相器Inv3的输出端与所述电压传输电路30的输入端连接。
对于第一级反相器Inv1、第二级反相器Inv2和第三级反相器Inv3而言，其具体电路结构包括但不限于由一个P型MOS管和一个N型MOS管构成的具有反向功能的电路结构。
具体地，仍然参考图7，对于第二级反相器Inv2而言，其电路结构可以包括：第一晶体管M1和第二晶体管M2；其中，
所述第一晶体管M1的源极用于接收所述目标电压，所述第二晶体管M2的栅极与所述第二晶体管M2的栅极连接，作为所述第二级反相器Inv2的输入端；
所述第一晶体管M1的漏极与所述第二晶体管M2的漏极连接，作为所述第二级反相器Inv2的输出端；所述第二晶体管M2的漏极接固定电平；
所述第一晶体管M1的P型MOS管，所述第二晶体管M2为N型MOS管。
此外，图7中还示出了锁存器20的可行组成结构，所述锁存器20包括：第一子反相器21和第二子反相器22；其中，
所述第一子反相器21的输入端和第二子反相器22的输出端连接，作为所述锁存器20的输入端；
所述第一子反相器21的输出端与所述第二子反相器22的输入端连接，作为所述锁存器20的输出端。
对于电压传输电路30而言，其可以由多个串接的P型MOS管构成。具体地，参考图8，所述电压传输电路30包括第三晶体管M3和第四晶体管M4；其中，
所述第三晶体管M3的源极用于接收所述工作电压，所述第三晶体管M3的栅极作为所述电压传输电路30的输入端；
所述第三晶体管M3的漏极与所述第四晶体管M4的漏极连接，所述第四晶体管M4的源极作为所述电压传输电路30的输出端；
所述第三晶体管M3和第四晶体管M4均为P型MOS管。
图8中还示出了放电电路40；
所述放电电路40的输入端与所述电压传输电路30的浮空节点连接，用于在当所述电压传输电路30关断时，将所述浮空节点的电压泄放到地。
对于放电电路40而言，其只要具有在当所述电压传输电路30关断时，将所述浮空节点的电压泄放到地的功能即可，对于其可行的电路结构而言，仍然参考图8，所述放电电路40为第五晶体管M5；
所述第五晶体管M5的栅极与所述第三晶体管M3的栅极连接，所述第五晶体管M5的漏极与所述第三晶体管M3的漏极连接；
所述第五晶体管M5的源极接地；
所述第五晶体管M5为N型MOS管。
以图8所示的上电电路结构为例，对所述上电电路的具体工作过程进行说明。图8中，En表示所述使能信号，Vcc表示所述工作电压，Vpump表示所述目标电压，Vgctl表示所述上电电路的输出电压。
当使能信号En＝0时，所述目标电压Vpump＝0，节点电压N1＝1，N2＝N3＝N4＝0，此时第三晶体管M3和第四晶体管M4导通，电压传输电路30的输出电压Vgctl即为工作电压Vcc。
当使能信号由0变为1时，目标电路尚未启动，目标电压Vpump＝0，此时，节点N1＝0，节点电压N2＝N3＝N4＝0，第三晶体管M3和第四晶体管M4仍然导通，直到目标电压足够高，以致第一晶体管M1导通。
当使能信号为1，且Vpump＝1时，节点电压N2＝1，N3＝0，N4＝1，第三晶体管M3和第四晶体管M4被关断，节点N5被重置至地电平。
当使能信号为1时，如果目标电压Vpump降低到第一级反相器Inv1的最小导通电压以下时，上电电路重新启动，直至目标电压为高再次关断。
从上述工作流程可以看出，所述上电电路的工作前提是接收到使能信号(即使能信号为1)，当使能信号为0时，上电电路关断。
所述第二级反相器Inv2充当一个电平移位器(LevelShifter)的作用，将使能信号En从工作电压Vcc电压源转换为目标电压Vpump电压域，且图8中所示的第二级反相器Inv2的结构具有低能耗的特点。
第一级反相器Inv1的作用是保证各个节点的逻辑电平正确，假设Vcc＝2.4v，Vpump＝4v，如果没有第一级反相器Inv1的话，En信号为高(2.4v)，M1和M2同时导通，N2的逻辑电平错误(不再是0或1)，而是处于中间电位，这样后续锁存器20和第三级反相器Inv3的状态也将处于错误状态。
使能信号En经过第一级反相器Inv1后，En＝1时，N1＝0，M1导通，M2关断，N2＝1；En＝0时，Vpump＝0，N1＝1，M2导通，N2＝0。
对于锁存器20而言，En为高(即En＝1)后，在Vpump足够高之前，节点N2、N3和N4都为低电平；Vpump足够高后，N2＝1，N3＝0。锁存器20用来锁存N3的状态，确保反相器的响应时间，如果Vpump有一个瞬时的电压掉落(例如从4V变为2V)，N3不会跳变为高电平，进而影响M3的导通和关断。
相应的，本申请实施例还提供了一种电荷泵电路，如图9所示，包括：电荷泵300、线性稳压器100和如上述任一实施例所述的上电电路200。
图9中，Vpump表示所述电荷泵的输出电压，Vgctl表示所述上电电路的输出电压，Vcc表示所述工作电压。图9中还示出了驱动晶体管Q1，所述驱动晶体管为N型MOS管。
综上所述，本申请实施例提供了一种上电电路及电荷泵电路，其中，所述上电电路由电压检测电路、锁存器和电压传输电路构成，其中，所述电压检测电路检测目标电路的输出电压，在同时接收到使能信号和低电平的目标电压时，认为目标电路处于启动阶段，通过向所述电压传输电路提供第一信号的方式，控制所述电压传输电路将所述工作电压直接提供给所述目标电路，以使所述目标电路的输入电压直接等于所述工作电压，提高目标电路的启动速度；而在当所述目标电压为高电平时，目标电路处于正常工作状态，此时可以关断所述电压传输电路，降低上电电路的功耗。
此外，所述锁存器在当所述电压检测电路同时接收到使能信号和高电平的目标电压时，用于锁存所述锁存器的输出电平，以避免在所述目标电压出现短时间波动时重新启动所述上电电路进行上电检测的情况。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种上电电路，其特征在于，用于辅助目标电路上电，所述目标电路接收工作电压，输出目标电压，所述上电电路包括：电压检测电路、锁存器和电压传输电路；其中，
所述电压检测电路包括N级串接的反相器，N为大于或等于3的奇数；
所述锁存器串接于相邻两级所述反相器之间，所述电压传输电路的输入端接于最后一级所述反相器的输出端，所述电压传输电路的输出端与所述目标电路的输入端连接；
所述工作电压同时为所述电压检测电路和所述电压传输电路供电；
所述电压检测电路用于在接收到使能信号时，检测所述目标电压，在当所述目标电压为低电平时，向所述电压传输电路提供第一信号，以使所述电压传输电路将所述工作电压直接提供给所述目标电路的输入端；在当所述目标电压为高电平时，向所述电压传输电路提供第二信号，以使所述电压传输电路关断；
所述锁存器，用于在当所述电压检测电路接收到所述使能信号，且所述目标电压为高电平时，锁存所述锁存器的输出电平。
2.根据权利要求1所述的上电电路，其特征在于，所述电压检测电路包括：第一级反相器、第二级反相器和第三级反相器；其中，
所述第一级反相器的输入端用于接收所述使能信号，所述第一级反相器的电压输入端用于接收所述工作电压，所述第一级反相器的输出端与所述第二级反相器的输入端连接；
所述第二级反相器的电压输入端用于接收所述目标电压，所述第二级反相器的输出端与所述锁存器的输入端连接；
所述锁存器的输出端与所述第三级反相器的输入端连接，所述第三级反相器的输出端与所述电压传输电路的输入端连接。
3.根据权利要求2所述的上电电路，其特征在于，所述第二级反相器包括：第一晶体管和第二晶体管；其中，
所述第一晶体管的源极用于接收所述目标电压，所述第二晶体管的栅极与所述第二晶体管的栅极连接，作为所述第二级反相器的输入端；
所述第一晶体管的漏极与所述第二晶体管的漏极连接，作为所述第二级反相器的输出端；所述第二晶体管的漏极接固定电平；
所述第一晶体管为P型MOS管，所述第二晶体管为N型MOS管。
4.根据权利要求1所述的上电电路，其特征在于，所述锁存器包括：第一子反相器和第二子反相器；其中，
所述第一子反相器的输入端和第二子反相器的输出端连接，作为所述锁存器的输入端；
所述第一子反相器的输出端与所述第二子反相器的输入端连接，作为所述锁存器的输出端。
5.根据权利要求1所述的上电电路，其特征在于，所述电压传输电路由多个串接的P型MOS管构成。
6.根据权利要求5所述的上电电路，其特征在于，所述电压传输电路包括第三晶体管和第四晶体管；其中，
所述第三晶体管的源极用于接收所述工作电压，所述第三晶体管的栅极作为所述电压传输电路的输入端；
所述第三晶体管的漏极与所述第四晶体管的漏极连接，所述第四晶体管的源极作为所述电压传输电路的输出端；
所述第三晶体管和第四晶体管均为P型MOS管。
7.根据权利要求6所述的上电电路，其特征在于，还包括：放电电路；
所述放电电路的输入端与所述电压传输电路的浮空节点连接，用于在当所述电压传输电路关断时，将所述浮空节点的电压泄放到地。
8.根据权利要求7所述的上电电路，其特征在于，所述放电电路为第五晶体管；
所述第五晶体管的栅极与所述第三晶体管的栅极连接，所述第五晶体管的漏极与所述第三晶体管的漏极连接；
所述第五晶体管的源极接地；
所述第五晶体管为N型MOS管。
9.一种电荷泵电路，其特征在于，包括：电荷泵、线性稳压器和如权利要求1-8任一项所述的上电电路。
CN201911273509.2A 2019-12-12 2019-12-12 一种上电电路及电荷泵电路 Active CN110932704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911273509.2A CN110932704B (zh) 2019-12-12 2019-12-12 一种上电电路及电荷泵电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911273509.2A CN110932704B (zh) 2019-12-12 2019-12-12 一种上电电路及电荷泵电路

Publications (2)

Publication Number Publication Date
CN110932704A CN110932704A (zh) 2020-03-27
CN110932704B true CN110932704B (zh) 2022-12-02

Family

ID=69859502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911273509.2A Active CN110932704B (zh) 2019-12-12 2019-12-12 一种上电电路及电荷泵电路

Country Status (1)

Country Link
CN (1) CN110932704B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037828A (zh) * 2020-11-09 2020-12-04 深圳市芯天下技术有限公司 电荷泵输出电压稳定检测方法、电路及非易失型存储器
CN113568466B (zh) * 2021-09-26 2021-12-10 芯灵通(天津)科技有限公司 一种低压差线性稳压器ldo上电电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路
CN102255499A (zh) * 2011-06-28 2011-11-23 上海宏力半导体制造有限公司 电压稳压器
CN104022641A (zh) * 2014-06-05 2014-09-03 辉芒微电子（深圳）有限公司 防过冲且快启动的电荷泵电路及其防过冲的快启动方法
US9515637B1 (en) * 2015-08-24 2016-12-06 Ruizhang Technology Limited Company Power-on reset circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101394171A (zh) * 2008-10-24 2009-03-25 华中科技大学 一种静态零功耗上电复位电路
CN102255499A (zh) * 2011-06-28 2011-11-23 上海宏力半导体制造有限公司 电压稳压器
CN104022641A (zh) * 2014-06-05 2014-09-03 辉芒微电子（深圳）有限公司 防过冲且快启动的电荷泵电路及其防过冲的快启动方法
US9515637B1 (en) * 2015-08-24 2016-12-06 Ruizhang Technology Limited Company Power-on reset circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
支持热拔插的高效率电荷泵设计;罗志聪等;《福建农林大学学报(自然科学版)》;20160318(第02期);全文 *

Also Published As

Publication number Publication date
CN110932704A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
US6020781A (en) Step-up circuit using two frequencies
US20110080198A1 (en) Charge pump circuit, and method of controlling charge pump circuit
KR100399359B1 (ko) 전하 펌프 회로
CN110932704B (zh) 一种上电电路及电荷泵电路
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
JP2010157780A (ja) 半導体装置、半導体装置の起動制御方法、及びシステム
US8519779B2 (en) Semiconductor apparatus voltage supply circuit
KR20080100539A (ko) 반도체 소자의 내부전압 발생기 및 발생방법
JP2008004204A (ja) 負電位放電回路
CN111934541B (zh) 电荷泵稳压电路、稳压方法以及非易失存储器
CN111934542B (zh) 电荷泵稳压电路、稳压方法以及非易失存储器
JP4077429B2 (ja) 昇圧回路
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
US20050180227A1 (en) Booster circuit
CN111697822A (zh) 具有负载驱动的时钟频率管理的电荷泵
JPH09294367A (ja) 電圧供給回路
JP4412940B2 (ja) チャージポンプの制御回路
CN111490664B (zh) 一种驱动电路
JP2005092401A (ja) 電源回路
CN111934540B (zh) 电荷泵稳压电路、稳压方法以及非易失存储器
JP7350942B2 (ja) 半導体装置
US7576590B2 (en) Swing width control circuit and high voltage pumping circuit using the same
JP4855149B2 (ja) 電源装置
TWI744009B (zh) 記憶體裝置
JP2010098804A (ja) 昇圧回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant