CN107919144B - 电源电路以及半导体存储装置 - Google Patents

电源电路以及半导体存储装置 Download PDF

Info

Publication number
CN107919144B
CN107919144B CN201710913036.2A CN201710913036A CN107919144B CN 107919144 B CN107919144 B CN 107919144B CN 201710913036 A CN201710913036 A CN 201710913036A CN 107919144 B CN107919144 B CN 107919144B
Authority
CN
China
Prior art keywords
voltage
period
power supply
circuit
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710913036.2A
Other languages
English (en)
Other versions
CN107919144A (zh
Inventor
谷川博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107919144A publication Critical patent/CN107919144A/zh
Application granted granted Critical
Publication of CN107919144B publication Critical patent/CN107919144B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

本发明的目的在于提供一种对于包含电荷泵电路的电源电路能够实现低功耗化的电源电路以及半导体存储装置。本发明的电源电路包括：电荷泵部，对电源电压进行升压以生成升压电压并予以输出；电压监测部，对由升压电压进行分压所得的分压电压与规定的参考电压的电压大小进行比较判定；电荷泵控制部，若该比较判定的结果表示分压电压为参考电压以下，则使电荷泵部进行动作，另一方面，若表示分压电压大于参考电压，则使电荷泵部停止；以及电压监测控制部，使电压监测部间歇地停止。

Description

电源电路以及半导体存储装置
技术领域
本发明涉及一种电源电路，尤其涉及一种具备进行电源电压的升压的电荷泵(charge pump)的电源电路、以及形成有该电源电路的半导体存储装置。
背景技术
在快闪存储器(flash memory)等非易失性半导体存储器中，作为进行数据(data)的读出、写入或擦除时施加至存储胞元(memory cell)的电压，需要比外部供给的电源电压高的电压。因此，在非易失性半导体存储器中，通过电荷泵等升压电路，使外部供给的电源电压升压至数据的读出、写入或擦除所需的电压值。而且，为了使由电荷泵所生成的升压电压维持在目标值，已知有设有分压电路和比较器(comparator)者，所述分压电路检测升压电压的电压值，所述比较器对由该分压电路检测出的电压值与基准电压的大小进行比较判定，并基于该比较判定的结果来控制电荷泵的动作及停止(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本专利特开2005-20971号公报
但是，此种电荷泵电路中，由于设有消耗相对较大电流的分压电路和比较器，因此存在低功耗化困难的问题。
本发明的目的在于提供一种对于包含电荷泵电路的电源电路能够实现低功耗化的电源电路、以及包含该电源电路的半导体存储装置。
发明内容
本发明实施例的电源电路包含电荷泵部，所述电荷泵部对电源电压进行升压以生成升压电压并予以输出，所述电源电路包括：电压监测部，对由所述升压电压进行分压所得的分压电压与规定的参考电压的电压大小进行比较判定；电荷泵控制部，若所述比较判定的结果是所述分压电压为所述参考电压以下，则使所述电荷泵部进行动作，另一方面，若所述比较判定的结果是所述分压电压大于所述参考电压，则使所述电荷泵部的动作停止；以及电压监测控制部，使所述电压监测部间歇地停止。
而且，本发明实施例的半导体存储装置包括：电源电路，包含电荷泵部，所述电荷泵部对电源电压进行升压以生成升压电压；存储胞元阵列，在多条字线(word line)与多条位线(bit line)的交叉部形成有存储胞元，所述多条位线与所述多条字线分别交叉；以及行解码器(row decoder)，基于所述升压电压，对所述字线分别供给选择电压，其中，所述电源电路包括：电压监测部，对由所述升压电压进行分压所得的分压电压与规定的参考电压的电压大小进行比较判定；电荷泵控制部，若所述比较判定的结果是所述分压电压为所述参考电压以下，则使所述电荷泵部进行动作，另一方面，若所述比较判定的结果是所述分压电压大于所述参考电压，则使所述电荷泵部的动作停止；以及电压监测控制部，使所述电压监测部间歇地停止。
本发明实施例中，使电压监测部间歇地停止，该电压监测部是为了使通过电荷泵部而升压的升压电压的电压值收敛为规定的目标电压而设。由此，无须大幅降低升压电压的电压值，而可实现电源电路的低功耗化。
附图说明
图1是表示包含本发明实施例的电源电路的半导体存储装置200的结构的框图。
图2是表示本发明实施例的电源电路300的结构的一例的框图。
图3是表示电源电路300的内部动作的一例的时间图。
图4是表示电源电路300的结构的另一例的框图。
图5是表示采用图4所示的结构时的电源电路300的内部动作的一例的时间图。
图6是表示电源电路300的结构的另一例的框图。
图7是表示行解码器102中所含的驱动电路DRV的结构的电路图。
[符号的说明]
11：振荡电路
12：升压时钟信号生成电路
13：电荷泵部
14、33：分压电路
15、301：比较器
16、16a：参考电压生成电路
17：恒电流电路
18、18a：时序控制电路
19：高温传感器
20：或门
30：降压电路
100：电源部
101：存储胞元阵列
102：行解码器
103：存储器控制部
104：列解码器
200：半导体存储装置
300：电源电路
302、N1～N4：n沟道MOS型晶体管
AD：地址
BL、BL1～BLm：位线
CMD：存储器控制信号
DD：输出部
DPD：深度掉电信号
DRV：驱动电路
DT：数据
ENS：电压监测激活信号
FMD、FMS：读出模式信号
GCK：驱动时钟信号
GND：接地电位
ING：初始升压期间
IV：逆变器
NS1～NS4、Q1～Q8：晶体管
LL、LL2：电压供给线
OSC：基准时钟信号
P1～P4：p沟道MOS型晶体管
SAO：电压监测信号
SEL、SEV：选择信号
SFT：电平移动电路
STP：电流阻断电路
T1：规定周期
T2：激活期间
TH：高温探测信号
VBS：偏压电压
VCC、VL：电源电压
VCP：升压电压
VD2：检测电压
VDE：分压电压
VRF、VRF2：参考电压
VRG：(选择电压用的)电压
VWL：目标电压
WL、WL1～WLn：字线
具体实施方式
以下，参照附图来详细说明本发明的实施例。
图1是表示包含本发明实施例的电源电路的半导体存储装置200的概略结构的框图。半导体存储装置200例如为NAND型快闪存储器，具有电源部100、存储胞元阵列101、行解码器102、存储器控制部103及列解码器(column decoder)104。
存储胞元阵列101包含：沿列方向排列的多条位线BL1～BLm(m为2以上的整数)；及与这些位线BL1～BLm交叉地沿行方向排列的多条字线WL1～WLn(n为2以上的整数)，在位线BL及字线WL的各交叉部形成有存储胞元(未图示)。存储胞元各自根据经由字线WL而供给的选择电压、及经由一对位线BL而供给的写入电压或读出电压，来进行二值或多值数据的写入及读出。
行解码器102根据从存储器控制部103供给的控制信号，来对存储胞元阵列101的字线WL1～WLn施加数据读出用或写入用的选择电压。
列解码器104根据从存储器控制部103供给的控制信号，来对存储胞元阵列101的位线BL1～BLm施加接地电位、读出电压或写入电压。
存储器控制部103根据从外部供给的各种存储器控制信号CMD(芯片使能(chipenable)信号、写入使能信号、读出使能信号、地址锁存(address latch)使能信号、命令锁存(command latch)使能信号等)，将用于指示数据的读出、写入或擦除的各种控制信号供给至行解码器102及列解码器104。此处，例如在数据读出时，存储器控制部103将选择信号供给至行解码器102，所述选择信号表示对与以地址AD所示的地址对应的字线WL施加选择电压。进而，在此期间，存储器控制部103将控制信号供给至列解码器104(读出控制)，所述控制信号表示使接地电位或读出电压施加至位线BL1～BLm。通过该读出控制，存储胞元将与自身蓄积的电荷相应的电流送出至位线BL上。此时，列解码器104将表示送出至位线BL上的电流值的读出电流值供给至存储器控制部103。存储器控制部103基于该读出电流值来判定数据的值，并输出表示该值的读出数据以作为数据DT。
电源部100基于从外部电源(未图示)供给的电源电压VCC，生成用于使存储器控制部103进行动作的内部电源电压，并将其供给至存储器控制部103。而且，电源部100基于电源电压VCC，生成具有比该电源电压VCC高的电压值的写入电压、读出电压及擦除电压用的电压，并供给至列解码器104。
进而，电源部100基于电源电压VCC，生成具有比该电源电压VCC高的电压值的选择电压用的电压，并将其供给至行解码器102。
图2是表示包含在电源部100中，生成数据读出用的选择电压来作为升压电压VCP的电源电路300的结构的一例的框图。
图2中，振荡电路11接收表示逻辑电平0或1的二值的电压监测信号SAO，若该电压监测信号SAO表示例如逻辑电平1，则进行振荡动作，将具有规定振荡频率的基准时钟(clock)信号OSC供给至升压时钟信号生成电路12。另一方面，若电压监测信号SAO表示例如逻辑电平0，则振荡电路11停止该振荡动作而将固定为逻辑电平0及1中的其中任一种状态的基准时钟信号OSC供给至升压时钟信号生成电路12。
升压时钟信号生成电路12仅在基准时钟信号OSC处于振荡状态时，将该基准时钟信号OSC转换为具有电荷泵驱动用的电平的驱动时钟信号GCK，并将其供给至电荷泵部13。
即，包含振荡电路11及升压时钟信号生成电路12的电荷泵控制部根据电压监测信号SAO，来进行电荷泵部13的动作及停止控制。
电荷泵部13进行根据驱动时钟信号GCK来断续地将电压施加至电压供给线LL的所谓电荷泵动作，由此，使该电压供给线LL的电压逐渐增加。另一方面，在未供给驱动时钟信号GCK的期间，即，在电压监测信号SAO表示例如逻辑电平0的情况下，电荷泵部13停止如上所述的电荷泵动作。因而，在电荷泵动作的停止后，电压供给线LL的电压逐渐下降。
通过此种电荷泵部13的动作而在电压供给线LL上生成的电压作为升压电压VCP而供给至行解码器102。
分压电路14例如包含各自经二极管连接的p沟道(channel)金属氧化物半导体(Metal Oxide Semiconductor，MOS)型晶体管P1～P4。晶体管P1～P4彼此级联连接，晶体管P1～P4中的一端的晶体管P1的源极(source)端连接于电压供给线LL。而且，在晶体管P1～P4中的另一端的晶体管P4的漏极(drain)端，连接有n沟道MOS型晶体管N1的漏极端。另外，作为分压电路14，也可采用将多个电阻元件串联连接而成的梯形(ladder)电阻。
对于晶体管N1的栅极(gate)端，供给有对流至分压电路14的电流的电流值进行决定的偏压(bias)电压VBS，在源极端，连接有n沟道MOS型晶体管NS1的漏极端。
对于晶体管NS1的栅极端，供给有具有逻辑电平0或1的电压监测激活信号ENS，对于源极端，施加有接地电位GND。晶体管NS1根据逻辑电平1的电压监测激活信号ENS而成为导通(ON)状态，将与接地电位GND对应的电压供给至晶体管N1的源极端。另一方面，在供给有逻辑电平0的电压监测激活信号ENS的情况下，晶体管NS1成为断开(OFF)状态，停止对晶体管N1的源极端的电压供给。
通过所述结构，在分压电路14中，仅在根据逻辑电平1的电压监测激活信号ENS而晶体管NS1成为导通状态的期间，有与偏压电压VBS对应的大小的电流流经。因而，在此期间，分压电路14将晶体管P4的源极端的电压，即，将对电压供给线LL的升压电压VCP进行分压所得的电压，作为分压电压VDE而供给至比较器15。另一方面，在供给有逻辑电平0的电压监测激活信号ENS的情况下，晶体管NS1成为断开状态，因此无电流流经分压电路14，分压电路14成为动作停止状态。
参考电压生成电路16接收从半导体存储装置200的外部供给的、表示待机(standby)模式或掉电(power down)模式的深度(deep)掉电信号DPD。另外，深度掉电信号DPD在对存储胞元阵列101进行低功率读出的情况下表示掉电模式，在未进行低功率读出的情况下表示待机模式。
参考电压生成电路16在深度掉电信号DPD由表示待机模式的状态转变为表示掉电模式的状态时，将参考电压VRF供给至比较器，该参考电压VRF具有与成为升压电压VCP的电压值的目标的目标电压对应的电压值。
比较器15例如包含算子比较器(operator comparator)等，对参考电压VRF与分压电压VDE的电压值大小进行比较判定，若分压电压VDE为参考电压VRF以下，则生成例如逻辑电平1的电压监测信号SAO。另一方面，若分压电压VDE大于参考电压VRF，则比较器15生成例如逻辑电平0的电压监测信号SAO。比较器15将电压监测信号SAO供给至振荡电路11及时序(timing)控制电路18。
总之，包含所述分压电路14、比较器15及参考电压生成电路16的电压监测部，对由升压电压VCP进行分压所得的分压电压VDE与规定的参考电压VRF的电压值大小进行比较判定，并生成表示该比较判定结果的电压监测信号SAO。
另外，在比较器15中，设有：差动对(未图示)，使与参考电压VRF对应的大小的电流流至第1线，并且使与分压电压VDE对应的大小的电流流至第2线，由此生成与参考电压VRF及分压电压VDE的电压值的差分对应的电压；以及偏压晶体管，对流至差动对的动作电流进行设定。图2中，为了明确地表示结构，将该偏压晶体管作为n沟道MOS型晶体管N2而记载于比较器15的外部。
对于晶体管N2的栅极端，供给有对流至比较器15的动作电流的电流值进行决定的偏压电压VBS，在源极端连接有晶体管NS2的漏极端。
对于晶体管NS2的栅极端，供给有所述电压监测激活信号ENS，对于源极端施加有接地电位GND。晶体管NS2根据逻辑电平1的电压监测激活信号ENS而成为导通状态，将与接地电位GND对应的电压供给至晶体管N2的源极端。另一方面，在供给有逻辑电平0的电压监测激活信号ENS的情况下，晶体管NS2成为断开状态，停止对晶体管N2的源极端的电压供给，从而使动作电流向比较器15的流入停止。由此，比较器15成为动作停止状态。
恒电流电路17在深度掉电信号DPD表示掉电模式的情况下，对连接于所述晶体管N1及晶体管N2各自的栅极端的线供给固定电流，由此生成具有规定的固定电压值的偏压电压VBS，并将其供给至晶体管N1及晶体管N2各自的栅极端。而且，恒电流电路17在深度掉电信号DPD表示待机模式的情况下，停止所述固定电流的供给。
时序控制电路18在深度掉电信号DPD表示待机模式的情况下，生成使针对升压电压VCP的电压监测动作停用的、逻辑电平0的电压监测激活信号ENS。随后，深度掉电信号DPD转变为表示掉电模式的状态后，时序控制电路18将电压监测激活信号ENS切换为使电压监测动作激活的逻辑电平1的状态。此处，时序控制电路18维持电压监测激活信号ENS中的逻辑电平1的状态，直至电压监测信号SAO由逻辑电平1转变为逻辑电平0的状态为止，即，直至分压电压VDE变得高于参考电压VRF为止。即，时序控制电路18生成逻辑电平1的电压监测激活信号ENS，直至升压电压VCP的电压值变得高于作为目标的目标电压VWL为止。并且，时序控制电路18在深度掉电信号DPD由待机模式转变为表示掉电模式的状态后，在电压监测信号SAO由逻辑电平1的状态刚一转变为逻辑电平0的状态以后，生成如下所述的电压监测激活信号ENS。
即，时序控制电路18在每个规定周期T1生成如下所述的电压监测激活信号ENS，该电压监测激活信号ENS仅在激活期间T2(T1＞T2)成为使电压监测动作激活的逻辑电平1的状态，而其他期间成为使电压监测动作停用的逻辑电平0的状态。另外，时序控制电路18具备定时器(timer)，该定时器对规定周期T1及激活期间T2进行计测。
时序控制电路18将电压监测激活信号ENS供给至作为电流阻断电路STP的晶体管NS1及晶体管NS2。因而，在电压监测激活信号ENS成为使电压监测动作停用的状态(例如逻辑电平0)的期间，晶体管NS1及晶体管NS2均为断开状态，流向分压电路14的电流及使比较器15进行动作的动作电流的供给被阻断。
以下，对于具有图2所示的结构的电源电路300的动作，参照图3所示的时间图来进行说明。
当深度掉电信号DPD由待机模式转变为表示掉电模式的状态时，偏压电压VBS被供给至晶体管N1及晶体管N2各自的栅极端，并且使电压监测动作激活的逻辑电平1的电压监测激活信号ENS被供给至晶体管NS1及晶体管NS2各自的栅极端。
由此，分压电路14及比较器15开始动作。另外，在分压电路14及比较器15的动作开始时刻，分压电压VDE低于参考电压VRF，即，如图3所示，升压电压VCP低于目标电压VWL，因此比较器15将逻辑电平1的电压监测信号SAO供给至振荡电路11及时序控制电路18。于是，振荡电路11及升压时钟信号生成电路12将使电荷泵动作执行的驱动时钟信号GCK供给至电荷泵部13。由此，电荷泵部13开始电荷泵动作，使升压电压VCP的电压值如图3所示般逐渐增加。
随后，当升压电压VCP的电压值达到目标电压VWL时，比较器15如图3所示，将电压监测信号SAO由逻辑电平1切换为逻辑电平0。即，如图3所示，从深度掉电信号DPD由待机模式转变为表示掉电模式的状态的时刻，直至分压电压VDE的电压值刚达到比参考电压VRF大的电压值为止的初始升压期间ING，比较器15生成催促电荷泵动作的执行的、逻辑电平1的电压监测信号SAO。
此处，深度掉电信号DPD由待机模式转变为表示掉电模式的状态后，在经过了所述初始升压期间ING以后，时序控制电路18如图3所示，在每个规定周期T1，生成仅在规定的激活期间T2成为逻辑电平1的状态的电压监测激活信号ENS。
即，包含时序控制电路18及电流阻断电路STP的电压监测控制部在经过了初始升压期间ING以后，将包含分压电路14、比较器15及参考电压生成电路16的电压监测部间歇地设定为停止状态。
另外，规定周期T1被设定为比下述时间长的时间，即，在分压电压VDE的电压值大于参考电压VRF的状态下，电荷泵部13由动作状态转变为停止状态后，分压电压VDE的电压值因升压电压VCP的供给目标的负载(行解码器102)的电流消耗而下降，直至达到该负载的容许最小电压为止所耗费的时间。
而且，激活期间T2被设定为下述时间以上的期间，即，将直至分压电路14生成与电压供给线LL的升压电压VCP对应的大小的分压电压VDE为止所耗费的电路延迟时间、与电荷泵部13的升压动作期间相加所得的时间。另外，所谓升压动作期间，是指：在处于比参考电压VRF高的电压状态的分压电压VDE转变为比参考电压VRF低的状态的情况下，从该转变时刻，直至通过电荷泵部13的升压动作而使分压电压VDE的电压值达到参考电压VRF为止所耗费的时间。
如此，电源电路300中，如图3所示，在初始升压期间ING以后，在每个规定周期T1，仅以激活期间T2(T1＞T2)来进行分压电路14及比较器15的电压监测动作。即，在初始升压期间ING以后，间歇地停止分压电路14及比较器15的电压监测动作。
总之，在包含对电源电压VCC进行升压以生成升压电压VCP并予以输出的电荷泵部13的电源电路300中，通过包含分压电路14、比较器15及参考电压生成部16的电压监测部，来对由升压电压VCP进行分压所得的分压电压VDE与规定的参考电压VRF的电压值大小进行比较判定。此处，包含振荡电路11及升压时钟信号生成电路12的电荷泵控制部在分压电压VDE为参考电压VRF以下的情况下，使电荷泵部13进行动作。另一方面，在分压电压VDE大于参考电压VRF的情况下，电荷泵控制部使电荷泵部13的动作停止。此时，包含时序控制电路18及电流阻断电路STP的电压监测控制部将电压监测部间歇地设定为停止状态。
因而，如图3所示，初始升压期间ING以后，在激活期间T2以外的期间，分压电路14及比较器15成为动作停止状态，因此，伴随在分压电路14及比较器15各自内流经的电流的电力消耗大幅减少，因此可使电力消耗量下降。
此外，图2所示的电源电路300中，为了控制分压电路14及比较器15的动作状态及停止状态，设有具有定时器功能的时序控制电路18，因该定时器的动作造成电力消耗量增加。但是，较之因该定时器的动作造成的电力消耗量的增加量，因图3所示的控制造成的、伴随流经分压电路14的电流的电力消耗量的削减量更大，因此作为电源电路整体而言，能够实现电力消耗量的降低。
而且，如图3所示，在初始升压期间ING以后，也间歇地激活分压电路14及比较器15，进行电荷泵部13的电荷泵动作。因而，根据图2所示的电源电路300，即使处于掉电模式的状态下，也能够使升压电压VCP的电压值维持在目标电压VWL附近。因而，作为生成快闪存储器的数据读出用的选择电压的电源电路，若采用图2所示的电源电路300，则即使在掉电模式时，也能够持续迅速地进行数据读出。
另外，所述实施例中，时序控制电路18在初始升压期间ING以后，在每个规定周期T1，遍及激活期间T2而使电压监测激活信号ENS维持为逻辑电平1的状态。但是，在此期间，当通过电荷泵动作而升压电压VCP的电压值达到目标电压VWL时，时序控制电路18也可不等待激活期间T2，而将电压监测激活信号ENS切换为逻辑电平0的状态。
图4是表示电源电路300的结构的另一例的框图，图5是表示在具有图4所示的结构的电源电路300中所实施的动作的一例的时间图。另外，图4所示的结构中，取代所述时序控制电路18而采用时序控制电路18a，且新追加了高温传感器19及或门(OR gate)20，除此以外的其他结构与图2所示的相同。
高温传感器19检测自身周围的温度，若该温度高于规定温度，则将表示高温状态的逻辑电平1的高温探测信号TH供给至或门20，若为规定温度以下，则将表示适温状态的逻辑电平0的高温探测信号TH供给至或门20。
对于或门20，由半导体存储装置200的外部供给的读出模式信号FMS与该高温探测信号TH一同供给。读出模式信号FMS在高速读出存储胞元阵列101中存储的数据的情况下，例如具有表示高速读出模式的逻辑电平1，在以低速进行读出的情况下，具有表示低速读出模式的逻辑电平0。
或门20在高温探测信号TH为逻辑电平1、或者读出模式信号FMD为表示高速读出模式的逻辑电平1的情况下，将表示高速读出模式的逻辑电平1的读出模式信号FMS供给至时序控制电路18a。另一方面，在高温探测信号TH表示逻辑电平0，且读出模式信号FMD为表示低速读出模式的逻辑电平0的情况下，或门20将表示低速读出模式的逻辑电平0的读出模式信号FMS供给至时序控制电路18a。
时序控制电路18a在读出模式信号FMS具有表示低速读出模式的逻辑电平0的情况下，生成电压监测激活信号ENS，该电压监测激活信号ENS如图5所示，在初始升压期间ING以后，在每个规定周期T1，仅在激活期间T2成为逻辑电平1，而其他期间成为逻辑电平0。即，在电源电路内的温度处于规定温度以下的适温状态，且从外部供给有表示低速读出模式的读出模式信号FMD的期间，如图4所示，时序控制电路18a进行掉电处理，即，与图3所示的动作同样地，将分压电路14及比较器15间歇地设为停止状态。另外，通过该掉电处理而获得的效果，与实施图3所示的动作时同样。
另一方面，在读出模式信号FMS具有表示高速读出模式的逻辑电平0的情况下，时序控制电路18a如图5所示，生成被固定为逻辑电平1的状态的电压监测激活信号ENS。即，在电源电路内的温度处于比规定温度高的高温状态的情况下、或者从外部供给有表示高速读出模式的读出模式信号FMD的期间，时序控制电路18a将分压电路14及比较器15持续设定为动作状态。
由此，尽管掉电模式被解除，但一旦升压电压VCP低于目标电压VWL，则如图5所示，立即开始电荷泵动作。因而，与实施掉电处理的情况相比，能够抑制升压电压VCP的电压值的下降量，因此能够增大对存储胞元阵列101的读出动作余裕(margin)。
而且，若预先将分压电路14及比较器15持续设定为动作状态，则不再需要考虑直至分压电压VDE稳定化为止的延迟时间，因此比较器15的响应性变高，且使升压电压VCP收敛至目标电压VWL的精度提高，能够增大读出余裕。
此处，在搭载有电荷泵的电源电路中，在存储器的低速读出模式时，相对于电源电路整体的电力消耗量，对升压电压的电压值进行监测的电压监测电路(比较器、分压电路)中的电力消耗量的比例变高。因而，在低速读出模式时，难以实现进一步的功耗降低。另一方面，在存储器的高速读出模式时，必须减小对字线施加的选择电压的电压变动幅度、即升压电压的电压变动幅度。
因此，图4所示的结构中，如图5所示，在低速读出模式时，通过使分压电路14及比较器15间歇地停止来抑制电力消耗量，另一方面，在高速读出模式时，使分压电路14及比较器15持续进行动作，以抑制升压电压的电压变动幅度。由此，低速读出模式及高速读出模式这两者所要求的条件得以满足。
而且，图4所示的结构中，为了抑制伴随半导体存储装置内的高温时增大的断开漏(off-leak)电流的、升压电压的下降，在装置内部的温度变得高于规定温度时，强制性地设定为高速读出模式，由此来使分压电路14及比较器15持续进行动作。由此，即使在高温时断开漏电流增大，也能够抑制升压电压的下降。
另外，所述实施例中，时序控制电路18a在高速读出模式时，如图5所示，将电压监测激活信号ENS固定为逻辑电平1的状态，由此，将分压电路14及比较器15持续设定为动作状态。但是，即使在高速读出模式时，也可与低速读出模式时同样地，使分压电路14及比较器15间歇地激活。但是，此时，使规定周期T1的期间长度短于低速读出模式时，或者使激活期间T2长于低速读出模式时。
而且，所述实施例中，使用由电源电路300的电荷泵部13所生成的升压电压VCP，来作为对存储胞元阵列101的字线WL施加的选择电压的电压值。但是，也可通过电荷泵部13，首先生成比选择电压的电压值高的电压来作为升压电压VCP，随后生成将该升压电压VCP降压至选择电压的电压值为止的降压电压，并将该降压电压作为选择电压用的电压值而供给至行解码器102。
图6是表示有鉴于此点而完成的电源电路300的结构的框图。另外，图6所示的结构中，取代参考电压生成电路16而采用参考电压生成电路16a，且新设了降压电路30、分压电路33、n沟道MOS型晶体管N3、N4、NS3及NS34，除此以外的结构与图2所示的相同。
图6中，参考电压生成电路16a与所述参考电压VRF一同生成参考电压VRF2，并将其供给至降压电路30，该参考电压VRF2具有与对升压电压VCP的电压值进行降压时的目标电压VWL对应的电压值。另外，参考电压生成电路16a生成比该参考电压VRF2高的电压来作为所述参考电压VRF，并将其供给至比较器15。因而，在采用图6所示的结构来作为电源电路300的情况下，升压电压VCP成为如下所述的电压，即，其电压值以比成为选择电压的电压值的目标的目标电压VWL高的电压值为中心而高低变动。
降压电路30包含比较器301及n沟道MOS型晶体管302。比较器301例如包含运算放大器比较器(operational amplifier comparator)，生成误差电压，并将其供给至晶体管302的栅极端，该误差电压是与参考电压VRF2、和从分压电路33供给的检测电压VD2的电压值的差分对应。晶体管302的源极端连接于电压供给线LL，漏极端连接于电压供给线LL2及分压电路33。分压电路33是与图2所示的分压电路14同样地，包含由各自经二极管连接的多个晶体管级联连接而成的结构、或者由多个电阻元件串联连接而成的梯形电阻。分压电路33将对电压供给线LL2的电压进行分压所得的分压电压，作为所述检测电压VD2而供给至比较器301。
通过该结构，降压电路30及分压电路33将使升压电压VCP降压至以选择电压的电压值为目标的目标电压VWL为止的电压，作为选择电压用的电压VRG而经由电压供给线LL2供给至行解码器102。
另外，比较器301也与比较器15同样地，设有差动对(未图示)以及对流至差动对的动作电流进行设定的偏压晶体管，图6中，将该偏压晶体管作为晶体管N3而记载于比较器301的外部。对于晶体管N3的栅极端，供给有所述偏压电压VBS，在源极端连接有晶体管NS3的漏极端。对于晶体管NS3的栅极端，供给有所述电压监测激活信号ENS，对源极端施加有接地电位GND。此时，晶体管NS3亦与晶体管NS2同样地，根据逻辑电平1的电压监测激活信号ENS而成为导通状态，将与接地电位GND对应的电压供给至晶体管N3的源极端。另一方面，在供给有逻辑电平0的电压监测激活信号ENS的情况下，晶体管NS3成为断开状态，停止对晶体管N3的源极端的电压供给，而使动作电流向比较器301的流入停止。由此，比较器301成为动作停止状态。
而且，在分压电路33上，亦与分压电路14同样地，连接有对流至分压电路33的电流量进行设定的晶体管N4。对于晶体管N4的栅极端，供给有对流至分压电路33的电流的电流值进行决定的偏压电压VBS，在源极端连接有晶体管NS4的漏极端。对于晶体管NS4的栅极端，供给有具有逻辑电平0或1的电压监测激活信号ENS，对源极端施加有接地电位GND。晶体管NS4根据逻辑电平1的电压监测激活信号ENS而成为导通状态，将与接地电位GND对应的电压供给至晶体管N4的源极端。另一方面，在供给有逻辑电平0的电压监测激活信号ENS的情况下，晶体管NS4成为断开状态，停止对晶体管N4的源极端的电压供给。因而，通过该结构，在分压电路14中，仅在根据逻辑电平1的电压监测激活信号ENS而晶体管NS4成为导通状态的期间，流动有与偏压电压VBS对应的大小的电流。在此期间，分压电路33将对电压供给线LL2的电压进行分压所得的分压电压，作为所述检测电压VD2而供给至比较器301。另一方面，在供给有逻辑电平0的电压监测激活信号ENS的情况下，晶体管NS4成为断开状态，因此无电流流至分压电路33，分压电路33成为动作停止状态。
如此，图6所示的结构中，与晶体管NS1及晶体管NS2一同，晶体管NS3及晶体管NS4包含于电流阻断电路STP中。
此处，在采用图6所示的结构的情况下，从电源电路300输出的升压电压VCP及选择电压用的电压VRG被供给至行解码器102。
图7是在行解码器102内，摘选与字线WL1～WLn各自对应地形成的n系统的驱动电路DRV中的一个而表示的电路图。如图7所示，驱动电路DRV包含逆变器IV、电平移动(levelshift)电路SFT及输出部DD。
电平移动电路SFT包含p沟道MOS型晶体管Q1～Q4、以及n沟道MOS型晶体管Q5及n沟道MOS型晶体管Q6。
对于晶体管Q1及晶体管Q2各自的源极端，供给有从电源电路300输出的选择电压用的电压VRG。而且，晶体管Q1的栅极端连接于晶体管Q2的漏极端，晶体管Q2的栅极端连接于晶体管Q1的漏极端。
在晶体管Q1的漏极端，连接有晶体管Q3的源极端，在该晶体管Q3的漏极端，连接有晶体管Q5的漏极端。对晶体管Q5的源极端施加有接地电位GND。
而且，在晶体管Q2的漏极端，连接有晶体管Q4的源极端，在该晶体管Q4的漏极端连接有晶体管Q6的漏极端。对晶体管Q6的源极端施加有接地电位GND。
逆变器IV接受逻辑(logic)电路用的电源电压VL来进行动作，将从存储器控制部103供给的选择信号，即，将使指定是否选择字线WL的二值(逻辑电平0或1)的选择信号SEL的逻辑电平反转的信号，供给至晶体管Q4及晶体管Q6各自的栅极端。对于晶体管Q3及晶体管Q5各自的栅极端，供给有该选择信号SEL自身。
进而，对于晶体管Q1～Q4各自的背栅极，即，对于p沟道MOS的n阱区域，施加有从电源电路300输出的升压电压VCP。
通过该结构，电平移动电路SFT生成二值的选择信号SEV，并将其供给至输出部DD，所述选择信号SEV使与电源电压VL对应的选择信号SEL的电平移动至选择电压的电压值的电平即电压VRG。
输出部包含p沟道MOS型晶体管Q7及n沟道MOS型晶体管Q8。对于晶体管Q7的源极端，施加有从电源电路300输出的选择电压用的电压VRG，其栅极端与晶体管Q8的栅极端连接。晶体管Q7的漏极端连接于晶体管Q8的漏极端及存储胞元阵列101的字线WL。对晶体管Q8的源极端施加有接地电位GND。进而，对晶体管Q7的背栅极即p沟道MOS的n阱区域，施加有从电源电路300输出的升压电压VCP。
输出部DD在晶体管Q7及晶体管Q8的栅极端接收二值的选择信号SEV，并将使该选择信号SEV的逻辑电平反转的二值的选择电压供给至字线WL。
根据该结构，与采用图2所示的结构的情况同样，在图3所示的初始升压期间ING以后，分压电路14及比较器15间歇地停止，因此可实现电力消耗量的降低。另外，因追加了降压电路30及分压电路33，功耗与图2所示的结构相比而变高。但是，通过图6所示的晶体管NS3及晶体管NS4，对于这些降压电路30及分压电路33，也与分压电路14及比较器15同样地将它们间歇地设为停止状态，由此，抑制了电力消耗的增加量。
进而，在图6及图7所示的结构中，使用通过降压电路30来对由电荷泵部13所生成的升压电压VCP进行降压所得的电压VRG，来作为选择电压用的电压。因而，与由电荷泵部13所生成的升压电压VCP相比，对该升压电压VCP进行降压所得的电压VRG中产生的电压变动量小。因而，与直接使用由电荷泵部13所生成的升压电压VCP来作为选择电压的电压的情况相比，选择电压的电压变动变少，能够进行切实的数据读出。
而且，在图6及图7所示的结构中，将比电压VRG高的升压电压VCP，施加至形成于驱动电路DRV中的p沟道MOS型晶体管各自的背栅极，即p沟道MOS的n阱区域。因而，通过半导体基板的基板效果，能够抑制流至驱动器电路DRV的p沟道MOS晶体管的断开漏电流，因此能够实现功耗的进一步降低。
另外，也可取代图6所示的时序控制电路18，而采用图4所示的高温传感器19、或门20及时序控制电路18a，由此来引入基于读出模式信号FMS及高温探测信号TH的控制。此时，在图6及图7所示的结构中，也与图4所示的结构同样地，在低速读出模式时或适温状态时，使分压电路(14、33)及比较器(15、301)间歇地停止，由此来抑制电力消耗量。另一方面，在高速读出模式时或高温状态时，使这些分压电路及比较器持续进行动作，由此来抑制升压电压的电压变动幅度。由此，低速读出模式(适温状态)及高速读出模式(高温状态)这两者所要求的条件得以满足。

Claims (9)

1.一种电源电路，包含电荷泵部，所述电荷泵部对电源电压进行升压以生成升压电压并予以输出，所述电源电路的特征在于包括：
电压监测部，对由所述升压电压进行分压所得的分压电压与规定的参考电压的电压大小进行比较判定；
电荷泵控制部，若所述比较判定的结果是所述分压电压为所述参考电压以下，则使所述电荷泵部进行动作，另一方面，若所述比较判定的结果是所述分压电压大于所述参考电压，则使所述电荷泵部的动作停止；以及
电压监测控制部，接收指示用于对存储胞元阵列进行低功率读出的掉电模式或不执行所述低功率读出的待机模式的第1工作模式信号，并且当所述第1工作模式信号指示所述掉电模式时，使所述电压监测部间歇地停止，
所述电压监测控制部在所述第1工作模式信号由所述待机模式转变为所述掉电模式的时刻，直至所述分压电压刚一转变为比所述参考电压大的电压的时刻为止的初始升压期间，使所述电压监测部持续动作，且在所述初始升压期间以后，使所述电压监测部间歇地停止，
所述电压监测控制部在所述初始升压期间以后，在每个规定周期，使所述电压监测部只在比所述规定周期短的规定的激活期间动作，在所述激活期间以外的期间则使所述电压监测部停止，
所述电压监测部包括：
分压电路，对所述升压电压进行分压而生成所述分压电压；以及
比较器，对所述分压电压与所述参考电压的电压大小进行比较判定，
所述电压监测控制部包含电流阻断电路，所述电流阻断电路在所述初始升压期间以后，在所述激活期间以外的期间内，阻断流经所述分压电路及所述比较器内部的电流，
所述规定周期具有比第一时间长的时间，所述第一时间是在所述升压电压的电压值达到规定的目标电压以上的状态下，从所述电荷泵部由动作状态转变为停止状态的时刻，直至所述升压电压的电压值下降至所述升压电压的供给目标的负载的容许最小电压为止所耗费的时间，
所述激活期间具有第二时间以上的期间，所述第二时间是将处于比所述参考电压高的电压状态的所述分压电压转变为比所述参考电压低的状态时，从所述分压电压转变为比所述参考电压低的状态的时刻直至通过所述电荷泵部的升压动作而使所述分压电压的电压值达到所述参考电压为止所耗费的时间，和所述分压电路中的电路延迟时间相加所得的时间。
2.根据权利要求1所述的电源电路，其特征在于，
所述电压监测控制部接收表示低速读出模式或高速读出模式的第2工作模式信号，若所述第2工作模式信号表示所述低速读出模式，则在所述初始升压期间以后，在每个所述规定周期，使所述电压监测部只在所述激活期间动作，另一方面，若所述第2工作模式信号表示所述高速读出模式，则使所述电压监测部持续动作。
3.根据权利要求1所述的电源电路，其特征在于，
所述电压监测控制部接收表示低速读出模式或高速读出模式的第2工作模式信号，若所述第2工作模式信号表示所述低速读出模式，则在所述初始升压期间以后，在每个所述规定周期，使所述电压监测部只在所述激活期间动作，另一方面，若所述第2工作模式信号表示所述高速读出模式，则在比所述规定周期短的每个周期，使所述电压监测部只在所述激活期间动作。
4.根据权利要求1所述的电源电路，其特征在于包括：
高温传感器，检测周围的温度并生成高温探测信号，所述高温探测信号表示所述温度是处于比规定温度高的高温状态，抑或是处于所述规定温度以下的适温状态，
若所述高温探测信号表示所述适温状态，则在所述初始升压期间以后，在每个所述规定周期，使所述电压监测部只在所述激活期间动作，另一方面，若所述高温探测信号表示所述高温状态，则使所述电压监测部持续动作。
5.根据权利要求1所述的电源电路，其特征在于包括：
高温传感器，检测周围的温度并生成高温探测信号，所述高温探测信号表示所述温度是处于比规定温度高的高温状态，抑或是处于所述规定温度以下的适温状态，
若所述高温探测信号表示所述适温状态，则在所述初始升压期间以后，在每个所述规定周期，使所述电压监测部只在所述激活期间动作，另一方面，若所述高温探测信号表示所述高温状态，则在比所述规定周期短的每个周期，使所述电压监测部只在所述激活期间动作。
6.根据权利要求1所述的电源电路，其特征在于包括：
降压电路，对所述升压电压进行降压而生成降压电压并予以输出。
7.一种半导体存储装置，包括：电源电路，包含电荷泵部，所述电荷泵部对电源电压进行升压以生成升压电压；存储胞元阵列，在多条字线与多条位线的交叉部形成有存储胞元，所述多条位线与所述多条字线分别交叉；以及行解码器，基于所述升压电压，对所述字线分别供给选择电压，所述半导体存储装置的特征在于，
所述电源电路包括：
电压监测部，对由所述升压电压进行分压所得的分压电压与规定的参考电压的电压大小进行比较判定；
电荷泵控制部，若所述比较判定的结果是所述分压电压为所述参考电压以下，则使所述电荷泵部进行动作，另一方面，若所述比较判定的结果是所述分压电压大于所述参考电压，则使所述电荷泵部的动作停止；以及
电压监测控制部，接收指示用于对所述存储胞元阵列进行低功率读出的掉电模式或不执行所述低功率读出的待机模式的第1工作模式信号，并且当所述第1工作模式信号指示所述掉电模式时，使所述电压监测部间歇地停止，
所述电压监测控制部在所述第1工作模式信号由所述待机模式转变为所述掉电模式的时刻，直至所述分压电压刚一转变为比所述参考电压大的电压的时刻为止的初始升压期间，使所述电压监测部持续动作，且在所述初始升压期间以后，使所述电压监测部间歇地停止，
所述电压监测控制部在所述初始升压期间以后，在每个规定周期，使所述电压监测部只在比所述规定周期短的规定的激活期间动作，在所述激活期间以外的期间则使所述电压监测部停止，
所述电压监测部包括：
分压电路，对所述升压电压进行分压而生成所述分压电压；以及
比较器，对所述分压电压与所述参考电压的电压大小进行比较判定，
所述电压监测控制部包含电流阻断电路，所述电流阻断电路在所述初始升压期间以后，在所述激活期间以外的期间内，阻断流经所述分压电路及所述比较器内部的电流，
所述规定周期具有比第一时间长的时间，所述第一时间是在所述升压电压的电压值达到规定的目标电压以上的状态下，从所述电荷泵部由动作状态转变为停止状态的时刻，直至所述升压电压的电压值下降至所述升压电压的供给目标的负载的容许最小电压为止所耗费的时间，
所述激活期间具有第二时间以上的期间，所述第二时间是将处于比所述参考电压高的电压状态的所述分压电压转变为比所述参考电压低的状态时，从所述分压电压转变为比所述参考电压低的状态的时刻直至通过所述电荷泵部的升压动作而使所述分压电压的电压值达到所述参考电压为止所耗费的时间，和所述分压电路中的电路延迟时间相加所得的时间。
8.根据权利要求7所述的半导体存储装置，其特征在于包括：
降压电路，对所述升压电压进行降压而生成降压电压，并将所述降压电压供给至所述行解码器。
9.根据权利要求8所述的半导体存储装置，其特征在于，
所述行解码器包含驱动器，所述驱动器根据选择所述字线的选择信号来对所述字线供给选择电压，
所述驱动器包含接受所述降压电压来动作的多个p沟道金属氧化物半导体型晶体管，对所述晶体管各自的n阱区域施加有所述升压电压。
CN201710913036.2A 2016-10-07 2017-09-29 电源电路以及半导体存储装置 Active CN107919144B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-199171 2016-10-07
JP2016199171A JP6842271B2 (ja) 2016-10-07 2016-10-07 電源回路及び半導体記憶装置

Publications (2)

Publication Number Publication Date
CN107919144A CN107919144A (zh) 2018-04-17
CN107919144B true CN107919144B (zh) 2023-09-29

Family

ID=61829097

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710913036.2A Active CN107919144B (zh) 2016-10-07 2017-09-29 电源电路以及半导体存储装置

Country Status (3)

Country Link
US (1) US10096367B2 (zh)
JP (1) JP6842271B2 (zh)
CN (1) CN107919144B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020079823A1 (ja) * 2018-10-19 2020-04-23 三菱電機株式会社 電源検出回路制御方法及び回路システム
EP3891741A4 (en) 2018-12-04 2022-08-10 Micron Technology, Inc. MULTIMODE VOLTAGE PUMP AND CONTROL
JP7165151B2 (ja) * 2020-02-18 2022-11-02 ウィンボンド エレクトロニクス コーポレーション 半導体装置
JP6970769B2 (ja) * 2020-02-18 2021-11-24 ウィンボンド エレクトロニクス コーポレーション 半導体装置
CN113496718B (zh) * 2020-04-07 2024-02-13 华邦电子股份有限公司 参考电压保持电路和具该电路的感测放大器电路
CN112002357B (zh) * 2020-08-13 2023-09-26 长江存储科技有限责任公司 用于操作半导体器件的方法及半导体器件
US11443816B2 (en) * 2020-12-01 2022-09-13 Micron Technology, Inc. Managing digitally-controlled charge pump operation in a memory sub-system
US11450355B1 (en) 2021-05-03 2022-09-20 Powerchip Semiconductor Manufacturing Corporation Semiconductor memory with temperature dependence

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120675A (ja) * 1995-08-18 1997-05-06 Hitachi Ltd 半導体集積回路
JP2000166220A (ja) * 1998-09-22 2000-06-16 Sharp Corp 電源回路それを用いた表示装置及び電子機器
JP2000306380A (ja) * 1999-04-22 2000-11-02 Hitachi Ltd 半導体集積回路装置
JP2001028189A (ja) * 1999-07-13 2001-01-30 Mitsubishi Electric Corp 半導体記憶装置
JP2002258955A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 半導体装置
JP2006203960A (ja) * 2005-01-18 2006-08-03 Renesas Technology Corp 半導体装置
JP2007080478A (ja) * 2005-08-19 2007-03-29 Toshiba Corp 半導体集積回路装置
JP2007220298A (ja) * 1997-02-27 2007-08-30 Toshiba Corp 半導体集積回路装置
CN105931669A (zh) * 2015-02-26 2016-09-07 瑞萨电子株式会社 半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP2005020971A (ja) 2003-06-30 2005-01-20 Nec Kansai Ltd 電源回路
JP2009020641A (ja) * 2007-07-11 2009-01-29 Panasonic Corp 出力回路
JP2011193579A (ja) * 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置
JP2013080535A (ja) * 2011-10-03 2013-05-02 Toshiba Corp 半導体記憶装置
CN104464788B (zh) * 2014-12-30 2017-06-06 上海华虹宏力半导体制造有限公司 分压电路、操作电压的控制电路及存储器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120675A (ja) * 1995-08-18 1997-05-06 Hitachi Ltd 半導体集積回路
JP2007220298A (ja) * 1997-02-27 2007-08-30 Toshiba Corp 半導体集積回路装置
JP2000166220A (ja) * 1998-09-22 2000-06-16 Sharp Corp 電源回路それを用いた表示装置及び電子機器
JP2000306380A (ja) * 1999-04-22 2000-11-02 Hitachi Ltd 半導体集積回路装置
JP2001028189A (ja) * 1999-07-13 2001-01-30 Mitsubishi Electric Corp 半導体記憶装置
JP2002258955A (ja) * 2001-02-27 2002-09-13 Toshiba Corp 半導体装置
JP2006203960A (ja) * 2005-01-18 2006-08-03 Renesas Technology Corp 半導体装置
JP2007080478A (ja) * 2005-08-19 2007-03-29 Toshiba Corp 半導体集積回路装置
CN105931669A (zh) * 2015-02-26 2016-09-07 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
JP6842271B2 (ja) 2021-03-17
US10096367B2 (en) 2018-10-09
JP2018061401A (ja) 2018-04-12
CN107919144A (zh) 2018-04-17
US20180102175A1 (en) 2018-04-12

Similar Documents

Publication Publication Date Title
CN107919144B (zh) 电源电路以及半导体存储装置
US7397298B2 (en) Semiconductor device having internal power supply voltage generation circuit
US7227780B2 (en) Semiconductor device and control method thereof
JP3583703B2 (ja) 半導体装置
JP2009087398A (ja) 電源回路
KR100636933B1 (ko) 파워 온 리셋 회로
JP6588116B2 (ja) レベルシフタ
US8283971B2 (en) Internal voltage generation circuit and semiconductor apparatus using the same
US7738309B2 (en) Semiconductor memory device having fuse circuits and method of controlling the same
JP4359319B2 (ja) 電源回路
JP2008070977A (ja) 電源降圧回路及び半導体装置
US7301374B2 (en) Chip for operating in multi power conditions and system having the same
JP2002124084A (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
JP6495160B2 (ja) 半導体集積回路
JP4412940B2 (ja) チャージポンプの制御回路
JP2010232848A (ja) 半導体メモリの内部電源のスタートアップ回路
KR100734306B1 (ko) 딥 파워 다운 모드 탈출 후 전원 레벨을 조기에안정화시키는 메모리 장치
KR100941631B1 (ko) 반도체장치의 고전압제어회로
KR100889322B1 (ko) 내부전압 발생회로
KR100825021B1 (ko) 내부전압 생성기
JP2017228337A (ja) 電圧供給回路及び半導体記憶装置
JP2008217577A (ja) 内部電圧発生回路
CN107437434B (zh) 高压电平位移电路和非易失性存储器
US9893612B2 (en) Voltage generation circuit
KR101040001B1 (ko) 전압 공급 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant