JP2005142525A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2005142525A JP2005142525A JP2004182821A JP2004182821A JP2005142525A JP 2005142525 A JP2005142525 A JP 2005142525A JP 2004182821 A JP2004182821 A JP 2004182821A JP 2004182821 A JP2004182821 A JP 2004182821A JP 2005142525 A JP2005142525 A JP 2005142525A
- Authority
- JP
- Japan
- Prior art keywords
- sccm
- film
- conductive film
- memory device
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 59
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000007789 gas Substances 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 238000001312 dry etching Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
【解決手段】 半導体基板上にトンネル酸化膜及び第1導電膜を形成した後、シャロートレンチアイソレーション工程によって、第1領域と第2領域を確定する素子分離膜を形成する第1段階と、全体構造上に第2導電膜を形成した後、第2導電膜及び第1導電膜をパターニングしてフローティングゲートパターンを形成する第2段階と、全体構造上に誘電体膜、第3導電膜、第4導電膜及びハードマスク膜を形成した後、ハードマスク膜をパターニングする第3段階と、前記ハードマスク膜をマスクとして一つのエッチング装備で前記第4導電膜から前記第1導電膜までエッチングしてコントロールゲート及びフローティングゲートを形成する第4段階とを含む。
【選択図】 図13
Description
20、200 素子分離膜
FG フローティングゲート
CG コントロールゲート
101、201 半導体基板
102、202 素子分離膜
103、203 トンネル酸化膜
104、204 第1導電膜
105、205 第2導電膜
106、206 誘電体膜
107、207 第3導電膜
108、208 第4導電膜
109、209 ハードマスク膜
Claims (18)
- 半導体基板上にトンネル酸化膜及び第1導電膜を形成した後、シャロートレンチアイソレーション工程を行い、第1領域と第2領域を確定する素子分離膜を形成する第1段階と、
全体構造上に第2導電膜を形成した後、第2導電膜及び第1導電膜をパターニングしてフローティングゲートパターンを形成する第2段階と、
全体構造上に誘電体膜、第3導電膜、第4導電膜及びハードマスク膜を形成した後、ハードマスク膜をパターニングする第3段階と、
前記ハードマスク膜をマスクとして一つのエッチング装備で前記第4導電膜から前記第1導電膜までエッチングしてコントロールゲート及びフローティングゲートを形成する第4段階とを含むフラッシュメモリ素子の製造方法。 - 前記ハードマスク膜は絶縁膜と反射防止膜の積層構造で形成する請求項1記載のフラッシュメモリ素子の製造方法。
- 前記ハードマスク膜は、反射防止膜、PE−TEOS膜及び反射防止膜の積層構造、反射防止膜、プラズマ増加窒化膜及び反射防止膜の積層構造、PE−TEOS膜と反射防止膜の積層構造又は窒化膜と反射防止膜の積層構造のいずれか一つで形成する請求項2記載のフラッシュメモリ素子の製造方法。
- 前記ハードマスク膜は80mT〜150mTの圧力でCF4/CHF3/O2の混合ガス又はCF4/CHF3の混合ガスを用いたエッチング工程でパターニングする請求項1記載のフラッシュメモリ素子の製造方法。
- 前記CF4とCHF3は1.5:1〜3:1の割合で混合されるように60sccm〜90sccmのCF4と20sccm〜50sccmのCHF3を流入させる請求項4記載のフラッシュメモリ素子の製造方法。
- 前記CF4とCHF3は1:1.5〜1:3の割合で混合されるように20sccm〜50sccmのCF4と60sccm〜90sccmのCHF3を流入させる請求項4記載のフラッシュメモリ素子の製造方法。
- 前記反射防止膜を形成した後、窒素雰囲気中でアニーリング工程を行う段階をさらに行う請求項3記載のフラッシュメモリ素子の製造方法。
- 前記第4段階は、
(a)前記第4導電膜をオーバーエッチングして除去する段階と、
(b)前記第3導電膜をエッチングして前記第1領域上では誘電体膜が露出するようにし、前記第2領域上では前記第3導電膜の厚さに対しオーバーエッチングを行って前記誘電体膜を露出させる段階と、
(c)前記誘電体膜をエッチングして前記第1領域上では前記第2導電膜が一部エッチングされ、前記第2領域上では露出した前記誘電体膜が除去されることにより、前記第3導電膜及び第2導電膜を一部エッチングされるようにする段階と、
(d)前記第2領域上に残留する前記第3導電膜を除去する段階と、
(e)前記第1領域上の前記第2導電膜をエッチングすると共に、前記第2領域上に残留する前記誘電体膜及び第2導電膜を除去する段階と、
(f)前記第1導電膜を除去する段階とを含む請求項1記載のフラッシュメモリ素子の製造方法。 - 前記(a)段階は、4mT〜10mTの圧力でC12/CF4/N2の混合ガス又はCl2/SF6/N2の混合ガスを用いて行う請求項8記載のフラッシュメモリ素子の製造方法。
- 前記Cl2とCF4は6:1〜8:1の割合で混合されるように100sccm〜140sccmのCl2と10sccm〜20sccmのCF4を流入させ、5sccm〜20sccmのN2を流入させる請求項9記載のフラッシュメモリ素子の製造方法。
- 前記Cl2とSF6は14:1〜16:1の割合で混合されるように100sccm〜140sccmのCl2と5sccm〜10sccmのSF6を流入させ、5sccm〜20sccmのN2を流入させる請求項9記載のフラッシュメモリ素子の製造方法。
- 前記(b)段階は30mT〜70mTの圧力でHBrとO2が混合されたガスを用いて行う請求項8記載のフラッシュメモリ素子の製造方法。
- 前記HBrとO2は35:1〜40:1で混合されるように100sccm〜200sccmのHBrと1sccm〜5sccmのO2を流入させる請求項12記載のフラッシュメモリ素子の製造方法。
- 前記(c)段階は3mT〜6mTの圧力でCF4を50sccm〜150sccm流入させ、50W〜150Wのバイアスパワーと300W〜400Wのソースパワーを印加して行う請求項8記載のフラッシュメモリ素子の製造方法。
- 前記(d)段階は20mT〜50mTの圧力でHBr/O2/Heの混合ガスを用い、100W〜200Wのバイアスパワーを印加して行う請求項8記載のフラッシュメモリ素子の製造方法。
- 前記HBr/O2/Heは70:1:30〜80:1:40の割合で混合されるように100sccm〜200sccmのHBr、1sccm〜5sccmのO2、50sccm〜100sccmのHeを流入させる請求項15記載のフラッシュメモリ素子の製造方法。
- 前記(e)段階は4mT〜10mTの圧力でCF4を10sccm〜200sccm流入させ、50W〜200Wのバイアスパワーと300W〜700Wのソースパワーを印加して行う請求項8記載のフラッシュメモリ素子の製造方法。
- 前記(f)段階は、150sccm〜200sccmのHBrと50sccm〜150sccmのHeを流入させ、150W〜300Wのバイアスパワーと300W〜600Wのソースパワーを印加して行う請求項8記載のフラッシュメモリ素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2003-77246 | 2003-11-03 | ||
KR1020030077246A KR100562674B1 (ko) | 2003-11-03 | 2003-11-03 | 플래쉬 메모리 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142525A true JP2005142525A (ja) | 2005-06-02 |
JP4707972B2 JP4707972B2 (ja) | 2011-06-22 |
Family
ID=34545700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004182821A Active JP4707972B2 (ja) | 2003-11-03 | 2004-06-21 | フラッシュメモリ素子の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7259067B2 (ja) |
JP (1) | JP4707972B2 (ja) |
KR (1) | KR100562674B1 (ja) |
CN (1) | CN1323425C (ja) |
DE (1) | DE102004030172A1 (ja) |
TW (1) | TWI258845B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165829A (ja) * | 2005-12-12 | 2007-06-28 | Hynix Semiconductor Inc | フラッシュメモリ素子のゲート形成方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100714273B1 (ko) * | 2005-08-22 | 2007-05-02 | 삼성전자주식회사 | 반도체 메모리 장치의 버팅 콘택 형성방법 |
EP1786036A1 (en) * | 2005-11-11 | 2007-05-16 | STMicroelectronics S.r.l. | Floating gate non-volatile memory cell and process for manufacturing |
KR100810417B1 (ko) * | 2005-11-28 | 2008-03-04 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
KR100799860B1 (ko) * | 2005-12-23 | 2008-01-31 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 및 그의 제조방법 |
KR100650857B1 (ko) * | 2005-12-23 | 2006-11-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
KR100771418B1 (ko) * | 2006-03-31 | 2007-10-30 | 주식회사 엑셀반도체 | 자기 정렬형 플래시 메모리 셀의 제조 방법 |
KR100833443B1 (ko) | 2006-05-29 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
KR100870339B1 (ko) * | 2006-06-29 | 2008-11-25 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
KR100800379B1 (ko) * | 2006-08-29 | 2008-02-01 | 삼성전자주식회사 | 비휘발성 메모리 소자의 게이트 제조방법 |
US7589005B2 (en) * | 2006-09-29 | 2009-09-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming semiconductor structures and systems for forming semiconductor structures |
JP2008098281A (ja) | 2006-10-10 | 2008-04-24 | Toshiba Corp | 半導体装置の製造方法 |
KR100870293B1 (ko) * | 2007-03-05 | 2008-11-25 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
KR101001466B1 (ko) * | 2007-03-06 | 2010-12-14 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
KR101683072B1 (ko) | 2010-09-13 | 2016-12-21 | 삼성전자 주식회사 | 반도체 소자의 형성 방법 |
CN103681302B (zh) * | 2012-09-25 | 2016-07-27 | 南亚科技股份有限公司 | 选择性蚀刻方法 |
CN104157559A (zh) * | 2013-05-14 | 2014-11-19 | 中芯国际集成电路制造(上海)有限公司 | 控制栅及浮栅的制作方法 |
CN103887224B (zh) * | 2014-03-20 | 2017-01-11 | 上海华力微电子有限公司 | 一种形成浅沟槽隔离的方法 |
CN105448923A (zh) * | 2014-08-07 | 2016-03-30 | 旺宏电子股份有限公司 | 半导体元件及其制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05183169A (ja) * | 1991-12-27 | 1993-07-23 | Seiko Instr Inc | 半導体装置の製造方法 |
JP2000357682A (ja) * | 1999-04-14 | 2000-12-26 | Seiko Epson Corp | 表面処理方法および装置 |
JP2001148430A (ja) * | 1999-11-19 | 2001-05-29 | Nec Corp | 不揮発性半導体記憶装置 |
JP2002016154A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003077900A (ja) * | 2001-09-06 | 2003-03-14 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003163291A (ja) * | 2001-11-23 | 2003-06-06 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
JP2003309107A (ja) * | 2002-04-12 | 2003-10-31 | Tokyo Electron Ltd | 積層膜のエッチング方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5879992A (en) * | 1998-07-15 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating step poly to improve program speed in split gate flash |
KR100331556B1 (ko) * | 1999-10-05 | 2002-04-06 | 윤종용 | 자기 정렬된 트랜치를 갖는 플레시 메모리 및 그 제조방법 |
KR20010066386A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 플래시 메모리의 게이트전극 제조방법 |
KR20020048616A (ko) | 2000-12-18 | 2002-06-24 | 윤종용 | 플래시 메모리 장치의 게이트 패턴 형성 방법 |
US6563736B2 (en) * | 2001-05-18 | 2003-05-13 | Ibm Corporation | Flash memory structure having double celled elements and method for fabricating the same |
KR20020096610A (ko) | 2001-06-21 | 2002-12-31 | 삼성전자 주식회사 | 플로팅 게이트를 갖는 불휘발성 메모리 장치 및 그 제조방법 |
CN1192439C (zh) * | 2001-06-25 | 2005-03-09 | 旺宏电子股份有限公司 | 一种闪存的结构 |
KR20050009642A (ko) | 2003-07-18 | 2005-01-25 | 주식회사 하이닉스반도체 | 플래시 소자의 제조 방법 |
-
2003
- 2003-11-03 KR KR1020030077246A patent/KR100562674B1/ko active IP Right Grant
-
2004
- 2004-06-21 US US10/872,725 patent/US7259067B2/en active Active
- 2004-06-21 JP JP2004182821A patent/JP4707972B2/ja active Active
- 2004-06-22 DE DE102004030172A patent/DE102004030172A1/de not_active Ceased
- 2004-06-30 TW TW093119315A patent/TWI258845B/zh active
- 2004-11-03 CN CNB2004100922212A patent/CN1323425C/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05183169A (ja) * | 1991-12-27 | 1993-07-23 | Seiko Instr Inc | 半導体装置の製造方法 |
JP2000357682A (ja) * | 1999-04-14 | 2000-12-26 | Seiko Epson Corp | 表面処理方法および装置 |
JP2001148430A (ja) * | 1999-11-19 | 2001-05-29 | Nec Corp | 不揮発性半導体記憶装置 |
JP2002016154A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003077900A (ja) * | 2001-09-06 | 2003-03-14 | Hitachi Ltd | 半導体装置の製造方法 |
JP2003163291A (ja) * | 2001-11-23 | 2003-06-06 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
JP2003309107A (ja) * | 2002-04-12 | 2003-10-31 | Tokyo Electron Ltd | 積層膜のエッチング方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007165829A (ja) * | 2005-12-12 | 2007-06-28 | Hynix Semiconductor Inc | フラッシュメモリ素子のゲート形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1323425C (zh) | 2007-06-27 |
KR100562674B1 (ko) | 2006-03-20 |
KR20050042543A (ko) | 2005-05-10 |
CN1614751A (zh) | 2005-05-11 |
US20050095784A1 (en) | 2005-05-05 |
JP4707972B2 (ja) | 2011-06-22 |
TW200516725A (en) | 2005-05-16 |
DE102004030172A1 (de) | 2005-06-02 |
TWI258845B (en) | 2006-07-21 |
US7259067B2 (en) | 2007-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4707972B2 (ja) | フラッシュメモリ素子の製造方法 | |
US7384846B2 (en) | Method of fabricating semiconductor device | |
US7183174B2 (en) | Flash memory device and method of manufacturing the same | |
JP2008085341A (ja) | 半導体素子のリセスゲートの製造方法 | |
JP2008118110A (ja) | 半導体素子の製造方法 | |
JP2007013074A (ja) | 半導体素子の製造方法 | |
US7262122B2 (en) | Method of forming metal line in semiconductor memory device | |
US7413960B2 (en) | Method of forming floating gate electrode in flash memory device | |
JP2007173763A (ja) | フラッシュメモリ素子の製造方法 | |
JP2007027690A (ja) | フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法 | |
KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
US7468298B2 (en) | Method of manufacturing flash memory device | |
KR20050066879A (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
KR101038378B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR20080038992A (ko) | 반도체 소자의 제조 방법 | |
KR20080034714A (ko) | 비휘발성 메모리소자 및 제조방법 | |
KR100591150B1 (ko) | 트랜치 아이솔레이션을 갖는 플래시 메모리 소자의 제조방법 | |
JP2007150239A (ja) | フラッシュメモリ素子のゲート形成方法 | |
KR100719172B1 (ko) | 반도체 소자의 제조 방법 | |
KR100638966B1 (ko) | 플래시 메모리 소자의 게이트 형성 방법 | |
KR100676603B1 (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
KR20080078189A (ko) | 낸드 플래시 메모리 소자의 제조방법 | |
KR20080061209A (ko) | 반도체 소자의 트렌치 형성 방법 | |
JP2006344784A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4707972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |