JP2004533728A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2004533728A5 JP2004533728A5 JP2003509521A JP2003509521A JP2004533728A5 JP 2004533728 A5 JP2004533728 A5 JP 2004533728A5 JP 2003509521 A JP2003509521 A JP 2003509521A JP 2003509521 A JP2003509521 A JP 2003509521A JP 2004533728 A5 JP2004533728 A5 JP 2004533728A5
- Authority
- JP
- Japan
- Prior art keywords
- oxide layer
- gate
- gate oxide
- effect transistor
- web
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000005669 field effect Effects 0.000 claims 18
- 238000000034 method Methods 0.000 claims 11
- 239000004065 semiconductor Substances 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 4
- 238000002955 isolation Methods 0.000 claims 3
- 125000006850 spacer group Chemical group 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
Claims (19)
- 電界効果トランジスタ、特に、MIS電界効果トランジスタであって、
a)半導体基板の上に配置される少なくとも1つのウェブタイプの隆起であって、上面および側面を有するウェブタイプの隆起と、
b)該ウェブタイプの隆起の該上面の上に配置される第1のゲート酸化物層と、
c)該第1のゲート酸化物層の上に配置される第1のゲート電極であって、上面および側面を有する第1のゲート電極と、
d)該ウェブタイプの隆起の該側面の一部分および該第1のゲート電極の該側面の一部分の上に少なくとも配置される第2のゲート酸化物層と、
e)該第2のゲート酸化物層、および該第1のゲート電極の該上面の上に配置される第2のゲート電極と、
f)該ウェブタイプの隆起の上に配置されるソース領域およびドレイン領域と
を有する、電界効果トランジスタ。 - 前記第2のゲート酸化物層は、前記ウェブタイプの隆起の前記側面の上よりも、前記第1のゲート電極の前記側面の上で、より厚く製造される、請求項1に記載の電界効果トランジスタ。
- 絶縁スペーサは、前記第1のゲート電極のレベルで前記第2のゲート酸化物層の上に配置される、請求項1または2に記載の電界効果トランジスタ。
- 電界効果トランジスタ、特に、MIS電界効果トランジスタであって、
a)半導体基板の上に配置される少なくとも1つのウェブタイプの隆起であって、上面および側面を有するウェブタイプの隆起と、
b)該ウェブタイプの隆起の該側面の一部分の上に少なくとも配置される第1のゲート酸化物層と、
c)該第1のゲート酸化物層の上に配置される第1のゲート電極であって、上面および側面を有する第1のゲート電極と、
d)該ウェブタイプの隆起の該上面、および該第1のゲート電極の該上面の上に配置される第2のゲート酸化物層と、
e)該第2のゲート酸化物層、および該第1のゲート電極の該側面の上に配置される第2のゲート電極と、
f)該ウェブタイプの隆起の上に配置されるソース領域およびドレイン領域と
を有する、電界効果トランジスタ。 - 前記ウェブタイプの隆起は、該ウェブタイプの隆起の前記上面と該ウェブタイプの隆起の前記側面との間で丸みのあるエッジをさらに備える、請求項1〜4のいずれか1つに記載の電界効果トランジスタ。
- 前記エッジの湾曲の半径は、前記第1のゲート酸化物層または前記第2のゲート酸化物層の厚さに比例する、請求項5に記載の電界効果トランジスタ。
- 前記ソース領域と前記ゲート電極との間、さらに、前記ドレイン領域と該ゲート電極との間にスペーサが配置される、請求項1〜6のいずれか1つに記載の電界効果トランジスタ。
- 前記第1のゲート電極は、ポリシリコン層を有する、請求項1〜7のいずれか1つに記載の電界効果トランジスタ。
- 前記第2のゲート電極は、ポリシリコン金属の2重層またはポリサイド層を有する、請求項1〜8のいずれか1つに記載の電界効果トランジスタ。
- ゲート酸化物層によって覆われた前記ウェブタイプの隆起の前記側面の一部分は、トレンチアイソレーションによって境界付けされる、請求項1〜9のいずれか1つに記載の電界効果トランジスタ。
- 前記ソース領域および前記ドレイン領域のドーピングプロファイルの深さは、ゲート酸化物層によって覆われている前記ウェブタイプの隆起の底面と、前記第2のゲート酸化物層の底面との間の高さの差よりも大きい、請求項1〜10のいずれか1つに記載の電界効果トランジスタ。
- 電界効果トランジスタ、特に、MIS電界効果トランジスタを製造する方法であって、
a)半導体基板が提供される工程であって、第1のゲート酸化物層が該半導体基板の上に付与され、側面を備える第1のゲート電極層が該第1のゲート酸化物層に付与されている、工程と、
b)上面および側面を有する少なくとも1つのウェブタイプの隆起が生成される工程であって、該第1のゲート酸化物層および該第1のゲート電極層が該ウェブタイプの隆起の該上面の上に配置されている、工程と、
c)第2のゲート酸化物層が、該ウェブタイプの隆起の該側面の一部分および該第1のゲート電極層の該側面の一部分の上に少なくとも生成される工程と、
d)第2のゲート電極層が付与されることにより、該第2のゲート電極層が、該第2のゲート酸化物層、および該第1のゲート電極層の該上面の上に配置される工程と、
e)該第1のゲート電極層および該第2のゲート電極層が、第1および第2のゲート電極を形成するようにパターニングされ、ソース領域およびドレイン領域が生成される工程と
を包含する、方法。 - 前記ウェブタイプの隆起は、トレンチアイソレーション用のトレンチのパターニングにより生成される、請求項12に記載の方法。
- 前記トレンチアイソレーション用の前記トレンチは、酸化物で充填され、かつ、エッチングバックが実行され、これにより、前記ウェブタイプの隆起の前記側面の一部分が露出される、請求項13に記載の方法。
- 前記エッチングバックの前に、CMP工程が実行される、請求項14に記載の方法。
- 前記ウェブタイプの隆起の前記上面と該ウェブタイプの隆起の前記側面との間の該ウェブタイプの隆起のエッジを丸み付けするために、少なくとも1回の熱処理が実行される、請求項12〜15のいずれか1つに記載の方法。
- 前記ゲート酸化物層は、それぞれ、熱酸化によって生成される、請求項12〜16のいずれか1つに記載の方法。
- 前記第2のゲート酸化物層は、選択的酸化によって生成され、これにより、前記第2のゲート酸化物層は、前記ウェブタイプの隆起の前記側面の上よりも、前記第1のゲート電極の前記側面の上で、より厚く製造される、請求項12〜17のいずれか1つに記載の方法。
- 絶縁スペーサは、前記第1のゲート電極層が生成された後に生成され、これにより、該第1のゲート電極のレベルで、絶縁スペーサが前記第2のゲート酸化物層の上に配置される、請求項12〜18のいずれか1つに記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10131276A DE10131276B4 (de) | 2001-06-28 | 2001-06-28 | Feldeffekttransistor und Verfahren zu seiner Herstellung |
PCT/EP2002/007028 WO2003003442A1 (de) | 2001-06-28 | 2002-06-25 | Feldeffekttransistor und verfahren zu seiner herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004533728A JP2004533728A (ja) | 2004-11-04 |
JP2004533728A5 true JP2004533728A5 (ja) | 2008-01-10 |
Family
ID=7689830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003509521A Ceased JP2004533728A (ja) | 2001-06-28 | 2002-06-25 | 電界効果トランジスタおよびこれを製造する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7119384B2 (ja) |
JP (1) | JP2004533728A (ja) |
KR (1) | KR100538297B1 (ja) |
DE (1) | DE10131276B4 (ja) |
TW (1) | TW557580B (ja) |
WO (1) | WO2003003442A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071043B2 (en) * | 2002-08-15 | 2006-07-04 | Micron Technology, Inc. | Methods of forming a field effect transistor having source/drain material over insulative material |
DE10320239B4 (de) * | 2003-05-07 | 2006-06-01 | Infineon Technologies Ag | DRAM-Speicherzelle und Verfahren zum Herstellen einer solchen DRAM-Speicherzelle |
KR100843244B1 (ko) | 2007-04-19 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR100555518B1 (ko) * | 2003-09-16 | 2006-03-03 | 삼성전자주식회사 | 이중 게이트 전계 효과 트랜지스터 및 그 제조방법 |
US7091566B2 (en) * | 2003-11-20 | 2006-08-15 | International Business Machines Corp. | Dual gate FinFet |
KR100585111B1 (ko) * | 2003-11-24 | 2006-06-01 | 삼성전자주식회사 | 게르마늄 채널 영역을 가지는 비평면 트랜지스터 및 그제조 방법 |
EP1555688B1 (en) * | 2004-01-17 | 2009-11-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a multi-sided-channel finfet transistor |
US7385247B2 (en) * | 2004-01-17 | 2008-06-10 | Samsung Electronics Co., Ltd. | At least penta-sided-channel type of FinFET transistor |
EP1566844A3 (en) * | 2004-02-20 | 2006-04-05 | Samsung Electronics Co., Ltd. | Multi-gate transistor and method for manufacturing the same |
KR100585131B1 (ko) | 2004-02-20 | 2006-06-01 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR100618827B1 (ko) * | 2004-05-17 | 2006-09-08 | 삼성전자주식회사 | FinFET을 포함하는 반도체 소자 및 그 제조방법 |
KR100598109B1 (ko) * | 2004-10-08 | 2006-07-07 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
US20060086977A1 (en) | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
KR100673901B1 (ko) * | 2005-01-28 | 2007-01-25 | 주식회사 하이닉스반도체 | 저전압용 반도체 메모리 장치 |
US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
KR100678476B1 (ko) * | 2005-04-21 | 2007-02-02 | 삼성전자주식회사 | 씬 바디의 활성 영역 상에 적어도 두 개의 게이트 실리콘 패턴들을 갖는 더블 게이트 트랜지스터들 및 그 형성방법들 |
FR2885733B1 (fr) * | 2005-05-16 | 2008-03-07 | St Microelectronics Crolles 2 | Structure de transistor a trois grilles |
US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
KR100640653B1 (ko) | 2005-07-15 | 2006-11-01 | 삼성전자주식회사 | 수직채널을 가진 반도체소자의 제조방법 및 이를 이용한반도체소자 |
US7268379B2 (en) * | 2005-09-05 | 2007-09-11 | Macronix International Co., Ltd | Memory cell and method for manufacturing the same |
US7479421B2 (en) * | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
JP4842609B2 (ja) | 2005-10-06 | 2011-12-21 | パナソニック株式会社 | 半導体装置 |
KR100724560B1 (ko) * | 2005-11-18 | 2007-06-04 | 삼성전자주식회사 | 결정질 반도체층을 갖는 반도체소자, 그의 제조방법 및그의 구동방법 |
US7342264B2 (en) * | 2005-12-13 | 2008-03-11 | Macronix International Co., Ltd. | Memory cell and method for manufacturing the same |
US8772858B2 (en) | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
JP4600837B2 (ja) | 2006-12-19 | 2010-12-22 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US7611936B2 (en) * | 2007-05-11 | 2009-11-03 | Freescale Semiconductor, Inc. | Method to control uniformity/composition of metal electrodes, silicides on topography and devices using this method |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US8682116B2 (en) | 2007-08-08 | 2014-03-25 | Infineon Technologies Ag | Integrated circuit including non-planar structure and waveguide |
US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
KR102067171B1 (ko) * | 2013-02-14 | 2020-01-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4764799A (en) * | 1985-05-28 | 1988-08-16 | International Business Machines Corporation | Stud-defined integrated circuit structure |
JP2582794B2 (ja) * | 1987-08-10 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5391506A (en) | 1992-01-31 | 1995-02-21 | Kawasaki Steel Corporation | Manufacturing method for semiconductor devices with source/drain formed in substrate projection. |
JP3460863B2 (ja) | 1993-09-17 | 2003-10-27 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP2734962B2 (ja) | 1993-12-27 | 1998-04-02 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
JP3378414B2 (ja) | 1994-09-14 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
US5512517A (en) * | 1995-04-25 | 1996-04-30 | International Business Machines Corporation | Self-aligned gate sidewall spacer in a corrugated FET and method of making same |
US5721443A (en) * | 1995-07-13 | 1998-02-24 | Micron Technology, Inc. | NMOS field effect transistors and methods of forming NMOS field effect transistors |
DE19853268C2 (de) * | 1998-11-18 | 2002-04-11 | Infineon Technologies Ag | Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung |
JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6888171B2 (en) * | 2000-12-22 | 2005-05-03 | Dallan Luming Science & Technology Group Co., Ltd. | Light emitting diode |
KR100431489B1 (ko) * | 2001-09-04 | 2004-05-12 | 한국과학기술원 | 플래쉬 메모리 소자 및 제조방법 |
US6800905B2 (en) * | 2001-12-14 | 2004-10-05 | International Business Machines Corporation | Implanted asymmetric doped polysilicon gate FinFET |
US20030151077A1 (en) * | 2002-02-13 | 2003-08-14 | Leo Mathew | Method of forming a vertical double gate semiconductor device and structure thereof |
US6864519B2 (en) * | 2002-11-26 | 2005-03-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS SRAM cell configured using multiple-gate transistors |
JP2004214413A (ja) * | 2002-12-27 | 2004-07-29 | Toshiba Corp | 半導体装置 |
US6894339B2 (en) * | 2003-01-02 | 2005-05-17 | Actrans System Inc. | Flash memory with trench select gate and fabrication process |
US6885055B2 (en) * | 2003-02-04 | 2005-04-26 | Lee Jong-Ho | Double-gate FinFET device and fabricating method thereof |
US6903967B2 (en) * | 2003-05-22 | 2005-06-07 | Freescale Semiconductor, Inc. | Memory with charge storage locations and adjacent gate structures |
US6787476B1 (en) * | 2003-08-04 | 2004-09-07 | Advanced Micro Devices, Inc. | Etch stop layer for etching FinFET gate over a large topography |
US7098502B2 (en) * | 2003-11-10 | 2006-08-29 | Freescale Semiconductor, Inc. | Transistor having three electrically isolated electrodes and method of formation |
US6969656B2 (en) * | 2003-12-05 | 2005-11-29 | Freescale Semiconductor, Inc. | Method and circuit for multiplying signals with a transistor having more than one independent gate structure |
-
2001
- 2001-06-28 DE DE10131276A patent/DE10131276B4/de not_active Expired - Fee Related
-
2002
- 2002-06-24 TW TW091113770A patent/TW557580B/zh active
- 2002-06-25 JP JP2003509521A patent/JP2004533728A/ja not_active Ceased
- 2002-06-25 WO PCT/EP2002/007028 patent/WO2003003442A1/de active Application Filing
- 2002-06-25 KR KR10-2003-7016855A patent/KR100538297B1/ko not_active IP Right Cessation
- 2002-06-25 US US10/482,331 patent/US7119384B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004533728A5 (ja) | ||
JP4852792B2 (ja) | 半導体装置の製造方法 | |
TWI298179B (en) | Metal oxide semiconductor transistor and method of manufacturing thereof | |
JP2006504268A5 (ja) | ||
JPH01300566A (ja) | 半導体装置及びその製造方法 | |
JPH04346440A (ja) | 電界効果型半導体素子の構造およびその製造方法 | |
JP2000091535A5 (ja) | ||
JP3229665B2 (ja) | Mosfetの製造方法 | |
JP2005109389A5 (ja) | ||
TWI230441B (en) | Method for manufacturing semiconductor device | |
JP3337012B2 (ja) | 半導体装置およびその製造方法 | |
JP2000349289A (ja) | 半導体装置およびその製造方法 | |
JP2001196587A (ja) | 半導体装置およびその製造方法 | |
JP2001284581A (ja) | 半導体装置とその製造方法 | |
JP2519284B2 (ja) | 埋め込みゲ―ト型mosfetの製造方法 | |
JP2016086002A (ja) | 半導体装置及びその製造方法 | |
JP2007115773A5 (ja) | ||
JP2553995B2 (ja) | Dramセルの製造方法 | |
JP2004228342A (ja) | 半導体装置およびその製造方法 | |
KR100744218B1 (ko) | 하나 이상의 커패시터를 포함하는 집적 회로 및 그 제조방법 | |
JP2870322B2 (ja) | 半導体装置の製造方法 | |
JPH1117139A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS6245071A (ja) | 半導体装置の製造方法 | |
JP4449776B2 (ja) | 半導体装置の製造方法 | |
TW201214533A (en) | Semiconductor device and the manufacturing method of the same |