JP4842609B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4842609B2
JP4842609B2 JP2005293234A JP2005293234A JP4842609B2 JP 4842609 B2 JP4842609 B2 JP 4842609B2 JP 2005293234 A JP2005293234 A JP 2005293234A JP 2005293234 A JP2005293234 A JP 2005293234A JP 4842609 B2 JP4842609 B2 JP 4842609B2
Authority
JP
Japan
Prior art keywords
region
insulating film
transistor
gate electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005293234A
Other languages
English (en)
Other versions
JP2007103753A (ja
Inventor
徳彦 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005293234A priority Critical patent/JP4842609B2/ja
Priority to US11/480,902 priority patent/US7468540B2/en
Publication of JP2007103753A publication Critical patent/JP2007103753A/ja
Application granted granted Critical
Publication of JP4842609B2 publication Critical patent/JP4842609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、具体的には、複数の電源電圧に対応して異なる構造を有するＭＩＳ(Metal Insulator Semiconductor)トランジスタを有する半導体装置及びその製造方法に関する。
周知の通り、大規模集積回路に用いられるＭＩＳトランジスタのゲート長は０．１μｍを既に切っており、更なる微細化に向けた開発が進展している。一般的に、半導体チップには複数の電源電圧が供給されているが、低い電源電圧にて駆動する演算処理を司るコアトランジスタと、他のチップとのデータのやり取り又はアナログデータの取り扱いを行なうために高い電源電圧で駆動するＩ／Ｏトランジスタとによって半導体チップは構成されている。チップ内に占めるトランジスタの規模はコアトランジスタが圧倒的に大きく、また、チップの演算処理速度はコアトランジスタの性能によって決定されるので、コアトランジスタの寸法又は性能が注目されることが多い。（以上、例えば特許文献１〜４参照）
特開平６−２０４４７２ 特開２００２−１１８２５５ 特開２００４−３９６９４ 特開２００４−５３３７２８
コアトランジスタについては、スケーリング則に沿って微細化が大きく進展している一方で、Ｉ／Ｏトランジスタについては、コンタクト径又はコンタクト−ゲート間隔の微細化がなされているに過ぎない。このため、コアトランジスタとＩ／Ｏトランジスタとの寸法格差は年々拡がりつつある。
図６は、半導体プロセスの世代（横軸）とコアトランジスタ及びＩ／Ｏトランジスタの回路面積（Arb.Unit）との関係（縦軸左側）、並びに半導体プロセスの世代（横軸）とＩ／Ｏトランジスタの回路占有率（％）との関係（縦軸右側）を示してる。
図６から明らかなように、０．１８μｍ世代では、チップ全体に占めるＩ／Ｏトランジスタによって構成される回路面積の割合は１０％に満たなかったが、コアトランジスタによって構成される回路面積が急激に縮小してきた結果、６５ｎｍ世代では、チップ全体に占めるＩ／Ｏトランジスタによって構成される回路面積の割合が、チップによっては３０％を超える状況が発生しつつある。チップ全体に占めるコアトランジスタによって構成される回路面積の割合の変化がこの傾向で進展した場合には、４５ｎｍ世代では、チップ全体に占めるＩ／Ｏトランジスタによって構成される回路面積が、チップ全体に占めるコアトランジスタによって構成される回路面積と拮抗する。このようになると、チップ全体の縮小率が鈍化して、スケーリングの効果が半減してしまう。
前記に鑑み、本発明の目的は、同一の半導体基板上に、相対的に低い電源電圧で駆動する第１のＭＩＳ型トランジスタと、相対的に高い電源電圧で駆動する第２のＭＩＳ型トランジスタとを有する半導体装置において、第２のＭＩＳ型トランジスタにおけるチャネル領域に印加される電圧を大幅に低減させて過度なＯＮ電流を抑制しながら、Ｉ／Ｏトランジスタのゲート長の縮小が可能な構造を有する半導体装置及びその製造方法を提供することである。
前記の目的を達成するために、本発明の第１の側面に係る半導体装置は、同一の半導体基板上に、相対的に低い電源電圧で駆動する第１のＭＩＳ型トランジスタと相対的に高い電源電圧で駆動する第２のＭＩＳ型トランジスタとを有する半導体装置であって、第１のＭＩＳ型トランジスタは、半導体基板上に形成された第１のゲート絶縁膜と、第１のゲート絶縁膜の上に形成された第１のゲート電極と、第１のゲート電極の側面に形成された第１の側壁絶縁膜と、半導体基板における第１のゲート電極の側方に位置する領域に形成された第１の不純物拡散領域とを備え、第２のＭＩＳ型トランジスタは、半導体基板上に形成された第２のゲート絶縁膜と、第２のゲート絶縁膜の上に形成された第２のゲート電極と、第２のゲート電極の側面に形成された第２の側壁絶縁膜と、半導体基板における第２のゲート電極の側方に位置する領域に形成された第２の不純物拡散領域とを備え、第１のゲート絶縁膜の直下に位置する第１のチャネル領域と第１の不純物拡散領域とはオフセットしていない一方で、第２のゲート絶縁膜の直下に位置する第２のチャネル領域と第２の不純物拡散領域とはオフセットしている構造を有している。
本発明の第１の側面に係る半導体装置によると、同一の半導体基板上に、相対的に低い電源電圧で駆動する第１のＭＩＳ型トランジスタ（例えば演算処理を司るコアトランジスタ）と相対的に高い電源電圧で駆動する第２のＭＩＳ型トランジスタ（例えばＩ／Ｏトランジスタ）とを有する半導体装置において、第１のゲート絶縁膜の直下に位置する第１のチャネル領域と第１の不純物拡散領域とはオフセットしていない一方で、第２のゲート絶縁膜の直下に位置する第２のチャネル領域と第２の不純物拡散領域とはオフセットしている構造を有している。これにより、ＯＮ時において第２のゲート絶縁膜の直下に発生する空乏層が第２の不純物拡散領域まで伸びるまではＯＦＦ状態となり、また、第２のＭＩＳ型トランジスタのソース・ドレイン間には大きな寄生抵抗が発生する。したがって、相対的に低い電源電圧で駆動する第１のＭＩＳ型トランジスタに対しては、ソース・ドレイン間に発生する寄生抵抗を抑制しながら、相対的に高い電源電圧で駆動する第２のＭＩＳ型トランジスタに対しては、ソース・ドレイン間に大きな寄生抵抗を意図的に発生させて、チャネル領域に印加される電圧を電源電圧よりも大幅に低下させることが可能となる。その結果、第２のＭＩＳ型トランジスタの信頼性に悪影響を与える過度なＯＮ電流を抑制しながらゲート長の縮小が可能となって、チップ面積を縮小させることができる。また、第２のＭＩＳ型トランジスタにおける第２のゲート絶縁膜の直下に位置する第２のチャネル領域と第２の不純物拡散領域とがオフセットしているので、第２のＭＩＳ型トランジスタのソース・ドレイン間に発生するオフリークを抑制することができる。
本発明の第１の側面に係る半導体装置において、第１の不純物拡散領域及び第２の不純物拡散領域はソース・ドレイン拡散領域であり、半導体基板における第１の側壁絶縁膜下にはエクステンション拡散領域が形成されており、半導体基板における第２の側壁絶縁膜下にはエクステンション拡散領域が形成されていない構造を有している第１の形態を有することが好ましい。
このように、第２の側壁絶縁膜下にはエクステンション拡散領域が形成されていないので、第２のゲート絶縁膜の直下に位置する第２のチャネル領域と第２の不純物拡散領域とがオフセットしている構造が実現される。
本発明の第１の側面に係る半導体装置において、第２のチャネル領域と第２の不純物拡散領域とは、第２の側壁絶縁膜の下面において水平方向にオフセットしている。
このように、第２のチャネル領域と第２の不純物拡散領域とのオフセットとしては、第２の側壁絶縁膜の下面において水平方向にオフセットしている構造が実現可能であり、この場合におけるオフセット量は、第２の側壁絶縁膜の下面の幅分となる。
特に、上記第１の形態の場合において、半導体基板における第１の側壁絶縁膜下に位置する領域の上面は、第１のチャネル領域の上面と同一の高さ位置に存在しており、半導体基板における前記第２の側壁絶縁膜下に位置する領域の上面は、前記第２のチャネル領域の上面よりも低い位置に存在していることが好ましい。
このようにすると、第２のゲート絶縁膜の直下に位置する第２のチャネル領域と第２の不純物拡散領域とが、第２の側壁絶縁膜下にエクステンション拡散層が形成されていないことによるオフセットに加えて、さらに大きくオフセットしている構造が実現され、上述の効果がより向上する。
この場合におけるオフセット量は、半導体基板における第２のゲート電極の側方に位置する部分の上面位置と第２のゲート絶縁膜の下面位置との差分と第２の側壁絶縁膜の下面の幅分とを合わせた分となる。
本発明の第１の側面に係る半導体装置において、第１の不純物拡散領域及び第２の不純物拡散領域はエクステンション拡散領域であり、第１の不純物拡散領域の上面は、第１のチャネル領域の上面と同一の高さ位置に存在しており、第２の不純物拡散領域の上面は、第２のチャネル領域の上面よりも低い位置に存在している第２の形態を有することが好ましい。
このように、第２の不純物拡散領域の上面は、第２のチャネル領域の上面よりも低い位置に存在しているので、第２のゲート絶縁膜の直下に位置する第２のチャネル領域と第２の不純物拡散領域とがオフセットしている構造が実現される。
本発明の第１の側面に係る半導体装置において、又は、特に、上記第２の形態において、第２のチャネル領域の上面と第２の不純物拡散領域とは、第２のゲート電極の端部下において鉛直方向にオフセットしていることが好ましい。
第２のチャネル領域と第２の不純物拡散領域とのオフセットとしては、第２のゲート電極の端部下において鉛直方向にオフセットしている構造が実現可能であり、この場合のオフセット量は、半導体基板における第２のゲート電極の側方に位置する部分の上面位置と第２のゲート絶縁膜の下面位置との差分となる。
本発明の第１の側面に係る半導体装置において、又は、特に、上記第１及び第２の形態において、第２の不純物拡散領域の濃度は、第１の不純物拡散領域の濃度よりも低いことが好ましい。
このようにすると、第２の不純物拡散領域は緩やかな濃度勾配を持つので、第２の不純物拡散領域に対する電界集中を避けることができる。その結果、第２のＭＩＳ型トランジスタにおけるソース・ドレイン間の耐圧を向上させることができる。
本発明の第２の側面に係る半導体装置は、同一の半導体基板上に、相対的に低い電源電圧で駆動する第１のＭＩＳ型トランジスタと相対的に高い電源電圧で駆動する第２のＭＩＳ型トランジスタとを有する半導体装置であって、第１のＭＩＳ型トランジスタは、半導体基板上に形成された第１のゲート絶縁膜と、第１のゲート絶縁膜の上に形成された第１のゲート電極と、第１のゲート電極の側面に形成された第１の側壁絶縁膜と、半導体基板における第１のゲート電極の側方に位置する領域に形成された第１の不純物拡散領域とを備え、第２のＭＩＳ型トランジスタは、半導体基板上に形成された第２のゲート絶縁膜と、第２のゲート絶縁膜の上に形成された第２のゲート電極と、第２のゲート電極の側面に形成された第２の側壁絶縁膜と、半導体基板における第２のゲート電極の側方に位置する領域に形成された第２の不純物拡散領域とを備え、第１の不純物拡散領域における寄生抵抗が０．５ｋΩ以下であり、第２の不純物拡散領域における寄生抵抗が２ｋΩ以上である。
本発明の第２の側面に係る半導体装置によると、同一の半導体基板上に、相対的に低い電源電圧で駆動する第１のＭＩＳ型トランジスタ（例えば演算処理を司るコアトランジスタ）と相対的に高い電源電圧で駆動する第２のＭＩＳ型トランジスタ（例えばＩ／Ｏトランジスタ）とを有する半導体装置において、第１のＭＩＳ型トランジスタに発生する寄生抵抗を０．５ｋΩ以下に抑えて演算処理速度を確保しながら、第２のＭＩＳ型トランジスタには２ｋΩ以上の大きな寄生抵抗を意図的に発生させて、チャネル領域に印加される電圧を電源電圧よりも大幅に低下させることが可能となる。その結果、第２のＭＩＳ型トランジスタの信頼性に悪影響を与える過度なＯＮ電流を抑制しながらゲート長の縮小が可能となって、チップ面積を縮小させることができる。
本発明の第１の側面に係る半導体装置の製造方法は、半導体基板を、相対的に低い電源電圧で駆動するＭＩＳ型トランジスタを形成する第１のＭＩＳ型トランジスタ形成領域と相対的に低い電源電圧で駆動するＭＩＳ型トランジスタを形成する第２のＭＩＳ型トランジスタ形成領域とに区画する工程（ａ）と、第１のＭＩＳ型トランジスタ形成領域上に第１の絶縁膜を介して第１のゲート電極を形成すると共に、第２のＭＩＳ型トランジスタ形成領域上に第２の絶縁膜を介して第２のゲート電極を形成する工程（ｂ）と、第１のゲート電極をマスクとしたイオン注入を行なうことにより、第１のＭＩＳ型トランジスタ形成領域における第１のゲート電極の側方に位置する領域に第１のエクステンション拡散領域を形成する工程（ｃ）と、工程（ｃ）よりも後に、第１のゲート電極の側面に第１の側壁絶縁膜を形成すると共に第２のゲート電極の側面に第２の側壁絶縁膜を形成する工程（ｄ）と、第１のＭＩＳ型トランジスタ形成領域における第１の側壁絶縁膜の外側に位置する領域に、第１のエクステンション拡散領域に隣接する第１のソース・ドレイン拡散領域を形成すると共に、第２のＭＩＳ型トランジスタ形成領域における第２の側壁絶縁膜の外側に位置する領域に、第２のソース・ドレイン拡散領域を形成する工程（ｅ）とを備え、第１のＭＩＳ型トランジスタは、第１のゲート絶縁膜の直下に位置する第１のチャネル領域と前記第１のソース・ドレイン拡散領域とがオフセットしていない構造を有する一方で、第２のＭＩＳ型トランジスタは、第２のゲート絶縁膜の直下に位置する第２のチャネル領域と第２のソース・ドレイン拡散領域とがオフセットしている構造を有している。
本発明の第１の側面に係る半導体装置の製造方法によると、第２のＭＩＳ型トランジスタでは、第２のＭＩＳ型トランジスタにおける第２のゲート絶縁膜の直下に位置する第２チャネル領域と第２のエクステンション拡散領域とは重ならずオフセットしている構造を有する。これにより、本発明の第１の側面に係る半導体装置が奏する効果を得ることができる。
本発明の第１の側面に係る半導体装置の製造方法において、工程（ｂ）における第２のゲート電極を形成した後に、第２のゲート電極の側方に位置する領域にエクステンション拡散領域を形成する工程を介在させることなく、工程（ｄ）における第２の側壁絶縁膜を形成することが好ましい。
このようにすると、第２のＭＩＳ型トランジスタ形成領域における第２のゲート電極の側方に位置する領域にはエクステンション拡散領域が形成されないので、第２チャネル領域と第２のエクステンション拡散領域とがオフセットしている構造を実現できる。
本発明の第１の側面に係る半導体装置の製造方法において、工程（ｂ）よりも後であって且つ工程（ｄ）よりも前に、第２のＭＩＳ型トランジスタ形成領域における第２のゲート電極の側方に位置する領域を掘り下げる工程（ｆ）をさらに備えることが好ましい。
このようにすると、第２のチャネル領域と第２のエクステンション拡散領域とは重ならず、鉛直方向にオフセットする構造を実現できる。
本発明の第１の側面に係る半導体装置の製造方法において、工程（ｂ）よりも後であって且つ工程（ｄ）よりも前に、第２のＭＩＳ型トランジスタ形成領域における第２のゲート電極の側方に位置する領域を掘り下げる工程（ｆ）を備え、工程（ｆ）よりも後であって且つ工程（ｄ）よりも前に、第２のゲート電極をマスクとして不純物注入を行なうことにより、第２のＭＩＳ型トランジスタ形成領域における第２のゲート電極の側方に位置する領域に第２のエクステンション拡散領域を形成する工程（ｇ）をさらに備えることが好ましい。
このようにすると、第２のエクステンション拡散領域が形成される構造の場合に、第２のチャネル領域と第２のエクステンション拡散領域とは重ならず、鉛直方向にオフセットする構造を実現できる。
本発明の第２の側面に係る半導体装置の製造方法は、半導体基板を、相対的に低い電源電圧で駆動するＭＩＳ型トランジスタを形成する第１のＭＩＳ型トランジスタ形成領域と相対的に高い電源電圧で駆動するＭＩＳ型トランジスタを形成する第２のＭＩＳ型トランジスタ形成領域とに区画する工程（ａ）と、第１のＭＩＳ型トランジスタ形成領域上に第１の絶縁膜を介して第１のゲート電極を形成すると共に、第２のＭＩＳ型トランジスタ形成領域上に第２の絶縁膜を介して第２のゲート電極を形成する工程（ｂ）と、第１のゲート電極をマスクとして不純物注入を行なうことにより、第１のＭＩＳ型トランジスタ形成領域における第１のゲート電極の側方に位置する領域に第１のエクステンション拡散領域を形成する工程（ｃ）と、第２のゲート電極をマスクとして不純物注入を行なうことにより、第２のＭＩＳ型トランジスタ形成領域における第２のゲート電極の側方に位置する領域に第２のエクステンション拡散領域を形成する工程（ｄ）と、工程（ｃ）及び工程（ｄ）よりも後に、第１のゲート電極の側面に第１の側壁絶縁膜を形成すると共に第２のゲート電極の側面に第２の側壁絶縁膜を形成する工程（ｅ）と、第１のＭＩＳ型トランジスタ形成領域における第１の側壁絶縁膜の外側に位置する領域に、第１のエクステンション拡散領域と隣接する第１のソース・ドレイン拡散領域を形成すると共に、第２のＭＩＳ型トランジスタ形成領域における第２の側壁絶縁膜の外側に位置する領域に、第２のエクステンション拡散領域と隣接する第２のソース・ドレイン拡散領域を形成する工程（ｇ）とを備え、工程（ｃ）における不純物注入は、第１のソース・ドレイン拡散領域に発生する寄生抵抗が０．５ｋΩ以下となるように行なわれるものであり、工程（ｄ）における不純物注入は、第２のソース・ドレイン拡散領域に発生する寄生抵抗が２ｋΩ以上となるように行なわれる。
本発明の第２の側面に係る半導体装置の製造方法によると、上述した本発明の第２の側面に係る半導体装置が奏する効果を得ることができる。
本発明の一側面に係る半導体装置及びその製造方法では、第１のＭＩＳ型トランジスタ（例えばコアトランジスタ）と第２のＭＩＳ型トランジスタ（例えばＩ／Ｏトランジスタ）とにおけるそれぞれのソース・ドレイン構造が作り分けられることにより、第２のＭＩＳ型トランジスタのみに対してチャネル領域に印加される電圧を大幅に低下させ信頼性に悪影響を与える過度なＯＮ電流を抑えながら、第２のＭＩＳ型トランジスタのゲート長の縮小を可能とし、チップ面積を縮小させることができる。
以下、本発明の各実施形態について図面を参照しながら説明する。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について説明する。
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法の各工程における断面状態を工程順に示している。なお、図１（ａ）〜（ｄ）において、紙面に向かって左側の領域をコアトランジスタが形成されるコアトランジスタ形成領域Ｒａとしていると共に、紙面に向かって右側の領域をＩ／Ｏトランジスタが形成されるＩ／Ｏトランジスタ形成領域Ｒｂとしている。
まず、図１（ａ）に示すように、半導体基板１００の上に、通常の素子分離形成方法によって、酸化膜よりなる素子分離１０１を形成した後、コアトランジスタ形成領域Ｒａにおいて、半導体基板１００の上に、例えば膜厚が２ｎｍのシリコン窒化酸化膜１０２ａ’を形成する。また一方で、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、例えば膜厚が８ｎｍのシリコン窒化酸化膜１０２ｂ’を形成する。続いて、シリコン窒化酸化膜１０２ａ’及びシリコン窒化酸化膜１０２ｂ’の上にポリシリコン膜１０３を形成する。
次に、図１（ｂ）に示すように、フォトリソグラフィー及びドライエッチング工程を用いてパターニングを行って、コアトランジスタ形成領域Ｒａでは、シリコン窒化酸化膜１０２ａ’よりなるゲート絶縁膜１０２ａとポリシリコン膜１０３よりなるゲート長が４５ｎｍのゲート電極１０３ａを形成すると共に、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、シリコン窒化酸化膜１０２ｂ’よりなるゲート絶縁膜１０２ｂとポリシリコン膜１０３よりなるゲート長が１２０ｎｍのゲート電極１０３ｂを形成する。続いて、コアトランジスタ形成領域Ｒａでは、ゲート電極１０３ａを注入マスクとして、半導体基板１００に不純物を注入することにより、ゲート電極１０３ａ及びゲート絶縁膜１０２ａの両側面の下側における領域にエクステンション拡散層１０４ａを形成する。ここで、注入条件としては、コアトランジスタ形成領域Ｒａにｎチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが４ＫｅＶであって且つ注入ドーズ量が１×１０15ａｔｏｍ／ｃｍ2 である条件下でＡｓ+ を注入し、コアトランジスタ形成領域Ｒｂにｐチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが０．６ＫｅＶであって且つ注入ドーズ量が２．５×１０14ａｔｏｍ／ｃｍ2 である条件下でＢ+ を注入する。このとき、Ｉ／Ｏトランジスタ形成領域Ｒｂにはエクステンション拡散層は形成しない。
次に、図１（ｃ）に示すように、半導体基板１０１の全面上に例えばシリコン酸化膜を堆積し、ドライエッチングにより、ゲート絶縁膜１０２ａ及びゲート電極１０３ａの側面並びにゲート絶縁膜１０２ｂ及びゲート電極１０３ｂの側面に、幅が３０ｎｍのサイドウォール１０５ａ及び１０５ｂを形成する。続いて、コアトランジスタ形成領域Ｒａにおいて、ゲート電極１０３ａ及びサイドウォール１０５ａを注入マスクとして、不純物としてＡｓ+（ｎチャネル型ＭＩＳトランジスタ）又はＢ+（ｐチャネル型ＭＩＳトランジスタ）を用いて、半導体基板１０１に選択的に不純物注入を行なう。続いて、熱処理を行って不純物を活性化することにより、ソース・ドレイン拡散層１０６ａを形成する。また一方で、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、それぞれ、ゲート電極１０３ｂ及びサイドウォール１０５ｂを注入マスクとして、不純物としてＡｓ+（ｎチャネル型ＭＩＳトランジスタ）又はＢ+（ｐチャネル型ＭＩＳトランジスタ）を用いて、半導体基板１０１に選択的に不純物注入を行なう。続いて、熱処理を行って不純物を活性化することにより、ソース・ドレイン拡散層１０６ｂを形成する。
次に、図１（ｄ）に示すように、コアトランジスタ形成領域Ｒａ及びＩ／Ｏトランジスタ形成領域Ｒｂにおいて、既知の方法を用いて、ゲート電極１０３ａ及び１０３ｂ、並びにソース・ドレイン拡散層１０６ａ及び１０６ｂの上に、ニッケルシリサイド層１０７ａ及び１０７ｂを形成する。続いて、コアトランジスタ形成領域Ｒａ及びＩ／Ｏトランジスタ形成領域Ｒｂにおいて、半導体基板１００上の全面を覆うシリコン酸化膜よりなる第１の層間絶縁膜１０８を形成した後に、該第１の層間絶縁膜１０８を貫通し且つ下端がニッケルシリサイド層１０７ａ及び１０７ｂにそれぞれ到達するタングステンよりなるプラグ１０９ａ及び１０９ｂを形成する。続いて、第１の層間絶縁膜１０８、プラグ１０９ａ及び１０９ｂの上に、シリコン酸化膜よりなる第２の層間絶縁膜１１０を形成した後に、第２の層間絶縁膜１１０中に、プラグ１０９ａと接続する銅よりなる配線１１１ａ及びプラグ１０９ｂと接続する銅よりなる配線１１１ｂを形成する。以上のようにして、コアトランジスタ及びＩ／Ｏトランジスタが形成される。
図２（ａ）は、コアトランジスタ形成領域Ｒａにおいて形成されたコアトランジスタのチャネル抵抗とソース・ドレイン寄生抵抗とを模式的に示した図であり、図２（ｂ）は、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて形成されたＩ／Ｏトランジスタのチャネル抵抗のとソース・ドレイン寄生抵抗とを模式的に表したものである。
トランジスタのチャネル領域となる領域は、例えば図１（ｄ）に示すゲート絶縁膜１０２ａ及び１０２ｂの直下の領域となる。このため、ソース・ドレイン寄生抵抗が発生する領域は、コアトランジスタ形成領域Ｒａでは、エクステンション拡散層１０４ａが形成されている領域であり、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、サイドウォール１０５ｂの直下の領域である。
そして、図２（ａ）に示すように、コアトランジスタ形成領域Ｒａでは、本実施形態における製造方法によって形成されたトランジスタに発生する単位ゲート幅当たりのソース・ドレイン寄生抵抗ｐｓ＋ｐｄは約０．２ｋΩ／μｍである。したがって、この寄生抵抗の値は、ＯＮ時におけるチャネル抵抗ｃの約３ｋΩ／μｍに対して充分小さいので、コアトランジスタ形成領域Ｒａに形成されたトランジスタの演算処理速度は確保されていることが分かる。
これに対して、図２（ｂ）に示すように、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、本実施形態における製造方法によって形成されたトランジスタに発生する単位ゲート幅当たりのソース・ドレイン寄生抵抗ＰＳ＋ＰＤは約８ｋΩ／ｍ程度と大きな寄生抵抗となる。これは、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、エクステンション拡散層が形成されていないため、ゲート絶縁膜１０２ｂの直下に位置するチャネル領域とソース・ドレイン拡散層１０６ｂとの間隔が離れている構造（オフセットソース・ドレイン構造）であるため、ＯＮ時においてゲート絶縁膜１０２ｂの直下で発生する空乏層がソース・ドレイン拡散層１０６ｂまで伸びるまではＯＦＦ状態となり、ＯＮ時においてはサイドウォール１０５ｂの直下の領域が大きな寄生抵抗となるからである。
図３は、Ｉ／Ｏトランジスタ形成領域Ｒｂに形成されたＩ／Ｏトランジスタの電源電圧が３．３Ｖの場合における単位ゲート幅当たりのソース・ドレイン寄生抵抗ＰＳ＋ＰＤと、ＯＮ電流が寄生抵抗の発生しない場合の値と同一となるまでゲート長を縮小した場合におけるＩ／Ｏトランジスタ形成領域Ｒｂに形成されるＩ／Ｏトランジスタのピッチ縮小率との関係を表している。
図３から明らかなように、１ｋΩ／μｍを超える単位ゲート幅当たりのソースドレイン寄生抵抗ＰＳ＋ＰＤを挿入することにより、Ｉ／Ｏトランジスタ形成領域Ｒｂに形成されるＩ／Ｏトランジスタのピッチを縮小できることが分かる。
本実施形態では、単位ゲート幅当たりのソース・ドレイン寄生抵抗ＰＳ＋ＰＤを８ｋΩ／μｍに設定しており、通常のゲート長である３５０ｎｍを１２０ｎｍへ縮小することが可能となり、チップに占めるＩ／Ｏトランジスタによって構成される回路面積の割合を３５％削減することが可能となる。また、上述の通り、オフセットソース・ドレイン構造を採用しているので、Ｉ／Ｏトランジスタ形成領域Ｒｂに形成されたトランジスタのソース・ドレイン間に生じるオフリークを抑制することができる。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。
図４（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法の各工程における断面状態を工程順に示している。なお、図４（ａ）〜（ｄ）において、紙面に向かって左側の領域をコアトランジスタが形成されるコアトランジスタ形成領域Ｒａとしていると共に、紙面に向かって右側の領域をＩ／Ｏトランジスタが形成されるＩ／Ｏトランジスタ形成領域Ｒｂとしている。
まず、図４（ａ）に示すように、半導体基板１００の上に、通常の素子分離形成方法によって、酸化膜よりなる素子分離１０１を形成した後、コアトランジスタ形成領域Ｒａにおいて、半導体基板１００の上に、例えば膜厚が２ｎｍのシリコン窒化酸化膜１０２ａ’を形成する。また一方で、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、例えば膜厚が８ｎｍのシリコン窒化酸化膜１０２ｃ’を形成する。続いて、シリコン窒化酸化膜１０２ａ’及びシリコン窒化酸化膜１０２ｃ’の上にポリシリコン膜１０３を形成する。
次に、図４（ｂ）に示すように、続いて、フォトリソグラフィー及びドライエッチング工程を用いてパターニングを行って、コアトランジスタ形成領域Ｒａでは、シリコン窒化酸化膜１０２ａ’よりなるゲート絶縁膜１０２ａとポリシリコン膜１０３よりなるゲート長が４５ｎｍのゲート電極１０３ａを形成すると共に、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、シリコン窒化酸化膜１０２ｃ’よりなるゲート絶縁膜１０２ｃとポリシリコン膜１０３よりなるゲート長が１２０ｎｍのゲート電極１０３ｃを形成する。続いて、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、ドライエッチングにより、半導体基板１００を４０ｎｍ分だけ掘り下げてリセスＲ１を形成する。続いて、コアトランジスタ形成領域Ｒａにおいて、ゲート電極１０３ａを注入マスクとして、半導体基板１００に不純物を注入することにより、ゲート電極１０３ａの両側面の下側における領域にエクステンション拡散層１０４ａを形成する。また一方で、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、ゲート電極１０３ｃを注入マスクとして、半導体基板１００に不純物を注入することにより、ゲート電極１０３ｃ及びゲート絶縁膜１０２ｃの両側面の下側における領域にエクステンション拡散層１０４ｃを形成する。
ここで、注入条件としては特に限定されるものはなく、コアトランジスタ形成領域Ｒａにおけるエクステンション拡散層１０４ａとＩ／Ｏトランジスタ形成領域Ｒｂにおけるエクステンション拡散層１０４ｃとの間で、濃度差を設けるように不純物注入を行ってもよいし、濃度差が実質的にないように不純物注入を行ってもよいが、エクステンション拡散層１０４ｃの濃度をエクステンション拡散層１０４ａの濃度よりも低くなるようにすると、エクステンション拡散層１０４ｃは緩やかな濃度勾配を持つので、電界集中を避けることができ、その結果、Ｉ／Ｏトランジスタにおけるソース・ドレイン間の耐圧を向上させることができる。一方、エクステンション拡散層１０４ａ及び１０４ｃの濃度が実質的に等しくなるようにすると、エクステンション拡散層１０４ａ及び１０４ｃを同一のプロセスにて形成することが可能になる。
なお、注入条件の一例としては、コアトランジスタ形成領域Ｒａにｎチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが４ＫｅＶであって且つ注入ドーズ量が１×１０15ａｔｏｍ／ｃｍ2 である条件下でＡｓ+ を注入し、コアトランジスタ形成領域Ｒｂにｐチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが０．６ＫｅＶであって且つ注入ドーズ量が２．５×１０14ａｔｏｍ／ｃｍ2 である条件下でＢ+ を注入する。一方、Ｉ／Ｏトランジスタ形成領域Ｒｂにｎチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが５ＫｅＶであって且つ注入ドーズ量が１×１０15ａｔｏｍ／ｃｍ2 である条件下でＡｓ+ を注入し、コアトランジスタ形成領域Ｒｂにｐチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが０．８ＫｅＶであって且つ注入ドーズ量が３．５×１０14ａｔｏｍ／ｃｍ2 である条件下でＢ+ を注入する。
次に、図４（ｃ）に示すように、半導体基板１００の全面上に例えばシリコン酸化膜を堆積し、ドライエッチングにより、ゲート絶縁膜１０２ａ及びゲート電極１０３ａの側面並びにゲート絶縁膜１０２ｃ及びゲート電極１０３ｃの側面に、幅が３０ｎｍのサイドウォール１０５ａ及びサイドウォール１０５ｃを形成する。続いて、コアトランジスタ形成領域Ｒａにおいて、ゲート電極１０３ａ及びサイドウォール１０５ａを注入マスクとして、不純物としてＡｓ+（ｎチャネル型ＭＩＳトランジスタ）又はＢ+（ｐチャネル型ＭＩＳトランジスタ）を用いて、半導体基板１０１に選択的に不純物注入を行なう。続いて、熱処理を行って不純物を活性化することにより、ソース・ドレイン拡散層１０６ａを形成する。また一方で、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、それぞれ、ゲート電極１０３ｃ及びサイドウォール１０５ｃを注入マスクとして、不純物としてＡｓ+（ｎチャネル型ＭＩＳトランジスタ）又はＢ+（ｐチャネル型ＭＩＳトランジスタ）を用いて、半導体基板１０１に選択的に不純物注入を行なう。続いて、熱処理を行って不純物を活性化することにより、ソース・ドレイン拡散層１０６ｃを形成する。
次に、図４（ｄ）に示すように、コアトランジスタ形成領域Ｒａ及びＩ／Ｏトランジスタ形成領域Ｒｂにおいて、既知の方法を用いて、ゲート電極１０３ａ及び１０３ｃ、並びにソース・ドレイン拡散層１０６ａ及び１０６ｃの上に、ニッケルシリサイド層１０７ａ及び１０７ｃを形成する。続いて、コアトランジスタ形成領域Ｒａ及びＩ／Ｏトランジスタ形成領域Ｒｂにおいて、半導体基板１００上の全面を覆うシリコン酸化膜よりなる第１の層間絶縁膜１０８を形成した後に、該第１の層間絶縁膜１０８を貫通し且つ下端がニッケルシリサイド層１０７ａ及び１０７ｃにそれぞれ到達するタングステンよりなるプラグ１０９ａ及び１０９ｃを形成する。続いて、第１の層間絶縁膜１０８、プラグ１０９ａ及び１０９ｃの上に、シリコン酸化膜よりなる第２の層間絶縁膜１１０を形成した後に、第２の層間絶縁膜１１０中に、プラグ１０９ａと接続する銅よりなる配線１１１ａ及びプラグ１０９ｃと接続する銅よりなる配線１１１ｃを形成する。以上のようにして、コアトランジスタ及びＩ／Ｏトランジスタが形成される。
ここで、コアトランジスタ形成領域Ｒａにおいて形成されたコアトランジスタのチャネル抵抗ｃとソース・ドレイン寄生抵抗ｐｓ＋ｐｄは、第１の実施形態と同様に、図２（ａ）に示すように模式的に表され、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて形成されたＩ／Ｏトランジスタのチャネル抵抗のチャネル抵抗Ｃとソース・ドレイン寄生抵抗ＰＳ＋ＰＤについても同様に、図２（ｂ）に示すように模式的に表される。また、コアトランジスタのチャネル領域となる領域は、例えば図４（ｄ）に示すゲート絶縁膜１０２ａ及び１０２ｂの直下の領域であり、また、ソース・ドレイン寄生抵抗が発生する領域は、コアトランジスタ形成領域Ｒａでは、エクステンション拡散層１０４ａであり、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、サイドウォール１０５ｃの側面上に位置する半導体基板１００の領域（ゲート絶縁膜１０２ｃの端部下に位置するエクステンション拡散層１０４ｃとの間の領域）である。
そして、コアトランジスタ形成領域Ｒａでは、本実施形態における製造方法によって形成されたコアトランジスタに発生する単位ゲート幅当たりのソース・ドレイン寄生抵抗ｐｓ＋ｐｄは約０．２ｋΩ/μｍである。したがって、この寄生抵抗の値は、ＯＮ時におけるチャネル抵抗ｃの約３ｋΩ/μｍに対して充分小さいので、コアトランジスタ形成領域Ｒａに形成されたトランジスタの演算処理速度は確保されていることが分かる。
これに対して、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、本実施形態における製造方法によって形成されたＩ／Ｏトランジスタに発生する単位ゲート幅当たりのソース・ドレイン寄生抵抗ＰＳ＋ＰＤは約８ｋΩ/μｍ程度と大きな寄生抵抗となる。これは、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、リセスＲ１が形成されているため、ゲート絶縁膜１０２ｂの端部直下に位置するチャネル領域とエクステンション拡散層１０４ｃの端部との間隔が離れている構造であるため、ＯＮ時においてゲート絶縁膜１０２ｂの直下で発生する空乏層がソース・ドレイン拡散層１０６ｂまで伸びるまではＯＦＦ状態となり、ＯＮ時においてはエクステンション拡散層１０４ｃが大きな寄生抵抗となるからである。
したがって、前述した図３から明らかなように、単位ゲート幅当たりのソース・ドレイン寄生抵抗ＰＳ＋ＰＤが８ｋΩ／μｍ程度であるので、通常のゲート長である３５０ｎｍを１２０ｎｍへ縮小することが可能となり、チップに占めるＩ／Ｏトランジスタによって構成される回路面積の割合を３５％削減することが可能となる。また、上述の通り、ゲート絶縁膜１０２ｂの直下に位置するチャネル領域とエクステンション拡散層１０４ｃとの間隔が離れている構造であるため、Ｉ／Ｏトランジスタ形成領域Ｒｂに形成されたＩ／Ｏトランジスタのソース・ドレイン間に生じるオフリークを抑制することができる。
なお、本実施形態では、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、エクステンション拡散層１０４ｃを形成する場合について説明したが、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、リセスＲ１の形成後に、第１の実施形態においてエクステンション拡散層１０４ｃを形成しない構成を採用すればより効果的である。
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置の製造方法について説明する。
図５（ａ）〜（ｄ）は、本発明の第３の実施形態に係る半導体装置の製造方法の各工程における断面状態を工程順に示している。なお、図５（ａ）〜（ｄ）において、紙面に向かって左側の領域をコアトランジスタが形成されるコアトランジスタ形成領域Ｒａとしていると共に、紙面に向かって右側の領域をＩ／Ｏトランジスタが形成されるＩ／Ｏトランジスタ形成領域Ｒｂとしている。
まず、図５（ａ）に示すように、半導体基板１００の上に、通常の素子分離形成方法によって、酸化膜よりなる素子分離１０１を形成した後、コアトランジスタ形成領域Ｒａにおいて、半導体基板１００の上に、例えば膜厚が２ｎｍのシリコン窒化酸化膜１０２ａ’を形成する。また一方で、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、例えば膜厚が８ｎｍのシリコン窒化酸化膜１０２ｄ’を形成する。続いて、シリコン窒化酸化膜１０２ａ’及びシリコン窒化酸化膜１０２ｄ’の上にポリシリコン膜１０３を形成する。
次に、図５（ｂ）に示すように、続いて、フォトリソグラフィー及びドライエッチング工程を用いてパターニングを行って、コアトランジスタ形成領域Ｒａでは、シリコン窒化酸化膜１０２ａ’よりなるゲート絶縁膜１０２ａとポリシリコン膜１０３よりなるゲート長が４５ｎｍのゲート電極１０３ａを形成すると共に、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、シリコン窒化酸化膜１０２ｄ’よりなるゲート絶縁膜１０２ｄとポリシリコン膜１０３よりなるゲート長が１８０ｎｍのゲート電極１０３ｄを形成する。
続いて、コアトランジスタ形成領域Ｒａにおいて、ゲート電極１０３ａを注入マスクとして、半導体基板１００に不純物を注入することにより、ゲート電極１０３ａ及びゲート絶縁膜１０２ａの両側面の下側における領域には、シート抵抗が３ｋΩ/□以下であるエクステンション拡散層１０４ａを形成する。また一方で、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、ゲート電極１０３ｄ及び１０３ｄを注入マスクとして、半導体基板１００に不純物を注入することにより、ゲート電極１０３ｄ及びゲート絶縁膜１０２ｄの両側面の下側における領域には、シート抵抗が１２ｋΩ/□以上であるエクステンション拡散層１０４ｄを形成する。
ここで、注入条件としては、コアトランジスタ形成領域Ｒａにｎチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが４ＫｅＶであって且つ注入ドーズ量が１×１０15ａｔｏｍ／ｃｍ2 である条件下でＡｓ+ を注入し、コアトランジスタ形成領域Ｒｂにｐチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが０．６ＫｅＶであって且つ注入ドーズ量が２．５×１０14ａｔｏｍ／ｃｍ2 である条件下でＢ+ を注入する。一方、Ｉ／Ｏトランジスタ形成領域Ｒｂにｎチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが５ＫｅＶであって且つ注入ドーズ量が１×１０14ａｔｏｍ／ｃｍ2 である条件下でＡｓ+ を注入し、コアトランジスタ形成領域Ｒｂにｐチャネル型ＭＩＳトランジスタを形成する場合には、注入エネルギーが０．８ＫｅＶであって且つ注入ドーズ量が３×１０13ａｔｏｍ／ｃｍ2 である条件下でＢ+ を注入する。
次に、図５（ｃ）に示すように、半導体基板１００の全面上に例えばシリコン酸化膜を堆積し、ドライエッチングにより、ゲート絶縁膜１０２ａ及びゲート電極１０３ａの側面並びにゲート絶縁膜１０２ｄ及びゲート電極１０３ｄの側面に、幅が３０ｎｍのサイドウォール１０５ａ及びサイドウォール１０５ｄを形成する。続いて、コアトランジスタ形成領域Ｒａにおいて、ゲート電極１０３ａ及びサイドウォール１０５ａを注入マスクとして、不純物としてＡｓ+（ｎチャネル型ＭＩＳトランジスタ）又はＢ+（ｐチャネル型ＭＩＳトランジスタ）を用いて、半導体基板に選択的に不純物注入を行なう。その後、熱処理を行って不純物を活性化することにより、ソース・ドレイン拡散層１０６ａを形成する。また一方で、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて、ゲート電極１０３ｄ及びサイドウォール１０５ｄを注入マスクとして、不純物としてＡｓ+（ｎチャネル型ＭＩＳトランジスタ）又はＢ+（ｐチャネル型ＭＩＳトランジスタ）を用いて、半導体基板に選択的に不純物注入を行なう。その後、熱処理を行って不純物を活性化することにより、ソース・ドレイン拡散層１０６ｄを形成する。
次に、図５（ｄ）に示すように、コアトランジスタ形成領域Ｒａ及びＩ／Ｏトランジスタ形成領域Ｒｂにおいて、既知の方法を用いて、ゲート電極１０３ａ及び１０３ｄ、並びにソース・ドレイン拡散層１０６ａ及び１０６ｄの上に、ニッケルシリサイド層１０７ａ及び１０７ｄを形成する。続いて、コアトランジスタ形成領域Ｒａ及びＩ／Ｏトランジスタ形成領域Ｒｂにおいて、半導体基板１００上の全面を覆うシリコン酸化膜よりなる第１の層間絶縁膜１０８を形成した後に、該第１の層間絶縁膜１０８を貫通し且つ下端がニッケルシリサイド層１０７ａ及び１０７ｄにそれぞれ到達するタングステンよりなるプラグ１０９ａ及び１０９ｄを形成する。続いて、第１の層間絶縁膜１０８、プラグ１０９ａ及び１０９ｄの上に、シリコン酸化膜よりなる第２の層間絶縁膜１１０を形成した後に、第２の層間絶縁膜１１０中に、プラグ１０９ａと接続する銅よりなる配線１１１ａ及びプラグ１０９ｄと接続する銅よりなる配線１１１ｄを形成する。以上のようにして、コアトランジスタ及びＩ／Ｏトランジスタが形成される。
ここで、コアトランジスタ形成領域Ｒａにおいて形成されたコアトランジスタのチャネル抵抗ｃとソース・ドレイン寄生抵抗ｐｓ＋ｐｄは、第１の実施形態と同様に、前述した図２（ａ）に示すように模式的に表され、Ｉ／Ｏトランジスタ形成領域Ｒｂにおいて形成されたＩ／Ｏトランジスタのチャネル抵抗のチャネル抵抗Ｃとソース・ドレイン寄生抵抗ＰＳ＋ＰＤについても同様に、前述した図２（ｂ）に示すように模式的に表される。また、コアトランジスタ及びＩ／Ｏトランジスタのチャネル領域となる領域は、例えば図５（ｄ）に示すゲート絶縁膜１０２ａ及び１０２ｄの直下の領域となるため、ソース・ドレイン寄生抵抗が発生する領域は、エクステンション拡散層１０４ａ及び１０４ｄである。
そして、コアトランジスタ形成領域Ｒａでは、本実施形態における製造方法によって形成されたコアトランジスタに発生する単位ゲート幅当たりのソース・ドレイン寄生抵抗ｐｓ＋ｐｄは約０．２ｋΩ/μｍである。したがって、この寄生抵抗の値は、ＯＮ時におけるチャネル抵抗ｃの約３ｋΩ/μｍに対して充分小さいので、コアトランジスタ形成領域Ｒａに形成されたコアトランジスタの演算処理速度は確保されていることが分かる。
これに対して、Ｉ／Ｏトランジスタ形成領域Ｒｂでは、本実施形態における製造方法によって形成されたＩ／Ｏトランジスタに発生する単位ゲート幅当たりのソース・ドレイン寄生抵抗ＰＳ＋ＰＤは約５ｋΩ/μｍとＯＮ時におけるチャネル抵抗Ｃの約６ｋΩ/μｍとほぼ等しく、ＯＮ時においてチャネル領域に印加される電圧は電源電圧のほぼ半分となる。したがって、信頼性に悪影響を与える過度なＯＮ電流を抑制しながら、Ｉ／Ｏトランジスタ形成領域ＲｂにおけるＩ／Ｏトランジスタのゲート長の縮小が可能になる。
したがって、前述した図３から明らかなように、単位ゲート幅当たりのソース・ドレイン寄生抵抗ＰＳ＋ＰＤが約５ｋΩ／μｍであるので、通常のゲート長である３５０ｎｍを１８０ｎｍへ縮小することが可能となり、チップに占めるＩ／Ｏトランジスタによって構成される回路面積の割合を２５％削減することが可能となる。
なお、以上の各実施形態では、ゲート電極（１０２ａ〜１０２ｄ）の側面に形成される側壁絶縁膜として、サイドウォール（１０５ａ〜１０５ｄ）を形成した場合について説明したが、これに限定されるものではなく、側壁絶縁膜として、サイドウォールとゲート電極との間に、断面形状Ｉ字状のオフセットスペーサを介した断面形状Ｌ字状の絶縁膜を介在させる構造であっても、本発明は同様に実施可能である。
本発明は、同一半導体基板上に、コアトランジスタとＩ／Ｏトランジスタとを備えた半導体装置及びその製造方法にとって有用である。
（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法を各工程順に示す断面図である。 （ａ）及び（ｂ）は、本発明の第１の実施形態に係るコアトランジスタ形成領域及びＩ／Ｏトランジスタ形成領域のそれぞれにおけるトランジスタのチャネル抵抗とソース・ドレイン寄生抵抗との関係を表す模式図である。 本発明の第１の実施形態に係るＩ／Ｏトランジスタ形成領域におけるトランジスタの寄生抵抗とピッチ縮小率との関係を表す特性図である。 （ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を各工程順に示す断面図である。 （ａ）〜（ｄ）は、本発明の第３の実施形態に係る半導体装置の製造方法を各工程順に示す断面図である。 チップに占めるコアトランジスタの回路面積、チップに占めるＩ／Ｏトランジスタの回路面積と、チップに占めるＩ／Ｏトランジスタの回路面積の占有率と、半導体プロセスの世代推移との関係図である。
符号の説明
１００ 半導体基板
１０１ 素子分離
１０２ａ’、１０２ｂ’、１０２ｃ’、１０２ｄ’ シリコン窒化酸化膜
１０３ ポリシリコン膜
１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ ゲート絶縁膜
１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ ゲート電極
１０４ａ、１０４ｃ、１０４ｄ エクステンション拡散層
１０５ａ、１０５ｂ、１０５ｃ、１０５ｄ サイドウォール
１０６ａ、１０６ｂ、１０６ｃ、１０６ｄ ソース・ドレイン拡散層
１０７ａ、１０７ｂ、１０７ｃ、１０７ｄ ニッケルシリサイド層
１０８ 第１の層間絶縁膜
１０９ａ、１０９ｂ、１０９ｃ、１０９ｄ プラグ
１１０ 第２の層間絶縁膜
１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ 配線
Ｒａ コアトランジスタ形成領域
Ｒｂ Ｉ／Ｏトランジスタ形成領域
ｐｄ コアトランジスタにおける単位ゲート当たりのドレイン寄生抵抗
ｐｓ コアトランジスタにおける単位ゲート当たりのソース寄生抵抗
ｃ コアトランジスタにおける単位ゲート当たりのチャネル抵抗
ＰＤ Ｉ／Ｏトランジスタにおける単位ゲート当たりのドレイン寄生抵抗
ＰＳ Ｉ／Ｏトランジスタにおける単位ゲート当たりのソース寄生抵抗
Ｃ Ｉ／Ｏトランジスタにおける単位ゲート当たりのチャネル抵抗

Claims (4)

  1. 同一の半導体基板上に、相対的に低い電源電圧で駆動する第１のＭＩＳ型トランジスタと相対的に高い電源電圧で駆動する第２のＭＩＳ型トランジスタとを有する半導体装置であって、
    第１のＭＩＳ型トランジスタは、
    前記半導体基板上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜の上に形成された第１のゲート電極と、
    前記第１のゲート電極の側面に形成された第１の側壁絶縁膜と、
    前記半導体基板における前記第１のゲート電極の側方に位置する領域に形成された第１の不純物拡散領域とを備え、
    前記第２のＭＩＳ型トランジスタは、
    前記半導体基板上に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜の上に形成された第２のゲート電極と、
    前記第２のゲート電極の側面に形成された第２の側壁絶縁膜と、
    前記半導体基板における前記第２のゲート電極の側方に位置する領域に形成された第２の不純物拡散領域とを備え、
    前記第１のゲート絶縁膜の直下に位置する第１のチャネル領域と前記第１の不純物拡散領域とはオフセットしていない一方で、前記第２のゲート絶縁膜の直下に位置する第２のチャネル領域と前記第２の不純物拡散領域とはオフセットしている構造を有しており、
    前記半導体基板における前記第１の側壁絶縁膜下に位置する領域の上面は、前記第１のチャネル領域の上面と同一の高さ位置に存在しており、
    前記半導体基板における前記第２の側壁絶縁膜下に位置する領域の上面は、前記第２のチャネル領域の上面よりも低い位置に存在しており、
    前記第１の不純物拡散領域及び前記第２の不純物拡散領域はエクステンション拡散領域であり、
    前記第１の不純物拡散領域の上面は、前記第１のチャネル領域の上面と同一の高さ位置に存在しており、
    前記第２の不純物拡散領域の上面は、前記第２のチャネル領域の上面よりも低い位置に存在していることを特徴とする請求項１に記載の半導体装置。
  2. 前記第２のチャネル領域の上面と前記第２の不純物拡散領域とは、前記第２のゲート電極の端部下において鉛直方向にオフセットしていることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板における前記第２のゲート電極の側方に位置する部分の上面位置と前記第２のゲート絶縁膜の下面位置との差分だけオフセットしていることを特徴とする請求項２に記載の半導体装置。
  4. 前記第２の不純物拡散領域の濃度は、前記第１の不純物拡散領域の濃度よりも低いことを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
JP2005293234A 2005-10-06 2005-10-06 半導体装置 Active JP4842609B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005293234A JP4842609B2 (ja) 2005-10-06 2005-10-06 半導体装置
US11/480,902 US7468540B2 (en) 2005-10-06 2006-07-06 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005293234A JP4842609B2 (ja) 2005-10-06 2005-10-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2007103753A JP2007103753A (ja) 2007-04-19
JP4842609B2 true JP4842609B2 (ja) 2011-12-21

Family

ID=37910371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293234A Active JP4842609B2 (ja) 2005-10-06 2005-10-06 半導体装置

Country Status (2)

Country Link
US (1) US7468540B2 (ja)
JP (1) JP4842609B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8828855B2 (en) * 2007-04-30 2014-09-09 Texas Instruments Incorporated Transistor performance using a two-step damage anneal
JP2010232362A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体素子およびその製造方法
JP6119454B2 (ja) * 2013-06-24 2017-04-26 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置を測定する方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488669A (ja) * 1990-07-31 1992-03-23 Fujitsu Ltd 半導体装置
JPH04268768A (ja) * 1991-02-25 1992-09-24 Fujitsu Ltd 半導体装置及びその製造方法
KR930001452A (ko) * 1991-06-21 1993-01-16 김광호 트렌치형 소스/드레인 mosfet 및 그 제조방법
JPH06244366A (ja) * 1993-02-12 1994-09-02 Sony Corp Ｍｏｓトランジスタの製造方法
JPH06244411A (ja) * 1993-02-18 1994-09-02 Nippon Steel Corp 半導体装置
US6498376B1 (en) * 1994-06-03 2002-12-24 Seiko Instruments Inc Semiconductor device and manufacturing method thereof
JPH10144804A (ja) * 1996-11-08 1998-05-29 Toshiba Microelectron Corp 半導体記憶装置及びその製造方法
JP3262752B2 (ja) * 1997-03-28 2002-03-04 松下電器産業株式会社 半導体装置の製造方法
US6157062A (en) * 1998-04-13 2000-12-05 Texas Instruments Incorporated Integrating dual supply voltage by removing the drain extender implant from the high voltage device
JP3144385B2 (ja) * 1998-07-15 2001-03-12 日本電気株式会社 半導体装置とその製造方法
JP2000077536A (ja) * 1998-09-03 2000-03-14 Hitachi Ltd 半導体装置の製造方法
JP2002118255A (ja) 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
JP2003007717A (ja) * 2001-06-19 2003-01-10 Sharp Corp 半導体装置及びその製造方法
DE10131276B4 (de) 2001-06-28 2007-08-02 Infineon Technologies Ag Feldeffekttransistor und Verfahren zu seiner Herstellung
JP2003218232A (ja) * 2002-01-25 2003-07-31 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4198401B2 (ja) 2002-06-28 2008-12-17 株式会社東芝 電界効果型トランジスタ
JP2004221245A (ja) * 2003-01-14 2004-08-05 Seiko Epson Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20070080373A1 (en) 2007-04-12
US7468540B2 (en) 2008-12-23
JP2007103753A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
US7247887B2 (en) Segmented channel MOS transistor
US7799641B2 (en) Method for forming a semiconductor device having recess channel
US20060214212A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5001522B2 (ja) 半導体集積回路装置の製造方法
JPH098289A (ja) 半導体装置及びその製造方法
JP2008244009A (ja) 半導体装置およびその製造方法
JP5925740B2 (ja) トンネル電界効果トランジスタ
KR20120041260A (ko) 반도체 장치 및 그 제조 방법
JP2009290211A (ja) 半導体素子及びその製造方法
JP2009021502A (ja) 半導体装置およびその製造方法
JP2009206144A (ja) 半導体装置およびその製造方法
US5946575A (en) Method for manufacturing low breakdown voltage MOS and high breakdown voltage MOS
JP2009245998A (ja) 半導体装置及びその製造方法
US8941186B2 (en) Semiconductor device having vertical type transistor
JP4842609B2 (ja) 半導体装置
JP2010177292A (ja) 半導体装置及び半導体装置の製造方法
JPWO2006101068A1 (ja) 半導体装置及びその製造方法
JP5905630B1 (ja) 半導体集積回路装置の製造方法、および半導体集積回路装置
US7598574B2 (en) Semiconductor device including a SRAM section and a logic circuit section
JPH09213948A (ja) Ｍｏｓ型電界効果トランジスタおよびその製造方法
JP2004146825A (ja) Ｍｏｓトランジスター及びその製造方法
JP4202388B2 (ja) 半導体装置及びその製造方法
JP2013062350A (ja) 半導体装置及びその製造方法
CN114171586B (zh) 一种半导体装置及其制造方法
WO2016060013A1 (ja) 半導体集積回路装置の製造方法、および半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Ref document number: 4842609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250