KR930001452A - 트렌치형 소스/드레인 mosfet 및 그 제조방법 - Google Patents
트렌치형 소스/드레인 mosfet 및 그 제조방법 Download PDFInfo
- Publication number
- KR930001452A KR930001452A KR1019910010303A KR910010303A KR930001452A KR 930001452 A KR930001452 A KR 930001452A KR 1019910010303 A KR1019910010303 A KR 1019910010303A KR 910010303 A KR910010303 A KR 910010303A KR 930001452 A KR930001452 A KR 930001452A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- trench
- semiconductor substrate
- insulating film
- film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000010410 layer Substances 0.000 claims 22
- 239000010408 film Substances 0.000 claims 18
- 239000000758 substrate Substances 0.000 claims 13
- 239000004065 semiconductor Substances 0.000 claims 12
- 230000000903 blocking effect Effects 0.000 claims 10
- 238000009792 diffusion process Methods 0.000 claims 9
- 238000000034 method Methods 0.000 claims 9
- 125000006850 spacer group Chemical group 0.000 claims 8
- 239000012535 impurity Substances 0.000 claims 6
- 239000000463 material Substances 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000000206 photolithography Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- 210000003323 beak Anatomy 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 트렌치형 소스/드레인 MOSFET의 구조를 나타낸 도면.
제3A∼제3I도는 본 발명에 의한 트렌치형 소스/드레인 MOSFET의 제조방법을 나타낸 바람직한 일실시예의 공정순서도.
Claims (9)
- 제1전도형의 반도체기판; 상기 반도체기판상에 형성되고 액티브영역을 한정하기 위한 두꺼운 필드산화막; 상기 액티브영역중 채널영역의 반도체기판상에 형성된 박막의 게이트절연막; 상기 게이트절연막상에 형성되어 게이트전극으로 제공되는 제1도전층; 상기 제1도전층을 절연시키기 위한 절연막; 상기 액티브영역중 소스 및 드레인영역의 반도체기판에 소정깊이로 형성된 트렌치; 상기 채널영역과 접하는 트렌치 측벽의 상단부를 제외한 나머지 내벽상에 형성된 확산저지막; 상기 확산저지막 및 상기 채널영역과 접하는 트렌치 측벽의 상단부에 노출된 반도체기판을 덮고, 상기 제1전도형과는 반대인 제2전도형의 불순물이 도우프되어 소스 및 드레인영역으로 제공되는 제2도전층; 및 상기 채널영역과 접하는 트렌치 측벽의 상단부에 노출된 반도체 기판에 상기 제2도전층내의 불순물이 확산되어 형성된 불순물확산영역을 구비한 것을 특징으로 하는 트렌치형 소스/드레인 MOSFET.
- 제1항에 있어서, 상기 트렌치의 깊이는 0.2∼0.3㎛인 것을 특징으로 하는 MOSFET.
- 제1항에 있어서, 상기 제2도전층은 도우핑된 다결정실리콘인 것을 특징으로 하는 MOSFET.
- 트렌치형 소스/드레인 MOSFET의 제조방법에 있어서, 제1전도형의 반도체기판상에 액티브영역을 한정하기 위한 필드산화막을 형성하는 공정; 상기 필드산화막이 형성된 반도체기판상에 박막의 게이트절연막, 제1도전층 및 제1절연막을 순차적으로 침적하는 공정; 상기 액티브영역의 채널영역상에만 남도록 상기 침적된 게이트절연막, 제1도전층 및 제1절연막을 포토리소그라피공정에 의해 패터닝하는 공정; 상기 게이트절연막, 제1도전층 및 제1절연막으로 형성된 패턴의 측벽에 절연스페이서를 형성하는 공정; 상기 절연스페이서 형성후, 상기 필드산화막과 절연스페이서로 한정된 액티브영역의 반도체기판을 소정깊이로 식각하여 트렌치를 형성하는 공정; 상기 트렌치 형성후, 상기 트렌치의 측벽에 산화저지용 측벽 스페이서를 형성하는 공정; 상기 산화저지용 측벽스페이서 형성후, 상기 채널영역과 접하는 트렌치 측벽의 상단부를 제외한 트렌치내벽에 열산화법에 의한 확산저지막을 형성하는 공정; 상기 확산저지막 형성후, 상기 산화저지용 측벽스페이서를 제거하고, 상기 확산저지막이 형성된 반도체기판상에 제2도전형의 불순물이 도핑된 제2도전층을 형성하는 공정; 상기 형성된 제2도전층이 상기 액티브 영역상에만 남도록 포토리소그라피공정에 의해 제2도전층을 패터닝하는 공정; 상기 제2도전층패턴이 형성된 반도체 기판상에 상기 제2도전층과 식각선택비가 거의 동일한 제1물질을 그 표면이 평탄하게 침적하는 공정; 에치백 공정에 의해 상기 제1물질 및 상기 제1도전층패턴을 식각하여 상기 제1도전층을 소스 및 드레인영역으로 분리시키는 공정; 상기 제1물질을 제거한 후, 층간 절연막을 침적하고, 열처리공정에 의해 상기 소스 및 드레인영역으로 제공되는 제1도전층으로부터 상기 채널영역에 접하는 트렌치측벽의 상단부에 노출된 반도체기판내로 상기 제2도전형의 불순물을 확산시켜 불순물확산영역을 형성하는 공정을 구비하는 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 트렌치의 깊이는 0.2∼0.3㎛인 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 산화저지용 측벽스페이서는 실리콘 질화막으로 형성되는 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 트렌치측벽의 상단부의 노출표면의 넓이는 상기 확산저지막 형성시 트렌치바닥으로부터 상기 산화저지용 측벽 스페이서를 따라 트렌치측벽의 상단부로 확장되는 확산저지막의 버드비크의 크기로 조절하는 것을 특징으로 하는 MOSFET의 제조방법.
- 제1항에 있어서, 상기 제2도전층은 불순물이 도우프된 다결정실리콘인 것을 특징으로 하는 MOSFET의 제조방법.
- 제8항에 있어서, 상기 제1물질은 포토레지스트인 것을 특징으로 하는 MOSFET의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010303A KR930001452A (ko) | 1991-06-21 | 1991-06-21 | 트렌치형 소스/드레인 mosfet 및 그 제조방법 |
| JP4162404A JPH06204472A (ja) | 1991-06-21 | 1992-06-22 | トレンチ形ソース／ドレーンｍｏｓｆｅｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910010303A KR930001452A (ko) | 1991-06-21 | 1991-06-21 | 트렌치형 소스/드레인 mosfet 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930001452A true KR930001452A (ko) | 1993-01-16 |
Family
ID=19316081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910010303A KR930001452A (ko) | 1991-06-21 | 1991-06-21 | 트렌치형 소스/드레인 mosfet 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06204472A (ko) |
| KR (1) | KR930001452A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100273688B1 (ko) * | 1997-06-30 | 2000-12-15 | 김영환 | 모스펫및그제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4842609B2 (ja) * | 2005-10-06 | 2011-12-21 | パナソニック株式会社 | 半導体装置 |
| JP5449326B2 (ja) * | 2009-03-31 | 2014-03-19 | Ｊｘ日鉱日石金属株式会社 | ショットキー接合ｆｅｔの製造方法 |
-
1991
- 1991-06-21 KR KR1019910010303A patent/KR930001452A/ko not_active Application Discontinuation
-
1992
- 1992-06-22 JP JP4162404A patent/JPH06204472A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100273688B1 (ko) * | 1997-06-30 | 2000-12-15 | 김영환 | 모스펫및그제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204472A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7829945B2 (en) | Lateral diffusion field effect transistor with asymmetric gate dielectric profile | |
| KR910020895A (ko) | 고밀도집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법 | |
| KR940007654B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| US11557656B2 (en) | Semiconductor device having a capping pattern on a gate electrode | |
| TWI779568B (zh) | 碳化矽ｍｏｓｆｅｔ裝置的製造方法 | |
| KR920022546A (ko) | 모오스 트랜지스터의 구조 및 그 제조방법 | |
| KR930001452A (ko) | 트렌치형 소스/드레인 mosfet 및 그 제조방법 | |
| KR100576360B1 (ko) | 티형 게이트 및 엘형 스페이서를 구비하는 반도체 소자의 제조 방법 | |
| KR970018362A (ko) | 소자분리 영역의 면적을 감소시키기 위한 트랜지스터 제조방법 | |
| KR100529652B1 (ko) | 반도체 장치의 제조 방법 | |
| KR19990000763A (ko) | 반도체장치의 제조방법 | |
| KR950007035A (ko) | 감소된 접합용량의 반도체 장치 제조방법 | |
| JP2594772B2 (ja) | Ｍｏｓ素子およびその製造方法 | |
| KR100307541B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH0491481A (ja) | Ｍｉｓ電界効果トランジスタ | |
| KR100380151B1 (ko) | 반도체 소자의 제조 방법 | |
| KR920003557A (ko) | 반도체 장치 및 그 방법 | |
| KR100309645B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100247170B1 (ko) | 트렌치 구조를 갖는 트랜지스터 제조방법 | |
| KR930009119A (ko) | Soi 구조의 반도체 장치 제조방법 | |
| KR920015619A (ko) | 엘리베이티드 소스/드레인형 mos fet의 제조방법 | |
| KR0141964B1 (ko) | 실리사이드/다결정실리콘을 이용한 역t형 ldd mos 트랜지스터 제조방법 | |
| KR100545197B1 (ko) | 반도체 소자의 제조 방법 | |
| KR19990084304A (ko) | 반도체소자 및 그의 제조방법 | |
| KR100421899B1 (ko) | 반도체소자제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |