JP2009290211A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2009290211A JP2009290211A JP2009126207A JP2009126207A JP2009290211A JP 2009290211 A JP2009290211 A JP 2009290211A JP 2009126207 A JP2009126207 A JP 2009126207A JP 2009126207 A JP2009126207 A JP 2009126207A JP 2009290211 A JP2009290211 A JP 2009290211A
- Authority
- JP
- Japan
- Prior art keywords
- region
- edge
- gate portion
- conductivity type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims abstract description 128
- 238000002955 isolation Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 230000000052 comparative effect Effects 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28105—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor next to the insulator having a lateral composition or doping variation, or being formed laterally by more than one deposition step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】基板に絶縁領域である素子分離領域により規定され、前記素子分離領域との界面に隣接したエッジ部分と、該エッジ部分により取り囲まれるセンター部分とを含む活性領域と、前記活性領域及び前記素子分離領域上に形成され、前記活性領域のセンター部分と重畳するセンターゲート部分と、前記活性領域のエッジ部分と重畳するエッジゲート部分と、前記センターゲート部分のみに形成される第1導電型の第1不純物ドーピング領域とを含むゲート電極と、前記活性領域と前記ゲート電極との間に介在配置されるゲート絶縁膜とを有する。
【選択図】 図1
Description
素子分離領域と活性領域との界面に隣接した活性領域のエッジ部分で発生するハンプ現象により漏れ電流が増加し、トランジスタのカットオフ特性が低下する。
本発明の他の目的は、素子分離領域と活性領域との界面に隣接した活性領域のエッジ部分で生じる寄生トランジスタによって、ゲート電圧Vgによるドレイン電流Idの応答での好ましくないハンプ現象の発生を回避することができる半導体素子の製造方法を提供することにある。
前記エッジゲート部分は、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことが好ましい。
前記ゲート電極の両側の前記活性領域にそれぞれ形成されるソース領域及びドレイン領域をさらに有し、前記ソース領域及びドレイン領域は、前記第1導電型の不純物がドーピングされていることが好ましい。
前記ゲート電極は、前記第1不純物ドーピング領域を中心として、その両側に前記素子分離領域と重なるまでそれぞれ延びている第1端部及び第2端部を含むことが好ましい。
前記エッジゲート部分は、前記第1端部に形成される第1エッジゲート部分と、前記第2端部に形成される第2エッジゲート部分とを含むことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分は、それぞれ不純物がドーピングされていないことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分は、それぞれ前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分は、相異なる不純物ドーピング濃度を持つことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分のうちのいずれか一つは不純物がドーピングされておらず、前記第1エッジゲート部分及び第2エッジゲート部分のうちの他の一つは、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことが好ましい。
前記第1不純物ドーピング領域は、前記第1の側壁対及び前記第2の側壁対からそれぞれ離隔した位置に形成されることが好ましい。
前記ゲート電極のエッジゲート部分は、前記第1の側壁対の各々から前記センターゲート部分までそれぞれ延びている第1エッジゲート部分及び第2エッジゲート部分を含むことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分は、それぞれ不純物がドーピングされていないことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分は、それぞれ前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分は、相異なる不純物ドーピング濃度を持つことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分のうちのいずれか一つは、不純物がドーピングされておらず、前記第1エッジゲート部分及び第2エッジゲート部分のうちの他の一つは、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことが好ましい。
前記ゲート電極は、ポリシリコンを含んで形成されることが好ましい。
前記ゲート絶縁膜を形成する前に、前記活性領域に低濃度の第1導電型不純物領域を形成する工程と、前記第1不純物ドーピング領域を形成するのと同時に、前記低濃度の第1導電型不純物領域内に高濃度の第1導電型不純物領域を形成する工程とをさらに有することが好ましい。
前記ゲートパターンの第1の端部に、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を形成する工程をさらに有することが好ましい。
前記第2不純物ドーピング領域は、前記第1不純物ドーピング領域の形成工程前に形成することが好ましい。
前記第2不純物ドーピング領域は、前記第1不純物ドーピング領域の形成工程後に形成することが好ましい。
前記ゲートパターンの第1の端部は、前記第1不純物ドーピング領域を中心としてその両側にそれぞれ位置する第1エッジゲート部分及び第2エッジゲート部分を含むことが好ましい。
前記第2不純物ドーピング領域は、前記第1エッジゲート部分及び第2エッジゲート部分それぞれ形成され、前記第1エッジゲート部分に形成される第2不純物ドーピング領域と前記第2エッジゲート部分に形成される第2不純物ドーピング領域とは相異なるドーピング濃度を持つことが好ましい。
前記第2不純物ドーピング領域は、前記第1エッジゲート部分及び第2エッジゲート部分それぞれ形成され、前記第1エッジゲート部分に形成される第2不純物ドーピング領域と前記第2エッジゲート部分に形成される第2不純物ドーピング領域とは、相等しいドーピング濃度を持つことが好ましい。
前記第1エッジゲート部分及び第2エッジゲート部分のうちの少なくとも1つの部分に、前記第1不純物ドーピング領域よりは低いドーピング濃度を持つ前記第1導電型の第2不純物ドーピング領域を形成する工程をさらに有することが好ましい。
前記ゲートパターンは、ポリシリコンを含んで形成されることが好ましい。
図1、図2、及び図3を参照すると、本発明による半導体素子100は、基板110に形成された素子分離領域112により活性領域114が規定されている。
基板110の活性領域114及び素子分離領域112上にはゲート電極120が形成されている。活性領域114とゲート電極120との間にはゲート絶縁膜118が介在している。
ゲート電極120は、所定の長さGL及び幅GWを持つように形成される。
ゲート電極120は、その長さGL方向に直交する方向、すなわち、ゲート電極120の幅GW方向に沿って活性領域114から素子分離領域112まで延びている。
エッジゲート部分120Eは、第1側壁122a及び第2側壁122bにそれぞれ隣接した両端部で、活性領域114のエッジ部分114Eと重畳する第1エッジゲート部分120E_1及び第2エッジゲート部分120E_2を備える。
他の例として、ゲート電極120のセンターゲート部分120Cは不純物でドーピングされ、エッジゲート部分120Eは不純物でドーピングなれないこともある。この時、ゲート電極120のセンターゲート部分120Cは、ソース領域132及びドレイン領域142の導電型と同じ第1導電型、例えば、N+型の不純物がドーピングされうる。
図4、図6及び図8は、図1のIb−Ib’線に沿った断面に対応する部分の断面図であり、図5、図7及び図9は、図1のIc−Ic’線に沿った断面に対応する部分の断面図である。
図4〜図9において、図1、図2及び図3と同じ参照符号は同じ構成要素を意味し、ここでは重複を避けるためにこれらについての詳細な説明は省略する。
次に、図示していないが、層間絶縁膜160上にコンタクトプラグ170に電気的に接続される配線用導電層を形成する。
第2導電型の不純物がドーピングされた第1エッジゲート部分220E_1及び第2エッジゲート部分220E_2は、それぞれ同じドーピング濃度を持ってもよく、相異なるドーピング濃度を持ってもよい。
次に、図8及び図9を参照して説明したものと同様の方法で、ゲート電極120及び基板110上に層間絶縁膜160及びコンタクトプラグ170を形成する。
図12〜図15の評価のために、本発明による半導体素子として、ゲート電極のエッジゲート部分には不純物をドーピングせず、ゲート電極のセンターゲート部分のみにN+型不純物でドーピングして高電圧トランジスタ用Nチャンネルトランジスタを製造した。比較例として、ゲート電極のエッジゲート部分がセンターゲート部分と同じ条件でN+型不純物でドーピングされたことを除いては、本発明の場合と同じ条件で高電圧トランジスタ用Nチャンネルトランジスタを製造した。
図12で、本発明による半導体素子でゲート電極のうち、活性領域のセンター部分上にあるセンターゲート部分のみにトランジスタチャンネルの導電タイプと同じ導電型のドーパントを含む場合にも、比較例の場合とほぼ一致するトランスコンダクタンス(Gm)特性及びVd−Vg特性が得られることが確認できる。
本発明による半導体素子でゲート電極のうち、活性領域のセンター部分上にあるセンターゲート部分のみにトランジスタチャンネルの導電タイプと同じ導電型のドーパントを含む場合にも、比較例の場合と同じ飽和電流特性が得られることが分かる。
図15は、本発明による半導体素子のトランジスタと比較例による半導体素子のトランジスタとの、Vd=0.1Vの条件下でVb(back bias voltage)をそれぞれ0V、−2V及び−4Vとする時のId−Vg特性を比較したグラフである。
110 基板
112 素子分離領域
114 活性領域
114C センター部分
114E エッジ部分
120、220 ゲート電極
120C センターゲート部分
120E エッジゲート部分
120E_1、220E_1 第1エッジゲート部分
120E_2、220E_2 第2エッジゲート部分
120P ゲートパターン
122a 第1側壁
122b 第2側壁
122c 第3側壁
122d 第4側壁
124 絶縁スペーサ
130 ソースドリフト領域
132 ソース領域
140 ドレインドリフト領域
142 ドレイン領域
150、250 マスクパターン
160 層間絶縁膜
170 コンタクトプラグ
Claims (30)
- 基板に絶縁領域である素子分離領域により規定され、前記素子分離領域との界面に隣接したエッジ部分と、該エッジ部分により取り囲まれるセンター部分とを含む活性領域と、
前記活性領域及び前記素子分離領域上に形成され、前記活性領域のセンター部分と重畳するセンターゲート部分と、前記活性領域のエッジ部分と重畳するエッジゲート部分と、前記センターゲート部分のみに形成される第1導電型の第1不純物ドーピング領域とを含むゲート電極と、
前記活性領域と前記ゲート電極との間に介在配置されるゲート絶縁膜とを有することを特徴とする半導体素子。 - 前記エッジゲート部分には、不純物はドーピングされていないことを特徴とする請求項1に記載の半導体素子。
- 前記エッジゲート部分は、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことを特徴とする請求項1に記載の半導体素子。
- 前記ゲート電極の両側の前記活性領域にそれぞれ形成されるソース領域及びドレイン領域をさらに有し、
前記ソース領域及びドレイン領域は、前記第1導電型の不純物がドーピングされていることを特徴とする請求項1に記載の半導体素子。 - 前記ゲート電極は、前記第1不純物ドーピング領域を中心として、その両側に前記素子分離領域と重なるまでそれぞれ延びている第1端部及び第2端部を含むことを特徴とする請求項4に記載の半導体素子。
- 前記エッジゲート部分は、前記第1端部に形成される第1エッジゲート部分と、前記第2端部に形成される第2エッジゲート部分とを含むことを特徴とする請求項5に記載の半導体素子。
- 前記第1エッジゲート部分及び第2エッジゲート部分は、それぞれ不純物がドーピングされていないことを特徴とする請求項6に記載の半導体素子。
- 前記第1エッジゲート部分及び第2エッジゲート部分は、それぞれ前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことを特徴とする請求項6に記載の半導体素子。
- 前記第1エッジゲート部分及び第2エッジゲート部分は、相異なる不純物ドーピング濃度を持つことを特徴とする請求項8に記載の半導体素子。
- 前記第1エッジゲート部分及び第2エッジゲート部分のうちのいずれか一つは不純物がドーピングされておらず、前記第1エッジゲート部分及び第2エッジゲート部分のうちの他の一つは、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことを特徴とする請求項6に記載の半導体素子。
- 前記ゲート電極は、第1方向において前記第1不純物ドーピング領域を中心として、その両側が前記素子分離領域上に位置する第1の側壁対であり、
前記第1方向と直交する第2方向において前記第1不純物ドーピング領域を中心として、その両側が前記活性領域上に位置する第2の側壁対であることを特徴とする請求項1に記載の半導体素子。 - 前記第1不純物ドーピング領域は、前記第1の側壁対及び前記第2の側壁対からそれぞれ離隔した位置に形成されることを特徴とする請求項11に記載の半導体素子。
- 前記ゲート電極のエッジゲート部分は、前記第1の側壁対の各々から前記センターゲート部分までそれぞれ延びている第1エッジゲート部分及び第2エッジゲート部分を含むことを特徴とする請求項12に記載の半導体素子。
- 前記第1エッジゲート部分及び第2エッジゲート部分は、それぞれ不純物がドーピングされていないことを特徴とする請求項13に記載の半導体素子。
- 前記第1エッジゲート部分及び第2エッジゲート部分は、それぞれ前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことを特徴とする請求項13に記載の半導体素子。
- 前記第1エッジゲート部分及び第2エッジゲート部分は、相異なる不純物ドーピング濃度を持つことを特徴とする請求項15に記載の半導体素子。
- 前記第1エッジゲート部分及び第2エッジゲート部分のうちのいずれか一つは、不純物がドーピングされておらず、前記第1エッジゲート部分及び第2エッジゲート部分のうちの他の一つは、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を含むことを特徴とする請求項13に記載の半導体素子。
- 前記ゲート電極は、ポリシリコンを含んで形成されることを特徴とする請求項1に記載の半導体素子。
- 基板に絶縁領域である素子分離領域を形成して、前記素子分離領域との界面に隣接したエッジ部分と、該エッジ部分により取り囲まれるセンター部分とを含む活性領域を規定する工程と、
前記活性領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、前記活性領域のセンター部分及びエッジ部分と重畳しその両先端が前記素子分離膜上に位置する第1の端部を含むゲートパターンを形成する工程と、
前記ゲートパターンのうち、前記第1の端部の領域を含まない中心部分の領域に第1導電型の不純物を注入して、前記活性領域のセンター部分上の前記ゲートパターン内に第1導電型の第1不純物ドーピング領域を形成する工程とを有することを特徴とする半導体素子の製造方法。 - 前記ゲートパターンは、その両先端が前記活性領域上に位置する第2の端部をさらに含み、
前記第1不純物ドーピング領域は、前記第2の端部から離隔した位置に形成されることを特徴とする請求項19に記載の半導体素子の製造方法。 - 前記ゲート絶縁膜を形成する前に、前記活性領域に低濃度の第1導電型不純物領域を形成する工程と、
前記第1不純物ドーピング領域を形成するのと同時に、前記低濃度の第1導電型不純物領域内に高濃度の第1導電型不純物領域を形成する工程とをさらに有することを特徴とする請求項19に記載の半導体素子の製造方法。 - 前記ゲートパターンの第1の端部に、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を形成する工程をさらに有することを特徴とする請求項19に記載の半導体素子の製造方法。
- 前記第2不純物ドーピング領域は、前記第1不純物ドーピング領域の形成工程前に形成することを特徴とする請求項22に記載の半導体素子の製造方法。
- 前記第2不純物ドーピング領域は、前記第1不純物ドーピング領域の形成工程後に形成することを特徴とする請求項22に記載の半導体素子の製造方法。
- 前記ゲートパターンの第1の端部は、前記第1不純物ドーピング領域を中心としてその両側にそれぞれ位置する第1エッジゲート部分及び第2エッジゲート部分を含むことを特徴とする請求項19に記載の半導体素子の製造方法。
- 前記第1エッジゲート部分及び第2エッジゲート部分のうちの少なくとも1つの部分に、前記第1導電型と逆である第2導電型の第2不純物ドーピング領域を形成する工程をさらに有することを特徴とする請求項25に記載の半導体素子の製造方法。
- 前記第2不純物ドーピング領域は、前記第1エッジゲート部分及び第2エッジゲート部分それぞれ形成され、
前記第1エッジゲート部分に形成される第2不純物ドーピング領域と前記第2エッジゲート部分に形成される第2不純物ドーピング領域とは相異なるドーピング濃度を持つことを特徴とする請求項26に記載の半導体素子の製造方法。 - 前記第2不純物ドーピング領域は、前記第1エッジゲート部分及び第2エッジゲート部分それぞれ形成され、
前記第1エッジゲート部分に形成される第2不純物ドーピング領域と前記第2エッジゲート部分に形成される第2不純物ドーピング領域とは、相等しいドーピング濃度を持つことを特徴とする請求項26に記載の半導体素子の製造方法。 - 前記第1エッジゲート部分及び第2エッジゲート部分のうちの少なくとも1つの部分に、前記第1不純物ドーピング領域よりは低いドーピング濃度を持つ前記第1導電型の第2不純物ドーピング領域を形成する工程をさらに有することを特徴とする請求項25に記載の半導体素子の製造方法。
- 前記ゲートパターンは、ポリシリコンを含んで形成されることを特徴とする請求項19に記載の半導体素子の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080049674A KR101413651B1 (ko) | 2008-05-28 | 2008-05-28 | 트랜지스터를 구비한 반도체 소자 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009290211A true JP2009290211A (ja) | 2009-12-10 |
JP2009290211A5 JP2009290211A5 (ja) | 2012-06-07 |
Family
ID=41378701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009126207A Pending JP2009290211A (ja) | 2008-05-28 | 2009-05-26 | 半導体素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US20090294848A1 (ja) |
JP (1) | JP2009290211A (ja) |
KR (1) | KR101413651B1 (ja) |
TW (1) | TW200950086A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191088A (ja) * | 2011-03-13 | 2012-10-04 | Seiko Instruments Inc | 半導体装置および基準電圧生成回路 |
WO2023189505A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8138051B2 (en) * | 2009-06-19 | 2012-03-20 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit system with high voltage transistor and method of manufacture thereof |
TWI394278B (zh) * | 2009-12-29 | 2013-04-21 | Vanguard Int Semiconduct Corp | 半導體結構及其製造方法 |
US9123807B2 (en) * | 2010-12-28 | 2015-09-01 | Broadcom Corporation | Reduction of parasitic capacitance in a semiconductor device |
FR2981503A1 (fr) * | 2011-10-13 | 2013-04-19 | St Microelectronics Rousset | Transistor mos non sujet a l'effet hump |
JP6334370B2 (ja) * | 2014-11-13 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN105990115A (zh) * | 2015-02-02 | 2016-10-05 | 无锡华润上华半导体有限公司 | 一种半导体器件及其制造方法、电子装置 |
US9406771B1 (en) * | 2015-09-15 | 2016-08-02 | United Microelectronics Corp. | Semiconductor structure and manufacturing method thereof |
TWI571938B (zh) * | 2015-10-15 | 2017-02-21 | 力晶科技股份有限公司 | 半導體元件及其製造方法 |
KR20180052171A (ko) * | 2016-11-09 | 2018-05-18 | 삼성전자주식회사 | 반도체 집적회로 레이아웃의 설계 방법 및 이를 이용한 반도체 소자의 제조방법 |
CN108039365B (zh) * | 2017-09-25 | 2021-01-12 | 中国科学院微电子研究所 | 一种晶体管、钳位电路及集成电路 |
CN108039362B (zh) * | 2017-09-25 | 2021-01-12 | 中国科学院微电子研究所 | 一种晶体管、钳位电路及集成电路 |
US10468494B2 (en) * | 2018-02-09 | 2019-11-05 | United Microelectronics Corp. | High-voltage device and method for fabricating the same |
CN111092112B (zh) * | 2018-10-23 | 2020-11-13 | 合肥晶合集成电路有限公司 | Mos场效应晶体管及其制造方法 |
CN111048524A (zh) * | 2019-11-26 | 2020-04-21 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及制备方法、显示面板 |
US11444169B2 (en) * | 2020-02-27 | 2022-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transistor device with a gate structure having recesses overlying an interface between isolation and device regions |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496275A (ja) * | 1990-08-03 | 1992-03-27 | Nkk Corp | Mos型半導体装置 |
JPH06275821A (ja) * | 1993-03-18 | 1994-09-30 | Seiko Instr Inc | Mosトランジスタとその製造方法 |
JPH09148564A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体装置およびその製造方法 |
JP2000101084A (ja) * | 1998-09-18 | 2000-04-07 | Internatl Business Mach Corp <Ibm> | 空乏ポリシリコン・エッジ型mosfet構造及び方法 |
JP2001156290A (ja) * | 1999-11-30 | 2001-06-08 | Nec Corp | 半導体装置 |
JP2001217412A (ja) * | 2000-01-27 | 2001-08-10 | Hyundai Electronics Ind Co Ltd | 半導体素子及びその製造方法 |
JP2004253765A (ja) * | 2002-12-25 | 2004-09-09 | Fuji Electric Holdings Co Ltd | 半導体装置とその製造方法およびそれを用いた電力変換装置 |
JP2004281843A (ja) * | 2003-03-18 | 2004-10-07 | Toshiba Corp | 静電気放電保護素子およびこれを備える半導体集積回路装置 |
JP2007080956A (ja) * | 2005-09-12 | 2007-03-29 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5028556A (en) * | 1990-02-16 | 1991-07-02 | Hughes Aircraft Company | Process for fabricating radiation hard high voltage devices |
US5650654A (en) * | 1994-12-30 | 1997-07-22 | International Business Machines Corporation | MOSFET device having controlled parasitic isolation threshold voltage |
DE69630944D1 (de) * | 1996-03-29 | 2004-01-15 | St Microelectronics Srl | Hochspannungsfester MOS-Transistor und Verfahren zur Herstellung |
US5804496A (en) * | 1997-01-08 | 1998-09-08 | Advanced Micro Devices | Semiconductor device having reduced overlap capacitance and method of manufacture thereof |
US6555446B1 (en) * | 1999-12-10 | 2003-04-29 | Texas Instruments Incorporated | Body contact silicon-on-insulator transistor and method |
KR100645193B1 (ko) * | 2004-03-17 | 2006-11-10 | 매그나칩 반도체 유한회사 | 정전기 방전 보호 소자 및 그 제조 방법 |
KR100587605B1 (ko) | 2004-04-28 | 2006-06-08 | 매그나칩 반도체 유한회사 | 고전압 트랜지스터 및 그 제조방법 |
KR20060098191A (ko) | 2005-03-10 | 2006-09-18 | 삼성전자주식회사 | 고전압 트랜지스터 제조 방법. |
US7485925B2 (en) * | 2005-08-30 | 2009-02-03 | United Microelectronics Corp. | High voltage metal oxide semiconductor transistor and fabricating method thereof |
-
2008
- 2008-05-28 KR KR1020080049674A patent/KR101413651B1/ko active IP Right Grant
- 2008-11-10 US US12/268,031 patent/US20090294848A1/en not_active Abandoned
-
2009
- 2009-04-08 TW TW098111697A patent/TW200950086A/zh unknown
- 2009-05-26 JP JP2009126207A patent/JP2009290211A/ja active Pending
-
2010
- 2010-02-25 US US12/712,260 patent/US8247286B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0496275A (ja) * | 1990-08-03 | 1992-03-27 | Nkk Corp | Mos型半導体装置 |
JPH06275821A (ja) * | 1993-03-18 | 1994-09-30 | Seiko Instr Inc | Mosトランジスタとその製造方法 |
JPH09148564A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体装置およびその製造方法 |
JP2000101084A (ja) * | 1998-09-18 | 2000-04-07 | Internatl Business Mach Corp <Ibm> | 空乏ポリシリコン・エッジ型mosfet構造及び方法 |
JP2001156290A (ja) * | 1999-11-30 | 2001-06-08 | Nec Corp | 半導体装置 |
JP2001217412A (ja) * | 2000-01-27 | 2001-08-10 | Hyundai Electronics Ind Co Ltd | 半導体素子及びその製造方法 |
JP2004253765A (ja) * | 2002-12-25 | 2004-09-09 | Fuji Electric Holdings Co Ltd | 半導体装置とその製造方法およびそれを用いた電力変換装置 |
JP2004281843A (ja) * | 2003-03-18 | 2004-10-07 | Toshiba Corp | 静電気放電保護素子およびこれを備える半導体集積回路装置 |
JP2007080956A (ja) * | 2005-09-12 | 2007-03-29 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191088A (ja) * | 2011-03-13 | 2012-10-04 | Seiko Instruments Inc | 半導体装置および基準電圧生成回路 |
WO2023189505A1 (ja) * | 2022-03-31 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR101413651B1 (ko) | 2014-07-01 |
KR20090123537A (ko) | 2009-12-02 |
US20090294848A1 (en) | 2009-12-03 |
TW200950086A (en) | 2009-12-01 |
US8247286B2 (en) | 2012-08-21 |
US20100148252A1 (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101413651B1 (ko) | 트랜지스터를 구비한 반도체 소자 및 그 제조 방법 | |
EP0749165B1 (en) | Thin film transistor in insulated semiconductor substrate and manufacturing method thereof | |
KR100690924B1 (ko) | 반도체 집적 회로 장치와 그 제조 방법 | |
US8912605B1 (en) | ESD protection circuit | |
US7485925B2 (en) | High voltage metal oxide semiconductor transistor and fabricating method thereof | |
US20170062608A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20120267715A1 (en) | High voltage semiconductor device and method for fabricating the same | |
US20150008518A1 (en) | Flatband shift for improved transistor performance | |
KR20180110703A (ko) | 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법 | |
US7196375B2 (en) | High-voltage MOS transistor | |
JP2800702B2 (ja) | 半導体装置 | |
US20040150066A1 (en) | Semiconductor device and manufacturing method thereof | |
US9613952B2 (en) | Semiconductor ESD protection device | |
US7566934B2 (en) | Semiconductor device to suppress leak current at an end of an isolation film | |
US20050184361A1 (en) | Vertical bipolar transistor and method of manufacturing the same | |
US7994584B2 (en) | Semiconductor device having non-silicide region in which no silicide is formed on diffusion layer | |
JP2010177292A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009152442A (ja) | 半導体装置及びその製造方法 | |
KR100847827B1 (ko) | 고전압 트랜지스터의 제조 방법 | |
KR100331844B1 (ko) | 씨모스소자 | |
KR20040081048A (ko) | 반도체 장치 및 그 제조 방법 | |
KR101034670B1 (ko) | 트랜지스터 및 그의 제조 방법 | |
US20090096037A1 (en) | Semiconductor device having recessed field region and fabrication method thereof | |
US9337180B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
KR19980058692A (ko) | 모오스 트랜지스터 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |