JP2004335091A - 一つのパッドを通じてデータを同時に入出力するための半導体装置及び方法 - Google Patents
一つのパッドを通じてデータを同時に入出力するための半導体装置及び方法 Download PDFInfo
- Publication number
- JP2004335091A JP2004335091A JP2004137051A JP2004137051A JP2004335091A JP 2004335091 A JP2004335091 A JP 2004335091A JP 2004137051 A JP2004137051 A JP 2004137051A JP 2004137051 A JP2004137051 A JP 2004137051A JP 2004335091 A JP2004335091 A JP 2004335091A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- output
- line
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】入力及び出力バッファを備える両方向の入出力パッド、前記出力バッファに接続されるデータ出力ライン、前記入力バッファに接続されるデータ入力ラインを備える半導体装置である。ビットライン感知増幅器は、複数のビットラインに接続される。第1スイッチング回路は、前記データ出力ラインに接続される。第2スイッチング回路は、前記データ入力ラインに接続される。
【選択図】図2
Description
まず、T1区間で、第1出力信号DOUT1のレベルがハイ“H”であり、第2出力信号DOUT2のレベルがハイ“H”である場合、バス220の信号レベルVBLはハイ“Vh”である。
一般的に、多数のメモリセルMC1,MC2は、多数のビットラインBL,BLB及び多数のワードラインWLi,WLjの交点に存在する。
212 同時両方向の入出力チャンネル
214,244 出力バッファ
216,246 入力バッファ
220 バス
230 基準電圧発生回路
240 第2半導体装置
242 同時両方向の入出力パッド
DOUT1,DOUT2 第1及び第2出力信号
VBL 信号レベル
DIN1,DIN2 第1及び第2入力信号
VrefH,VrefL 第1及び第2基準電圧
Claims (11)
- 半導体装置において、
入力及び出力バッファを備える両方向の入出力パッドと、
前記出力バッファに接続されるデータ出力ラインと、
前記入力バッファに接続されるデータ入力ラインと、
複数のビットラインに接続されるビットライン感知増幅器と、
前記データ出力ラインに接続される第1スイッチング回路と、
前記データ入力ラインに接続される第2スイッチング回路と、
を備えることを特徴とする半導体装置。 - 前記入力バッファは、前記両方向の入出力パッドから出力された入力信号と前記出力バッファから出力された基準電圧とを比較し、その比較結果に相応する出力信号を発生することを特徴とする請求項1に記載の半導体装置。
- 半導体装置において、
入力及び出力バッファを備える両方向の入出力パッドと、
第1メモリセルと前記出力バッファ間に形成されるデータ出力パスと、
第2メモリセルと前記入力バッファ間に形成されるデータ入力パスと、
を備えることを特徴とする半導体装置。 - 前記入力バッファは、入力信号と基準電圧とを比較し、前記比較結果に相応する信号を発生することを特徴とする請求項3に記載の半導体装置。
- 半導体装置において、
多数のメモリバンクと、
データを入出力するための両方向の入出力パッドと、を備え、
前記多数のメモリバンクの各々は、
多数のメモリセルと、
データ読出しモードで、対応するメモリセルから前記両方向の入出力パッドに読出しデータを伝送するためのデータ出力ラインと、
データ書込みモードで、前記両方向の入出力パッドから対応するメモリセルに書込みデータを伝送するためのデータ入力ラインと、を備え、
前記データ読出しモードは、一つのメモリバンクで行われ、前記読出しデータは、前記データ出力ラインを通じて前記両方向の入出力パッドに伝送され、
前記データ書込みモードは、他のメモリバンクで行われ、前記書込みデータは、前記両方向の入出力パッドから前記データ入力ラインに伝送される
ことを特徴とする半導体装置。 - 半導体装置において、
多数のメモリバンクと、
両方向の入出力パッドと、を備え、
前記多数のメモリバンクの各々は、
第1カラム選択信号に応答して第1メモリセルと前記両方向の入出力パッド間に形成されるデータ出力パスと、
第2カラム選択信号に応答して第2メモリセルと前記両方向の入出力パッド間に形成されるデータ入力パスと、を備え、
何れか一つのメモリバンクのための前記第1カラム選択信号と他の一つのメモリバンクのための前記第2カラム選択信号とは、同時に活性化される
ことを特徴とする半導体装置。 - 前記両方向の入出力パッドは、入力及び出力バッファを備え、
前記データ出力パスは、前記第1メモリセルと前記出力バッファ間に形成され、前記データ入力パスは、前記第2メモリセルと前記入力バッファ間に形成されることを特徴とする請求項6に記載の半導体装置。 - データ出力ラインとデータ入力ラインとが接続された一つの両方向データパッドを通じてデータを入出力する方法において、
読出しデータを前記データ出力ラインを通じて第1メモリバンクの第1メモリセルから前記両方向の入出力パッドに伝送する段階と、
実質的に同時に書込みデータを前記データ入力ラインを通じて前記両方向パッドから第2メモリバンクの第2メモリセルに伝送する段階と、
を備えることを特徴とするデータを入出力する方法。 - 前記両方向の入出力パッドと前記第1メモリセル間に前記データ出力ラインを接続する段階と、
前記両方向の入出力パッドと前記第2メモリセル間に前記データ入力ラインを接続する段階と、をさらに備え、
前記データ入力ラインは、前記データ出力ラインから分離されたことを特徴とする請求項8に記載のデータを入出力する方法。 - 前記データ出力ラインを接続する段階と前記データ入力ラインを接続する段階とは実質的に同時になされることを特徴とする請求項9に記載のデータを入出力する方法。
- 第1及び第2カラム選択信号を発生する段階と、
前記第1カラム選択信号に応答して前記両方向の入出力パッドと前記第1メモリセル間に前記データ出力ラインを接続する段階と、
実質的に同時に前記両方向の入出力パッドと前記第2メモリセル間に前記データ入力ラインを接続する段階と、をさらに備え、
前記データ入力ラインは、前記データ出力ラインから分離されたことを特徴とする請求項8に記載のデータを入出力する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0028876A KR100532433B1 (ko) | 2003-05-07 | 2003-05-07 | 하나의 패드를 통하여 데이터를 동시에 입출력하기 위한장치 및 방법 |
KR2003-028876 | 2003-05-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004335091A true JP2004335091A (ja) | 2004-11-25 |
JP5057641B2 JP5057641B2 (ja) | 2012-10-24 |
Family
ID=33411647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004137051A Expired - Fee Related JP5057641B2 (ja) | 2003-05-07 | 2004-05-06 | 一つのパッドを通じてデータを同時に入出力するための半導体装置及び方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7023742B2 (ja) |
JP (1) | JP5057641B2 (ja) |
KR (1) | KR100532433B1 (ja) |
DE (1) | DE102004022355B4 (ja) |
TW (1) | TWI258765B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004362744A (ja) * | 2003-05-30 | 2004-12-24 | Hynix Semiconductor Inc | メモリ素子 |
US8369159B2 (en) | 2010-10-29 | 2013-02-05 | SK Hynix Inc. | Input/output circuit and method of semiconductor apparatus and system with the same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100546331B1 (ko) * | 2003-06-03 | 2006-01-26 | 삼성전자주식회사 | 스택 뱅크들 마다 독립적으로 동작하는 멀티 포트 메모리장치 |
KR100757925B1 (ko) | 2006-04-05 | 2007-09-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력 장치 및 제어방법 |
KR100781129B1 (ko) * | 2006-06-05 | 2007-11-30 | 엠텍비젼 주식회사 | 다중 포트 메모리 장치 및 그 데이터의 출력 방법 |
US9941238B2 (en) | 2015-11-09 | 2018-04-10 | Micron Technology, Inc. | Wiring with external terminal |
KR102487430B1 (ko) | 2018-05-10 | 2023-01-11 | 에스케이하이닉스 주식회사 | 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템 |
KR20230110443A (ko) * | 2022-01-11 | 2023-07-24 | 창신 메모리 테크놀로지즈 아이엔씨 | 신호 라인 구조, 신호 라인 구동 방법 및 신호 라인 회로 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51117503A (en) * | 1975-04-07 | 1976-10-15 | Nec Corp | Pulse transmitting-and-receiving circuit |
JPS6386191A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | ダイナミツクメモリ |
US5604450A (en) * | 1995-07-27 | 1997-02-18 | Intel Corporation | High speed bidirectional signaling scheme |
JPH1055674A (ja) * | 1996-08-09 | 1998-02-24 | Nec Corp | 半導体記憶装置 |
JPH11273335A (ja) * | 1997-12-10 | 1999-10-08 | Texas Instr Inc <Ti> | 高速、高帯域幅ランダム・アクセス・メモリ |
JP2002117674A (ja) * | 2000-10-10 | 2002-04-19 | Hitachi Ltd | 半導体装置 |
JP2003187574A (ja) * | 2001-11-26 | 2003-07-04 | Samsung Electronics Co Ltd | 同期式半導体メモリ装置 |
JP2004118845A (ja) * | 2002-09-25 | 2004-04-15 | Samsung Electronics Co Ltd | 同時両方向入出力回路 |
JP2004215268A (ja) * | 2002-12-31 | 2004-07-29 | Samsung Electronics Co Ltd | 同時両方向入出力回路及び方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2719852B2 (ja) * | 1991-03-07 | 1998-02-25 | 三菱電機株式会社 | 半導体記憶装置およびそれからのデータ読出方法 |
US5490112A (en) * | 1993-02-05 | 1996-02-06 | Micron Technology, Inc. | Multi-port memory device with multiple sets of columns |
JP3562725B2 (ja) * | 1993-12-24 | 2004-09-08 | 川崎マイクロエレクトロニクス株式会社 | 出力バッファ回路、および入出力バッファ回路 |
US5872471A (en) | 1995-12-25 | 1999-02-16 | Hitachi, Ltd. | Simultaneous bidirectional transmission circuit |
US5680365A (en) * | 1996-05-16 | 1997-10-21 | Mitsubishi Semiconductor America, Inc. | Shared dram I/O databus for high speed operation |
KR0183871B1 (ko) | 1996-05-29 | 1999-04-15 | 김광호 | 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치 |
KR100227272B1 (ko) * | 1996-08-08 | 1999-11-01 | 윤종용 | 1 사이클 동작 내부 리드/라이트 기능을 가진 반도체 메모리 장치 |
JPH10302471A (ja) * | 1997-02-28 | 1998-11-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2996201B2 (ja) | 1997-04-28 | 1999-12-27 | 日本電気株式会社 | 同時双方向インターフェース回路 |
JPH1186541A (ja) * | 1997-09-02 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100301039B1 (ko) * | 1998-05-14 | 2001-09-06 | 윤종용 | 칼럼선택선신호를제어하여데이터를마스킹하는반도체메모리장치및이의칼럼디코더 |
US6127849A (en) | 1998-08-11 | 2000-10-03 | Texas Instruments Incorporated | Simultaneous bi-directional input/output (I/O) circuit |
US6157560A (en) * | 1999-01-25 | 2000-12-05 | Winbond Electronics Corporation | Memory array datapath architecture |
US6424175B1 (en) * | 2000-09-11 | 2002-07-23 | Intel Corporation | Biased control loop circuit for setting impedance of output driver |
JP2003077276A (ja) * | 2001-08-31 | 2003-03-14 | Nec Corp | 半導体メモリ |
US6690191B2 (en) * | 2001-12-21 | 2004-02-10 | Sun Microsystems, Inc. | Bi-directional output buffer |
-
2003
- 2003-05-07 KR KR10-2003-0028876A patent/KR100532433B1/ko active IP Right Grant
-
2004
- 2004-04-06 US US10/819,678 patent/US7023742B2/en not_active Expired - Lifetime
- 2004-04-22 TW TW093111292A patent/TWI258765B/zh not_active IP Right Cessation
- 2004-04-30 DE DE102004022355A patent/DE102004022355B4/de not_active Expired - Fee Related
- 2004-05-06 JP JP2004137051A patent/JP5057641B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51117503A (en) * | 1975-04-07 | 1976-10-15 | Nec Corp | Pulse transmitting-and-receiving circuit |
JPS6386191A (ja) * | 1986-09-30 | 1988-04-16 | Toshiba Corp | ダイナミツクメモリ |
US5604450A (en) * | 1995-07-27 | 1997-02-18 | Intel Corporation | High speed bidirectional signaling scheme |
JPH1055674A (ja) * | 1996-08-09 | 1998-02-24 | Nec Corp | 半導体記憶装置 |
JPH11273335A (ja) * | 1997-12-10 | 1999-10-08 | Texas Instr Inc <Ti> | 高速、高帯域幅ランダム・アクセス・メモリ |
JP2002117674A (ja) * | 2000-10-10 | 2002-04-19 | Hitachi Ltd | 半導体装置 |
JP2003187574A (ja) * | 2001-11-26 | 2003-07-04 | Samsung Electronics Co Ltd | 同期式半導体メモリ装置 |
JP2004118845A (ja) * | 2002-09-25 | 2004-04-15 | Samsung Electronics Co Ltd | 同時両方向入出力回路 |
JP2004215268A (ja) * | 2002-12-31 | 2004-07-29 | Samsung Electronics Co Ltd | 同時両方向入出力回路及び方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004362744A (ja) * | 2003-05-30 | 2004-12-24 | Hynix Semiconductor Inc | メモリ素子 |
US8369159B2 (en) | 2010-10-29 | 2013-02-05 | SK Hynix Inc. | Input/output circuit and method of semiconductor apparatus and system with the same |
Also Published As
Publication number | Publication date |
---|---|
TW200509125A (en) | 2005-03-01 |
DE102004022355A1 (de) | 2004-12-09 |
US7023742B2 (en) | 2006-04-04 |
KR100532433B1 (ko) | 2005-11-30 |
DE102004022355B4 (de) | 2010-04-08 |
US20040223365A1 (en) | 2004-11-11 |
TWI258765B (en) | 2006-07-21 |
KR20040096071A (ko) | 2004-11-16 |
JP5057641B2 (ja) | 2012-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7239566B2 (en) | Semiconductor memory device and method of precharging global input/output lines thereof | |
US20080037333A1 (en) | Memory device with separate read and write gate voltage controls | |
US7663943B2 (en) | Semiconductor memory device and method for reading/writing data thereof | |
US8050130B2 (en) | Semiconductor memory device and internal data transmission method thereof | |
KR20090032281A (ko) | 반도체 메모리 장치 및 반도체 메모리 장치의 데이터입출력 방법 | |
US7245542B2 (en) | Memory device having open bit line cell structure using burn-in testing scheme and method therefor | |
KR100416622B1 (ko) | 동기식 반도체 메모리장치의 컬럼 디코더 인에이블 타이밍제어방법 및 장치 | |
JP5057641B2 (ja) | 一つのパッドを通じてデータを同時に入出力するための半導体装置及び方法 | |
KR100438779B1 (ko) | 멀티 뱅크 구조를 포함하는 동기식 반도체 메모리 장치 | |
KR100842757B1 (ko) | 반도체 메모리 장치 | |
KR20040072224A (ko) | 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치 | |
US7035153B2 (en) | Semiconductor memory device of bit line twist system | |
KR100931023B1 (ko) | 반도체 메모리 장치 | |
KR100640786B1 (ko) | 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법 | |
KR20080045018A (ko) | 반도체 메모리 장치 및 이 장치의 동작 방법 | |
JP7222568B2 (ja) | サブアンプ、スイッチング装置、及び、半導体装置 | |
KR20190075334A (ko) | 반도체 장치 | |
US7636250B2 (en) | Random access memory that selectively provides data to amplifiers | |
JP7014452B2 (ja) | サブアンプ、スイッチング装置、及び、半導体装置 | |
KR100968443B1 (ko) | 반도체 메모리 장치 | |
US20090040853A1 (en) | Method of precharging local input/output line and semiconductor memory device using the method | |
KR100324013B1 (ko) | 반도체소자의데이타전송방법및그장치 | |
KR20010048139A (ko) | 반도체 메모리 장치의 비트 라인 센스 증폭기 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110531 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |