TWI258765B - Semiconductor device and method for inputting/outputting data simultaneously through single pad - Google Patents

Description

1258765 ~~------------------------- 九、發明說明： 本申凊案主張於2003年5月7日於韓國智慧財産局申請之 韓國專利申請案第·3-28876號之優先權，該案之全文以 引用的方式併入本文所揭露之内容中。 【發明所屬之技術領域】 同 並 體 士本發明係關於-種半導體裝置，詳言之，係關於一種 ^且雙向輪入和輸出資料至一單一雙向輸入/輸出接塾、 經由一單一雙向輸入/輪出接墊輸入和輪出資料之半導 裝置及方法。 【先前技術】 “圖1係傳統半導體裝置中資料輸入/輸出電路之方塊圖。 芩考圖1，一半導體裝置1〇〇包括一記憶體組1〇、一輸入緩 衝為50、一輸出緩衝器6〇及一資料輸入/輸出接腳（通常稱爲 一 DQ)7〇 〇 將苓考圖1簡要說明一寫入資料操作。一旦一輸入信號經 由。亥貝料輸入/輪出接腳70被提供（或輸入）到該輸入緩衝器 5〇 ’ 4輸入緩衝器5〇緩衝該輸入信號以響應一寫入啟用信 5虎W—EN ’亚經由_對輸入/輸出線1〇和I〇B以及電晶體3〇 和4〇將緩衝的差動信號發送至一位元線感測放大器20。 在寫入貝料操作中，該電晶體30和40被接通以響應啓動 的订選擇信號CSL。該位元線感測放大器2〇接收並放大緩 衝的差動信號並且將該放大信號寫入相應之記憶單元MC i 和MC2中。 將參考圖1簡要說明一讀出資料操作。在讀出資料操作 92574.doc 1258765 中，該位元線感測放大荔20放大一對位元線8乙和之間 的一壓差並經由該電晶體30和40將放大的壓差發送至該— 對輸入/輸出線10和IOB。在寫入資料操作中，該電晶體川 和40被接通以響應該啓動的行選擇信號CSL。 一輸出緩衝器60接收該對輸入/輪出線1〇和ι〇β上的信 號，緩衝該接收信號以響應一讀出啟用信號R—EN，並經= 5亥資料輸入/輸出接腳7 0發送該緩衝信號。 由於對於資料的輸入/輸出該半導體裝置100使用同一輸 入/輸出線10和IOB，所以該寫入資料操作和該讀出資料操 作不忐經由該單一資料輸入/輸出接腳7〇同時進行。 因此，該半導體裝置100必須順序執行資料寫入和讀出操 作。 、 【發明内容】 本發明提供-種經由一單一雙向輪入/輸出接塾大體上 同時輸入及輸出資料之半導體裝置及方法。 在Μ知例中，該半導體裝置包括-輸出緩衝器和-輸 :緩衝器的雙向輸入/輸出接墊、耦合至該輸出緩衝器的一 貝枓輸出線以及耦合至該輸入緩衝器的一資料輸入線。一 位元線感測放大⑼合至複數個位m-交換電路 不禺合至该貧料輪*屮綠 、 。一苐二交換電路耦合至該資料輸入 線0 5亥輸入緩衝器將央白 自5亥又向輸入/輪出接墊之一輸入信 號與來自該輸出緩衝 ^ 4 L ^ ^ 野為的一參考电壓相比較，並且該輸入 緩衝器產生一輪Ψ /山口占 韻"出k唬作爲比較的結果。 92574.doc 1258765 ------------------------------------------------ 在一實施例中’該半導體裝置包括一輪出緩衝器和一輸 入緩衝器的雙向輸入/輸出接墊、一形成於一第一記悚單元 和該輪出緩衝器之間的資料輪出路徑以及一形成於一第一 έ己憶單元和該輪入緩衝器之間的資料輸入路徑。 該輸入緩衝器將一輸入信號與一參考電壓作比較，並産 生一信號以響應該比較。 在一實施例中，該半導體裝置包括複數個記憶體組；以 及一輪入和輸出資料的雙向輸入/輸出接墊。該複數個記憶 體組中每一個包括複數個記憶單元、一資料輸出線和一資 料輸入線，在一讀出模式中該資料輸出線將讀出的資料自 相應的§己憶單元發送至該雙向輸入/輸出接塾，在一寫入 杈式中該資料輸入線將寫入資料自該雙向輸入/輸出接墊 發送至一相應的記憶單元。該讀出模式在一記憶體組中執 仃，該讀出資料經由該資料輸出線發送至該雙向輸入/輸出 接墊。該寫入模式在另一記憶體組中執行，該寫入的資料 自該雙向輸入/輸出接墊發送至該資料輸入線。 在一貫施例中，該半導體裝置包括複數個記憶體組和一 雙向輸入/輸出接墊。該複數個記憶體組中每一個包括一資 料輸出路徑和一資料輸入路徑，該資料輸出路徑形成在一 第一記憶單元和該雙向輸入/輸出接墊之間以響應一第一 行選擇信號，該資料輸入路徑形成在一第二記憶單元和节 雙向輸入/輸出接墊之間以響應一第二行選擇信號。用於— 記憶體組的該第一行選擇信號和用於另一記憶體組的該第 二行選擇信號大體上同時被啓動。 92574.doc 1258765 5亥雙向輪入/輸出接墊包括一;一〜 - 器。該資枓趴山 调出緩衝為和—輪入緩衝 貝枓輸出路徑形成於該第一記 器之間，以及兮次α丨认 心早兀和该輪出緩衝 〜貝枓輸入路徑形成於該第二記 輸入緩衝器之間。 …早兀和泫 在戶、她例中，用於經由耦合至一資料於屮 輸入線的一單—錐+ 4 、輸出線和一資料 早又向輸入/輸出接墊來輸入和輪出資料的 次包括：_出的資料以及大體上同時發送寫入的 貝枓，该讀出的資料經由該資料輸出線自一第—記憶單元 ^运至5亥雙向輸入/輸出接墊，該寫入的資料經由該資料輸 2線自該雙向輸入/輸出接墊發送至一第二記憶體組的一 弟一記憶單元。 該方法還包括耦合該雙向輸入/輸出接墊和該第一記憶 單元之間之資料輸出線以及耦合該雙向輸入/輸出接墊和 該第二記憶單元之間的資料輸入線，該資料輸入線與該資 料輸出線分開。 该耦合資料輸出線和耦合資料輸入線大體上同時發生。 该方法還包括産生一第一行選擇信號和一第二行選擇作 號、耦I合該雙向輸入/輸出接塾和該第一記憶單元之間的資 料輸出線以響應該第一行選擇信號，以及大體上同時I馬合 該雙向輸入/輸出接墊和該第二記憶單元之間的資料輸人 線以響應該第二行選擇信號，該資料輸入線不同於該資料 輸出線。 【貫施方式】 現在將參考附圖更徹底地描述本發明，附圖中顯示本發 92574.doc 1258765 明的貫施例。在全部附圖中相同的參考數字用於標記相同 的組件。 圖2係利用一雙向輸入/輸出接塾的一輸入/輸出系統之一 方塊圖。參考圖2，一第一半導體裝置21〇、包括一第二半 導體裝置240的該輸入/輸出系統、一匯流排（或稱作一通 迢）220和一參考電壓產生電路23〇。 該第一半導體裝置21〇包括一同時的雙向輸入/輸出接墊 2 1 2 ’該接墊具有一輸出緩衝器2丨4和一輸入緩衝器2 1 6。 該第二半導體裝置240包括一同時的雙向輸入/輸出接墊 242 ’該接塾具有一輸出緩衝器244和一輸入缓衝器246。 該匯流排220連接於該同時的雙向輸入/輸出接墊212和 242之間。該參考電壓産生電路23〇將一第一參考電壓vrefH 和一第二參考電壓VrefL提供給該輸入缓衝器216和246。 圖3係圖2中顯示的該雙向輸入/輸出接墊212和242的波 形圖。該輸入/輸出接墊2 12和242依照下列情況工作。參考 圖2和3，在一時間間隔T1期間，當一第一輸出信號D〇UT1 的位準處於一邏輯高，，Η，，且一第二輸出信號DOUT2的位準 處於一邏輯高”Η’’時，該匯流排220的信號VBL具有一邏輯高 位準 ’’Vh，，。 該輸入緩衝器21 6將該匯流排220之該信號VBL之該邏輯 问位準”Vh”與該第一參考電壓VrefH比較以響應具有邏輯 南位準，，H”之第一輸出信號DOUT1。該輸入緩衝器216輸出 具有該邏輯高位準，，H”的第一輸入信號DIN1以響應該比 較。這裏，該第一參考電壓VrefH的位準被設定爲該第一輸 92574.doc 1258765 ^信號D〇UT1的位準的75%。熟習此項技術者應發現到該 巧位準第一參考電壓V^fH(即，Vh)可設定爲不同。 輪入緩衝态246將該匯流排220之該信號vbl之該邏輯 阿位準”Vh”與第一參考電壓VrefH比較以響應具有邏輯高 位準”H”之第二輪出信號DOUT2。該輸入緩衝器246輸出— 具有邏輯高位準” H”的第二輸入信號DIN2以響應該比較。 在一時間間隔T2期間，當該第一輸出信號D〇UT1的位準 係邏輯高"H”以及該第二輸出信號d〇ut2的位準係邏輯低 ，該匯流排220的信號Vbl具有一中間位準”Vmid，，。較 佳地，該中間位準，，Vniid”被設定爲該邏輯高位準”Vh，，的 50%。熟習此項技術者應發現到該第一參考電壓VRfH的中 間位準（即，Vmid)可設定爲不同。 該輸入緩衝器216將該匯流排220之該信號Vbl之該中間 位準’’Vimd”與第一參考電壓Vreffl比較以響應具有邏輯高 位準’’Hf’之第一輸出信號DOUT1。該輸入緩衝器216輸出一 具有低位準”L”的該第一輸入信號DIN1以響應該比較。 該輸入緩衝器246將該匯流排220之該信號Vbl之該中間 位準Vmid與第一參考電壓比較以響應具有低位準 ’’L”之第二輸出信號〇〇1；丁2。該輸入緩衝器246輸出具有邏 輯南位準”H”的該第二輸入信號DIN2以響應該比較。 在一枯間間隔T4期間，當該第一輸出信的位準 係低"L”且該第二輸出信號D〇UT2的位準係低，，l，，時，該匯 流排220的信號vBL具有一低位準”vi，，。 該輸入緩衝器216將該匯流排220之該信號Vbl之該低位 92574.doc 1258765 .......---------------------------------------------------- _ 、 ............................ =:1”與第二參考電壓VrefL比較以響應具有低位準,，Lr 弟-輪出信號D〇UT1。該輸入緩衝器21 : "L，，的兮— ’低位準 5亥弟一輸入信號DIN1以響應該比較。 該輪入緩衝器2从將該匯流排“Ο之該信 M HV]ff . _ u BL< 该低位 一 _ /、弟二參考電壓VrefL比較以響應具有低位準"L"之 第二輪出信號DOUT2。該輸入緩衝器246輸出具有低位= "L”的該第二輸入信號DIN2以響應該比較。在該時間間隔 T3和T5期間，該輸入/輸出接墊2丨2和242的操作對於熟習2 項技術者應當係顯而易見的。關於時間間隔Τ3和Τ5的說明 將不再作任何詳細地論述。 圖4係關於包括根據本發明一實施例的一雙向輸入/輸出 接墊的半導體裝置之資料輸入/輸出之方塊圖。參考圖斗， 一半導體裝置400包括一記憶體組41〇和一雙向輸入/輪出 接墊407。該記憶體組41〇包括複數個記憶單元Μ(η和 MC2、一位元線感測放大器4〇1、一第一交換電路4〇3、一 第二交換電路405、一資料輸出線4〇4和一資料輸入線4〇6。 在一實施例中，該資料輸出線404和資料輸入線406係兩條 不同的線。 該複數個記憶單元MC 1和MC2位於複數個位元線Bl和 BLB以及複數個字線WLi和WLj的交又點處。 该位元線感測放大器4 0 1包括第一埠（未顯示）和第二埠 (未顯示）。該第一埠中每一個連接至相應的位元線BL或 BLB，以及該第二埠中每一個連接至相應交換電路4〇3或 405的一第一端。 92574.doc 1258765 _________ .……—______________________________________________— ................ 5亥弟一父換電路4 〇 3可每yd名 从 丨、·* J具作為一 N溝道金屬-氧化物-半導 體（NMOS)電晶體，並將該資料輪出線4〇4連接至該第二璋 其中之一以響應第-行選擇信號R—CSL” 4第一乂換電路405可實作為一NM〇S電晶體並將該資料 輸入線406連接至該裳一.+含&丄 /弟一琿其中之一以響應第二行選擇信 號 W—CSLj。 在圖4中僅紿出一單一資料輸出線404和一單一資料輸 入線406 ’以方便解釋。然而，本發明中的資料輸出線、 資料輸入線406和雙向輸入/輸出接墊4〇7的數量，不受限 名第行遥擇^號R—CSLi和第二行選擇信號w_CSLj·分 別被啓動。然@，較佳地該第一行選擇信號R—csu和第二 行k擇L 5虎W—CSLj在同一記憶體組4丨〇中沒有同時被啓 動。 希望該第一行選擇信號R-Csu在讀出資料操作中啓動 一灯4擇線。希望該第二行選擇信號w_CSLj在寫入資料操 作中啓動該行選擇線。 在項出資料操作中，讀出的資料經由該資料輸出線々Μ 被發运至一輸出緩衝器4〇9。在寫入資料操作中，寫入的資 料經由一輸入緩衝器411被發送至該資料輸入線4〇6。 該雙向輸入/輸出接墊407包括該輸出緩衝器4〇9、該輸入 緩衝器411和一接墊413。該雙向輸入/輸出接墊4〇7的操作 與圖2或圖3中顯示的同時的雙向輸入/輸出接墊212或242 的操作相同。 92574.doc 1258765 泫輸出綾衝409緩衝該資料輸出線4〇4上的資料以響應 -讀出啟用信號R—EN，並將該緩衝了的資料輸出至該接塾 413 〇 該輸入緩衝器411經由該接墊413接收一信號（例如，圖2 中匯流排220的信號Vbl)輸入以響應一寫入啟用信號 W—EN，亚將輸入信號與一參考電壓Vreffl或▽“江相比較。 該爹考電壓由資料輸出線4〇4上的信號位準（邏輯高或低）確 疋。接著根據比較的結果該輸入緩衝器411對該輸入信號緩 衝’並將緩衝的信號發送至該資料輸入線4〇6。 當該第一交換電路403被接通以響應該啓動的第一行選 擇信號R—CSLi時，一資料輸出路徑形成於一第一記憶單元 MCI或MC2和該輪出緩衝器4〇9之間。因此，自該第一記憶 單兀MCI或MC2輸出的一信號，經由該資料輸出路徑輪出 至該接墊413。 當该第二交換電路4〇5被接通以響應該啓動的第二行選 擇信號W一 CSLj時，一資料輸入路徑形成於該雙向輸入/輸 出接墊407的該輸入緩衝器411和該第一記憶單元MCi或 MC2之間。因此，經由該接墊413輸入的一信號，經由該資 料輸入路控被發送至該第一記憶單元MC丨或MC2。 _ 圖5係根據本發明實施例的一半導體裝置的方塊圖。參考 圖5，一半導體裝置5〇〇包括一組控制器5丨〇、複數個記憶體 組521-1至521-8、一輸出管路（pipelme)523、一輸入管路 和一雙向輸入/輸出接墊527。 該組控制器5 1 〇輪出該寫入啟用信號W—EN、該讀出啟用 92574.doc 1258765 ^唬R—ΕΝ、该第一行選擇信號R—csLi和/或該第二行選擇 信號W—CSLj以響應—第_命令信號、—第一位址 M1/ADD1、一第二命令信號和一第二位址。 心裏’〈1 >和〈」〉的範圍是丨_8且互不相同，也就是說〈“ 、。之在同 5己fe體組内不能同時執行該寫入 資料操作和讀出資料操作。 另外，不能在兩個不同的記憶體組中同時執行讀出資料 操作，且不能在兩個不同的記憶體組中同時執行寫入資料 操作。 複數個記憶體組52卜丨至521_8中每一個包括圖4中的記 十思體組410,並執行該讀出資料操作以響應該第一行選擇信 號R一CSLi或執行该寫入資料操作以響應該第二行選擇信號 W—CSLj。 忒輸出官路523包括一預定鎖存器（未顯示）以暫時鎖存 k複數個圮憶體組52 1-1至52 1-8輸出之讀出的資料，並將鎖 存的貧料輸出至具有該雙向輸入/輸出接墊527的該輸出緩 衝器409。該輸出緩衝器4〇9輸出一信號，自該輸出管路523 輸出至該接墊4 1 3以響應該讀出啟用信號R_EN。 該雙向輸入/輸出接墊527的該輸入緩衝器411經由該接 墊413接收一輸入信號以響應該寫入啟用信號W—EN，並將 該接收的信號與該參考電壓VrefH或VrefL相比較，該參考 電壓係根據自該輸出管路523輸出的信號的位準加以選 擇。該輸入緩衝器4 11輸出一檢測該輸入管路525的信號， 以響應該比較。 92574.doc 1258765 被=二管：，括-預定鎖存器(未顯示)以暫時鎖存 二 u個。己^體組切^至⑵-⑽信號’並將該鎖存 的k唬輸入至相應的記憶體組中。 圖1係一圖/中的該半導體裝置的詳圖。參考圖4、5和6, 在弟^己憶體組521-3中執行該寫入資料操作的情況以 及在士 :四& fe、體組521_4中執行該讀出資料操作的情況 將同時說明如下。 希望該第一行選擇信號R—csu接通一記憶體組 Mi姻第一交換電路403，以及希望該第二行選擇信號 w 一 CSLJ接通一記憶體組52H的該第二交換電路4〇5。 吕亥組控制器5 10產生一啓動的第二行選擇信號w』sl3和 啓動的寫入啟用信號W—ENu響應該.第一命令信號和該第 一位址 COM1/ADD1。 同牯，该組控制器5 1 〇產生一啓動的第一行選擇信號 R一CSL4和該啓動的讀出啟用信號RJEN以響應該第二命令 信號和該第二位址COM2/ADD2。 因此’該第三記憶體組52丨_3的一NMOS電晶體605被接通 以響應該啓動的第二行選擇信號W一CSL3，以及該第四記憶 體組52 1-4的一 NMOS電晶體613被接通以響應該啓動的第 一行選擇信號R CSL4。 在該讀出資料操作中，自該第四記憶體組52 1 -4的一記憶 單元MC4一 1或MC4一2讀出的資料經由一對位元線BL4和 BLB4、一位元線感測放大器611、一第一交換電路6 1 3、一 資料輸出線617、該輸出緩衝器409以及該接墊413被輸出至 92574.doc 1258765 該半導體裝置500的外部Γ一 一 _- 可=形成人了-資料輸出路徑。該資料輸出線― "目同的金屬材料或不同的金屬材料形成。 半iW著心出貝料操作，在寫人資料 憶體組521-3的一々a抑-Λ 巧入〇亥〇己 ^ D〖思早兀MC3 — 1或MC3—2的資料經由該 妾墊13、該輸入緩衝器4 一 貝科輸入線619、一資料輸 ' 、一第二交換電路605、該位元線感測放大界6〇1 以及—對位元線BL3和BLB3被輸人至記憶單元MU Μ MC3一2 中。 — 換&之，形成了一資料輸入路徑。該資料輸入線609和619 可以由相同的金屬材料或不同的金屬材料形成。 因此，被寫入該第三記憶體組521_3的資料和自該第四記 憶體組521-4輸出的資料可以經由該接墊413同時輸入和輸 出。因此，利用該雙向輸入/輸出接墊413的該半導體裝置 500的帶寬增加到圖i中該傳統半導體裝置1〇〇帶寬的2倍。 圖7係用於說明圖5中顯示的該半導體裝置5〇〇操作的時 序圖。圖7的時序圖施加至不同的記憶體組之間，其中讀出 延遲日T間（RL)係8時鐘周期’寫入延遲時間（wl)係1時鐘周 期，以及脈衝長度（BL)係4時鐘周期。 參考圖4、5和7，用於讀出該第五記憶體組52 1 -5資料的 讀出命令RD 5被輸入後，用於將資料寫入到該第一記憶體 組521-1的一命令WR1在7時鐘周期之後被輸入。在該讀出 延遲時間（RL)和該寫入延遲時間（WL)結束之後，自該第五 記憶體組521-5讀出資料D1，並經由該資料輸出路徑發送至 92574.doc -16- 1258765 該接塾㈣阳。然而，同時被寫入該第:記憶體組叫 的該資料Q5,經由該接墊（Dq)413和該資料輸入路徑輸入。 除該第一記憶體組521-1外，希望-讀出命令刪在複 數個’己丨思體組其中之_中實現該讀出資料操作。除該記憶 體組52=外’希望—讀出命令RDE2在複數個記憶體組其 中之-實現該讀出資料操作。因Λ，當在該第一記憶體組 521-1中執行該寫人資料操作以響應該寫人命令侧時，不 月b在σ亥第一 §己憶體組52丨·丨中執行該讀出資料操作。 如上所述，-種用於經由一根據本發明的單一雙向輸入/ 輸出接墊同時輸入和輸出資料的裝置及方法，可以減少用 於根據本發明半導體裝置之間的一匯流排寬度的一半。 芩考其中一不範例具體顯示和說明本發明的同時，熟習 此項技術者應當瞭解在不脫離本發明的精神和範圍的條件 下可以進行形式和細節上的各種變形，本發明的範圍如隨 附的申請專利範圍和它們的同等範圍所定義。 【圖式簡單說明】 透過參考附圖詳細说明範例實施例，本發明的上述及其 他觀點和優點將變得更清楚明白。 圖1係傳統半導體裝置中一資料輸入/輸出電路之方塊 圖0 圖2係利用一雙向輸入/輸出接墊的一輸入/輸出系統之方 塊圖。 圖3係圖2中顯示的該雙向輸入/輸出接墊之波形圖。 圖4係根據本發明實施例包括圖2中顯示的該雙向輸入/ 92574.doc 1258765 輸出接墊的一資料輸入/輸出電路之方塊圖。 圖5係根據本發明實施例的一半導體裝置之方塊圖。 圖6係圖5中顯示的該半導體裝置之示意圖。 圖7係圖5中顯示的該半導體裝置之時序圖。 【主要元件符號說明】 10 記憶體組 20 位元線感測放大器 30、40 電晶體 50 輸入緩衝器 60 輸出緩衝為 70 資料輸入/輸出接腳 100 半導體裝置 210 第一半導體裝置 212 雙向輸入/輸出接塾 214 輸出缓衝器 216 輸入緩衝器 220 匯流排（或通道） 230 參考電壓産生電路 240 第二半導體裝置 242 雙向輸入/輸出接墊 244 輸出緩衝器 246 輸入緩衝器 400 半導體裝置 401 位元線感測放大器 92574.doc -18 - 1258765 403 第一交換電路 404 資料輸出線 405 第二交換電路 406 資料輸入線 407 雙向輸入/輸出接塾 409 輸出緩衝器 410 記憶體組 411 輸入緩衝器 413 接墊 500 半導體裝置 510 記憶體控制器 521-1 第一記憶體組 521-2 第二記憶體組 521-3 第三記憶體組 521-4 第四記憶體組 521-5 第五記憶體組 521-6 第六記憶體組 521-7 第七記憶體組 521-8 第八記憶體組 523 輸出管路 525 輸入管路 527 雙向輸入/輸出接墊 601 位元線感測放大器 605 NMOS電晶體 92574.doc -19 - 1258765 607 資料輸出線 609 資料輸入線 611 位元線感測放大器 613 NMOS電晶體第一交換電路 617 資料輸出線 619 資料輸入線 BL、BLB、 BL3、BLB3位元線 WLi、WLj 字線 MC 1、MC2 記憶單元第一記憶單元 MC3 —1、MC3—2 記憶體組52 1-3的記憶單元 I〇、IOB 輸入/輸出線 CSL 行選擇信號 R_EN 讀出啟用信號 W_EN 寫入啟用信號 Vbl 匯流排220的信號 DIN 1 第一輸入信號 DOUT 1 第一輸出信號 DIN 2 第二輸入信號 DOUT 2 第二輸出信號 VrefH 第一參考電壓 VrefL 第二參考電壓 Vmid 中間位準 Vh 邏輯高位準 VI 低位準 92574.doc -20- 1258765 ，，H，， 邏輯高位準 ，，L，， 邏輯低位準 R CSLi、R」 CSL3 、 R_CSL4 第 W—CSLj、W CSL3 、 W_CSL4 第 C0M1/ADD1 第一地址 COM2/ADD2 第二地址 CLK 時鐘 DQ 接墊 RL 讀出延遲時間 WL 寫入延遲時間 BL 脈衝時間 行選擇信號 行選擇信號 92574.doc -21-

Claims (1)

1258多巧=92號專利申請案 .一—— 申年η月）碑 ' :. 十、申请專利範圍：一一 --每 > 〜.n.— j 1 · 一種半導體裝置，包括： 包括一輸出緩衝器和—輸入緩衝器的—雙向輸入 接墊； ^ 輕合至該輸出緩衝器的—資料輸出線； 輕合至該輸入緩衝器的一資料輸入線； 轉合至複數個位元線的一位元線感測放大器； 輕合至該資料輸出線的一第一交換電路；以及 耦合至該資料輸入線的一第二交換電路， 其中該輸入緩衝器將來自該雙向輸入/輸出接墊的_輪 入L號與來自该輸出緩衝器的一參考電壓作比較；以及 該輸入緩衝器産生一輸出信號作爲該比較的一結果。 2. 一種半導體裝置，包括：包括一輸出緩衝器和一輸入緩 衝器的一雙向輸入/輸出接墊； 形成於一第一圯憶單元和該輪出緩衝器之間的一資料 輸出路徑；以及 形成於一第二記憶單元和該輸入緩衝器之間的一資料 輸入路徑， 其中該輸入緩衝器將一輸入信號與一參考電壓作比較 並産生一信號以響應該比較。 3· —種半導體裝置，包括： 複數個記憶體組；以及 用於輸入和輸出資料的一包括一輸出緩衝器和一輪入 緩衝器的雙向輸入/輸出接墊，其中該輸入緩衝器將來自 92574-941107.d〇c 1258765 該雙向輸入/輸出接墊的一輸入信號與來自該輸出緩衝器 的:參考電壓作比較；以及該輸入緩衝器産生一輸出信二 作爲該比較的一結果； U 其中該複數個記憶體組中每一個包括： 複數個記憶單元； 在-讀出模式中將讀出的資料自―相應的記憶單元 k至八向輸入/輸出接塾中的一資料輸出線；以及 在：寫入模式中將寫入的資料自該雙向輸入/輸出接 發达至一相應的記憶單元中的一資料輸入線； 其中在一記憶體組中執行該讀出模式，該讀出的 經由該資料輸出線發送至該雙向輸入/輸出接塾；以及 其中在另一記憶體組中執行該寫入模式，該寫入的 4. 貝枓自該雙向輸人/輸出接墊發送至該f料輸入線。 一種半導體裝置，包括： 複數個記憶體組；以及 接：包：一輸出緩衝器和一輸入緩衝器的雙向輸入/輸出 入與輪出資料，其中該輸入緩衝器將來自該雙 向輛入/輸出接墊的一輪 墊的知入以與來自該輸出緩衝器的_ 麥考毛壓作比較；以及該輸 該比較的一結果； —生-輸出信號作爲 其中該複數個記憶體組中每一個包括· 形^於―第—記憶單元和該雙^輸入/輸出接塾之間 勺貝料輸出路徑以響應一第_彳_ 形成於—第二記憶單2元和該雙向輸人/輸出接墊之 . … 弟订遠擇#號；以及 92574-941107.doc 1258765 的一資料輸入路徑以響應一第二行遗^〜〜〜一 ^、擇信號· 其中用於-記憶體組的該第—行選’ 一印忤麯知ΑΑ 4斤 伴就和用於另 5· 记k體組的該第二行選擇信號實質上 如申請專利範圍第4項之半導體裝置，5時被啟動。 其中該雙向輸入/輸出接墊包括一輪 緩衝器； 翰出緩衝器和一輸入 元和該輸出 其中該資料輸出路徑形成於該第_記 缓衝器之間；以及 其中該資料輸入路徑形成於該第_ 緩衝器之間。 °思單元和該輸入 6 _ 一種用於經由耦合至一資料輸出線和一次 單-雙向輸入/輸出接墊來輸入和輸出資料的線:厂 耦合該雙向輸入/輸出接墊和一第一、/ ，已括· 資料輸出線； ° ^單元之間的該 耦合該雙向輸入/輸出接墊和一第二 資料輸入線’該資料輸入線和該資料輪出：：：間::： 出的資料經由該資料輸出線自該第 “開’將項 雙向輸入/輸出接墊；以及 °隐早元發送至該 實質上同時將寫入的資料經由該資料 輸入/輸出接墊發送至該第二記憶單元。Μ 、、、该雙向 7.如申請專利範圍第6項之方法，其中耦合 合該資料輸入線實質上同時發生。 〃則、、、和耦 8，如申請專利範圍第6項之方法，包括： 産生一第一行選擇信號和一第— 士人 弟一仃璲擇信號；以及 耦合該雙向輸入/輸出接墊和該第一記 一 92574-941107.doc _3_ 心旱元之間的該 1258765 資料輸出線以響應該第一行選擇信號； 實質上同時耦合該雙向輸入/輸出接墊和該第二記憶單 元之間的該資料輸入線以響應該第二行選擇信號，該資 料輸入線不同於該資料輸出線。 92574-941107.doc 4-