JP7222568B2 - サブアンプ、スイッチング装置、及び、半導体装置 - Google Patents
サブアンプ、スイッチング装置、及び、半導体装置 Download PDFInfo
- Publication number
- JP7222568B2 JP7222568B2 JP2022003748A JP2022003748A JP7222568B2 JP 7222568 B2 JP7222568 B2 JP 7222568B2 JP 2022003748 A JP2022003748 A JP 2022003748A JP 2022003748 A JP2022003748 A JP 2022003748A JP 7222568 B2 JP7222568 B2 JP 7222568B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- local
- potential
- sub
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dram (AREA)
Description
まず、本発明の各実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1の概要を説明する。
次に、本発明の第1実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1について、図1~図6を参照して説明する。
半導体装置1は、図1に示すように、センスアンプ(SA)領域SAAと、メインアンプMAと、XデコーダXDEC及びYデコーダYDECと、サブワードドライバSWDと、メモリセルMCと、メイン配線MIOBと、カラム配線YSと、を備える。
スイッチング装置10は、隣接して複数配置されることにより、1つのセンスアンプ領域SAAを構成する。本実施形態において、スイッチング装置10は、行方向に128個並べて配置されることにより、1つのセンスアンプ領域SAAを構成する。スイッチング装置10は、サブアンプSAPと、カラムスイッチYSWと、センスアンプSAと、を備える。本実施形態において、スイッチング装置10は、図2に示すように、1つのサブアンプSAPと、4つのカラムスイッチYSWと、4つのセンスアンプSAと、を備える。
図3に示すように、サブアンプSAPは、一対のローカル配線LIOT,LIOBと、第1プリチャージ回路110と、ローカル反転駆動回路120と、ローカル非反転駆動回路130と、メイン反転駆動回路140と、を備える。
スタンバイ状態(状態A以前)では、電源線PCS,NCSは、電位VARYのハーフレベルであるVBLPにプリチャージされる。例えば、VARYが1.0Vであれば、VBLPは0.5Vであり、一対のローカル配線LIOT,LIOBは、第1プリチャージ回路110でVBLPにプリチャージされる。メイン配線MIOBは、メインプリチャージ配線DMIOEQBのプリチャージ信号DMIOEQBがVSS(接地レベル)であり、外部電位VDDレベル(VDD>VARY)にプリチャージされる。
次に、本発明の第2実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1について説明する。第2実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第2実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1は、図7及び図8に示すように、メインアンプMAの第2プリチャージ回路23が外部電位VDDよりも低い電位VIO(例えば、0.8V)でメイン配線MIOBをプリチャージする点で第1実施形態と異なる。これに伴い、メイン配線MIOBに伝送されるデータは、電位VIO-VSS間で振幅する。メイン配線MIOBに伝送されるデータの低振幅化に対応するように、メインアンプMAの回路は、メイン配線MIOBがnMOSトランジスタ(外部電位VDDがドレインに印加)にゲート受けされる回路となっている点で第1実施形態と異なる。また、ローカル配線LIOT,LIOBの他方の電位VARYがメイン配線MIOBの電位VIOよりも大きい場合、書き込み信号WTの振幅がVIO-VSS振幅とされる点で第1実施形態と異なる。
次に、本発明の第3実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1について、図9及び図10を参照して説明する。第3実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第3実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1は、図9及び図10に示すように、第2実施形態に加え、第1プリチャージ回路110が第2プリチャージ回路23によるメイン配線MIOBのプリチャージと同じ電位VIOで一対のローカル配線LIOT,LIOBをプリチャージする点で第2実施形態と異なる。具体的には、第1プリチャージ回路110は、第2プリチャージ回路23と同じ電位の電源VIOに接続される。これにより、第1プリチャージ回路110は、一対のローカル配線LIOT,LIOBを電位VIOにプリチャージする。
次に、本発明の第4実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1について図11を参照して説明する。第4実施形態の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第4実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1は、第1プリチャージ回路110が、センスアンプSAからハイのデータを読み出す場合であって、一方のローカル配線LIOTの電位が所定の値よりも低下した場合に、一方のローカル配線LIOTの電位をプリチャージ電位に維持する点で第1実施形態~第3実施形態と異なる。具体的には、第1プリチャージ回路110は、図11に示すように、ドレインが電源線PCSに接続され、ソースが一方のローカル配線LIOTに接続され、ゲートが他方のローカル配線LIOTに接続されるpMOSトランジスタ113を更に備える点で第1実施形態~第3実施形態と異なる。
次に、本発明の第5実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1について図12を参照して説明する。
第5実施形態に係るサブアンプSAP、スイッチング装置10、及び半導体装置1は、第1プリチャージ回路110が、ハイのデータを保持しているセンスアンプSAに対してローのデータを反転書き込みする場合であって、ローカル配線LIOTの他方の電位が所定の値よりも低下した場合に、ローカル配線LIOBの他方の電位をプリチャージ電位に維持する点で第1~第4実施形態と異なる。具体的には、第1プリチャージ回路110は、図12に示すように、第4実施形態の第1プリチャージ回路110に加えて、更に1つのpMOSトランジスタを備える。即ち、第1プリチャージ回路110は、ドレインが電源線PCSに接続され、ソースが他方のローカル配線LIOBに接続され、ゲートが一方のローカル配線LIOTに接続されるpMOSトランジスタ114を更に備える。
10 スイッチング装置
23 第2プリチャージ回路
110 第1プリチャージ回路
120 ローカル反転駆動回路
130 ローカル非反転駆動回路
140 メイン反転駆動回路
LIOT 一方のローカル配線
LIOB 他方のローカル配線
MIOB メイン配線
SA センスアンプ
SAP サブアンプ
RT 読み出し信号、読み出し配線
WT 書き込み信号、書き込み配線
YSW カラムスイッチ
VDD 外部電位
DRWSB データリードライトバス
Claims (11)
- カラムスイッチを介してセンスアンプに接続されるとともに、書き込みデータ及び読み出しデータが伝送されるメイン配線に接続されるサブアンプであって、
スタンバイ状態では第1の電位にありアクティベートコマンドが入力されると前記第1の電位より低い第2の電位となる第1の電源線と、
前記センスアンプ及び前記カラムスイッチに接続される一対のローカル配線と、
一対の前記ローカル配線のそれぞれに接続され、書き込みデータの書き込み及び読み出しデータの読み出しの際に、一対の前記ローカル配線のプリチャージを解除する第1プリチャージ回路と、
一対の前記ローカル配線の一方と前記メイン配線と前記第1の電源線とに接続され、書き込み信号に基づいて前記ローカル配線の一方を介して前記メイン配線から前記センスアンプに書き込みデータを反転して転送するローカル反転駆動回路と、
一対の前記ローカル配線の他方と前記メイン配線とに接続され、書き込み信号に基づいて前記ローカル配線の他方を介して前記メイン配線から前記センスアンプに書き込みデータを転送するローカル非反転駆動回路と、
一対の前記ローカル配線の一方と前記メイン配線と前記第1の電源線とに接続され、読み出し信号に基づいて、前記ローカル配線の一方から前記メイン配線に読み出しデータを反転して転送するメイン反転駆動回路と、
を備えるサブアンプ。 - スタンバイ状態では前記第1の電位にありアクティベートコマンドが入力されると前記第1の電位より高い第3の電位となる第2の電源線をさらに備え、
前記第2の電源線が前記第1プリチャージ回路に接続される請求項1に記載のサブアンプ。 - 前記第1プリチャージ回路は、前記センスアンプからハイのデータを読み出す場合であって、前記ローカル配線の一方の電位が所定の値よりも低下した場合に、前記ローカル配線の一方の電位を前記第3の電位に維持する請求項2に記載のサブアンプ。
- 前記第1プリチャージ回路は、ハイのデータを保持している前記センスアンプに対してローのデータを反転書き込みする場合であって、前記ローカル配線の他方の電位が所定の値よりも低下した場合に、前記ローカル配線の他方の電位を前記第3の電位に維持する請求項2又は3に記載のサブアンプ。
- 請求項2~4のいずれかに記載のサブアンプと、
複数の一対のセンスアンプ及びカラムスイッチと、
を備え、
前記カラムスイッチは、前記サブアンプに接続され、
前記第1の電源線と前記第2の電源線が前記センスアンプに接続されるスイッチング装置。 - 請求項1~4のいずれかに記載のサブアンプと、
複数の一対のセンスアンプ及びカラムスイッチと、
を備え、
前記カラムスイッチは、前記サブアンプに接続され、
一対の前記センスアンプ及びカラムスイッチは、前記サブアンプを介して対向配置されるスイッチング装置。 - 請求項1~4のいずれかに記載のサブアンプと、
前記サブアンプにメイン配線を介して接続されるメインアンプと、
を備え、
前記メインアンプは、前記メイン配線をプリチャージする第2プリチャージ回路を備えるスイッチング装置。 - 前記第2プリチャージ回路は、前記メイン配線を前記第1プリチャージ回路による電位よりも高い外部電位にプリチャージする請求項7に記載のスイッチング装置。
- 前記第2プリチャージ回路は、前記メイン配線を外部電位よりも低い電位でプリチャージする請求項7に記載のスイッチング装置。
- 前記第1プリチャージ回路は、前記第2プリチャージ回路による前記メイン配線のプリチャージと同じ電位で一対の前記ローカル配線をプリチャージする請求項9に記載のスイッチング装置。
- 隣接して複数配置される請求項5~10のいずれかに記載のスイッチング装置と、
前記スイッチング装置の配置方向に対して交差する方向に複数配置されるメイン配線と、
前記スイッチング装置の配置方向に沿って複数配置されるカラム配線と、
を備える半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022003748A JP7222568B2 (ja) | 2017-09-11 | 2022-01-13 | サブアンプ、スイッチング装置、及び、半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/032724 WO2019049385A1 (ja) | 2017-09-11 | 2017-09-11 | サブアンプ、スイッチング装置、及び、半導体装置 |
JP2019540745A JP7014452B2 (ja) | 2017-09-11 | 2017-09-11 | サブアンプ、スイッチング装置、及び、半導体装置 |
JP2022003748A JP7222568B2 (ja) | 2017-09-11 | 2022-01-13 | サブアンプ、スイッチング装置、及び、半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019540745A Division JP7014452B2 (ja) | 2017-09-11 | 2017-09-11 | サブアンプ、スイッチング装置、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022043338A JP2022043338A (ja) | 2022-03-15 |
JP7222568B2 true JP7222568B2 (ja) | 2023-02-15 |
Family
ID=87885183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022003748A Active JP7222568B2 (ja) | 2017-09-11 | 2022-01-13 | サブアンプ、スイッチング装置、及び、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7222568B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001143470A (ja) | 1999-11-12 | 2001-05-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004234704A (ja) | 2003-01-28 | 2004-08-19 | Renesas Technology Corp | 半導体記憶装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07244986A (ja) * | 1994-02-28 | 1995-09-19 | Sony Corp | 半導体記憶装置 |
-
2022
- 2022-01-13 JP JP2022003748A patent/JP7222568B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001143470A (ja) | 1999-11-12 | 2001-05-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004234704A (ja) | 2003-01-28 | 2004-08-19 | Renesas Technology Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2022043338A (ja) | 2022-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090003107A1 (en) | Semiconductor device | |
KR20100102817A (ko) | 반도체 장치의 콘트롤 신호 구동장치 | |
US9824725B2 (en) | Semiconductor device with single ended main I/O line | |
JP2015084266A (ja) | 半導体装置 | |
JP2006147122A (ja) | 半導体メモリ装置のローカル入出力ラインプリチャージ回路 | |
JP2011146116A (ja) | 半導体記憶装置及びその制御方法 | |
JP4756581B2 (ja) | 半導体記憶装置 | |
JP2004152363A (ja) | 半導体記憶装置 | |
JP7222568B2 (ja) | サブアンプ、スイッチング装置、及び、半導体装置 | |
US8675437B2 (en) | Semiconductor memory device | |
JP5057641B2 (ja) | 一つのパッドを通じてデータを同時に入出力するための半導体装置及び方法 | |
JP2014120194A (ja) | 半導体装置 | |
JP7014452B2 (ja) | サブアンプ、スイッチング装置、及び、半導体装置 | |
JP2010108549A (ja) | 半導体記憶装置 | |
JPH04125891A (ja) | 半導体記憶装置 | |
JP2004071119A (ja) | 半導体記憶装置 | |
JP2006172577A (ja) | 半導体記憶装置 | |
KR100909355B1 (ko) | 반도체 메모리 장치 및 그것의 오버 드라이빙 방법 | |
JP2004280979A (ja) | 半導体記憶装置 | |
US20240177767A1 (en) | Dram circuit | |
KR101601366B1 (ko) | 반도체 기억 장치 | |
JP2004158050A (ja) | 半導体記憶装置 | |
JP5442562B2 (ja) | 半導体記憶装置 | |
KR0153609B1 (ko) | 반도체 메모리 장치의 마스킹 제어회로 | |
KR20010048139A (ko) | 반도체 메모리 장치의 비트 라인 센스 증폭기 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220214 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7222568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |