JP2010108549A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2010108549A JP2010108549A JP2008279745A JP2008279745A JP2010108549A JP 2010108549 A JP2010108549 A JP 2010108549A JP 2008279745 A JP2008279745 A JP 2008279745A JP 2008279745 A JP2008279745 A JP 2008279745A JP 2010108549 A JP2010108549 A JP 2010108549A
- Authority
- JP
- Japan
- Prior art keywords
- sub
- amplifier
- memory cell
- signal
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000004913 activation Effects 0.000 claims description 112
- 230000004044 response Effects 0.000 claims description 16
- 238000003491 array Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910017994 MIO4 Inorganic materials 0.000 description 1
- 102100040125 Prokineticin-2 Human genes 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 108010093708 mamba intestinal toxin 1 Proteins 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Abstract
【解決手段】複数のメモリセルマットMATにそれぞれ隣接して配置されるものである複数のサブワードドライバ領域SWD及び複数のセンスアンプ領域SAの複数の交点領域のうちの複数の第1の交点領域SWC_Bに配置された複数のサブアンプ2と、複数の第2の交点領域SWC_Aに配置されたものであってサブワードドライバ領域SWDの延在方向から供給されるサブアンプタイミング信号に基づきサブアンプ2の起動信号を発生して複数の第1の交点領域SWC_Bに対して供給する複数のゲート回路3とを備えている。
【選択図】図3
Description
図4に示す例では、交点領域SWC_Bに、2つのサブアンプ2が左右並べて配置されている。各々のサブアンプ2は、カレントミラータイプの差動アンプ2a(上部)とイコライズ回路2b(下部)とから成る。差動アンプ2aは、複数のnチャネルMOS(金属酸化膜半導体)トランジスタから構成されていて、それぞれ交点領域SWC_A内の起動信号供給回路(ゲート回路3)から供給される信号であって、上述したデータの書き込み時(ライト時)に活性化電位を示すハイ(「H」)レベルとなるALIOWR信号、データの読み出し時(リード時)に活性化電位を示すハイ(「H」)レベルとなるALIORD信号によって制御されるようになっている。また、イコライズ回路2bは、複数のpチャネルMOSトランジスタから構成されていて、交点領域SWC_A内の起動信号供給回路(ゲート回路3)から供給される信号であって、上述したプリチャージ時に活性化電位を示すロー(「L」)レベルとなるALIOPRE信号によって制御されるようになっている。
2 サブアンプ
3 ゲート回路(起動信号供給回路)
4 サブアンプ起動タイミング信号線
5 MATアドレス線
13 サブアンプタイミング信号線
XDEC 行デコーダ領域
YDEC 列デコーダ領域
YS YSタイミング信号(列選択回路起動タイミング信号)
SA センスアンプ領域
SWC_A 交点領域(第2の交点領域;ゲート回路3;起動信号供給回路)
SWC_B 交点領域(第1の交点領域;サブアンプ2)
SWD サブワードドライバ領域
Claims (19)
- 複数のメモリセルマットと、
前記複数のメモリセルマットの各々に隣接して配置される複数のサブワードドライバ領域及び複数のセンスアンプ領域と、
前記複数のサブワードドライバ領域の各々と前記複数のセンスアンプ領域の各々との交点領域である複数の交点領域と、
前記複数の交点領域のうち、第1の交点領域に配置されたサブアンプと、
前記複数の交点領域のうち、前記第1の交点領域と異なる第2の交点領域に配置され、前記サブワードドライバ領域の延在方向から供給されるサブアンプタイミング信号に基づき前記サブアンプの起動信号を前記サブアンプに供給する起動信号供給回路と
を有することを特徴とする半導体記憶装置。 - 前記起動信号供給回路が、前記サブワードドライバ領域の延在方向から供給されるサブアンプタイミング信号と、該サブワードドライバ領域の延在方向の直交方向から供給されて前記サブワードドライバ領域の延在方向の直交方向に並んだ複数の前記メモリセルマットからなるメモリセルマット列を選択するメモリセルマットアドレスとに基づき前記サブアンプの起動信号を発生し、前記複数の第1の交点領域に対して供給する
ことを特徴とする請求項1に記載の半導体記憶装置。 - 前記サブアンプに接続されたローカル入出力線と前記メモリセルマット内のメモリセルに接続されているビット線との間を接続する列選択回路の起動信号が、前記サブワードドライバ領域の延在方向から供給される
ことを特徴とする請求項2に記載の半導体記憶装置。 - 前記第1の交点領域に複数の前記サブアンプが配置されている
ことを特徴とする請求項1に記載の半導体記憶装置。 - 1つの前記起動信号供給回路から複数の前記サブアンプに対して共通で前記サブアンプの起動信号が供給される
ことを特徴とする請求項1に記載の半導体記憶装置。 - 共通で前記サブアンプの起動信号が供給される複数の前記サブアンプが、前記サブワードドライバ領域の延在方向の直交方向に並んだ複数の前記センスアンプ領域からなる複数のセンスアンプ列のなかの同一のセンスアンプ列に配置されている
ことを特徴とする請求項5に記載の半導体記憶装置。 - 複数のメモリセルマットと、
前記複数のメモリセルマットの各々に隣接して配置され、各々サブワードドライバ回路を有する複数のサブワードドライバ領域と、
前記複数のメモリセルマットの各々に隣接して配置され、各々センスアンプ回路を有する複数のセンスアンプ領域と、
複数の前記センスアンプ領域からなるセンスアンプ列のうち、複数の前記メモリセルマットからなるメモリセルマット列の1つを選択するメモリセルマットアドレスによる前記メモリセルマット列の選択動作に応じて同時に活性化される複数の前記センスアンプ回路が配置された前記センスアンプ領域を含む前記センスアンプ列に配置された複数のサブアンプと、
前記サブアンプの起動信号を前記複数のサブアンプの少なくとも一部に共通に供給する複数の起動信号供給回路と
を備えることを特徴とする半導体記憶装置。 - 前記サブアンプと前記起動信号供給回路とが、前記複数のサブワードドライバ領域の各々と前記複数のセンスアンプ領域の各々との交点領域である複数の交点領域のうちの異なる交点領域に配置されている
ことを特徴とする請求項7に記載の半導体記憶装置。 - 前記サブワードドライバ領域と前記センスアンプ領域の交点領域に複数のサブアンプが配置されている
ことを特徴とする請求項7に記載の半導体記憶装置。 - 同一の前記センスアンプ列に配置された全てのサブアンプが略同一のタイミングによって起動される
ことを特徴とする請求項7に記載の半導体記憶装置。 - 前記同時に起動されるサブアンプが配置されたセンスアンプ列が、前記メモリセルマットアドレスによって選択されたメモリセルマット列に隣接するセンスアンプ列である
ことを特徴とする請求項10に記載の半導体記憶装置。 - 前記サブアンプに接続されたローカル入出力線と前記メモリセルマット内のメモリセルに接続されているビット線との間を接続する列選択回路の起動信号の切り替えタイミングが、前記サブアンプの起動タイミングと略同一である
ことを特徴とする請求項7に記載の半導体記憶装置。 - 前記センスアンプ列が、前記サブワードドライバ領域の延在方向の直交方向に並んだ複数の前記センスアンプ領域からなり、
前記メモリセルマット列が、前記サブワードドライバ領域の延在方向の直交方向に並んだ複数の前記メモリセルマットからなる
ことを特徴とする請求項7に記載の半導体記憶装置。 - 複数のメモリセルマットと、
前記複数のメモリセルマットに各々対応して設けられた複数のサブアンプと、
前記サブアンプの起動信号を前記複数のサブアンプに供給する起動信号供給回路とを備え、
前記複数のメモリセルマットのうち活性化されたメモリセルマットに対応して設けられた前記サブアンプのみを活性化するように、前記起動信号供給回路が前記サブアンプの起動信号を前記複数のサブアンプに供給する
ことを特徴とする半導体記憶装置。 - 前記サブアンプの起動信号によって活性化されるサブアンプが、前記複数のメモリセルマットと前記複数のメモリセルマットの各々に隣接して配置される複数のサブワードドライバ領域とが一列に並んだものである複数のメモリセルマット列のうちの1つに対応するものである
ことを特徴とする請求項14に記載の半導体記憶装置。 - 前記メモリセルマット列を選択するメモリセルマットアドレスによって活性化されたメモリセルマット列に隣接するサブアンプのみが活性化する
ことを特徴とする請求項15に記載の半導体記憶装置。 - 複数の前記起動信号供給回路を備え、
前記各サブアンプに対して該複数の起動信号供給回路のうちのいずれか1つから前記サブアンプの起動信号が供給される
ことを特徴とする請求項14に記載の半導体記憶装置。 - 前記複数のメモリセルマットと前記複数のメモリセルマットの各々に隣接して配置される複数のサブワードドライバ領域とが一列に並んだものである複数のメモリセルマット列に隣接して複数のセンスアンプ領域を並べたものであるセンスアンプ列に、前記サブアンプと前記起動信号供給回路とが配置されている
ことを特徴とする請求項14に記載の半導体記憶装置。 - 前記センスアンプ列内の前記センスアンプ領域外で前記サブワードドライバ領域と並んだ領域である交点領域のうち、異なる交点領域に、前記サブアンプと前記起動信号供給回路とが配置されている
ことを特徴とする請求項18に記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279745A JP5624715B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体記憶装置 |
US12/605,755 US8391085B2 (en) | 2008-10-30 | 2009-10-26 | Semiconductor memory device capable of matching the timing between sub-amplifier control signal and column selection signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279745A JP5624715B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014199215A Division JP2015038801A (ja) | 2014-09-29 | 2014-09-29 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010108549A true JP2010108549A (ja) | 2010-05-13 |
JP5624715B2 JP5624715B2 (ja) | 2014-11-12 |
Family
ID=42230876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008279745A Expired - Fee Related JP5624715B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8391085B2 (ja) |
JP (1) | JP5624715B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112634955A (zh) * | 2019-09-24 | 2021-04-09 | 长鑫存储技术有限公司 | Dram存储器 |
US11488655B2 (en) | 2020-08-28 | 2022-11-01 | Micron Technology, Inc. | Subword drivers with reduced numbers of transistors and circuit layout of the same |
US11450375B2 (en) | 2020-08-28 | 2022-09-20 | Micron Technology, Inc. | Semiconductor memory devices including subword driver and layouts thereof |
US11688455B2 (en) | 2020-09-22 | 2023-06-27 | Micron Technology, Inc. | Semiconductor memory subword driver circuits and layout |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214652A (ja) * | 1998-01-26 | 1999-08-06 | Hitachi Ltd | 半導体記憶装置 |
JPH11340438A (ja) * | 1998-05-28 | 1999-12-10 | Hitachi Ltd | 半導体記憶装置 |
JP2000011639A (ja) * | 1998-06-19 | 2000-01-14 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000100172A (ja) * | 1998-07-22 | 2000-04-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000132965A (ja) * | 1998-10-27 | 2000-05-12 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2000173269A (ja) * | 1998-12-08 | 2000-06-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001067876A (ja) * | 1999-08-27 | 2001-03-16 | Hitachi Ltd | 半導体記憶装置と半導体装置 |
JP2004234704A (ja) * | 2003-01-28 | 2004-08-19 | Renesas Technology Corp | 半導体記憶装置 |
JP2006172577A (ja) * | 2004-12-14 | 2006-06-29 | Elpida Memory Inc | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06162779A (ja) * | 1992-11-24 | 1994-06-10 | Oki Electric Ind Co Ltd | 半導体記憶装置におけるセンスアンプ制御回路 |
US20050100502A1 (en) * | 2003-11-06 | 2005-05-12 | Kai Krauss | Carbon black |
-
2008
- 2008-10-30 JP JP2008279745A patent/JP5624715B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-26 US US12/605,755 patent/US8391085B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11214652A (ja) * | 1998-01-26 | 1999-08-06 | Hitachi Ltd | 半導体記憶装置 |
JPH11340438A (ja) * | 1998-05-28 | 1999-12-10 | Hitachi Ltd | 半導体記憶装置 |
JP2000011639A (ja) * | 1998-06-19 | 2000-01-14 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000100172A (ja) * | 1998-07-22 | 2000-04-07 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2000132965A (ja) * | 1998-10-27 | 2000-05-12 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
JP2000173269A (ja) * | 1998-12-08 | 2000-06-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001067876A (ja) * | 1999-08-27 | 2001-03-16 | Hitachi Ltd | 半導体記憶装置と半導体装置 |
JP2004234704A (ja) * | 2003-01-28 | 2004-08-19 | Renesas Technology Corp | 半導体記憶装置 |
JP2006172577A (ja) * | 2004-12-14 | 2006-06-29 | Elpida Memory Inc | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5624715B2 (ja) | 2014-11-12 |
US20100142246A1 (en) | 2010-06-10 |
US8391085B2 (en) | 2013-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10607689B2 (en) | Apparatuses and methods for providing driving signals in semiconductor devices | |
JP5032004B2 (ja) | 半導体装置、半導体メモリ及びその読み出し方法 | |
US9418711B2 (en) | Semiconductor memory device having main word lines and sub-word lines | |
US9530459B2 (en) | Semiconductor memory device including a repeater circuit on main data lines | |
KR100718898B1 (ko) | 반도체 기억 장치 및 그 정보 독출 방법 | |
US9472264B2 (en) | Semiconductor memory device having sense amplifier | |
JP2008041188A (ja) | 半導体メモリ装置 | |
JP5624715B2 (ja) | 半導体記憶装置 | |
JP2009134840A (ja) | 半導体記憶装置 | |
JP5665266B2 (ja) | 半導体記憶装置 | |
WO2014080756A1 (ja) | 半導体装置 | |
WO2011101947A1 (ja) | 半導体装置 | |
JP2011154754A (ja) | 半導体記憶装置 | |
KR20070080458A (ko) | 반도체 메모리 장치 | |
US20110069573A1 (en) | Semiconductor memory device | |
JP2014017386A (ja) | 半導体装置 | |
US20070070756A1 (en) | Semiconductor memory device sharing sense amplifier | |
KR100843706B1 (ko) | 반도체 메모리 장치 및 이 장치의 동작 방법 | |
CN1941193B (zh) | 半导体存储装置及其驱动方法 | |
JP2004071119A (ja) | 半導体記憶装置 | |
JP2003100079A (ja) | 半導体記憶装置 | |
US7447090B2 (en) | Semiconductor memory device | |
JP2015038801A (ja) | 半導体記憶装置 | |
JP3583916B2 (ja) | 半導体記憶装置 | |
US6226208B1 (en) | Semiconductor memory device with hierarchical control signal lines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131115 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140929 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5624715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |