JP2004005780A - 半導体メモリ - Google Patents
半導体メモリ Download PDFInfo
- Publication number
- JP2004005780A JP2004005780A JP2002156832A JP2002156832A JP2004005780A JP 2004005780 A JP2004005780 A JP 2004005780A JP 2002156832 A JP2002156832 A JP 2002156832A JP 2002156832 A JP2002156832 A JP 2002156832A JP 2004005780 A JP2004005780 A JP 2004005780A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst
- data
- refresh
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【課題】半導体メモリのデータ転送レートを向上する。
【解決手段】リフレッシュ制御回路はリフレッシュ要求を所定の周期で発生する。第１バースト制御回路は、アクセスコマンドに対応して所定数のストローブ信号を出力する。アクセスコマンドによりバーストアクセス動作が実行される。データ入出力回路は、ストローブ信号に同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。調停回路は、リフレッシュ要求とアクセスコマンドとが競合したときに、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定する。このため、リフレッシュ動作とバーストアクセス動作とを、重複することなく順次実行できる。この結果、読み出しデータを高速に出力でき、書き込みデータを高速に入力できる。すなわち、データ転送レートを向上できる。
【選択図】 図１
【解決手段】リフレッシュ制御回路はリフレッシュ要求を所定の周期で発生する。第１バースト制御回路は、アクセスコマンドに対応して所定数のストローブ信号を出力する。アクセスコマンドによりバーストアクセス動作が実行される。データ入出力回路は、ストローブ信号に同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。調停回路は、リフレッシュ要求とアクセスコマンドとが競合したときに、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定する。このため、リフレッシュ動作とバーストアクセス動作とを、重複することなく順次実行できる。この結果、読み出しデータを高速に出力でき、書き込みデータを高速に入力できる。すなわち、データ転送レートを向上できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、キャパシタを有する揮発性のメモリセルを有し、ＳＲＡＭのインタフェースを有する半導体メモリに関する。
【０００２】
【従来の技術】
近年、携帯電話等のモバイル機器では、サービス機能が高度になってきており、扱われるデータ量は、増加の一途をたどっている。これに伴い、モバイル機器に搭載されるワークメモリの大容量化が要求されている。
従来、モバイル機器のワークメモリとして、システムの構成が容易なＳＲＡＭが使用されていた。しかし、ＳＲＡＭは、１ビットのセルを構成する素子数がＤＲＡＭに比べて多いため、大容量化には不利である。このため、ＤＲＡＭの大容量とＳＲＡＭの使いやすさを兼ね備えた擬似ＳＲＡＭと称する半導体メモリが開発されている。
【０００３】
また、モバイル機器は、第３世代携帯電話端末の開発など、サービス機能がさらに高度化すると考えられている。モバイル機器の高機能化に伴い、ワークメモリは、大容量化とともに高速化が要求されている。
【０００４】
【発明が解決しようとする課題】
従来の擬似ＳＲＡＭは、コラムアドレスを連続して供給し読み出し動作を実行するページモードと称する機能を有している。ページモードによる読み出し動作では、コラムアドレスを連続して供給することで実行される。一般に、アドレスはビット数が多く、システムにおいてメモリ以外のチップにも供給されるため、スキューは大きくなりやすい。このため、アクセスサイクルが短くなるにしたがい、アクセスサイクルに占めるアドレススキューの比率は大きくなる傾向にある。アドレススキューが大きいほど、取込信号に対するアドレスのセットアップ時間およびホールド時間は、大きくしなくてはならない。このため、アドレススキューは、アクセスサイクルの短縮の妨げとなりデータ転送レートを向上できないという問題があった。
【０００５】
本発明の目的は、ＤＲＡＭの大容量とＳＲＡＭの使いやすさを兼ね備えた半導体メモリのデータ転送レートを向上することにある。
本発明の別の目的は、半導体メモリを搭載するシステムが、半導体メモリを容易に制御できるようにし、システムの構成を簡易にすることにある。
【０００６】
【課題を解決するための手段】
請求項１の半導体メモリでは、メモリセルアレイは、キャパシタを有する揮発性のメモリセルで構成されている。リフレッシュ制御回路は、メモリセルをリフレッシュするためのリフレッシュ要求を所定の周期で発生する。半導体メモリは、アクセスコマンドを受けたとき、メモリセルアレイを連続して動作させるバーストアクセス動作を実行する。第１バースト制御回路は、アクセスコマンドに対応して所定数のストローブ信号を出力する。データ入出力回路は、ストローブ信号にそれぞれ同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。
【０００７】
調停回路は、リフレッシュ要求とアクセスコマンドとが競合したときに、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定する。例えば、アクセスコマンドが優先された場合、バーストアクセス動作の後にリフレッシュ動作が実行される。リフレッシュ要求が優先された場合、リフレッシュ動作の後にバーストアクセス動作が実行される。このため、リフレッシュ動作を自動的に実行する半導体メモリにおいて、リフレッシュ動作とバーストアクセス動作とを、重複することなく順次実行できる。
【０００８】
また、リフレッシュ動作を自動的に実行する半導体メモリにおいて、バーストアクセス動作をリフレッシュ動作と競合することなく実行できるため、読み出しデータを高速に出力でき、書き込みデータを高速に入力できる。すなわち、データ転送レートを向上できる。
請求項２の半導体メモリでは、調停回路は、バーストアクセス動作中にリフレッシュ要求を保持するリフレッシュ保持部を有している。このため、バーストアクセス動作をリフレッシュ動作より優先して実行するときに、リフレッシュ要求が消失することを防止できる。
【０００９】
請求項３の半導体メモリでは、第２バースト制御回路は、所定数のストローブ信号の出力期間に対応してバースト信号を出力する。リフレッシュ要求を保持しているリフレッシュ保持部は、リフレッシュ動作を開始するためのリフレッシュ起動信号を、バースト信号の出力完了に応答して出力する。このため、バーストアクセス動作が優先して実行されるときに、バーストアクセス動作からリフレッシュ動作の開始までの期間を短縮できる。この結果、次のアクセスコマンドを早く供給でき、データ転送レートを向上できる。
【００１０】
請求項４の半導体メモリでは、リフレッシュ要求を保持しているリフレッシュ保持部は、リフレッシュ動作を開始するためのリフレッシュ起動信号を、メモリセルアレイの動作後、データ入出力回路からのデータの出力完了を待たずに出力する。リフレッシュ動作では、半導体メモリの外部に対するデータの入出力はない。このため、バーストアクセス動作が優先して実行されるときに、バースト動作中にリフレッシュ動作を開始できる。すなわち、バーストアクセス動作からリフレッシュ動作の開始までの期間をさらに短縮できる。この結果、次のアクセスコマンドを早く供給でき、データ転送レートをさらに向上できる。
【００１１】
請求項５の半導体メモリでは、複数のワード線が、所定数のメモリセルにそれぞれ接続されている。半導体メモリは、アクセスコマンドに対応して、複数のワード線を順次選択してメモリセルを順次アクセスするフルバースト動作機能を有している。フルバースト動作中にリフレッシュ要求を保持しているリフレッシュ保持部は、リフレッシュ動作を開始するためのリフレッシュ起動信号を、ワード線の選択切り替え時に出力する。フルバースト動作において、ワード線の選択切替は必ず必要であり、メモリセルアレイは、ワード線の切り替え時に一時非活性化される。リフレッシュ動作をワード線の切り替え時に合わせて実行することで、外部アクセスの妨げになるリフレッシュ動作の影響を最小限にできる。この結果、フルバースト動作中にリフレッシュ動作を割り込ませた場合にもデータ転送レートが低下することを防止できる。
【００１２】
請求項６の半導体メモリでは、アドレスカウンタは、アクセスコマンドに対応して供給される外部アドレスを受け、外部アドレスに連続する内部アドレスを順次生成する。このため、外部コマンドを１回受信するだけで、バーストアクセス動作を実行でき、外部アドレスのスキューの影響を受けにくくできる。したがって、動作サイクルは、アドレススキューに依存することなく短縮可能になる。この結果、データ転送レートをさらに向上できる。
【００１３】
請求項７の半導体メモリでは、アクセスコマンドの受信から読み出しデータが出力されるまでの期間、データ入出力端子が無効であることを示すウエイト信号がウエイト端子から出力される。このため、半導体メモリを搭載するシステムは、ウエイト信号に応じて、最適なタイミングで半導体メモリをアクセスできる。例えば、システムを管理するＣＰＵ等は、ウエイト信号の出力中に別のデバイスをアクセスできる。この結果、システムバスの使用効率を向上できる。
【００１４】
請求項８の半導体メモリでは、データは、複数のデータ入出力端子を介して入出力される。データ入出力端子の所定数により複数のデータ端子群がそれぞれ構成されている。データ端子群にそれぞれ対応するデータ有効端子に供給されるデータ有効信号は、データ端子群にそれぞれ伝達されるデータが有効か否かを示す。このため、データのビット幅が大きい場合にも、半導体メモリを搭載するシステムは、データの書き込みおよび読み出しを効率よく実行できる。
【００１５】
請求項９の半導体メモリでは、モード設定制御回路は、外部入力端子に所定の論理値の信号を複数回連続して受けた後、外部入力端子の少なくともいずれかに供給される信号を、動作モードを設定する設定信号として受信する。通常、起こり得ないアドレス信号およびコマンド信号の組み合わせを利用して、動作モードを設定できるため、動作モードを設定するための専用の端子を不要にできる。例えば、動作モードとして、アクセスコマンドの受信から読み出しデータの出力を開始するまでのクロック数であるレイテンシが設定される。あるいは、動作モードとして、データを連続して入力または出力する回数であるバースト長が設定される。
【００１６】
請求項１０の半導体メモリでは、第１バースト制御回路は、メモリセルアレイを連続してバーストアクセスするためのアクセスコマンドに対応して所定数のストローブ信号を出力する。このとき、第１バースト制御回路のレベル検出回路は、アクセスコマンドとして供給されるコマンド信号の１つがアクティブレベルに変化したことを検出する。コマンド信号は、例えば、チップイネーブル信号、出力イネーブル信号または書き込みイネーブル信号等である。第１バースト制御回路の出力制御回路は、レベル検出回路の検出から所定時間を計測した後にストローブ信号の出力を開始する。データ入出力回路は、ストローブ信号にそれぞれ同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。
所定のコマンド信号が変化してから所定時間後に読み出しデータの出力または書き込みデータの入力が開始されるため、半導体メモリを搭載するシステムは、半導体メモリを容易に制御できる。すなわち、システム構成を簡易にできる。半導体メモリは、コマンド信号の変化をトリガとしてデータの入出力動作を開始する。このため、本発明は、クロック同期式の半導体メモリおよびクロック非同期式の半導体メモリの双方に適用できる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の半導体メモリの第１の実施形態を示している。図中、太線で示した信号線は、複数ビットで構成されている。図の左側の二重丸は、外部入力端子を示している。先頭に”／”の付いている信号は、負論理を示している。末尾に”Ｚ”の付いている信号は、正論理を示している。なお、以降の説明では、”外部クロック信号ＣＬＫ”を”ＣＬＫ信号”、”チップイネーブル信号／ＣＥ”を”／ＣＥ信号”というように、信号名を略して表す場合がある。
【００１８】
この半導体メモリは、ＤＲＡＭのメモリセルを有し、ＳＲＡＭのインタフェースを有する擬似ＳＲＡＭとして形成されている。擬似ＳＲＡＭは、リフレッシュ制御回路１０、調停回路１２、コマンドデコーダ１４、バースト制御回路１６、モード設定制御回路１８、バーストアドレスカウンタ２０、タイミング制御回路２２、アドレスラッチ２４、アドレスデコーダ２６、メモリセルアレイ２８、リード／ライトアンプ３０、バースト転送レジスタ３２、データ出力制御回路３４およびデータ入力制御回路３６を有している。
【００１９】
リフレッシュ制御回路１０は、タイマを内蔵しており、メモリセルアレイ２８のメモリセルＭＣをリフレッシュするためのリフレッシュ要求信号ＲＥＦＺを所定の周期で出力する。
調停回路１２は、リフレッシュ要求信号ＲＥＦＺとアクセスコマンドとの先着、後着を判定し、先着した信号に応じた制御信号を出力する。アクセスコマンドは、メモリセルアレイ２８を連続してアクセスし（バーストアクセス）、読み出し動作または書き込み動作を連続して実行するときに擬似ＳＲＡＭの外部から供給される。アクセスコマンドは、チップイネーブル信号／ＣＥおよびアドレスステータス信号／ＡＤＳがともに低レベルのときに認識される。バーストアクセスでは、１回のアクセスコマンドで、複数のデータが出力または入力される（バーストアクセス動作）。
【００２０】
また、調停回路１２は、リフレッシュ要求信号ＲＥＦＺの先着を判定したときに、リフレッシュ起動信号ＲＥＦＳ１およびアクティブ信号ＡＣＴＺを出力し、アクセスコマンドの先着を判定したときに、アクティブ信号ＡＣＴＺを出力する。チップイネーブル信号／ＣＥおよびアドレスステータス信号／ＡＤＳは、チップイネーブル端子およびアドレスステータス端子を介してそれぞれ供給される。擬似ＳＲＡＭは、アドレスステータス信号／ＡＤＳが低レベルのときに供給されたアドレス信号ＡＤＤを有効とし、アドレスステータス信号／ＡＤＳが高レベルのときに供給されたアドレス信号ＡＤＤを無効とする。なお、疑似ＳＲＡＭは、ＳＲＡＭインタフェースを有しているため、アドレス信号ＡＤＤは、ロウアドレスおよびコラムアドレスが同時に供給される。
【００２１】
コマンドデコーダ１４は、アドレスステータス信号／ＡＤＳの低レベル時に、チップイネーブル信号／ＣＥ、出力イネーブル信号／ＯＥ、ライトイネーブル信号／ＷＥ（以上まとめてコマンド信号ＣＭＤとも称する）をデコードし、デコード結果に応じた制御信号をタイミング制御回路２２、データ出力制御回路３４およびデータ入力制御回路３６等に出力する。出力イネーブル信号／ＯＥおよびライトイネーブル信号／ＷＥは、出力イネーブル端子およびライトイネーブル端子を介してそれぞれ供給される。チップイネーブル端子、出力イネーブル端子およびライトイネーブル端子は、コマンド端子とも称する。
【００２２】
バースト制御回路１６は、外部クロック信号ＣＬＫ、チップイネーブル信号／ＣＥ、バーストアドレスアドバンス信号／ＡＤＶおよびモード設定制御回路１８からのレイテンシ信号ＬＴＣを受け、バースト信号ＢＳＴＺ、バーストクロック信号ＢＣＬＫ（ストローブ信号）、タイミング制御回路２２へのタイミング信号およびウエイト信号ＷＡＩＴを出力する。外部クロック信号ＣＬＫおよびバーストアドレスアドバンス信号／ＡＤＶは、外部クロック端子およびバーストアドレスアドバンス端子を介してそれぞれ供給される。ウエイト信号ＷＡＩＴは、ウエイト端子を介して擬似ＳＲＡＭの外部に出力される。バースト制御回路１６は、バーストクロック信号ＢＣＬＫを出力する第１バースト制御回路およびバースト信号ＢＳＴＺを出力する第２バースト制御回路として動作する。
【００２３】
モード設定制御回路１８は、チップイネーブル信号／ＣＥ、出力イネーブル信号／ＯＥ、ライトイネーブル信号／ＷＥ、アッパーバイト信号／ＵＢ（第１データ有効信号）、ロウアーバイト信号／ＬＢ（第２データ有効信号）およびアドレス信号ＡＤＤを受け、レイテンシ信号ＬＴＣおよびバースト長信号ＢＬを出力する。／ＵＢ信号および／ＬＢ信号は、アッパーバイト端子（第１データ有効端子）およびロウアーバイト端子（第２データ有効端子）を介してそれぞれ供給される。／ＵＢ、／ＬＢ信号は、読み出しデータおよび書き込みデータの一部をマスクするための信号である
モード設定制御回路１８は、擬似ＳＲＡＭの動作モードを設定するための回路であり、外部から設定可能なモードレジスタを有している。動作モードとしてレイテンシＬＴＣおよびバースト長ＢＬが設定可能である。設定されたレイテンシＬＴＣおよびバースト長ＢＬは、レイテンシ信号ＬＴＣおよびバースト長信号ＢＬとして出力される。レイテンシＬＴＣは、アクセスコマンド（読み出しコマンド）が供給されてから最初のデータが出力されるまでのクロック数である。バースト長ＢＬは、１つのアクセスコマンドに対応するデータの出力回数またはデータの入力回数である。
【００２４】
バーストアドレスカウンタ２０はタイミング制御回路２２からのタイミング信号に同期して、アドレス信号ＡＤＤに連続する内部アドレス信号ＩＡＤＤを生成する。バーストアドレスカウンタ２０は、バースト長信号ＢＬが示すバースト長より１つ少ない回数だけ内部アドレス信号ＩＡＤＤを生成する。また、バーストアドレスカウンタ２０は、バーストアドレスアドバンス信号／ＡＤＶの高レベルを受けている間、カウントアップ動作を停止する。アドレス信号ＡＤＤは、アドレス端子を介して供給される。
【００２５】
タイミング制御回路２２は、調停回路１２、コマンドデコーダ１４およびバースト制御回路１６等からの制御信号を受け、バーストアドレスカウンタ２０、アドレスラッチ２４、アドレスデコーダ２６およびリード／ライトアンプ３０等の動作を制御するタイミング信号を出力する。
アドレスラッチ２４は、アドレス信号ＡＤＤをアドレスラッチ信号ＥＬＡＴに同期してラッチし、内部アドレス信号ＩＡＤＤをアドレスラッチ信号ＩＬＡＴに同期してラッチし、ラッチした信号をアドレスデコーダ２６に出力する。
【００２６】
アドレスデコーダ２６は、アドレスラッチ２４がラッチしたアドレス信号をデコードし、メモリセルアレイ２８内のメモリセルＭＣを選択するための信号を出力する。具体的には、アドレスデコーダ２６は、アドレス信号に応じて後述するワード線ＷＬを選択するためのワード線信号および後述するコラムスイッチＳＷをオンするためのコラム線信号を出力する。
【００２７】
メモリセルアレイ２８は、マトリックス状に配置された複数の揮発性のメモリセルＭＣと、メモリセルＭＣに接続された複数のワード線ＷＬおよび複数のビット線ＢＬと、ビット線ＢＬに接続された複数のセンスアンプＳＡと、ビット線ＢＬをそれぞれリード／ライトアンプ３０に接続する複数のコラムスイッチＳＷとを有している。メモリセルＭＣは、一般のＤＲＡＭのメモリセルと同じであり、データを電荷として保持するためのキャパシタと、このキャパシタとビット線ＢＬとの間に配置された転送トランジスタとを有している。転送トランジスタのゲートは、ワード線ＷＬに接続されている。
【００２８】
コラムスイッチＳＷは、／ＵＢ信号に対応する第１コラムスイッチ群と、／ＬＢ信号に対応する第２コラムスイッチ群とに分類される。バースト書き込み動作時に、第１コラムスイッチ群は、／ＵＢ信号が低レベルのときのみアドレス信号に応じてオンする。バースト書き込み動作時に、第２コラムスイッチ群は、／ＬＢ信号が低レベルのときのみアドレス信号に応じてオンする。すなわち、書き込みデータは、コラムスイッチＳＷを制御することでマスクされる。
【００２９】
実際には、タイミング制御回路２２が／ＵＢ、／ＬＢ信号に応じてアドレスデコーダを動作させ、コラム選択信号ＣＬを出力することで、第１および第２コラムスイッチ群の動作が制御される。書き込みデータのマスク制御は、データ入出力端子ＤＱで受信した書き込みデータがコラムスイッチＳＷに伝達されるまで行えばよい。このため、書き込みデータのマスク制御は、容易に実施できる。
【００３０】
リード／ライトアンプ３０は、メモリセルアレイ２８からの並列の読み出しデータをリードアンプイネーブル信号ＲＡＥＮに同期してデータバスＤＢに出力する。また、リード／ライトアンプ３０は、バースト転送レジスタ３２からの並列の書き込みデータをライトアンプイネーブル信号ＷＡＥＮに同期してメモリセルアレイ２８に出力する。
【００３１】
バースト転送レジスタ３２は、データを保持する複数のデータレジスタ（ＤＴ０、ＤＴ１等）を有している。バースト転送レジスタ３２は、リード／ライトアンプ３０からの並列の読み出しデータを直列データに変換し、バーストクロック信号ＢＣＬＫに同期してコモンデータバスＣＤＢに出力する。また、バースト転送レジスタ３２は、コモンデータバスＣＤＢからの直列の書き込みデータを並列データに変換し、バーストクロック信号ＢＣＬＫに同期してリード／ライトアンプ３０に出力する。
【００３２】
データ出力制御回路３４は、読み出し動作時に活性化され、データバスＤＢ上の読み出しデータをデータ入出力端子ＤＱに出力する。データ入出力端子ＤＱは、１６ビットで構成されている。データ出力制御回路３４は、アッパーバイト信号／ＵＢが低レベルのとき、１６ビットの読み出しデータのうち上位の８ビットを出力し、ロウアーバイト信号／ＬＢが低レベルのとき、１６ビットの読み出しデータのうち下位の８ビットを出力する。データ入出力端子ＤＱは、／ＵＢ信号に対応する８ビットの第１データ端子群と、／ＬＢ信号に対応する８ビットの第２データ端子群とで構成されている。
【００３３】
データ入力制御回路３６は、書き込み動作時に活性化され、データ入出力端子ＤＱを介して書き込みデータを受信し、受信したデータをコモンデータバスＣＤＢに出力する。バースト転送レジスタ３２、データ出力制御回路３４およびデータ入力制御回路３６は、複数のデータを連続して入力または出力するデータ入出力回路として動作する。
【００３４】
図２は、図１に示した調停回路１２の詳細を示している。
調停回路１２は、リフレッシュ判定部１２ａ、リフレッシュ保持部１２ｂ、コマンド発生部１２ｃおよびアクセス保持部１２ｄを有している。
リフレッシュ判定部１２ａは、ＲＳフリップフロップを有している。リフレッシュ判定部１２ａは、アクティブ信号ＡＣＴＺが低レベルの期間に動作し、リフレッシュ要求信号ＲＥＦＺと、アクセス信号ＡＣＳＺとの先着を判定する。アクセス信号ＡＣＳＺは、／ＣＥ信号と／ＡＤＳ信号のＯＲ論理（負論理）を示す信号である。すなわち、／ＣＥ信号または／ＡＤＳ信号が低レベルに変化したとき、アクセスコマンドの供給が検出され、ＡＣＳＺ信号が出力される。リフレッシュ判定部１２ａは、ＲＥＦＺ信号の先着を判定した場合、リフレッシュイネーブル信号ＲＥＦＥＮＺを高レベルに変化し、ＡＣＳＺ信号の先着を判定した場合、リフレッシュイネーブル信号ＲＥＦＥＮＺを低レベルに保持する。
【００３５】
リフレッシュ保持部１２ｂは、リフレッシュイネーブル信号ＲＥＦＥＮＺが低レベルまたはバースト信号ＢＳＴＺが高レベルのとき、リフレッシュ要求信号ＲＥＦＺを保持する。保持しているリフレッシュ要求信号ＲＥＦＺは、バースト信号ＢＳＴＺの立ち下がりエッジに同期してリフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２として出力される。また、リフレッシュ保持部１２ｂは、リフレッシュイネーブル信号ＲＥＦＥＮＺが高レベル、かつバースト信号ＢＳＴＺが低レベルのとき、リフレッシュ要求信号ＲＥＦＺに応答してリフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を出力する。また、リフレッシュ保持部１２ｂは、リフレッシュ動作の完了時に出力されるリフレッシュストップ信号ＲＳＴＰＺに同期してリフレッシュ起動信号ＲＥＦＳ１の出力を停止する。
【００３６】
バースト信号ＢＳＴＺは、バーストアクセス動作中（バースト読み出しまたはバースト書き込み中）に出力される信号である。すなわち、本発明では、バースト動作中は、リフレッシュ要求は消失することなく保持され、保持されたリフレッシュ要求に対応するリフレッシュ動作は、メモリセルアレイ２８のバースト動作後（擬似ＳＲＡＭのバースト動作完了前）に実行される。このため、バースト動作からリフレッシュ動作を開始するまでの期間を短くでき、データ転送レートを向上できる。
【００３７】
コマンド発生部１２ｃは、リフレッシュ起動信号ＲＥＦＳ２またはアクセス起動信号ＡＣＳＳに応答してアクティブ信号ＡＣＴＺを出力する。アクティブ信号ＡＣＴＺの出力により、バーストアクセス動作またはリフレッシュ動作が実行される。
アクセス保持部１２ｄは、アクティブ信号ＡＣＴＺが低レベルのとき、アクセス信号ＡＣＳＺに応答してアクセス起動信号ＡＣＳＳを出力する。アクセス保持部１２ｄは、アクティブ信号ＡＣＴＺが高レベルのときにアクセス信号ＡＣＳＺを受信した場合、アクセス信号ＡＣＳＺを消失することなく保持し、保持した信号ＡＣＳＺをアクティブ信号ＡＣＴＺの立ち下がりエッジに同期してアクセス起動信号ＡＣＳＳとして出力する。一般に、バーストアクセス動作時において、メモリセルアレイ２８の動作中に新たなアクセスコマンドによるメモリセルアレイ２８のアクセス要求が供給されることはない。このため、アクセス信号ＡＣＳＺの保持は、リフレッシュ動作に伴いアクティブ信号ＡＣＴＺが出力されているときに行われる。
【００３８】
図３は、図２に示した調停回路１２の動作を示している。図３は、アクセスコマンドを受信した直後にリフレッシュ要求が発生する場合を示している。すなわち、リフレッシュ動作は、バースト読み出し動作の後に実行される。この例では、読み出しレイテンシは”４”に設定され、バースト長は”４”に設定されている。
まず、０番目のＣＬＫ信号の立ち上がりエッジに同期して、アドレス信号ＡＤＤ（Ａ０）、／ＡＤＳ信号、／ＣＥ信号、／ＯＥ信号が供給される（図３（ａ））。すなわち、読み出しコマンドが供給される。調停回路１２は、／ＡＤＳ信号および／ＣＥ信号に応答してアクセス信号ＡＣＳＺを出力する（図３（ｂ））。
【００３９】
アクセス信号ＡＣＳＺが出力された後、リフレッシュ要求信号ＲＥＦＺが出力される（図３（ｃ））。リフレッシュ判定部１２ａは、ＡＣＳＺ信号の先着を判定し、リフレッシュイネーブル信号ＲＥＦＥＮＺを低レベルに保持する。リフレッシュ保持部１２ｂは、低レベルのＲＥＦＥＮＺ信号を受け、図に破線で示したように、リフレッシュ動作が開始されるまでリフレッシュ要求信号ＲＥＦＺを保持する（図３（ｄ））。
【００４０】
アクセス保持部１２ｄは、ＡＣＳＺ信号を受けアクセス起動信号ＡＣＳＳを出力する。コマンド発生部１２ｃは、ＡＣＳＳ信号を受け、アクティブ信号ＡＣＴＺを出力する（図３（ｅ））。ＡＣＴＺ信号の高レベルへの変化により、メモリセルアレイ２８の状態は、スタンバイ状態ＳＴＢＹからアクティブ状態ＡＣＴＶに変化する。
図１に示したバースト制御回路１６は、アクセスコマンドを受け、バースト信号ＢＳＴＺおよびウエイト信号ＷＡＩＴを出力する（図３（ｆ）、（ｇ））。擬似ＳＲＡＭを搭載するシステムは、ウエイト信号ＷＡＩＴを受けて擬似ＳＲＡＭから読み出しデータが出力されないことを検出し、例えば他のデバイスをアクセスする。このため、システムバスの使用効率は向上する。
【００４１】
この後、バースト読み出し動作が開始され、データバスＤＢに最初の読み出しデータＤ０、Ｄ１が出力される（図３（ｈ））。この後、メモリセルアレイ２８の読み出し動作が完了し、読み出しデータＤ２、Ｄ３が出力される。バースト制御回路１６は、バースト信号ＢＳＴＺを低レベルに変化する（図３（ｉ））。
メモリセルアレイ２８は、読み出しデータＤ２、Ｄ３の出力後、非活性化される。調停回路１２のリフレッシュ保持部１２ｂは、バースト信号ＢＳＴＺの立ち下がりエッジに同期してリフレッシュ動作を開始するためのリフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を出力する（図３（ｊ））。このように、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２は、メモリセルアレイ２８の動作後、バースト転送レジスタ３２からの読み出しデータＤ２、Ｄ３の出力完了を待たずに出力される。データバスＤＢを使用しないリフレッシュ動作が読み出しデータの出力完了前に開始することで、データバスＤＢの使用効率を向上できる。具体的には、次のアクセスコマンドを早いタイミングで受信可能になる。
【００４２】
アクティブ信号ＡＣＴＺは、リフレッシュ起動信号ＲＥＦＳ２に応答して、再び高レベルに変化し、リフレッシュ動作が実行される（図３（ｋ））。すなわち、メモリセルアレイ２８の状態は、読み出しデータＤ２、Ｄ３がデータ入出力端子ＤＱに転送されている間にリフレッシュ状態ＲＥＦに変化する。
リフレッシュ動作の完了に同期してリフレッシュストップ信号ＲＳＴＰＺが出力され、リフレッシュ起動信号ＲＥＦＳ１およびアクティブ信号ＡＣＴＺが低レベルに変化する（図３（ｌ）、（ｍ））。そして、メモリセルアレイ２８の状態は、スタンバイ状態ＳＴＢＹに変化する。この後、／ＣＥ信号および／ＯＥ信号が高レベルにされ、バースト読み出し動作が完了する（図３（ｎ））。
【００４３】
図４は、調停回路１２の別の動作を示すタイミング図である。図３と同じ動作については詳細な説明を省略する。図４は、アクセスコマンドを受信する直前にリフレッシュ要求が発生する場合を示している。すなわち、リフレッシュ動作は、バースト読み出し動作に優先して実行される。この例では、読み出しレイテンシは”４”に設定され、バースト長は”４”に設定されている。
【００４４】
まず、リフレッシュ要求信号ＲＥＦＺが出力される（図４（ａ））。リフレッシュ判定部１２ａは、リフレッシュ要求信号ＲＥＦＺの先着を判定し、リフレッシュイネーブル信号ＲＥＦＥＮＺを高レベルに変化する（図４（ｂ））。このとき、メモリセルアレイ２８は、スタンバイ状態ＳＴＢＹのため、バースト信号ＢＳＴＺは出力されていない。このため、リフレッシュ保持部１２ｂは、ＲＥＦＥＮＺ信号を受け、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を出力する（図４（ｃ））。
【００４５】
この後、０番目のＣＬＫ信号の立ち上がりエッジに同期して、アドレス信号ＡＤＤ（Ａ０）、／ＡＤＳ信号、／ＣＥ信号、／ＯＥ信号が供給され、アクセスＡＣＳＺが高レベルに変化する（図４（ｄ））。コマンド発生部１２ｃは、リフレッシュ起動信号ＲＥＦＳ２に応答してアクティブ信号ＡＣＴＺを出力する（図４（ｅ））。そして、リフレッシュ動作が実行される。ウエイト信号ＷＡＩＴは、リフレッシュ中およびアクティブ期間の最初に高レベルに変化する（図４（ｆ））。ウエイト信号ＷＡＩＴの詳細は、後述する図６で説明する。
【００４６】
アクセス保持部１２ｄは、高レベルのＡＣＴＺ信号を受け、ＡＣＳＺ信号を保持する（図４（ｇ））。アクセス保持部１２ｄは、リフレッシュ動作の完了に伴うＡＣＴＺ信号の立ち下がりエッジに同期して、ＡＣＴＺ信号を出力する（図４（ｈ））。ＡＣＴＺ信号の高レベルへの変化により、メモリセルアレイ２８の状態は、スタンバイ状態ＳＴＢＹを経ることなく、リフレッシュ状態ＲＥＦからアクティブ状態ＡＣＴＶに直接変化する。このため、バースト読み出し動作を早く開始できる。
【００４７】
この後、図３と同様にバースト読み出し動作が実行され、読み出しデータＤ０−Ｄ４が出力される（図４（ｉ））。
図５は、調停回路１２の別の動作を示すタイミング図である。図３と同じ動作については詳細な説明を省略する。図５は、動作モードとしてフルバーストモードが設定されているときに、アクセスコマンドを受信した直後にリフレッシュ要求が発生する場合を示している。フルバーストモードとは、１回のアクセスコマンドに対応して、／ＣＥ信号が低レベルの間、データが連続して出力（または入力）される動作モードである。
【００４８】
フルバーストモードでは、図１に示したバーストアドレスカウンタは、／ＣＥ信号が低レベルの期間、内部アドレス信号ＩＡＤＤを順次生成する。より詳細には、選択しているワード線ＷＬに対応する内部アドレス信号ＩＡＤＤが順次生成された後、隣接するワード線ＷＬに対応する内部アドレス信号ＩＡＤＤが順次生成される。即ち、フルバースト動作中に、ワード線ＷＬの選択切り替えが実施される。
【００４９】
図において、読み出しデータＤｎ−３、Ｄｎ−２、Ｄｎ−１、Ｄｎに対応するワード線ＷＬと、読み出しデータＤ０、Ｄ１、Ｄ２、Ｄ３に対応するワード線ＷＬとは相違している。すなわち、８番目のクロック期間にワード線ＷＬの選択切り替えが実施されている。そして、ワード線ＷＬの切り替え時にリフレッシュ動作が実行される。図中の符号（ａ）−（ｍ）の動作は図３と同じため、説明を省略する。
【００５０】
ワード線ＷＬの切り替え動作に伴い読み出しデータを出力できない期間は、ウエイト信号ＷＡＩＴが出力される（図５（ｎ））。
ワード線ＷＬを切り替えるため、図１に示した調停回路１２およびバースト制御回路１６は、一度非活性化したバースト信号ＢＳＴＺおよびアクティブ信号ＡＣＴＺを再び活性化する（図５（ｏ））。そして、新たに選択されたワード線ＷＬに接続されたメモリセルＭＣのバースト読み出し動作が実行される。
【００５１】
図６は、図１に示したバースト制御回路１６の詳細を示している。
バースト制御回路１６は、７ビットのシフトレジスタ１６ａ、バースト長ＢＬに応じた回数だけバーストクロック信号ＢＣＬＫを出力する組み合わせ回路１６ｂ、バーストクロック信号ＢＣＬＫを出力するまでの間ウエイト信号ＷＡＩＴ１を出力するフリップフロップ回路１６ｃおよびウエイト制御回路１６ｄを有している。図中の”ＤＬＹ”および”ＰＬＳ”は、それぞれ遅延回路およびパルス生成回路を示している。
【００５２】
ウエイト制御回路１６ｄは、バーストアクセス動作中にデータ入出力端子ＤＱにデータが入出力されないときに、ウエイト信号ＷＡＩＴ２を出力する。例えば、ウエイト信号ＷＡＩＴ２は、フルバースト動作中にワード線の選択を切り替えるときに出力される。ウエイト端子に出力されるウエイト信号ＷＡＩＴは、ウエイト信号ＷＡＩＴ１、ＷＡＩＴ２のオア論理である。
【００５３】
図７は、図６に示したバースト制御回路１６の動作を示している。この例では、図１に示したモード設定制御回路１８のモードレジスタに、レイテンシ＝”４”が設定されている場合について説明する。このとき、図６に示したＬＴＣ信号を受けるＮＡＮＤゲートのうちカウント信号ＢＣＮＴ３を受けるＮＡＮＤゲートのみが反転回路として動作し、他のＮＡＮＤゲートは、高レベルを出力している。
【００５４】
まず、アクセスコマンドが供給され（この例では／ＯＥ信号が低レベルのため読み出しコマンド）、図１に示したバースト制御回路１６は、バースト信号ＢＳＴＺを高レベルに変化する（図７（ａ））。高レベルのバースト信号ＢＳＴＺにより、シフトレジスタ１６ａのリセットが解除される。シフトレジスタ１６ａは、外部クロック信号ＣＬＫに同期して、カウント信号ＢＣＮＴ１−４を順次高レベルに変化させる（図７（ｂ））。
【００５５】
カウント信号ＢＣＮＴ１の立ち上がりエッジに同期してフリップフロップ回路１６ｃがセットされ、ウエイト信号ＷＡＩＴ１が高レベルに変化する（図７（ｃ））。
イネーブル信号ＢＣＮＴＥＮは、カウント信号ＢＣＮＴ３に立ち上がりエッジに同期して高レベルに変化する（図７（ｄ））。フリップフロップ回路１６ｃは、高レベルのイネーブル信号ＢＣＮＴＥＮによりリセットされ、ウエイト信号ＷＡＩＴ１は、低レベルに変化する（図７（ｅ））。
【００５６】
高レベルのイネーブル信号ＢＣＮＴＥＮにより、外部クロック信号ＣＬＫに同期してバーストクロック信号ＢＣＬＫが出力される（図７（ｆ））。バーストクロック信号ＢＣＬＫ（ストローブ信号）は、モードレジスタに設定されているバースト長ＢＬに対応する回数だけ出力される。そして、バーストクロック信号ＢＣＬＫに同期して読み出しデータがデータ入出力端子ＤＱに出力される。
【００５７】
バースト制御回路１６は、６番目の外部クロック信号ＣＬＫに同期してバースト信号ＢＳＴＺを低レベルに変化する（図７（ｇ））。すなわち、バースト信号ＢＳＴＺは、バーストクロック信号ＢＣＬＫが出力される期間に対応して出力される。低レベルのバースト信号ＢＳＴＺによりシフトレジスタ１６はリセットされ、カウント信号ＢＣＮＴ１−４は、低レベルに変化する（図７（ｈ））。
【００５８】
カウント信号ＢＣＮＴ３の低レベルにより、イネーブル信号ＢＣＮＴＥＮは低レベルに変化し、バーストクロック信号ＢＣＬＫの出力は停止する（図７（ｉ））。この結果、モードレジスタに設定されているレイテンシＬＴＣに対応して読み出しデータの出力が開始され、バースト長ＢＬに対応する回数だけ読み出しデータが出力される（図７（ｊ））。
【００５９】
図８は、図１に示したモード設定制御回路１８内のモードレジスタの設定方法を示している。
モードレジスタは、所定のコマンドＣＭＤ（ＣＭＤ１、ＣＭＤ２、ＣＭＤ３、ＣＭＤ４）および所定のアドレスＡＤＤ（ＣＯＤＥ１、ＣＯＤＥ２、ＣＯＤＥ３、ＣＯＤＥ４）が４回連続して供給された後、アドレス端子に所定のコードＣＯＤＥ５、ＣＯＤＥ６が供給されることで設定される。コードＣＯＤＥ５に応じてバースト長ＢＬが設定され、コードＣＯＤＥ６に応じてレイテンシＬＴＣが設定される。すなわち、モードレジスタは、コードＣＯＤＥ５、ＣＯＤＥ６を動作モードを設定する設定信号として受信する。例えば、動作モードは、コードＣＯＤＥ５が１６進の”０”のとき、８ワードバーストモードに設定され、コードＣＯＤＥ５が１６進の”３”のとき、フルバーストモードに設定される。
【００６０】
図９は、上述した擬似ＳＲＡＭにおけるフルバーストモード時の読み出し動作を示している。
まず、０番目のＣＬＫ信号の立ち上がりエッジに同期して、アドレス信号ＡＤＤ（Ａｎ）、／ＡＤＳ信号、／ＣＥ信号、／ＯＥ信号が供給される（図９（ａ））。図１に示したタイミング制御回路２２は、外部からのアドレス信号ＡＤＤをラッチするアドレスラッチ信号ＥＬＡＴを出力する（図９（ｂ））。アドレスラッチ２４は、アドレスラッチ信号ＥＬＡＴに同期してアドレス信号ＡＤＤ（Ａｎ）をラッチする（図９（ｃ））。
【００６１】
次に、タイミング制御回路２２は、リードアンプイネーブル信号ＲＡＥＮを出力する（図９（ｄ））。リードアンプイネーブル信号ＲＡＥＮによりリード／ライトアンプ３０が動作し、データバスＤＢ０、ＤＢ１に並列の読み出しデータＤ０、Ｄ１が出力される（図９（ｅ））。読み出しデータＤ０、Ｄ１は、バーストクロック信号ＢＣＬＫに同期してバースト転送レジスタ３２のデータレジスタで直列に変換され、コモンデータバスＣＤＢに順次出力される。そして、読み出しデータＤ０、Ｄ１は、クロック信号ＣＬＫに同期してデータ入出力端子ＤＱから出力される（図９（ｆ））。
【００６２】
次に、タイミング制御回路２２は、アドレスラッチ信号ＩＬＡＴを出力する（図９（ｇ））。アドレスラッチ２４は、アドレスラッチ信号ＩＬＡＴに同期して内部アドレス信号ＩＡＤＤ（Ａｎ＋１）をラッチする（図９（ｈ））。そして、上述と同様に、内部アドレス信号ＩＡＤＤに対応する読み出しデータＤ２、Ｄ３が出力される（図９（ｉ））。
この後、タイミング制御回路２２は、アドレスラッチ信号ＩＬＡＴを順次出力し（図９（ｊ））、バーストアドレスカウンタ２０により生成された内部アドレス信号ＩＡＤＤに応じて、読み出しデータが順次出力される（図９（ｋ））。
【００６３】
図１０は、上述した擬似ＳＲＡＭにおけるフルバーストモード時の書き込み動作を示している。
まず、０番目のＣＬＫ信号の立ち上がりエッジに同期して、アドレス信号ＡＤＤ（Ａｎ）、／ＡＤＳ信号、／ＣＥ信号、／ＷＥ信号が供給される（図１０（ａ））。図１に示したタイミング制御回路２２は、外部からのアドレス信号ＡＤＤをラッチするアドレスラッチ信号ＥＬＡＴを出力する（図１０（ｂ））。アドレスラッチ２４は、アドレスラッチ信号ＥＬＡＴに同期してアドレス信号ＡＤＤ（Ａｎ）をラッチする（図１０（ｃ））。
【００６４】
書き込み動作においては、アクセスコマンドを受信するＣＬＫ信号の立ち上がりエッジに同期して書き込みデータが順次供給される（図１０（ｄ））。バースト転送レジスタ３２のデータレジスタは、コモンデータバスＣＤＢ上の書き込みデータを、バーストクロック信号ＢＣＬＫに同期して順次保持し、保持したデータをデータバスＤＢ０、ＤＢ１にそれぞれ転送する。すなわち、コモンデータバスＣＤＢ上の直列の書き込みデータは、並列の書き込みデータに変換される（図１０（ｅ））。
【００６５】
リード／ライトアンプ３０は、データバスＤＢ０、ＤＢ１上の書き込みデータをライトアンプイネーブル信号ＷＡＥＮに同期してメモリセルアレイ２８に書き込む（図１０（ｆ））。
この後、図９と同様に、内部アドレス信号ＩＡＤＤは、アドレスラッチ信号ＩＬＡＴに同期してラッチされる（図１０（ｇ））。そして、書き込みデータＤ３、Ｄ４、Ｄ５、．．．は、内部アドレス信号ＩＡＤＤに対応するメモリセルＭＣに順次書き込まれる（図１０（ｈ））。
【００６６】
図１１は、バーストアドレスアドバンス信号／ＡＤＶの機能を示している。
／ＡＤＶ信号は、バーストアクセス動作を一時停止し、読み出しデータの出力を維持するために供給される。例えば、４番目のクロック信号ＣＬＫの立ち上がりエッジに同期して高レベルの／ＡＤＶ信号が供給されると、バーストアクセス動作が一時停止され、次のクロックサイクルに同期して出力される読み出しデータＤ１は、４番目のクロックサイクルだけでなく、５番目のクロックサイクルでも維持される。すなわち、／ＡＤＶ信号の供給により、擬似ＳＲＡＭの内部動作は、１クロックサイクル後にずれる。
【００６７】
図１２は、バースト読み出し動作時におけるロウアーバイト信号／ＬＢおよびアッパーバイト信号／ＵＢの機能を示している。図では、説明を分かりやすくするため、コモンデータバスＣＤＢを／ＬＢ信号に対応するＬＣＤＢと、／ＵＢに対応するＵＣＤＢに分けて記載している。
／ＬＢ信号は、データの下位８ビットを有効にするために供給される信号である。／ＵＢ信号は、データの上位８ビットを有効にするために供給される信号である。この実施形態では、読み出し動作において、クロック信号ＣＬＫの立ち上がりエッジに同期して高レベルの／ＬＢ信号（または／ＵＢ信号）が供給されると、次のクロックサイクルに同期して出力される読み出しデータの出力が禁止される。すなわち、図１に示したデータ出力制御回路３４内の出力バッファ（図示せず）は非活性化され、データ入出力端子ＤＱは高インピーダンス状態になる。
【００６８】
図１３は、バースト書き込み動作時におけるロウアーバイト信号／ＬＢおよびアッパーバイト信号／ＵＢの機能を示している。図では、説明を分かりやすくするため、コモンデータバスＣＤＢを、／ＬＢ信号に対応するＬＣＤＢと／ＵＢに対応するＵＣＤＢに分けて記載している。また、データバスＤＢ０、ＤＢ１を、／ＬＢ信号に対応するＬＤＢ０、ＬＤＢ１と／ＵＢに対応するＵＤＢ０、ＵＤＢ１に分けて記載している。
【００６９】
この実施形態では、書き込み動作において、クロック信号ＣＬＫの立ち上がりエッジに同期して高レベルの／ＬＢ信号（または／ＵＢ信号）が供給されると、このクロック信号ＣＬＫに同期して供給されている書き込みデータは無効になる。より詳細には、／ＬＢ信号（または／ＵＢ信号）が高レベルのときに、対応するコラム選択信号ＣＬ（ＬＣＬ０、ＵＣＬ０、ＬＣＬ１、ＵＣＬ１）は出力されず、コラムスイッチＳＷはオンされない。このため、高レベルの／ＬＢ信号（または／ＵＢ信号）に対応する書き込みデータは、メモリセルＭＣに書き込まれない。
【００７０】
例えば、０番目のクロック信号ＣＬＫに同期する／ＵＢ信号は、高レベルである（Ｂ１）。１番目のクロック信号ＣＬＫに同期する／ＬＢ信号は、高レベルである（Ｃ１）。このため、対応するコラム選択信号ＵＣＬ０、ＬＣＬ１は出力されず、データバスＬＤＢ１、ＵＤＢ０に伝達された書き込みデータは、メモリセルＭＣに書き込まれない。
以上、第１の実施形態では、リフレッシュ要求信号ＲＥＦＺとアクセスコマンドの供給とが競合したときに、調停回路１２により、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定した。このため、擬似ＳＲＡＭにおいて、リフレッシュ動作とバーストアクセス動作とを、重複することなく順次実行できる。バーストアクセス動作をリフレッシュ動作と競合することなく実行できるため、読み出しデータを高速に出力でき、書き込みデータを高速に入力できる。すなわち、データ転送レートを向上できる。
【００７１】
調停回路１２にバーストアクセス動作中にリフレッシュ要求信号ＲＥＦＺを保持するリフレッシュ保持部１２ｂを形成したので、バーストアクセス動作をリフレッシュ動作より優先して実行するときに、リフレッシュ要求信号ＲＥＦＺの消失を防止できる。調停回路１２にリフレッシュ動作中にアクセスコマンドを保持するアクセス保持部１２ｄを形成したので、リフレッシュ動作をバーストアクセス動作より優先して実行するときに、アクセス要求の消失を防止できる。
【００７２】
リフレッシュ保持部１２ｂは、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を、バースト信号ＢＳＴＺの出力完了に応答して出力した。このため、バーストアクセス動作が優先して実行されるときに、バーストアクセス動作からリフレッシュ動作の開始までの期間を短縮できる。この結果、次のアクセスコマンドを早く供給でき、データ転送レートを向上できる。
【００７３】
同様に、リフレッシュ保持部１２ｂは、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を、バースト転送レジスタ３２からの読み出しデータの出力完了を待たずに出力した。このため、バースト動作中にリフレッシュ動作を開始でき、データ転送レートをさらに向上できる。
フルバースト動作中に、リフレッシュ保持部１２ｂは、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２をワード線ＷＬの選択切り替え時に出力した。リフレッシュ動作をバースト動作の中断期間（ワード線の切り替え時）に合わせて実行することで、外部アクセスの妨げになるリフレッシュ動作の影響を最小限にできる。この結果、フルバースト動作中にリフレッシュ動作を割り込ませた場合にもデータ転送レートが低下することを防止できる。
【００７４】
バーストアドレスカウンタ２０は、アクセスコマンドに対応して供給されるアドレス信号ＡＤＤに応じて、バースト動作に必要な内部アドレス信号ＩＡＤＤを順次生成した。バースト動作に必要なアドレス信号を、擬似ＳＲＡＭ内部で生成することで、アドレス信号のスキューの影響を受けにくくできる。したがって、動作サイクルをアドレススキューに依存することなく短縮でき、データ転送レートをさらに向上できる。
【００７５】
データ入出力端子ＤＱが無効であることを示すウエイト信号ＷＡＩＴを出力するウエイト端子を形成した。このため、擬似ＳＲＡＭを搭載するシステムは、ウエイト信号ＷＡＩＴに応じて、最適なタイミングで擬似ＳＲＡＭをアクセスできる。例えば、システムを管理するＣＰＵ等は、ウエイト信号ＷＡＩＴの出力中に別のデバイスをアクセスできる。この結果、システムバスの使用効率を向上できる。
【００７６】
／ＵＢ、／ＬＢ信号に応じて、書き込みデータの入力および読み出しデータの出力をマスクしたので、データ信号ＤＱのビット幅が大きい場合にも、擬似ＳＲＡＭを搭載するシステムは、データ信号ＤＱを効率よく書き込み、効率よく読み出すことができる。
書き込み動作期間おいて、比較的遅いタイミングで動作するコラムスイッチをオフすることで書き込みデータをマスクしたので、書き込みデータのマスク制御を容易にできる。
【００７７】
モード設定制御回路は、アドレス端子およびコマンド端子に所定の論理値の信号を４回連続して受けた後、コマンド端子に供給される信号ＣＯＤＥ５、ＣＯＤＥ６を、読み出しレイテンシＬＴＣおよびバースト長ＢＬを設定する設定信号として受信した。このため、動作モードを設定するための専用の端子を不要にできる。
バースト動作時に、読み出しデータがバースト転送レジスタ３２のデータレジスタに転送した後、メモリセルアレイ２８を非活性化した。バースト読み出し時にメモリセルアレイ２８を迅速に非活性化することで、リフレッシュ要求または次のアクセス要求に対する動作を早く開始できる。この結果、データ転送レートを向上できる。
【００７８】
図１４は、本発明の半導体メモリの第２の実施形態を示している。第１の実施形態と同じ要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態のタイミング制御回路２２、リード／ライトアンプ３０およびバースト転送レジスタ３２の代わりに、タイミング制御回路３８、リード／ライトアンプ４０およびバースト転送レジスタ４２が形成されている。リード／ライトアンプ４０とバースト転送レジスタ４２とを接続するデータバスＤＢのビット幅は、コモンデータバスＣＤＢのビット幅と同じである。その他の構成は、第１の実施形態と同じである。
【００７９】
タイミング制御回路３８は、バースト動作時に、クロック信号ＣＬＫの各立ち上がりエッジに同期してリードアンプイネーブル信号ＲＡＥＮもしくはライトアンプイネーブル信号ＷＡＥＮを出力する。バースト転送レジスタ４２は、リード／ライトアンプ４０からの読み出しデータをコモンデータバスＣＤＢを介してデータ出力制御回路３４に直接転送する。すなわち、読み出しデータは、並列直列変換されない。また、バースト転送レジスタ４２は、データ入力制御回路３６からの書き込みデータをデータバスＤＢを介してリード／ライトアンプ４０に直接出力する。すなわち、書き込みデータは、直列並列変換されない。
【００８０】
図１５は、図１４に示した擬似ＳＲＡＭのフルバースト読み出し動作を示している。第１の実施形態（図５）と同じ動作については詳細な説明を省略する。
図１５では、アクセスコマンドを受信した直後にリフレッシュ要求が発生する。すなわち、リフレッシュ動作は、読み出し動作の後に実行される。この例では、読み出しレイテンシＬＴＣは”４”に設定されている。
【００８１】
まず、０番目のＣＬＫ信号の立ち上がりエッジに同期して、読み出しコマンドが供給され、図２に示した調停回路１２は、アクセス信号ＡＣＳＺを出力する（図１５（ａ））。調停回路１２のリフレッシュ判定部１２ａは、読み出しコマンドが供給された後、リフレッシュ要求信号ＲＥＦＺを受信する。このため、リフレッシュイネーブル信号ＲＥＦＥＮＺは、低レベルに保持される（図１５（ｂ））。コマンド発生部１２ｃは、アクセス信号ＡＣＳＺに応答してアクティブ信号ＡＣＴＺを出力する（図１５（ｃ））。アクティブ信号ＡＣＴＺの高レベルへの変化により、メモリセルアレイ２８の状態は、スタンバイ状態ＳＴＢＹからアクティブ状態ＡＣＴＶに変化する。
【００８２】
次に、バースト信号ＢＳＴＺが高レベルに変化し、ウエイト信号ＷＡＩＴが所定の期間高レベルに変化する。タイミング制御回路３８は、３−６番目のクロック信号ＣＬＫの各立ち上がりエッジに同期してリードアンプイネーブル信号ＲＡＥＮを出力する（図１５（ｄ））。レイテンシ制御回路１６は、３−６番目のクロック信号ＣＬＫの立ち上がりエッジに同期してバーストクロック信号ＢＣＬＫを出力する（図１５（ｅ））。そして、読み出し動作が実行され、データバスＤＢに読み出しデータＤｎ−３、Ｄｎ−２、Ｄｎ−１、Ｄｎが順次出力される（図１５（ｆ））。
【００８３】
この実施形態では、リード／ライトアンプ４０は、読み出しデータＤｎ−３、Ｄｎ−２、Ｄｎ−１、Ｄｎを、クロック信号ＣＬＫ毎に出力する。このため、メモリセルアレイ２８は、４番目の読み出しデータＤｎをリード／ライトアンプ４０に転送するまで動作する必要がある。このため、アクティブ状態ＡＣＴＶの期間は、第１の実施形態（図５）より１クロックサイクル長くなる（図１５（ｇ））。
【００８４】
読み出し動作の完了後、リフレッシュ動作が実行される（図１５（ｈ））。リフレッシュ動作は、第１の実施形態（図５）より１クロックサイクル遅れて実行される。このため、フルバースト動作における次の読み出し動作の開始も１クロックサイクル遅れる。したがって、データ転送レートは、図５に比べて低くなる。
しかし、擬似ＳＲＡＭにおいてバースト動作を可能にし、バースト動作の合間にリフレッシュ動作を実行することで、データ転送レートは、従来に比べ高くなる。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００８５】
図１６は、本発明の半導体メモリの第３の実施形態を示している。第１の実施形態と同じ要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態のコマンドデコーダ１４、バースト制御回路１６、モード設定制御回路１８、およびバースト転送レジスタ３２の代わりに、コマンドデコーダ４４、バースト制御回路４６（第１バースト制御回路）、モード設定制御回路４８およびバースト転送レジスタ５０が形成されている。その他の構成は、第１の実施形態と同じである。
【００８６】
コマンドデコーダ４４は、コマンド端子を介して読み出しコマンドおよび書き込みコマンドを受信したとき、読み出し制御信号ＲＤＺおよび書き込み制御信号ＷＲＺをそれぞれ出力する。バースト制御回路４６は、読み出し動作時に読み出し制御信号ＲＤＺを受け、読み出しレイテンシ信号ＲＬＴＣに応じた回数だけクロック数をカウントした後に、バースト長ＢＬに応じた回数だけ読み出しバーストクロック信号ＲＢＣＬＫを出力する。また、バースト制御回路４６は、書き込み動作時に書き込み制御信号ＷＲＺを受け、書き込みレイテンシ信号ＷＬＴＣに応じた回数だけクロック数をカウントした後に、バースト長ＢＬに応じた回数だけ書き込みバーストクロック信号ＷＢＣＬＫを出力する。
【００８７】
モード設定制御回路４８は、外部から設定可能なモードレジスタを有している。モードレジスタには、バースト長ＢＬ、読み出しレイテンシＲＬＴＣ、書き込みレイテンシＷＬＴＣが設定される。設定された値は、バースト長信号ＢＬ、読み出しレイテンシ信号ＲＬＴＣおよび書き込みレイテンシ信号ＷＬＴＣとして、バースト制御回路４６に出力される。読み出しレイテンシＲＬＴＣは、読み出しコマンドが供給されてから最初のデータが出力されるまでのクロック数である。より詳細には、読み出しレイテンシＲＬＴＣは、読み出し動作時にチップイネーブル信号／ＣＥの立ち下がりエッジから最初のデータが出力されるまでのクロック数を示す。
書き込みレイテインシＷＬＴＣは、書き込みコマンドが供給されてから最初のデータが入力されるまでのクロック数である。より詳細には、書き込みレイテインシＷＬＴＣは、書き込み動作時にチップイネーブル信号／ＣＥの立ち下がりエッジから最初のデータが入力されるまでのクロック数を示す。このように、この実施形態は、読み出し動作および書き込み動作それぞれについてレイテンシが設定できることを特徴としている。
【００８８】
バースト転送レジスタ５０は、データを保持する複数のデータレジスタ（ＤＴ０、ＤＴ１等）を有している。バースト転送レジスタ５０は、リード／ライトアンプ３０からの並列の読み出しデータを直列データに変換し、読み出しバーストクロック信号ＲＢＣＬＫに同期してコモンデータバスＣＤＢに出力する。また、バースト転送レジスタ５０は、コモンデータバスＣＤＢからの直列の書き込みデータを並列データに変換し、書き込みバーストクロック信号ＷＢＣＬＫに同期してリード／ライトアンプ３０に出力する。
【００８９】
図１７および図１８は、図１６に示したバースト制御回路４６の詳細を示している。図１７は、バースト制御回路４６のうち読み出し動作時に読み出しバーストクロック信号ＲＢＣＬＫおよびウエイト信号ＷＡＩＴを生成する回路を示している。図１８は、バースト制御回路４６のうち書き込み動作時に書き込みバーストクロック信号ＷＢＣＬＫを生成する回路を示している。
図１７において、バースト制御回路４６は、クロック生成回路４６ａ、７ビットのシフトレジスタ４６ｂ、読み出しバーストクロック信号ＲＢＣＬＫを出力する組み合わせ回路４６ｃ、ウエイト信号ＷＡＩＴ１を出力するフリップフロップ回路１６ｃ、ウエイト制御回路１６ｄ、遅延回路ＤＬＹおよびパルス生成回路ＰＬＳを有している。クロック生成回路４６ａは、チップイネーブル信号／ＣＥが低レベルのときに動作し、クロック信号ＣＬＫを内部クロック信号ＲＣＬＫ１として出力する。クロック生成回路４６ａは、アクセスコマンドとして供給されるチップイネーブル信号／ＣＥ（コマンド信号）がアクティブレベル（低レベル）に変化したことを検出する検出回路として動作する。
【００９０】
シフトレジスタ４６ｂおよび組み合わせ回路４６ｃは、第１の実施形態のシフトレジスタ１６ａおよび組み合わせ回路１６ｂ（図６）とほぼ同じ回路である。このため、シフトレジスタ４６ｂおよび組み合わせ回路４６ｃの基本的な動作は、第１の実施形態（図７）と同じである。組み合わせ回路４６ｃの２入力ＮＡＮＤゲートおよびインバータに付した数字は、読み出しレイテンシＲＬＴＣの値に対応している。例えば、読み出しレイテンシＲＬＴＣが”４”に設定されているとき、”４”が付してあるＮＡＮＤゲートのみが活性化される。
組み合わせ回路４６ｃは、出力イネーブル信号／ＯＥが低レベル（＝ＲＤＺ信号が高レベル）のときに、チップイネーブル信号／ＣＥの供給（読み出しコマンドの供給）から読み出しレイテインシＲＬＴＣに対応するクロック数だけ遅れて、バースト長ＢＬに応じた回数だけ読み出しバーストクロック信号ＲＢＣＬＫを出力する。すなわち、シフトレジスタ４６ｂおよび組み合わせ回路４６ｃは、チップイネーブル信号／ＣＥがアクティブレベルに変化してから所定時間を計測した後に読み出しバーストクロック信号ＲＢＣＬＫの出力を開始する出力制御回路として動作する。
ウエイト信号ＷＡＩＴを生成する回路は、第１の実施形態と同じであるため、説明を省略する。
【００９１】
図１８において、バースト制御回路４６は、クロック生成回路４６ｄ、８ビットのシフトレジスタ４６ｅおよび書き込みバーストクロック信号ＷＢＣＬＫを出力する組み合わせ回路４６ｆを有している。クロック生成回路４６ｄは、チップイネーブル信号／ＣＥが低レベルのときに動作し、クロック信号ＣＬＫを内部クロック信号ＷＣＬＫ１として出力する。クロック生成回路４６ｄは、アクセスコマンドとして供給されるチップイネーブル信号／ＣＥ（コマンド信号）がアクティブレベルに変化したことを検出する検出回路として動作する。
【００９２】
シフトレジスタ４６ｅおよび組み合わせ回路４６ｆは、図１７に示したシフトレジスタ４６ｂおよび組み合わせ回路４６ｃと同じである。組み合わせ回路４６ｆの２入力ＮＡＮＤゲートおよびインバータに付した数字は、書き込みレイテインシＷＬＴＣの値に対応している。例えば、書き込みレイテインシＷＬＴＣが”４”に設定されているとき、”４”が付してあるＮＡＮＤゲートのみが活性化される。
組み合わせ回路４６ｆは、ライトイネーブル信号／ＷＥが低レベル（＝ＷＲＺ信号が高レベル）のときに、チップイネーブル信号／ＣＥの供給（書き込みコマンドの供給）から書き込みレイテインシＷＬＴＣに対応するクロック数だけ遅れて、バースト長ＢＬに応じた回数だけ書き込みバーストクロック信号ＷＢＣＬＫを出力する。すなわち、シフトレジスタ４６ｅおよび組み合わせ回路４６ｆは、チップイネーブル信号／ＣＥがアクティブレベルに変化してから所定時間を計測した後に書き込みバーストクロック信号ＷＢＣＬＫの出力を開始する出力制御回路として動作する。シフトレジスタ４６ｅおよび組み合わせ回路４６ｆの基本的な動作は、第１の実施形態（図７）と同じである。
【００９３】
図１９は、図１６に示したモード設定制御回路４８内のモードレジスタの設定方法を示している。
モードレジスタは、所定のコマンドＣＭＤ（ＣＭＤ１、ＣＭＤ２、ＣＭＤ３、ＣＭＤ４）および所定のアドレスＡＤＤ（ＣＯＤＥ１、ＣＯＤＥ２、ＣＯＤＥ３、ＣＯＤＥ４）が４回連続して供給された後、アドレス端子に所定のコードＣＯＤＥ５が供給されることで設定される。すなわち、モードレジスタは、コードＣＯＤＥ５を、動作モードを設定する設定信号として受信する。モードレジスタを設定するためのクロックサイクル数は、第１の実施形態に比べ１つ少なくなる。
【００９４】
この実施形態では、コードＣＯＤＥ５として供給される１バイトのアドレスＡ７−Ａ０のうち、下位の２ビットによりバースト長ＢＬが設定され、次の３ビットにより読み出しレイテンシＲＬＴＣが設定され、上位の３ビットにより書き込みレイテインシＷＬＴＣが設定される。読み出しレイテンシＲＬＴＣは、”１”から”８”まで８通りの設定が可能である。書き込みレイテインシＷＬＴＣは、”０”から”７”まで８通りの設定が可能である。このように、読み出し動作時と書き込み動作時とで、レイテンシは独立に設定可能である。換言すれば、図１６に示したバースト制御回路４６は、読み出し動作時と書き込み動作時とで、それぞれ独立のタイミングでバーストクロック信号ＲＢＣＬＫ、ＷＢＣＬＫを生成できる。この結果、擬似ＳＲＡＭを搭載するシステムの使い勝手が向上する。
【００９５】
図２０は、第３の実施形態の擬似ＳＲＡＭにおけるバーストモード時の読み出し動作を示している。読み出し動作の基本的なタイミングは、第１の実施形態（図７および図９）と同じであるため、第１の実施形態と同じ動作については説明を省略する。この例では、読み出しレイテンシＲＬＴＣは”４”に設定されている。
まず、図１７に示したクロック生成回路４６ａは、チップイネーブル信号／ＣＥの低レベルにより活性化され、内部クロック信号ＲＣＬＫ１の出力を開始する（図２０（ａ））。チップイネーブル信号／ＣＥの低レベルと出力イネーブル信号／ＯＥの低レベルにより、読み出し制御信号ＲＤＺが出力される（図２０（ｂ））。シフトレジスタ４６ｂは、２番目のクロック信号ＣＬＫに同期してカウント信号ＢＣＮＴ３を高レベルに変化させる（図２０（ｃ））。
【００９６】
組み合わせ回路４６ｃは、高レベルの読み出し制御信号ＲＤＺおよびカウント信号ＢＣＮＴ３により活性化され、クロック信号ＣＬＫを読み出しバーストクロック信号ＲＢＣＬＫとして出力する（図２０（ｄ））。すなわち、３番目のクロック信号ＣＬＫに同期して読み出しバーストクロック信号ＲＢＣＬＫの出力が開始される。
この後、第１の実施形態と同様にして、読み出しバーストクロック信号ＲＢＣＬＫに同期して読み出しデータが順次出力される。擬似ＳＲＡＭを搭載するシステムは、４番目のクロック信号ＣＬＫの立ち上がりエッジに同期して最初の読み出しデータを受信する（図２０（ｅ））。
【００９７】
図１６に示したバーストアドレスカウンタ２０は、読み出しバーストクロック信号ＲＢＣＬＫの出力開始に同期してバースト制御回路４６から出力される制御信号を、タイミング制御回路２２を介して受信することによりカウントアップされ、その値を内部アドレス信号ＩＡＤＤとして出力する（図２０（ｆ））。
なお、図示していないが、読み出しレイテンシＲＬＴＣが”１”に設定されているとき、組み合わせ回路４６ｃは常に活性化される。このため、最初の読み出しバーストクロック信号ＲＢＣＬＫは、０番目のクロック信号ＣＬＫに同期して出力される。そして、読み出しデータは、１番目のクロック信号ＣＬＫに同期してシステムが受信できるタイミングで出力される。
【００９８】
図２１は、第３の実施形態の擬似ＳＲＡＭにおけるバーストモード時の書き込み動作を示している。第１の実施形態（図１０）と同じ動作については説明を省略する。この例では、書き込みレイテンシＷＬＴＣは”４”に設定されている。
まず、図１８に示したクロック生成回路４６ｄは、チップイネーブル信号／ＣＥの低レベルにより活性化され、内部クロック信号ＷＣＬＫ１の出力を開始する（図２１（ａ））。チップイネーブル信号／ＣＥの低レベルと書き込みイネーブル信号／ＷＥの低レベルにより、書き込み制御信号ＷＲＺが出力される（図２１（ｂ））。シフトレジスタ４６ｅは、３番目のクロック信号ＣＬＫに同期してカウント信号ＢＣＮＴ４を高レベルに変化させる（図２１（ｃ））。
【００９９】
組み合わせ回路４６ｆは、高レベルの書き込み制御信号ＷＲＺおよびカウント信号ＢＣＮＴ４により活性化され、クロック信号ＣＬＫを書き込みバーストクロック信号ＷＢＣＬＫとして出力する（図２１（ｄ））。すなわち、４番目のクロック信号ＣＬＫに同期して書き込みバーストクロック信号ＷＢＣＬＫの出力が開始される。
また、擬似ＳＲＡＭを搭載するシステムは、例えば、３番目のクロック信号ＣＬＫの立ち下がりエッジに同期して最初の書き込みデータを擬似ＳＲＡＭに出力する（図２１（ｅ））。擬似ＳＲＡＭは、４番目のクロック信号の立ち上がりエッジに同期してこの書き込みデータを受信し、コモンデータバスＣＤＢに転送する（図２１（ｆ））。コモンデータバスＣＤＢ上の書き込みデータは、書き込みバーストクロック信号ＷＢＣＬＫに同期して、データバスＤＢ（ＤＢ０またはＤＢ１）に転送される。
【０１００】
図１６に示したバーストアドレスカウンタ２０は、書き込みバーストクロック信号ＷＢＣＬＫの出力開始に同期してバースト制御回路４６から出力される制御信号を、タイミング制御回路２２を介して受信することによりカウントアップされ、その値を内部アドレス信号ＩＡＤＤとして生成する（図２１（ｇ））。この後、順次供給される書き込みデータは、書き込みバーストクロック信号ＷＢＣＬＫに同期してデータバスＤＢに転送され、メモリセルＭＣに書き込まれる。
なお、図示していないが、書き込みレイテインシＷＬＴＣが”０”に設定されているとき、組み合わせ回路４６ｆは常に活性化される。このため、最初の書き込みバーストクロック信号ＷＢＣＬＫは、０番目のクロック信号ＣＬＫに同期して出力される。このとき、擬似ＳＲＡＭを搭載するシステムは、擬似ＳＲＡＭが０番目のクロック信号ＣＬＫに同期して受信できるタイミングで、書き込みデータを出力する。
【０１０１】
以上、この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、チップイネーブル信号／ＣＥが変化してから所定のレイテンシＲＬＴＣ、ＷＬＴＣ後に読み出しデータの出力または書き込みデータの入力が開始されるため、擬似ＳＲＡＭを搭載するシステムは、擬似ＳＲＡＭを容易に制御できる。すなわち、システム構成を簡易にできる。なお、擬似ＳＲＡＭは、チップイネーブル信号／ＣＥの変化をトリガとしてデータの入出力動作を開始する。このため、本発明は、クロック同期式の擬似ＳＲＡＭおよびクロック非同期式の擬似ＳＲＡＭの双方に適用できる。
【０１０２】
外部から設定可能なモードレジスタに保持されたレイテンシＲＬＴＣ、ＷＬＴＣに応じて、読み出しデータの出力開始タイミングおよび書き込みデータの入力開始タイミングが設定できる。このため、レイテンシＲＬＴＣ、ＷＬＴＣを、システムの性能に応じて最適に設定できる。
モードレジスタは、読み出しレイテンシＲＬＴＣおよび書き込みレイテンシＷＬＴＣをそれぞれ独立に設定できる。このため、システムの特性に合わせてレイテンシＲＬＴＣ、ＷＬＴＣを自在に設定でき、システムの性能を向上できる。
【０１０３】
図２２は、本発明の半導体メモリの第４の実施形態を示している。第１および第３の実施形態と同じ要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態のコマンドデコーダ１４、バースト制御回路１６、モード設定制御回路１８、およびバースト転送レジスタ３２の代わりに、コマンドデコーダ４４、バースト制御回路５２、モード設定制御回路５４およびバースト転送レジスタ５０が形成されている。その他の構成は、第１の実施形態と同じである。コマンドデコーダ４４およびバースト転送レジスタ５０は、第２の実施形態と同じ回路である。
【０１０４】
バースト制御回路５２は、読み出し動作時に、読み出し制御信号ＲＤＺおよび出力イネーブル信号／ＯＥに応じて読み出しバーストクロック信号ＲＢＣＬＫを生成する。また、バースト制御回路５２は、書き込み動作時に、書き込み制御信号ＷＲＺおよび書き込みイネーブル信号／ＷＥに応じて書き込みバーストクロック信号ＷＢＣＬＫを生成する。
モード設定レジスタ５０は、予め決められた所定の読み出しレイテンシ信号ＲＬＴＣおよび書き込みレイテンシ信号ＷＬＴＣを出力する。
【０１０５】
図２３および図２４は、図２２に示したバースト制御回路５２の詳細を示している。図２３は、バースト制御回路５２のうち読み出し動作時に読み出しバーストクロック信号ＲＢＣＬＫおよびウエイト信号ＷＡＩＴを生成する回路を示している。図２４は、バースト制御回路５２のうち書き込み動作時に書き込みバーストクロック信号ＷＢＣＬＫを生成する回路を示している。
図２３に示したバースト制御回路５２は、クロック生成回路４６ａにチップイネーブル信号／ＣＥの代わりに出力イネーブル信号／ＯＥが供給されることを除き第３の実施形態（図１７）と同じである。バースト制御回路５２のシフトレジスタ４６ｂおよび組み合わせ回路４６ｃは、出力イネーブル信号／ＯＥがアクティブレベルに変化してから所定時間を計測した後に読み出しバーストクロック信号ＲＢＣＬＫの出力を開始する出力制御回路として動作する。
【０１０６】
図２４に示したバースト制御回路５２は、クロック生成回路４６ｄに、チップイネーブル信号／ＣＥの代わりに書き込みイネーブル信号／ＷＥが供給されることを除き、第３の実施形態（図１８）と同様である。バースト制御回路５２のシフトレジスタ４６ｅおよび組み合わせ回路４６ｆは、書き込みイネーブル信号／ＷＥがアクティブレベルに変化してから所定時間を計測した後に書き込みバーストクロック信号ＷＢＣＬＫの出力を開始する出力制御回路として動作する。
【０１０７】
図２５は、図２２に示したモード設定制御回路５４の詳細を示している。
モード設定制御回路５４は、モードレジスタ５４ａと、モードレジスタ５４ａの８ビットの出力Ａ０−Ａ７にそれぞれ接続されたスイッチ回路５４ｂを有している。モードレジスタ５４ａは、第３の実施形態のモードレジスタと同じであり、図１９で説明した方法によりバースト長ＢＬ、読み出しレイテンシＲＬＴＣおよび書き込みレイテンシＷＬＴＣが設定可能である。
各スイッチ回路５４ｂは、電源電圧ＶＤＤに接続されたスイッチＳＷ１、接地電圧ＶＳＳに接続されたスイッチＳＷ２およびモードレジスタ５４ａの出力の一つに接続されたスイッチＳＷ３を有している。スイッチＳＷ１、ＳＷ２、ＳＷ３のいずれかは、擬似ＳＲＡＭの製造工程（配線工程）において導通される。
【０１０８】
より詳細には、配線工程で使用する２枚のホトマスクが、予め製作される。一方のホトマスクには、全てのスイッチ回路５４ｂのスイッチＳＷ３を導通する配線パターンが形成されている。他方のホトマスクには、全てのスイッチ回路５４ｂにおいて、スイッチＳＷ１またはスイッチＳＷ２を導通する配線パターンが形成されている。そして、製造工程で使用するホトマスクに応じて、モードレジスタ５４ａの値に応じてバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを変更できる製品と、バースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣが所定値に固定される製品とが製造される。
モード設定制御回路５４は、ホトマスクの配線パターンに対応して擬似ＳＲＡＭの基板上に形成されたスイッチ（ＳＷ１、ＳＷ２、ＳＷ３のいずれか）に応じてバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを出力する。バースト制御回路５２は、モード設定制御回路５４から出力されるバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣに応じたタイミングでバーストクロック信号ＲＢＣＬＫ（またはＷＢＣＬＫ）を出力する。換言すれば、バースト制御回路５２は、スイッチ回路５４ｂの導電パターンの接続先の電圧値に応じたレイテンシＲＬＴＣ（またはＷＬＴＣ）に対応する時間を計測し、計測後にバーストクロック信号ＲＢＣＬＫ（またはＷＢＣＬＫ）の出力を開始する。
【０１０９】
図２６は、第４の実施形態の擬似ＳＲＡＭにおけるバーストモード時の読み出し動作を示している。この例では、読み出しレイテンシＲＬＴＣは”２”に設定されている。読み出しレイテンシＲＬＴＣは、出力イネーブル信号／ＯＥが活性化されてから、最初の読み出しデータが出力されるまでのクロック数である。
バースト制御回路５２は、読み出し動作時に、出力イネーブル信号／ＯＥの活性化に応答して内部クロック信号ＲＣＬＫ１の出力を開始する（図２６（ａ））。以降のバースト読み出し動作の基本的なタイミングは、第３の実施形態（図２０）と同じであるため、説明を省略する。
【０１１０】
図２７は、第４の実施形態の擬似ＳＲＡＭにおけるバーストモード時の書き込み動作を示している。この例では、書き込みレイテンシＷＬＴＣは”２”に設定されている。書き込みレイテンシＷＬＴＣは、書き込みイネーブル信号／ＷＥが活性化されてから、最初の書き込みデータが入力されるまでのクロック数である。
バースト制御回路５２は、書き込み動作時に、書き込みイネーブル信号／ＷＥの活性化に応答して内部クロック信号ＷＣＬＫ１の出力を開始する（図２７（ａ））。以降のバースト書き込み動作の基本的なタイミングは、第３の実施形態（図２１）と同じであるため、説明を省略する。
【０１１１】
以上、この実施形態においても、上述した第１および第３の実施形態と同様の効果を得ることができる。さらに、ホトマスクの切り替えにより、レイテンシＲＬＴＣ、ＷＬＴＣを設定可能にしたので、出荷される半導体メモリの製品仕様（動作周波数等）に応じて、レイテンシＲＬＴＣ、ＷＬＴＣを設定できる。特に、同一の製造プロセスを使用して製造され、動作周波数に十分余裕がある擬似ＳＲＡＭを、ホトマスクの切替により動作周波数に応じた複数の製品として出荷する場合に有効である。
【０１１２】
図２８は、本発明の半導体メモリの第５の実施形態を示している。第１および第３の実施形態と同じ要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態のコマンドデコーダ１４、バースト制御回路１６、モード設定制御回路１８、およびバースト転送レジスタ３２の代わりに、コマンドデコーダ４４、バースト制御回路４６、モード設定制御回路５６およびバースト転送レジスタ５０が形成されている。その他の構成は、第１の実施形態と同じである。コマンドデコーダ４４、バースト制御回路４６およびバースト転送レジスタ５０は、第２の実施形態と同じ回路である。
【０１１３】
図２９は、モード設定制御回路５６の詳細を示している。
モード設定制御回路５６は、モードレジスタ５６ａと、モードレジスタ５６ａの８ビットの出力Ａ０−Ａ７をそれぞれ受けるモード設定回路５６ｂとを有している。モードレジスタ５６ａは、第３の実施形態のモードレジスタと同じであり、図１９で説明した方法によりバースト長ＢＬ、読み出しレイテンシＲＬＴＣおよび書き込みレイテンシＷＬＴＣが設定可能である。
各モード設定回路５６ｂは、１ビットのデータがそれぞれプログラムされる２つのヒューズ回路５６ｃを有している。ヒューズ回路５６ｃは、擬似ＳＲＡＭの電源投入時に一時的に高レベルになるスタータ信号ＳＴＴＺ（パワーオンリセット信号）により初期化され、ヒューズＦＳ１、ＦＳ２のプログラム状態に応じた論理値を出力する。ヒューズＦＳ１がプログラムされているとき（溶断状態）、信号Ｖ１は低レベルに変化し、信号／Ｖ１は高レベルに変化する。ヒューズＦＳ１がプログラムされていないとき（未溶断状態）、信号Ｖ１は高レベルに変化し、信号／Ｖ１は低レベルに変化する。同様に、ヒューズＦＳ２がプログラムされているとき（溶断状態）、信号Ｖ２は低レベルに変化し、信号／Ｖ２は高レベルに変化する。ヒューズＦＳ２がプログラムされていないとき（未溶断状態）、信号Ｖ２は高レベルに変化し、信号／Ｖ２は低レベルに変化する。
【０１１４】
この実施形態では、モードレジスタ５６ａの値に応じてバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを変更できる製品を製造する場合、試験工程において、全てのモード設定回路５６ｂのヒューズＦＳ１、ＦＳ２は、未溶断の状態にされる。このとき、図の一番下のＮＡＮＤゲートが低レベルを出力し、ＣＭＯＳ伝達ゲートがオンする。そして、モードレジスタ５６ａに設定されている値が、バースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣとして出力される。
製造工程において、バースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを所定の値に固定する場合、全てのモード設定回路５６ｂにおいて、ヒューズＦ１またはヒューズＦ２が溶断される。このとき、ＣＭＯＳ伝達ゲートはオフし、モードレジスタ５６ａの出力はマスクされる。ヒューズＦ１が溶断され、ヒューズＦ２が溶断されない場合、接地電圧ＶＳＳが出力される。ヒューズＦ２が溶断され、ヒューズＦ１が溶断されない場合、電源電圧ＶＤＤが出力される。すなわち、モード設定回路５６ｂは、ヒューズＦ１、Ｆ２のプログラム状態に応じて高レベルまたは低レベルを出力する。すなわち、バースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣが所定値に固定された製品が製造される。
【０１１５】
このように、モード設定制御回路５６は、ヒューズＦＳ１、ＦＳ２のプログラム状態に応じて、バースト制御回路４６にバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを出力する。換言すれば、バースト制御回路４６は、ヒューズＦＳ１、ＦＳ２のプログラム状態に応じたレイテンシＲＬＴＣ（またはＷＬＴＣ）に対応する時間を計測し、計測後にバーストクロック信号ＲＢＣＬＫ（またはＷＢＣＬＫ）の出力を開始する。
バースト読み出し動作およびバースト書き込み動作は、第３の実施形態と同じであるため、説明を省略する。
【０１１６】
以上、この実施形態においても、上述した第１および第３の実施形態と同様の効果を得ることができる。さらに、ヒューズＦＳ１、ＦＳ２のプログラムにより、レイテンシＲＬＴＣ、ＷＬＴＣを設定可能にしたので、プローブ試験で評価した最高動作周波数に応じてヒューズＦＳ１、ＦＳ２をプログラムすることで、製造された擬似ＳＲＡＭの実力に応じて上記所定時間を設定できる。特に、同一のホトマスクおよび製造プロセスを使用して製造される擬似ＳＲＡＭを、動作周波数の実力に応じて複数の製品に分類して出荷するときに有効である。
【０１１７】
なお、上述した第１および第２の実施形態では、バースト読み出し動作時のレイテンシＬＴＣが”４”に設定されている例について述べた。本発明はこれに限定されるものではない。レイテンシＬＴＣは、クロック周期に応じて最適な値に設定すればよい。
バースト長ＢＬおよびレイテンシＬＴＣをモードレジスタに設定するコードＣＯＤＥ５、ＣＯＤＥ６をアドレス端子で受信した例について述べた。本発明はこれに限定されるものではない。例えば、コマンド端子あるいはデータ端子で受信してもよい。
上述した第３ないし第５の実施形態では、読み出しレイテンシＲＬＴＣと書き込みレイテインシＷＬＴＣとを独立に設定した例について述べた。本発明はこれに限定されるものではない。例えば、図３０に示すように、モードレジスタのビットＡ４−Ａ２を読み出しレイテンシＲＬＴＣと書き込みレイテインシＷＬＴＣとで共通にしてもよい。あるいは、書き込みレイテインシＷＬＴＣを常に読み出しレイテンシＲＬＴＣより”１”小さく設定してもよい。この場合、モードレジスタのビット数を減らすことができる。
【０１１８】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１） キャパシタを有する揮発性のメモリセルで構成されるメモリセルアレイと、
前記メモリセルをリフレッシュするためのリフレッシュ要求を所定の周期で発生するリフレッシュ制御回路と、
前記メモリセルアレイを連続してバーストアクセスするためのアクセスコマンドに対応して所定数のストローブ信号を出力する第１バースト制御回路と、
前記ストローブ信号にそれぞれ同期して、前記メモリセルアレイへのデータを連続して入力または前記メモリセルアレイからのデータを連続して出力するデータ入出力回路と、
前記リフレッシュ要求と前記アクセスコマンドとが競合したときに、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定する調停回路とを備えていることを特徴とする半導体メモリ。
【０１１９】
（付記２） 付記１記載の半導体メモリにおいて、
前記調停回路は、
前記バーストアクセス動作を優先するときに、該バーストアクセス動作中に前記リフレッシュ要求を保持するリフレッシュ保持部を備えていることを特徴とする半導体メモリ。
【０１２０】
（付記３） 付記２記載の半導体メモリにおいて、
前記所定数のストローブ信号の出力期間に対応してバースト信号を出力する第２バースト制御回路を備え、
前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記バースト信号の出力完了に応答して出力することを特徴とする半導体メモリ。
【０１２１】
（付記４） 付記２記載の半導体メモリにおいて、
前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記メモリセルアレイの動作後、前記データ入出力回路からのデータの出力完了を待たずに出力することを特徴とする半導体メモリ。
【０１２２】
（付記５） 付記２記載の半導体メモリにおいて、
所定数の前記メモリセルにそれぞれ接続された複数のワード線を備え、
前記アクセスコマンドに対応して、複数の前記ワード線を順次選択して前記メモリセルを順次アクセスするフルバースト動作機能を備え、
前記フルバースト動作中に前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記ワード線の選択切り替え時に出力することを特徴とする半導体メモリ。
【０１２３】
（付記６） 付記２記載の半導体メモリにおいて、
前記データ入出力回路は、前記メモリセルアレイからの並列の読み出しデータを直列データに変換するためのデータレジスタを備え、
前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記データレジスタが直列データの出力を完了する前に出力することを特徴とする半導体メモリ。
【０１２４】
（付記７） 付記１記載の半導体メモリにおいて、
前記調停回路は、
前記リフレッシュ動作を優先するときに、該リフレッシュ動作中に前記アクセスコマンドを保持するアクセス保持部を備えていることを特徴とする半導体メモリ。
【０１２５】
（付記８） 付記１記載の半導体メモリにおいて、
前記アクセスコマンドに対応して供給される外部アドレスを受け、該外部アドレスに連続する内部アドレスを順次生成するアドレスカウンタを備えていることを特徴とする半導体メモリ。
（付記９） 付記８記載の半導体メモリにおいて、
前記データ入出力回路は、前記外部アドレスおよび前記内部アドレスにより選択される前記メモリセルから出力される読み出しデータを保持し、保持した読み出しデータを前記ストローブ信号に同期してコモンデータバスに順次出力するデータレジスタを備えていることを特徴とする半導体メモリ。
【０１２６】
（付記１０） 付記９記載の半導体メモリにおいて、
前記メモリセルアレイは、前記読み出しデータが前記データレジスタに転送された後、非活性化されることを特徴とする半導体メモリ。
（付記１１） 付記８記載の半導体メモリにおいて、
前記データ入出力回路は、前記外部アドレスおよび前記内部アドレスにより選択される前記メモリセルへの書き込みデータを、前記ストローブ信号に同期して順次保持し、保持した書き込みデータを前記メモリセルアレイに出力するデータレジスタを備えていることを特徴とする半導体メモリ。
【０１２７】
（付記１２） 付記１記載の半導体メモリにおいて、
前記バースト制御回路は、前記ストローブ信号を外部クロック信号に同期して出力することを特徴とする半導体メモリ。
（付記１３） 付記１記載の半導体メモリにおいて、
内部回路を活性化するチップイネーブル信号を受信するチップイネーブル端子と、
外部アドレスが有効であることを示すアドレスステータス信号を受信するアドレスステータス端子とを備え、
前記調停回路は、前記チップイネーブル信号および前記アドレスステータス信号の少なくともいずれかが入力されたときに、前記アクセスコマンドの供給を検出することを特徴とする半導体メモリ。
【０１２８】
（付記１４） 付記１記載の半導体メモリにおいて、
前記アクセスコマンドの受信から読み出しデータが出力されるまでの期間、データ入出力端子が無効であることを示すウエイト信号を出力するウエイト端子を備えていることを特徴とする半導体メモリ。
（付記１５） 付記１記載の半導体メモリにおいて、
前記外部アドレスが有効であることを示すアドレスステータス信号を受信するアドレスステータス端子を備えている半導体メモリ。
【０１２９】
（付記１６） 付記１記載の半導体メモリにおいて、
データを入出力する複数のデータ入出力端子と、
前記データ入出力端子の所定数によりそれぞれ構成される複数のデータ端子群と、
前記データ端子群にそれぞれ伝達されるデータが有効であることを示すデータ有効信号を受信する複数のデータ有効端子とを備えていることを特徴とする半導体メモリ。
【０１３０】
（付記１７） 付記１６記載の半導体メモリにおいて、
前記データ入出力回路は、前記データ有効信号の無効時に、前記メモリセルアレイからの読み出しデータの出力を禁止する出力バッファを前記データ端子群に対応して備えていることを特徴とする半導体メモリ。
（付記１８） 付記１６記載の半導体メモリにおいて、
前記メモリセルと前記データ入出力回路とを接続するコラムスイッチと、
前記コラムスイッチの所定数によりそれぞれ構成され、前記データ端子群に対応するコラムスイッチ群と、
前記データ有効信号の無効時に、対応する前記コラムスイッチ群の前記コラムスイッチをオフする制御回路とを備えていることを特徴とする半導体メモリ。
【０１３１】
（付記１９） 付記１記載の半導体メモリにおいて、
前記バーストアクセス動作の進行を一時停止し、読み出しデータの出力を維持するためのバーストアドバンス信号を受信するバーストアドバンス端子を備えていることを特徴とする半導体メモリ。
（付記２０） 付記１記載の半導体メモリにおいて、
外部入力端子に所定の論理値の信号を複数回連続して受けた後、前記外部入力端子の少なくともいずれかに供給される信号を動作モードを設定する設定信号として受信するモード設定制御回路を備えていることを特徴とする半導体メモリ。
【０１３２】
（付記２１） 付記２０記載の半導体メモリにおいて、
前記モード設定制御回路は、前記アクセスコマンドの受信から読み出しデータの出力を開始するまでのクロック数であるレイテンシを設定するモードレジスタを備えていることを特徴とする半導体メモリ。
（付記２２） 付記２０記載の半導体メモリにおいて、
前記モード設定制御回路は、データを連続して入力または出力する回数であるバースト長を設定するモードレジスタを備えていることを特徴とする半導体メモリ。
【０１３３】
（付記２３） 付記１記載の半導体メモリにおいて、
前記第１バースト制御回路は、
前記アクセスコマンドとして供給されるコマンド信号の１つがアクティブレベルに変化したことを検出するレベル検出回路と、
前記レベル検出回路の検出から所定時間を計測した後に前記ストローブ信号の出力を開始する出力制御回路とを備えていることを特徴とする半導体メモリ。
【０１３４】
（付記２４） メモリセルを有するメモリセルアレイと、
前記メモリセルアレイを連続してバーストアクセスするためのアクセスコマンドに対応して所定数のストローブ信号を出力する第１バースト制御回路と、
前記ストローブ信号にそれぞれ同期して、前記メモリセルアレイへのデータを連続して入力または前記メモリセルアレイからのデータを連続して出力するデータ入出力回路とを備え、
前記第１バースト制御回路は、
前記アクセスコマンドとして供給されるコマンド信号の１つがアクティブレベルに変化したことを検出するレベル検出回路と、
前記レベル検出回路の検出から所定時間を計測した後に前記ストローブ信号の出力を開始する出力制御回路とを備えていることを特徴とする半導体メモリ。
【０１３５】
（付記２５） 付記２４記載の半導体メモリにおいて、
前記第１バースト回路は、読み出し動作時に、前記コマンド信号の１つであるチップイネーブル信号のアクティブレベルを検出してから前記所定時間後に、前記メモリセルアレイからのデータを出力するための前記ストローブ信号の出力を開始することを特徴とする半導体メモリ。
（付記２６） 付記２４記載の半導体メモリにおいて、
前記第１バースト回路は、読み出し動作時に、前記コマンド信号の１つである出力イネーブル信号のアクティブレベルを検出してから前記所定時間後に、前記メモリセルアレイからのデータを出力するための前記ストローブ信号の出力を開始することを特徴とする半導体メモリ。
【０１３６】
（付記２７） 付記２４記載の半導体メモリにおいて、
前記第１バースト回路は、書き込み動作時に、前記コマンド信号の１つであるチップイネーブル信号のアクティブレベルを検出してから前記所定時間後に、前記メモリセルアレイへのデータを入力するための前記ストローブ信号の出力を開始することを特徴とする半導体メモリ。
（付記２８） 付記２４記載の半導体メモリにおいて、
前記第１バースト回路は、書き込み動作時に、前記コマンド信号の１つである書き込みイネーブル信号のアクティブレベルを検出してから前記所定時間後に、前記メモリセルアレイへのデータを入力するための前記ストローブ信号の出力を開始することを特徴とする半導体メモリ。
【０１３７】
（付記２９） 付記２４記載の半導体メモリにおいて、
前記出力制御回路は、読み出し動作時と書き込み動作時とで、それぞれ独立に前記所定時間を測定することを特徴とする半導体メモリ。
（付記３０） 付記２４記載の半導体メモリにおいて、
前記出力制御回路は、読み出し動作時と書き込み動作時とで共通の前記所定時間を測定することを特徴とする半導体メモリ。
【０１３８】
（付記３１） 付記２４記載の半導体メモリにおいて、
前記アクセスコマンドに対応して供給される外部アドレスを受け、該外部アドレスに連続する内部アドレスを順次生成するアドレスカウンタを備え、
前記アドレスカウンタは、前記ストローブ信号の出力の開始に応答して、前記内部アドレスを生成するためにカウントアップされることを特徴とする半導体メモリ。
（付記３２） 付記２４記載の半導体メモリにおいて、
前記所定時間を外部から設定可能なモードレジスタを備え、
前記第１バースト回路は、前記モードレジスタに設定された値に応じて前記所定時間を計測することを特徴とする半導体メモリ。
【０１３９】
（付記３３） 付記２４記載の半導体メモリにおいて、
半導体製造工程で使用するホトマスクのパターン形状に対応して半導体基板上に形成される導電パターンにより構成されたスイッチを備え、
前記第１バースト回路は、前記導電パターンの接続先の電圧値に応じて前記所定時間を計測することを特徴とする半導体メモリ。
（付記３４） 付記２４記載の半導体メモリにおいて、
前記所定時間を示す情報がプログラムされるヒューズを備え、
前記第１バースト回路は、前記ヒューズにプログラムされた情報に応じて前記所定時間を計測することを特徴とする半導体メモリ。
【０１４０】
付記７の半導体メモリでは、調停回路は、リフレッシュ動作を優先するときに、リフレッシュ動作中にアクセスコマンドを保持するアクセス保持部を有している。このため、リフレッシュ動作をバーストアクセス動作より優先して実行するときに、アクセス要求が消失することを防止できる。
付記１０の半導体メモリでは、メモリセルアレイは、読み出しデータがデータレジスタに転送された後、非活性化される。バースト読み出し時にメモリセルアレイを迅速に非活性化することで、リフレッシュ要求または次のアクセス要求に対する動作を早く開始できる。この結果、データ転送レートを向上できる。
【０１４１】
付記１２の半導体メモリでは、バースト制御回路は、ストローブ信号を外部クロック信号に同期して出力する。すなわち、リフレッシュを自動で実行するクロック同期の半導体メモリにおいても、データ転送レートを向上できる。
付記１８の半導体メモリでは、コラムスイッチは、メモリセルとデータ入出力回路とを接続する。コラムスイッチの所定数により、データ端子群に対応するコラムスイッチ群がそれぞれ構成されている。制御回路は、データ有効信号の無効時に、対応するコラムスイッチ群のコラムスイッチをオフする。書き込み動作期間おいて、コラムスイッチは比較的遅いタイミングで動作する。このため、書き込みデータを、コラムスイッチによりマスクすることで、書き込みデータのマスク制御を容易にできる。
【０１４２】
付記３２の半導体メモリでは、第１バースト回路は、モードレジスタに設定された値に応じて所定時間を計測する。
付記３３の半導体メモリでは、上記所定時間は、半導体製造工程で使用するホトマスクのパターン形状に対応して半導体基板上に形成される導電パターンの接続先の電圧値に応じて変更される。出荷される半導体メモリの製品仕様（動作周波数等）に応じて、所定時間を設定できる。特に、同一の製造プロセスを使用して製造され、動作周波数に十分余裕がある半導体メモリを、ホトマスクの切替により動作周波数に応じた複数の製品として出荷する場合に有効である。
【０１４３】
付記３３の半導体メモリでは、上記所定時間は、ヒューズのプログラムに応じて変更される。このため、例えば、プローブ試験で評価した最高動作周波数に応じてヒューズをプログラムすることで、製造された半導体メモリの実力に応じて上記所定時間を設定できる。特に、同一のホトマスクおよび製造プロセスを使用して製造される半導体メモリを、動作周波数の実力に応じて複数の製品に分類して出荷するときに有効である。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【０１４４】
【発明の効果】
請求項１の半導体メモリでは、リフレッシュ動作を自動的に実行する半導体メモリにおいて、リフレッシュ動作とバーストアクセス動作とを、重複することなく順次実行できる。リフレッシュ動作と競合することなくバーストアクセス動作を実行できるため、読み出しデータを高速に出力でき、書き込みデータを高速に入力できる。すなわち、データ転送レートを向上できる。
請求項２の半導体メモリでは、バーストアクセス動作をリフレッシュ動作より優先して実行するときに、リフレッシュ要求が消失することを防止できる。
【０１４５】
請求項３および請求項４の半導体メモリでは、バーストアクセス動作が優先して実行されるときに、バーストアクセス動作からリフレッシュ動作の開始までの期間を短縮できる。この結果、次のアクセスコマンドを早く供給でき、データ転送レートを向上できる。
請求項５の半導体メモリでは、リフレッシュ動作をワード線の切り替え時に合わせて実行することで、外部アクセスの妨げになるリフレッシュ動作の影響を最小限にできる。
【０１４６】
請求項６の半導体メモリでは、動作サイクルをアドレススキューに依存することなく短縮でき、データ転送レートをさらに向上できる。
請求項７の半導体メモリでは、半導体メモリを搭載するシステムは、ウエイト信号に応じて、最適なタイミングで半導体メモリをアクセスできる。このため、システムバスの使用効率を向上できる。
【０１４７】
請求項８の半導体メモリでは、データのビット幅が大きい場合にも、半導体メモリを搭載するシステムは、データの書き込みおよび読み出しを効率よく実行できる。
請求項９の半導体メモリでは、動作モードを設定するための専用の端子を不要にできる。
請求項１０の半導体メモリでは、半導体メモリを搭載するシステムは、半導体メモリを容易に制御できる。すなわち、システム構成を簡易にできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】図１の調停回路の詳細を示すブロック図である。
【図３】図２の調停回路の動作を示すタイミング図である。
【図４】図２の調停回路の別の動作を示すタイミング図である。
【図５】図２の調停回路の別の動作を示すタイミング図である。
【図６】図１のバースト制御回路の詳細を示すブロック図である。
【図７】図６のバースト制御回路の動作を示すタイミング図である。
【図８】図１のモードレジスタの設定方法を示す説明図である。
【図９】第１の実施形態におけるバースト読み出し動作を示すタイミング図である。
【図１０】第１の実施形態におけるバースト書き込み動作を示すタイミング図である。
【図１１】／ＡＤＶ信号の機能を示すタイミング図である。
【図１２】バースト読み出し動作における／ＬＢ、／ＵＢ信号の機能を示すタイミング図である。
【図１３】バースト書き込み動作における／ＬＢ、／ＵＢ信号の機能を示すタイミング図である。
【図１４】本発明の第２の実施形態を示すブロック図である。
【図１５】第２の実施形態におけるバースト読み出し動作を示すタイミング図である。
【図１６】本発明の第の実施形態を示すブロック図である。
【図１７】図１６のバースト制御回路の要部を示すブロック図である。
【図１８】図１６のバースト制御回路の別の要部を示すブロック図である。
【図１９】図１６のモードレジスタの設定方法を示す説明図である。
【図２０】第３の実施形態におけるバースト読み出し動作を示すタイミング図である。
【図２１】第３の実施形態におけるバースト書き込み動作を示すタイミング図である。
【図２２】本発明の第４の実施形態を示すブロック図である。
【図２３】図２２のバースト制御回路の要部を示すブロック図である。
【図２４】図２２のバースト制御回路の別の要部を示すブロック図である。
【図２５】図２２のモード設定制御回路の要部を示すブロック図である。
【図２６】第４の実施形態におけるバースト読み出し動作を示すタイミング図である。
【図２７】第４の実施形態におけるバースト書き込み動作を示すタイミング図である。
【図２８】本発明の第５の実施形態を示すブロック図である。
【図２９】図２８のモード設定制御回路の要部を示すブロック図である。
【図３０】モードレジスタの別の例を示す説明図である。
【符号の説明】
１０ リフレッシュ制御回路
１２ 調停回路
１４ コマンドデコーダ
１６ バースト制御回路
１８ モード設定制御回路
２０ バーストアドレスカウンタ
２２ タイミング制御回路
２４ アドレスラッチ
２６ アドレスデコーダ
２８ メモリセルアレイ
３０ リード／ライトアンプ
３２ バースト転送レジスタ
３４ データ出力制御回路
３６ データ入力制御回路
３８ タイミング制御回路
４０ リード／ライトアンプ
４２ バースト転送レジスタ
４４ コマンドデコーダ
４６ バースト制御回路
４８ モード設定制御回路
５０ バースト転送レジスタ
５２ バースト制御回路
５４、５６ モード設定制御回路
ＡＣＳＳ アクセス起動信号
ＡＣＳＺ アクセス信号
ＡＣＴＺ アクティブ信号
ＡＤＤ アドレス信号
／ＡＤＳ アドレスステータス信号
／ＡＤＶ バーストアドレスアドバンス信号
ＢＣＬＫ バーストクロック信号
ＢＬ バースト長信号
ＢＳＴＺ バースト信号
ＣＤＢ コモンデータバス
／ＣＥ チップイネーブル信号
ＣＬＫ 外部クロック信号
ＣＭＤ コマンド信号
ＤＢ データバス
ＩＡＤＤ 内部アドレス信号
ＬＴＣ レイテンシ信号
ＬＡＴ アドレスラッチ信号
／ＬＢ ロウアーバイト信号
／ＯＥ 出力イネーブル信号
ＲＡＥＮ リードアンプイネーブル信号
ＲＢＣＬＫ 読み出しバーストクロック信号
ＲＤＺ 読み出し制御信号
ＲＥＦＥＮＺ リフレッシュイネーブル信号
ＲＥＦＳ１、ＲＥＦＳ２ リフレッシュ起動信号
ＲＥＦＺ リフレッシュ要求
ＲＬＴＣ 読み出しレイテンシ、読み出しレイテンシ信号
ＲＳＴＰＺ リフレッシュストップ信号
／ＵＢ アッパーバイト信号
ＷＡＥＮ ライトアンプイネーブル信号
ＷＡＩＴ ウエイト信号
ＷＢＣＬＫ 書き込みバーストクロック信号
／ＷＥ ライトイネーブル信号
ＷＬＴＣ 書き込みレイテンシ、書き込みレイテンシ信号
ＷＲＺ 書き込み制御信号
【発明の属する技術分野】
本発明は、キャパシタを有する揮発性のメモリセルを有し、ＳＲＡＭのインタフェースを有する半導体メモリに関する。
【０００２】
【従来の技術】
近年、携帯電話等のモバイル機器では、サービス機能が高度になってきており、扱われるデータ量は、増加の一途をたどっている。これに伴い、モバイル機器に搭載されるワークメモリの大容量化が要求されている。
従来、モバイル機器のワークメモリとして、システムの構成が容易なＳＲＡＭが使用されていた。しかし、ＳＲＡＭは、１ビットのセルを構成する素子数がＤＲＡＭに比べて多いため、大容量化には不利である。このため、ＤＲＡＭの大容量とＳＲＡＭの使いやすさを兼ね備えた擬似ＳＲＡＭと称する半導体メモリが開発されている。
【０００３】
また、モバイル機器は、第３世代携帯電話端末の開発など、サービス機能がさらに高度化すると考えられている。モバイル機器の高機能化に伴い、ワークメモリは、大容量化とともに高速化が要求されている。
【０００４】
【発明が解決しようとする課題】
従来の擬似ＳＲＡＭは、コラムアドレスを連続して供給し読み出し動作を実行するページモードと称する機能を有している。ページモードによる読み出し動作では、コラムアドレスを連続して供給することで実行される。一般に、アドレスはビット数が多く、システムにおいてメモリ以外のチップにも供給されるため、スキューは大きくなりやすい。このため、アクセスサイクルが短くなるにしたがい、アクセスサイクルに占めるアドレススキューの比率は大きくなる傾向にある。アドレススキューが大きいほど、取込信号に対するアドレスのセットアップ時間およびホールド時間は、大きくしなくてはならない。このため、アドレススキューは、アクセスサイクルの短縮の妨げとなりデータ転送レートを向上できないという問題があった。
【０００５】
本発明の目的は、ＤＲＡＭの大容量とＳＲＡＭの使いやすさを兼ね備えた半導体メモリのデータ転送レートを向上することにある。
本発明の別の目的は、半導体メモリを搭載するシステムが、半導体メモリを容易に制御できるようにし、システムの構成を簡易にすることにある。
【０００６】
【課題を解決するための手段】
請求項１の半導体メモリでは、メモリセルアレイは、キャパシタを有する揮発性のメモリセルで構成されている。リフレッシュ制御回路は、メモリセルをリフレッシュするためのリフレッシュ要求を所定の周期で発生する。半導体メモリは、アクセスコマンドを受けたとき、メモリセルアレイを連続して動作させるバーストアクセス動作を実行する。第１バースト制御回路は、アクセスコマンドに対応して所定数のストローブ信号を出力する。データ入出力回路は、ストローブ信号にそれぞれ同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。
【０００７】
調停回路は、リフレッシュ要求とアクセスコマンドとが競合したときに、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定する。例えば、アクセスコマンドが優先された場合、バーストアクセス動作の後にリフレッシュ動作が実行される。リフレッシュ要求が優先された場合、リフレッシュ動作の後にバーストアクセス動作が実行される。このため、リフレッシュ動作を自動的に実行する半導体メモリにおいて、リフレッシュ動作とバーストアクセス動作とを、重複することなく順次実行できる。
【０００８】
また、リフレッシュ動作を自動的に実行する半導体メモリにおいて、バーストアクセス動作をリフレッシュ動作と競合することなく実行できるため、読み出しデータを高速に出力でき、書き込みデータを高速に入力できる。すなわち、データ転送レートを向上できる。
請求項２の半導体メモリでは、調停回路は、バーストアクセス動作中にリフレッシュ要求を保持するリフレッシュ保持部を有している。このため、バーストアクセス動作をリフレッシュ動作より優先して実行するときに、リフレッシュ要求が消失することを防止できる。
【０００９】
請求項３の半導体メモリでは、第２バースト制御回路は、所定数のストローブ信号の出力期間に対応してバースト信号を出力する。リフレッシュ要求を保持しているリフレッシュ保持部は、リフレッシュ動作を開始するためのリフレッシュ起動信号を、バースト信号の出力完了に応答して出力する。このため、バーストアクセス動作が優先して実行されるときに、バーストアクセス動作からリフレッシュ動作の開始までの期間を短縮できる。この結果、次のアクセスコマンドを早く供給でき、データ転送レートを向上できる。
【００１０】
請求項４の半導体メモリでは、リフレッシュ要求を保持しているリフレッシュ保持部は、リフレッシュ動作を開始するためのリフレッシュ起動信号を、メモリセルアレイの動作後、データ入出力回路からのデータの出力完了を待たずに出力する。リフレッシュ動作では、半導体メモリの外部に対するデータの入出力はない。このため、バーストアクセス動作が優先して実行されるときに、バースト動作中にリフレッシュ動作を開始できる。すなわち、バーストアクセス動作からリフレッシュ動作の開始までの期間をさらに短縮できる。この結果、次のアクセスコマンドを早く供給でき、データ転送レートをさらに向上できる。
【００１１】
請求項５の半導体メモリでは、複数のワード線が、所定数のメモリセルにそれぞれ接続されている。半導体メモリは、アクセスコマンドに対応して、複数のワード線を順次選択してメモリセルを順次アクセスするフルバースト動作機能を有している。フルバースト動作中にリフレッシュ要求を保持しているリフレッシュ保持部は、リフレッシュ動作を開始するためのリフレッシュ起動信号を、ワード線の選択切り替え時に出力する。フルバースト動作において、ワード線の選択切替は必ず必要であり、メモリセルアレイは、ワード線の切り替え時に一時非活性化される。リフレッシュ動作をワード線の切り替え時に合わせて実行することで、外部アクセスの妨げになるリフレッシュ動作の影響を最小限にできる。この結果、フルバースト動作中にリフレッシュ動作を割り込ませた場合にもデータ転送レートが低下することを防止できる。
【００１２】
請求項６の半導体メモリでは、アドレスカウンタは、アクセスコマンドに対応して供給される外部アドレスを受け、外部アドレスに連続する内部アドレスを順次生成する。このため、外部コマンドを１回受信するだけで、バーストアクセス動作を実行でき、外部アドレスのスキューの影響を受けにくくできる。したがって、動作サイクルは、アドレススキューに依存することなく短縮可能になる。この結果、データ転送レートをさらに向上できる。
【００１３】
請求項７の半導体メモリでは、アクセスコマンドの受信から読み出しデータが出力されるまでの期間、データ入出力端子が無効であることを示すウエイト信号がウエイト端子から出力される。このため、半導体メモリを搭載するシステムは、ウエイト信号に応じて、最適なタイミングで半導体メモリをアクセスできる。例えば、システムを管理するＣＰＵ等は、ウエイト信号の出力中に別のデバイスをアクセスできる。この結果、システムバスの使用効率を向上できる。
【００１４】
請求項８の半導体メモリでは、データは、複数のデータ入出力端子を介して入出力される。データ入出力端子の所定数により複数のデータ端子群がそれぞれ構成されている。データ端子群にそれぞれ対応するデータ有効端子に供給されるデータ有効信号は、データ端子群にそれぞれ伝達されるデータが有効か否かを示す。このため、データのビット幅が大きい場合にも、半導体メモリを搭載するシステムは、データの書き込みおよび読み出しを効率よく実行できる。
【００１５】
請求項９の半導体メモリでは、モード設定制御回路は、外部入力端子に所定の論理値の信号を複数回連続して受けた後、外部入力端子の少なくともいずれかに供給される信号を、動作モードを設定する設定信号として受信する。通常、起こり得ないアドレス信号およびコマンド信号の組み合わせを利用して、動作モードを設定できるため、動作モードを設定するための専用の端子を不要にできる。例えば、動作モードとして、アクセスコマンドの受信から読み出しデータの出力を開始するまでのクロック数であるレイテンシが設定される。あるいは、動作モードとして、データを連続して入力または出力する回数であるバースト長が設定される。
【００１６】
請求項１０の半導体メモリでは、第１バースト制御回路は、メモリセルアレイを連続してバーストアクセスするためのアクセスコマンドに対応して所定数のストローブ信号を出力する。このとき、第１バースト制御回路のレベル検出回路は、アクセスコマンドとして供給されるコマンド信号の１つがアクティブレベルに変化したことを検出する。コマンド信号は、例えば、チップイネーブル信号、出力イネーブル信号または書き込みイネーブル信号等である。第１バースト制御回路の出力制御回路は、レベル検出回路の検出から所定時間を計測した後にストローブ信号の出力を開始する。データ入出力回路は、ストローブ信号にそれぞれ同期して、メモリセルアレイへのデータを連続して入力またはメモリセルアレイからのデータを連続して出力する。
所定のコマンド信号が変化してから所定時間後に読み出しデータの出力または書き込みデータの入力が開始されるため、半導体メモリを搭載するシステムは、半導体メモリを容易に制御できる。すなわち、システム構成を簡易にできる。半導体メモリは、コマンド信号の変化をトリガとしてデータの入出力動作を開始する。このため、本発明は、クロック同期式の半導体メモリおよびクロック非同期式の半導体メモリの双方に適用できる。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の半導体メモリの第１の実施形態を示している。図中、太線で示した信号線は、複数ビットで構成されている。図の左側の二重丸は、外部入力端子を示している。先頭に”／”の付いている信号は、負論理を示している。末尾に”Ｚ”の付いている信号は、正論理を示している。なお、以降の説明では、”外部クロック信号ＣＬＫ”を”ＣＬＫ信号”、”チップイネーブル信号／ＣＥ”を”／ＣＥ信号”というように、信号名を略して表す場合がある。
【００１８】
この半導体メモリは、ＤＲＡＭのメモリセルを有し、ＳＲＡＭのインタフェースを有する擬似ＳＲＡＭとして形成されている。擬似ＳＲＡＭは、リフレッシュ制御回路１０、調停回路１２、コマンドデコーダ１４、バースト制御回路１６、モード設定制御回路１８、バーストアドレスカウンタ２０、タイミング制御回路２２、アドレスラッチ２４、アドレスデコーダ２６、メモリセルアレイ２８、リード／ライトアンプ３０、バースト転送レジスタ３２、データ出力制御回路３４およびデータ入力制御回路３６を有している。
【００１９】
リフレッシュ制御回路１０は、タイマを内蔵しており、メモリセルアレイ２８のメモリセルＭＣをリフレッシュするためのリフレッシュ要求信号ＲＥＦＺを所定の周期で出力する。
調停回路１２は、リフレッシュ要求信号ＲＥＦＺとアクセスコマンドとの先着、後着を判定し、先着した信号に応じた制御信号を出力する。アクセスコマンドは、メモリセルアレイ２８を連続してアクセスし（バーストアクセス）、読み出し動作または書き込み動作を連続して実行するときに擬似ＳＲＡＭの外部から供給される。アクセスコマンドは、チップイネーブル信号／ＣＥおよびアドレスステータス信号／ＡＤＳがともに低レベルのときに認識される。バーストアクセスでは、１回のアクセスコマンドで、複数のデータが出力または入力される（バーストアクセス動作）。
【００２０】
また、調停回路１２は、リフレッシュ要求信号ＲＥＦＺの先着を判定したときに、リフレッシュ起動信号ＲＥＦＳ１およびアクティブ信号ＡＣＴＺを出力し、アクセスコマンドの先着を判定したときに、アクティブ信号ＡＣＴＺを出力する。チップイネーブル信号／ＣＥおよびアドレスステータス信号／ＡＤＳは、チップイネーブル端子およびアドレスステータス端子を介してそれぞれ供給される。擬似ＳＲＡＭは、アドレスステータス信号／ＡＤＳが低レベルのときに供給されたアドレス信号ＡＤＤを有効とし、アドレスステータス信号／ＡＤＳが高レベルのときに供給されたアドレス信号ＡＤＤを無効とする。なお、疑似ＳＲＡＭは、ＳＲＡＭインタフェースを有しているため、アドレス信号ＡＤＤは、ロウアドレスおよびコラムアドレスが同時に供給される。
【００２１】
コマンドデコーダ１４は、アドレスステータス信号／ＡＤＳの低レベル時に、チップイネーブル信号／ＣＥ、出力イネーブル信号／ＯＥ、ライトイネーブル信号／ＷＥ（以上まとめてコマンド信号ＣＭＤとも称する）をデコードし、デコード結果に応じた制御信号をタイミング制御回路２２、データ出力制御回路３４およびデータ入力制御回路３６等に出力する。出力イネーブル信号／ＯＥおよびライトイネーブル信号／ＷＥは、出力イネーブル端子およびライトイネーブル端子を介してそれぞれ供給される。チップイネーブル端子、出力イネーブル端子およびライトイネーブル端子は、コマンド端子とも称する。
【００２２】
バースト制御回路１６は、外部クロック信号ＣＬＫ、チップイネーブル信号／ＣＥ、バーストアドレスアドバンス信号／ＡＤＶおよびモード設定制御回路１８からのレイテンシ信号ＬＴＣを受け、バースト信号ＢＳＴＺ、バーストクロック信号ＢＣＬＫ（ストローブ信号）、タイミング制御回路２２へのタイミング信号およびウエイト信号ＷＡＩＴを出力する。外部クロック信号ＣＬＫおよびバーストアドレスアドバンス信号／ＡＤＶは、外部クロック端子およびバーストアドレスアドバンス端子を介してそれぞれ供給される。ウエイト信号ＷＡＩＴは、ウエイト端子を介して擬似ＳＲＡＭの外部に出力される。バースト制御回路１６は、バーストクロック信号ＢＣＬＫを出力する第１バースト制御回路およびバースト信号ＢＳＴＺを出力する第２バースト制御回路として動作する。
【００２３】
モード設定制御回路１８は、チップイネーブル信号／ＣＥ、出力イネーブル信号／ＯＥ、ライトイネーブル信号／ＷＥ、アッパーバイト信号／ＵＢ（第１データ有効信号）、ロウアーバイト信号／ＬＢ（第２データ有効信号）およびアドレス信号ＡＤＤを受け、レイテンシ信号ＬＴＣおよびバースト長信号ＢＬを出力する。／ＵＢ信号および／ＬＢ信号は、アッパーバイト端子（第１データ有効端子）およびロウアーバイト端子（第２データ有効端子）を介してそれぞれ供給される。／ＵＢ、／ＬＢ信号は、読み出しデータおよび書き込みデータの一部をマスクするための信号である
モード設定制御回路１８は、擬似ＳＲＡＭの動作モードを設定するための回路であり、外部から設定可能なモードレジスタを有している。動作モードとしてレイテンシＬＴＣおよびバースト長ＢＬが設定可能である。設定されたレイテンシＬＴＣおよびバースト長ＢＬは、レイテンシ信号ＬＴＣおよびバースト長信号ＢＬとして出力される。レイテンシＬＴＣは、アクセスコマンド（読み出しコマンド）が供給されてから最初のデータが出力されるまでのクロック数である。バースト長ＢＬは、１つのアクセスコマンドに対応するデータの出力回数またはデータの入力回数である。
【００２４】
バーストアドレスカウンタ２０はタイミング制御回路２２からのタイミング信号に同期して、アドレス信号ＡＤＤに連続する内部アドレス信号ＩＡＤＤを生成する。バーストアドレスカウンタ２０は、バースト長信号ＢＬが示すバースト長より１つ少ない回数だけ内部アドレス信号ＩＡＤＤを生成する。また、バーストアドレスカウンタ２０は、バーストアドレスアドバンス信号／ＡＤＶの高レベルを受けている間、カウントアップ動作を停止する。アドレス信号ＡＤＤは、アドレス端子を介して供給される。
【００２５】
タイミング制御回路２２は、調停回路１２、コマンドデコーダ１４およびバースト制御回路１６等からの制御信号を受け、バーストアドレスカウンタ２０、アドレスラッチ２４、アドレスデコーダ２６およびリード／ライトアンプ３０等の動作を制御するタイミング信号を出力する。
アドレスラッチ２４は、アドレス信号ＡＤＤをアドレスラッチ信号ＥＬＡＴに同期してラッチし、内部アドレス信号ＩＡＤＤをアドレスラッチ信号ＩＬＡＴに同期してラッチし、ラッチした信号をアドレスデコーダ２６に出力する。
【００２６】
アドレスデコーダ２６は、アドレスラッチ２４がラッチしたアドレス信号をデコードし、メモリセルアレイ２８内のメモリセルＭＣを選択するための信号を出力する。具体的には、アドレスデコーダ２６は、アドレス信号に応じて後述するワード線ＷＬを選択するためのワード線信号および後述するコラムスイッチＳＷをオンするためのコラム線信号を出力する。
【００２７】
メモリセルアレイ２８は、マトリックス状に配置された複数の揮発性のメモリセルＭＣと、メモリセルＭＣに接続された複数のワード線ＷＬおよび複数のビット線ＢＬと、ビット線ＢＬに接続された複数のセンスアンプＳＡと、ビット線ＢＬをそれぞれリード／ライトアンプ３０に接続する複数のコラムスイッチＳＷとを有している。メモリセルＭＣは、一般のＤＲＡＭのメモリセルと同じであり、データを電荷として保持するためのキャパシタと、このキャパシタとビット線ＢＬとの間に配置された転送トランジスタとを有している。転送トランジスタのゲートは、ワード線ＷＬに接続されている。
【００２８】
コラムスイッチＳＷは、／ＵＢ信号に対応する第１コラムスイッチ群と、／ＬＢ信号に対応する第２コラムスイッチ群とに分類される。バースト書き込み動作時に、第１コラムスイッチ群は、／ＵＢ信号が低レベルのときのみアドレス信号に応じてオンする。バースト書き込み動作時に、第２コラムスイッチ群は、／ＬＢ信号が低レベルのときのみアドレス信号に応じてオンする。すなわち、書き込みデータは、コラムスイッチＳＷを制御することでマスクされる。
【００２９】
実際には、タイミング制御回路２２が／ＵＢ、／ＬＢ信号に応じてアドレスデコーダを動作させ、コラム選択信号ＣＬを出力することで、第１および第２コラムスイッチ群の動作が制御される。書き込みデータのマスク制御は、データ入出力端子ＤＱで受信した書き込みデータがコラムスイッチＳＷに伝達されるまで行えばよい。このため、書き込みデータのマスク制御は、容易に実施できる。
【００３０】
リード／ライトアンプ３０は、メモリセルアレイ２８からの並列の読み出しデータをリードアンプイネーブル信号ＲＡＥＮに同期してデータバスＤＢに出力する。また、リード／ライトアンプ３０は、バースト転送レジスタ３２からの並列の書き込みデータをライトアンプイネーブル信号ＷＡＥＮに同期してメモリセルアレイ２８に出力する。
【００３１】
バースト転送レジスタ３２は、データを保持する複数のデータレジスタ（ＤＴ０、ＤＴ１等）を有している。バースト転送レジスタ３２は、リード／ライトアンプ３０からの並列の読み出しデータを直列データに変換し、バーストクロック信号ＢＣＬＫに同期してコモンデータバスＣＤＢに出力する。また、バースト転送レジスタ３２は、コモンデータバスＣＤＢからの直列の書き込みデータを並列データに変換し、バーストクロック信号ＢＣＬＫに同期してリード／ライトアンプ３０に出力する。
【００３２】
データ出力制御回路３４は、読み出し動作時に活性化され、データバスＤＢ上の読み出しデータをデータ入出力端子ＤＱに出力する。データ入出力端子ＤＱは、１６ビットで構成されている。データ出力制御回路３４は、アッパーバイト信号／ＵＢが低レベルのとき、１６ビットの読み出しデータのうち上位の８ビットを出力し、ロウアーバイト信号／ＬＢが低レベルのとき、１６ビットの読み出しデータのうち下位の８ビットを出力する。データ入出力端子ＤＱは、／ＵＢ信号に対応する８ビットの第１データ端子群と、／ＬＢ信号に対応する８ビットの第２データ端子群とで構成されている。
【００３３】
データ入力制御回路３６は、書き込み動作時に活性化され、データ入出力端子ＤＱを介して書き込みデータを受信し、受信したデータをコモンデータバスＣＤＢに出力する。バースト転送レジスタ３２、データ出力制御回路３４およびデータ入力制御回路３６は、複数のデータを連続して入力または出力するデータ入出力回路として動作する。
【００３４】
図２は、図１に示した調停回路１２の詳細を示している。
調停回路１２は、リフレッシュ判定部１２ａ、リフレッシュ保持部１２ｂ、コマンド発生部１２ｃおよびアクセス保持部１２ｄを有している。
リフレッシュ判定部１２ａは、ＲＳフリップフロップを有している。リフレッシュ判定部１２ａは、アクティブ信号ＡＣＴＺが低レベルの期間に動作し、リフレッシュ要求信号ＲＥＦＺと、アクセス信号ＡＣＳＺとの先着を判定する。アクセス信号ＡＣＳＺは、／ＣＥ信号と／ＡＤＳ信号のＯＲ論理（負論理）を示す信号である。すなわち、／ＣＥ信号または／ＡＤＳ信号が低レベルに変化したとき、アクセスコマンドの供給が検出され、ＡＣＳＺ信号が出力される。リフレッシュ判定部１２ａは、ＲＥＦＺ信号の先着を判定した場合、リフレッシュイネーブル信号ＲＥＦＥＮＺを高レベルに変化し、ＡＣＳＺ信号の先着を判定した場合、リフレッシュイネーブル信号ＲＥＦＥＮＺを低レベルに保持する。
【００３５】
リフレッシュ保持部１２ｂは、リフレッシュイネーブル信号ＲＥＦＥＮＺが低レベルまたはバースト信号ＢＳＴＺが高レベルのとき、リフレッシュ要求信号ＲＥＦＺを保持する。保持しているリフレッシュ要求信号ＲＥＦＺは、バースト信号ＢＳＴＺの立ち下がりエッジに同期してリフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２として出力される。また、リフレッシュ保持部１２ｂは、リフレッシュイネーブル信号ＲＥＦＥＮＺが高レベル、かつバースト信号ＢＳＴＺが低レベルのとき、リフレッシュ要求信号ＲＥＦＺに応答してリフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を出力する。また、リフレッシュ保持部１２ｂは、リフレッシュ動作の完了時に出力されるリフレッシュストップ信号ＲＳＴＰＺに同期してリフレッシュ起動信号ＲＥＦＳ１の出力を停止する。
【００３６】
バースト信号ＢＳＴＺは、バーストアクセス動作中（バースト読み出しまたはバースト書き込み中）に出力される信号である。すなわち、本発明では、バースト動作中は、リフレッシュ要求は消失することなく保持され、保持されたリフレッシュ要求に対応するリフレッシュ動作は、メモリセルアレイ２８のバースト動作後（擬似ＳＲＡＭのバースト動作完了前）に実行される。このため、バースト動作からリフレッシュ動作を開始するまでの期間を短くでき、データ転送レートを向上できる。
【００３７】
コマンド発生部１２ｃは、リフレッシュ起動信号ＲＥＦＳ２またはアクセス起動信号ＡＣＳＳに応答してアクティブ信号ＡＣＴＺを出力する。アクティブ信号ＡＣＴＺの出力により、バーストアクセス動作またはリフレッシュ動作が実行される。
アクセス保持部１２ｄは、アクティブ信号ＡＣＴＺが低レベルのとき、アクセス信号ＡＣＳＺに応答してアクセス起動信号ＡＣＳＳを出力する。アクセス保持部１２ｄは、アクティブ信号ＡＣＴＺが高レベルのときにアクセス信号ＡＣＳＺを受信した場合、アクセス信号ＡＣＳＺを消失することなく保持し、保持した信号ＡＣＳＺをアクティブ信号ＡＣＴＺの立ち下がりエッジに同期してアクセス起動信号ＡＣＳＳとして出力する。一般に、バーストアクセス動作時において、メモリセルアレイ２８の動作中に新たなアクセスコマンドによるメモリセルアレイ２８のアクセス要求が供給されることはない。このため、アクセス信号ＡＣＳＺの保持は、リフレッシュ動作に伴いアクティブ信号ＡＣＴＺが出力されているときに行われる。
【００３８】
図３は、図２に示した調停回路１２の動作を示している。図３は、アクセスコマンドを受信した直後にリフレッシュ要求が発生する場合を示している。すなわち、リフレッシュ動作は、バースト読み出し動作の後に実行される。この例では、読み出しレイテンシは”４”に設定され、バースト長は”４”に設定されている。
まず、０番目のＣＬＫ信号の立ち上がりエッジに同期して、アドレス信号ＡＤＤ（Ａ０）、／ＡＤＳ信号、／ＣＥ信号、／ＯＥ信号が供給される（図３（ａ））。すなわち、読み出しコマンドが供給される。調停回路１２は、／ＡＤＳ信号および／ＣＥ信号に応答してアクセス信号ＡＣＳＺを出力する（図３（ｂ））。
【００３９】
アクセス信号ＡＣＳＺが出力された後、リフレッシュ要求信号ＲＥＦＺが出力される（図３（ｃ））。リフレッシュ判定部１２ａは、ＡＣＳＺ信号の先着を判定し、リフレッシュイネーブル信号ＲＥＦＥＮＺを低レベルに保持する。リフレッシュ保持部１２ｂは、低レベルのＲＥＦＥＮＺ信号を受け、図に破線で示したように、リフレッシュ動作が開始されるまでリフレッシュ要求信号ＲＥＦＺを保持する（図３（ｄ））。
【００４０】
アクセス保持部１２ｄは、ＡＣＳＺ信号を受けアクセス起動信号ＡＣＳＳを出力する。コマンド発生部１２ｃは、ＡＣＳＳ信号を受け、アクティブ信号ＡＣＴＺを出力する（図３（ｅ））。ＡＣＴＺ信号の高レベルへの変化により、メモリセルアレイ２８の状態は、スタンバイ状態ＳＴＢＹからアクティブ状態ＡＣＴＶに変化する。
図１に示したバースト制御回路１６は、アクセスコマンドを受け、バースト信号ＢＳＴＺおよびウエイト信号ＷＡＩＴを出力する（図３（ｆ）、（ｇ））。擬似ＳＲＡＭを搭載するシステムは、ウエイト信号ＷＡＩＴを受けて擬似ＳＲＡＭから読み出しデータが出力されないことを検出し、例えば他のデバイスをアクセスする。このため、システムバスの使用効率は向上する。
【００４１】
この後、バースト読み出し動作が開始され、データバスＤＢに最初の読み出しデータＤ０、Ｄ１が出力される（図３（ｈ））。この後、メモリセルアレイ２８の読み出し動作が完了し、読み出しデータＤ２、Ｄ３が出力される。バースト制御回路１６は、バースト信号ＢＳＴＺを低レベルに変化する（図３（ｉ））。
メモリセルアレイ２８は、読み出しデータＤ２、Ｄ３の出力後、非活性化される。調停回路１２のリフレッシュ保持部１２ｂは、バースト信号ＢＳＴＺの立ち下がりエッジに同期してリフレッシュ動作を開始するためのリフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を出力する（図３（ｊ））。このように、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２は、メモリセルアレイ２８の動作後、バースト転送レジスタ３２からの読み出しデータＤ２、Ｄ３の出力完了を待たずに出力される。データバスＤＢを使用しないリフレッシュ動作が読み出しデータの出力完了前に開始することで、データバスＤＢの使用効率を向上できる。具体的には、次のアクセスコマンドを早いタイミングで受信可能になる。
【００４２】
アクティブ信号ＡＣＴＺは、リフレッシュ起動信号ＲＥＦＳ２に応答して、再び高レベルに変化し、リフレッシュ動作が実行される（図３（ｋ））。すなわち、メモリセルアレイ２８の状態は、読み出しデータＤ２、Ｄ３がデータ入出力端子ＤＱに転送されている間にリフレッシュ状態ＲＥＦに変化する。
リフレッシュ動作の完了に同期してリフレッシュストップ信号ＲＳＴＰＺが出力され、リフレッシュ起動信号ＲＥＦＳ１およびアクティブ信号ＡＣＴＺが低レベルに変化する（図３（ｌ）、（ｍ））。そして、メモリセルアレイ２８の状態は、スタンバイ状態ＳＴＢＹに変化する。この後、／ＣＥ信号および／ＯＥ信号が高レベルにされ、バースト読み出し動作が完了する（図３（ｎ））。
【００４３】
図４は、調停回路１２の別の動作を示すタイミング図である。図３と同じ動作については詳細な説明を省略する。図４は、アクセスコマンドを受信する直前にリフレッシュ要求が発生する場合を示している。すなわち、リフレッシュ動作は、バースト読み出し動作に優先して実行される。この例では、読み出しレイテンシは”４”に設定され、バースト長は”４”に設定されている。
【００４４】
まず、リフレッシュ要求信号ＲＥＦＺが出力される（図４（ａ））。リフレッシュ判定部１２ａは、リフレッシュ要求信号ＲＥＦＺの先着を判定し、リフレッシュイネーブル信号ＲＥＦＥＮＺを高レベルに変化する（図４（ｂ））。このとき、メモリセルアレイ２８は、スタンバイ状態ＳＴＢＹのため、バースト信号ＢＳＴＺは出力されていない。このため、リフレッシュ保持部１２ｂは、ＲＥＦＥＮＺ信号を受け、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を出力する（図４（ｃ））。
【００４５】
この後、０番目のＣＬＫ信号の立ち上がりエッジに同期して、アドレス信号ＡＤＤ（Ａ０）、／ＡＤＳ信号、／ＣＥ信号、／ＯＥ信号が供給され、アクセスＡＣＳＺが高レベルに変化する（図４（ｄ））。コマンド発生部１２ｃは、リフレッシュ起動信号ＲＥＦＳ２に応答してアクティブ信号ＡＣＴＺを出力する（図４（ｅ））。そして、リフレッシュ動作が実行される。ウエイト信号ＷＡＩＴは、リフレッシュ中およびアクティブ期間の最初に高レベルに変化する（図４（ｆ））。ウエイト信号ＷＡＩＴの詳細は、後述する図６で説明する。
【００４６】
アクセス保持部１２ｄは、高レベルのＡＣＴＺ信号を受け、ＡＣＳＺ信号を保持する（図４（ｇ））。アクセス保持部１２ｄは、リフレッシュ動作の完了に伴うＡＣＴＺ信号の立ち下がりエッジに同期して、ＡＣＴＺ信号を出力する（図４（ｈ））。ＡＣＴＺ信号の高レベルへの変化により、メモリセルアレイ２８の状態は、スタンバイ状態ＳＴＢＹを経ることなく、リフレッシュ状態ＲＥＦからアクティブ状態ＡＣＴＶに直接変化する。このため、バースト読み出し動作を早く開始できる。
【００４７】
この後、図３と同様にバースト読み出し動作が実行され、読み出しデータＤ０−Ｄ４が出力される（図４（ｉ））。
図５は、調停回路１２の別の動作を示すタイミング図である。図３と同じ動作については詳細な説明を省略する。図５は、動作モードとしてフルバーストモードが設定されているときに、アクセスコマンドを受信した直後にリフレッシュ要求が発生する場合を示している。フルバーストモードとは、１回のアクセスコマンドに対応して、／ＣＥ信号が低レベルの間、データが連続して出力（または入力）される動作モードである。
【００４８】
フルバーストモードでは、図１に示したバーストアドレスカウンタは、／ＣＥ信号が低レベルの期間、内部アドレス信号ＩＡＤＤを順次生成する。より詳細には、選択しているワード線ＷＬに対応する内部アドレス信号ＩＡＤＤが順次生成された後、隣接するワード線ＷＬに対応する内部アドレス信号ＩＡＤＤが順次生成される。即ち、フルバースト動作中に、ワード線ＷＬの選択切り替えが実施される。
【００４９】
図において、読み出しデータＤｎ−３、Ｄｎ−２、Ｄｎ−１、Ｄｎに対応するワード線ＷＬと、読み出しデータＤ０、Ｄ１、Ｄ２、Ｄ３に対応するワード線ＷＬとは相違している。すなわち、８番目のクロック期間にワード線ＷＬの選択切り替えが実施されている。そして、ワード線ＷＬの切り替え時にリフレッシュ動作が実行される。図中の符号（ａ）−（ｍ）の動作は図３と同じため、説明を省略する。
【００５０】
ワード線ＷＬの切り替え動作に伴い読み出しデータを出力できない期間は、ウエイト信号ＷＡＩＴが出力される（図５（ｎ））。
ワード線ＷＬを切り替えるため、図１に示した調停回路１２およびバースト制御回路１６は、一度非活性化したバースト信号ＢＳＴＺおよびアクティブ信号ＡＣＴＺを再び活性化する（図５（ｏ））。そして、新たに選択されたワード線ＷＬに接続されたメモリセルＭＣのバースト読み出し動作が実行される。
【００５１】
図６は、図１に示したバースト制御回路１６の詳細を示している。
バースト制御回路１６は、７ビットのシフトレジスタ１６ａ、バースト長ＢＬに応じた回数だけバーストクロック信号ＢＣＬＫを出力する組み合わせ回路１６ｂ、バーストクロック信号ＢＣＬＫを出力するまでの間ウエイト信号ＷＡＩＴ１を出力するフリップフロップ回路１６ｃおよびウエイト制御回路１６ｄを有している。図中の”ＤＬＹ”および”ＰＬＳ”は、それぞれ遅延回路およびパルス生成回路を示している。
【００５２】
ウエイト制御回路１６ｄは、バーストアクセス動作中にデータ入出力端子ＤＱにデータが入出力されないときに、ウエイト信号ＷＡＩＴ２を出力する。例えば、ウエイト信号ＷＡＩＴ２は、フルバースト動作中にワード線の選択を切り替えるときに出力される。ウエイト端子に出力されるウエイト信号ＷＡＩＴは、ウエイト信号ＷＡＩＴ１、ＷＡＩＴ２のオア論理である。
【００５３】
図７は、図６に示したバースト制御回路１６の動作を示している。この例では、図１に示したモード設定制御回路１８のモードレジスタに、レイテンシ＝”４”が設定されている場合について説明する。このとき、図６に示したＬＴＣ信号を受けるＮＡＮＤゲートのうちカウント信号ＢＣＮＴ３を受けるＮＡＮＤゲートのみが反転回路として動作し、他のＮＡＮＤゲートは、高レベルを出力している。
【００５４】
まず、アクセスコマンドが供給され（この例では／ＯＥ信号が低レベルのため読み出しコマンド）、図１に示したバースト制御回路１６は、バースト信号ＢＳＴＺを高レベルに変化する（図７（ａ））。高レベルのバースト信号ＢＳＴＺにより、シフトレジスタ１６ａのリセットが解除される。シフトレジスタ１６ａは、外部クロック信号ＣＬＫに同期して、カウント信号ＢＣＮＴ１−４を順次高レベルに変化させる（図７（ｂ））。
【００５５】
カウント信号ＢＣＮＴ１の立ち上がりエッジに同期してフリップフロップ回路１６ｃがセットされ、ウエイト信号ＷＡＩＴ１が高レベルに変化する（図７（ｃ））。
イネーブル信号ＢＣＮＴＥＮは、カウント信号ＢＣＮＴ３に立ち上がりエッジに同期して高レベルに変化する（図７（ｄ））。フリップフロップ回路１６ｃは、高レベルのイネーブル信号ＢＣＮＴＥＮによりリセットされ、ウエイト信号ＷＡＩＴ１は、低レベルに変化する（図７（ｅ））。
【００５６】
高レベルのイネーブル信号ＢＣＮＴＥＮにより、外部クロック信号ＣＬＫに同期してバーストクロック信号ＢＣＬＫが出力される（図７（ｆ））。バーストクロック信号ＢＣＬＫ（ストローブ信号）は、モードレジスタに設定されているバースト長ＢＬに対応する回数だけ出力される。そして、バーストクロック信号ＢＣＬＫに同期して読み出しデータがデータ入出力端子ＤＱに出力される。
【００５７】
バースト制御回路１６は、６番目の外部クロック信号ＣＬＫに同期してバースト信号ＢＳＴＺを低レベルに変化する（図７（ｇ））。すなわち、バースト信号ＢＳＴＺは、バーストクロック信号ＢＣＬＫが出力される期間に対応して出力される。低レベルのバースト信号ＢＳＴＺによりシフトレジスタ１６はリセットされ、カウント信号ＢＣＮＴ１−４は、低レベルに変化する（図７（ｈ））。
【００５８】
カウント信号ＢＣＮＴ３の低レベルにより、イネーブル信号ＢＣＮＴＥＮは低レベルに変化し、バーストクロック信号ＢＣＬＫの出力は停止する（図７（ｉ））。この結果、モードレジスタに設定されているレイテンシＬＴＣに対応して読み出しデータの出力が開始され、バースト長ＢＬに対応する回数だけ読み出しデータが出力される（図７（ｊ））。
【００５９】
図８は、図１に示したモード設定制御回路１８内のモードレジスタの設定方法を示している。
モードレジスタは、所定のコマンドＣＭＤ（ＣＭＤ１、ＣＭＤ２、ＣＭＤ３、ＣＭＤ４）および所定のアドレスＡＤＤ（ＣＯＤＥ１、ＣＯＤＥ２、ＣＯＤＥ３、ＣＯＤＥ４）が４回連続して供給された後、アドレス端子に所定のコードＣＯＤＥ５、ＣＯＤＥ６が供給されることで設定される。コードＣＯＤＥ５に応じてバースト長ＢＬが設定され、コードＣＯＤＥ６に応じてレイテンシＬＴＣが設定される。すなわち、モードレジスタは、コードＣＯＤＥ５、ＣＯＤＥ６を動作モードを設定する設定信号として受信する。例えば、動作モードは、コードＣＯＤＥ５が１６進の”０”のとき、８ワードバーストモードに設定され、コードＣＯＤＥ５が１６進の”３”のとき、フルバーストモードに設定される。
【００６０】
図９は、上述した擬似ＳＲＡＭにおけるフルバーストモード時の読み出し動作を示している。
まず、０番目のＣＬＫ信号の立ち上がりエッジに同期して、アドレス信号ＡＤＤ（Ａｎ）、／ＡＤＳ信号、／ＣＥ信号、／ＯＥ信号が供給される（図９（ａ））。図１に示したタイミング制御回路２２は、外部からのアドレス信号ＡＤＤをラッチするアドレスラッチ信号ＥＬＡＴを出力する（図９（ｂ））。アドレスラッチ２４は、アドレスラッチ信号ＥＬＡＴに同期してアドレス信号ＡＤＤ（Ａｎ）をラッチする（図９（ｃ））。
【００６１】
次に、タイミング制御回路２２は、リードアンプイネーブル信号ＲＡＥＮを出力する（図９（ｄ））。リードアンプイネーブル信号ＲＡＥＮによりリード／ライトアンプ３０が動作し、データバスＤＢ０、ＤＢ１に並列の読み出しデータＤ０、Ｄ１が出力される（図９（ｅ））。読み出しデータＤ０、Ｄ１は、バーストクロック信号ＢＣＬＫに同期してバースト転送レジスタ３２のデータレジスタで直列に変換され、コモンデータバスＣＤＢに順次出力される。そして、読み出しデータＤ０、Ｄ１は、クロック信号ＣＬＫに同期してデータ入出力端子ＤＱから出力される（図９（ｆ））。
【００６２】
次に、タイミング制御回路２２は、アドレスラッチ信号ＩＬＡＴを出力する（図９（ｇ））。アドレスラッチ２４は、アドレスラッチ信号ＩＬＡＴに同期して内部アドレス信号ＩＡＤＤ（Ａｎ＋１）をラッチする（図９（ｈ））。そして、上述と同様に、内部アドレス信号ＩＡＤＤに対応する読み出しデータＤ２、Ｄ３が出力される（図９（ｉ））。
この後、タイミング制御回路２２は、アドレスラッチ信号ＩＬＡＴを順次出力し（図９（ｊ））、バーストアドレスカウンタ２０により生成された内部アドレス信号ＩＡＤＤに応じて、読み出しデータが順次出力される（図９（ｋ））。
【００６３】
図１０は、上述した擬似ＳＲＡＭにおけるフルバーストモード時の書き込み動作を示している。
まず、０番目のＣＬＫ信号の立ち上がりエッジに同期して、アドレス信号ＡＤＤ（Ａｎ）、／ＡＤＳ信号、／ＣＥ信号、／ＷＥ信号が供給される（図１０（ａ））。図１に示したタイミング制御回路２２は、外部からのアドレス信号ＡＤＤをラッチするアドレスラッチ信号ＥＬＡＴを出力する（図１０（ｂ））。アドレスラッチ２４は、アドレスラッチ信号ＥＬＡＴに同期してアドレス信号ＡＤＤ（Ａｎ）をラッチする（図１０（ｃ））。
【００６４】
書き込み動作においては、アクセスコマンドを受信するＣＬＫ信号の立ち上がりエッジに同期して書き込みデータが順次供給される（図１０（ｄ））。バースト転送レジスタ３２のデータレジスタは、コモンデータバスＣＤＢ上の書き込みデータを、バーストクロック信号ＢＣＬＫに同期して順次保持し、保持したデータをデータバスＤＢ０、ＤＢ１にそれぞれ転送する。すなわち、コモンデータバスＣＤＢ上の直列の書き込みデータは、並列の書き込みデータに変換される（図１０（ｅ））。
【００６５】
リード／ライトアンプ３０は、データバスＤＢ０、ＤＢ１上の書き込みデータをライトアンプイネーブル信号ＷＡＥＮに同期してメモリセルアレイ２８に書き込む（図１０（ｆ））。
この後、図９と同様に、内部アドレス信号ＩＡＤＤは、アドレスラッチ信号ＩＬＡＴに同期してラッチされる（図１０（ｇ））。そして、書き込みデータＤ３、Ｄ４、Ｄ５、．．．は、内部アドレス信号ＩＡＤＤに対応するメモリセルＭＣに順次書き込まれる（図１０（ｈ））。
【００６６】
図１１は、バーストアドレスアドバンス信号／ＡＤＶの機能を示している。
／ＡＤＶ信号は、バーストアクセス動作を一時停止し、読み出しデータの出力を維持するために供給される。例えば、４番目のクロック信号ＣＬＫの立ち上がりエッジに同期して高レベルの／ＡＤＶ信号が供給されると、バーストアクセス動作が一時停止され、次のクロックサイクルに同期して出力される読み出しデータＤ１は、４番目のクロックサイクルだけでなく、５番目のクロックサイクルでも維持される。すなわち、／ＡＤＶ信号の供給により、擬似ＳＲＡＭの内部動作は、１クロックサイクル後にずれる。
【００６７】
図１２は、バースト読み出し動作時におけるロウアーバイト信号／ＬＢおよびアッパーバイト信号／ＵＢの機能を示している。図では、説明を分かりやすくするため、コモンデータバスＣＤＢを／ＬＢ信号に対応するＬＣＤＢと、／ＵＢに対応するＵＣＤＢに分けて記載している。
／ＬＢ信号は、データの下位８ビットを有効にするために供給される信号である。／ＵＢ信号は、データの上位８ビットを有効にするために供給される信号である。この実施形態では、読み出し動作において、クロック信号ＣＬＫの立ち上がりエッジに同期して高レベルの／ＬＢ信号（または／ＵＢ信号）が供給されると、次のクロックサイクルに同期して出力される読み出しデータの出力が禁止される。すなわち、図１に示したデータ出力制御回路３４内の出力バッファ（図示せず）は非活性化され、データ入出力端子ＤＱは高インピーダンス状態になる。
【００６８】
図１３は、バースト書き込み動作時におけるロウアーバイト信号／ＬＢおよびアッパーバイト信号／ＵＢの機能を示している。図では、説明を分かりやすくするため、コモンデータバスＣＤＢを、／ＬＢ信号に対応するＬＣＤＢと／ＵＢに対応するＵＣＤＢに分けて記載している。また、データバスＤＢ０、ＤＢ１を、／ＬＢ信号に対応するＬＤＢ０、ＬＤＢ１と／ＵＢに対応するＵＤＢ０、ＵＤＢ１に分けて記載している。
【００６９】
この実施形態では、書き込み動作において、クロック信号ＣＬＫの立ち上がりエッジに同期して高レベルの／ＬＢ信号（または／ＵＢ信号）が供給されると、このクロック信号ＣＬＫに同期して供給されている書き込みデータは無効になる。より詳細には、／ＬＢ信号（または／ＵＢ信号）が高レベルのときに、対応するコラム選択信号ＣＬ（ＬＣＬ０、ＵＣＬ０、ＬＣＬ１、ＵＣＬ１）は出力されず、コラムスイッチＳＷはオンされない。このため、高レベルの／ＬＢ信号（または／ＵＢ信号）に対応する書き込みデータは、メモリセルＭＣに書き込まれない。
【００７０】
例えば、０番目のクロック信号ＣＬＫに同期する／ＵＢ信号は、高レベルである（Ｂ１）。１番目のクロック信号ＣＬＫに同期する／ＬＢ信号は、高レベルである（Ｃ１）。このため、対応するコラム選択信号ＵＣＬ０、ＬＣＬ１は出力されず、データバスＬＤＢ１、ＵＤＢ０に伝達された書き込みデータは、メモリセルＭＣに書き込まれない。
以上、第１の実施形態では、リフレッシュ要求信号ＲＥＦＺとアクセスコマンドの供給とが競合したときに、調停回路１２により、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定した。このため、擬似ＳＲＡＭにおいて、リフレッシュ動作とバーストアクセス動作とを、重複することなく順次実行できる。バーストアクセス動作をリフレッシュ動作と競合することなく実行できるため、読み出しデータを高速に出力でき、書き込みデータを高速に入力できる。すなわち、データ転送レートを向上できる。
【００７１】
調停回路１２にバーストアクセス動作中にリフレッシュ要求信号ＲＥＦＺを保持するリフレッシュ保持部１２ｂを形成したので、バーストアクセス動作をリフレッシュ動作より優先して実行するときに、リフレッシュ要求信号ＲＥＦＺの消失を防止できる。調停回路１２にリフレッシュ動作中にアクセスコマンドを保持するアクセス保持部１２ｄを形成したので、リフレッシュ動作をバーストアクセス動作より優先して実行するときに、アクセス要求の消失を防止できる。
【００７２】
リフレッシュ保持部１２ｂは、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を、バースト信号ＢＳＴＺの出力完了に応答して出力した。このため、バーストアクセス動作が優先して実行されるときに、バーストアクセス動作からリフレッシュ動作の開始までの期間を短縮できる。この結果、次のアクセスコマンドを早く供給でき、データ転送レートを向上できる。
【００７３】
同様に、リフレッシュ保持部１２ｂは、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２を、バースト転送レジスタ３２からの読み出しデータの出力完了を待たずに出力した。このため、バースト動作中にリフレッシュ動作を開始でき、データ転送レートをさらに向上できる。
フルバースト動作中に、リフレッシュ保持部１２ｂは、リフレッシュ起動信号ＲＥＦＳ１、ＲＥＦＳ２をワード線ＷＬの選択切り替え時に出力した。リフレッシュ動作をバースト動作の中断期間（ワード線の切り替え時）に合わせて実行することで、外部アクセスの妨げになるリフレッシュ動作の影響を最小限にできる。この結果、フルバースト動作中にリフレッシュ動作を割り込ませた場合にもデータ転送レートが低下することを防止できる。
【００７４】
バーストアドレスカウンタ２０は、アクセスコマンドに対応して供給されるアドレス信号ＡＤＤに応じて、バースト動作に必要な内部アドレス信号ＩＡＤＤを順次生成した。バースト動作に必要なアドレス信号を、擬似ＳＲＡＭ内部で生成することで、アドレス信号のスキューの影響を受けにくくできる。したがって、動作サイクルをアドレススキューに依存することなく短縮でき、データ転送レートをさらに向上できる。
【００７５】
データ入出力端子ＤＱが無効であることを示すウエイト信号ＷＡＩＴを出力するウエイト端子を形成した。このため、擬似ＳＲＡＭを搭載するシステムは、ウエイト信号ＷＡＩＴに応じて、最適なタイミングで擬似ＳＲＡＭをアクセスできる。例えば、システムを管理するＣＰＵ等は、ウエイト信号ＷＡＩＴの出力中に別のデバイスをアクセスできる。この結果、システムバスの使用効率を向上できる。
【００７６】
／ＵＢ、／ＬＢ信号に応じて、書き込みデータの入力および読み出しデータの出力をマスクしたので、データ信号ＤＱのビット幅が大きい場合にも、擬似ＳＲＡＭを搭載するシステムは、データ信号ＤＱを効率よく書き込み、効率よく読み出すことができる。
書き込み動作期間おいて、比較的遅いタイミングで動作するコラムスイッチをオフすることで書き込みデータをマスクしたので、書き込みデータのマスク制御を容易にできる。
【００７７】
モード設定制御回路は、アドレス端子およびコマンド端子に所定の論理値の信号を４回連続して受けた後、コマンド端子に供給される信号ＣＯＤＥ５、ＣＯＤＥ６を、読み出しレイテンシＬＴＣおよびバースト長ＢＬを設定する設定信号として受信した。このため、動作モードを設定するための専用の端子を不要にできる。
バースト動作時に、読み出しデータがバースト転送レジスタ３２のデータレジスタに転送した後、メモリセルアレイ２８を非活性化した。バースト読み出し時にメモリセルアレイ２８を迅速に非活性化することで、リフレッシュ要求または次のアクセス要求に対する動作を早く開始できる。この結果、データ転送レートを向上できる。
【００７８】
図１４は、本発明の半導体メモリの第２の実施形態を示している。第１の実施形態と同じ要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態のタイミング制御回路２２、リード／ライトアンプ３０およびバースト転送レジスタ３２の代わりに、タイミング制御回路３８、リード／ライトアンプ４０およびバースト転送レジスタ４２が形成されている。リード／ライトアンプ４０とバースト転送レジスタ４２とを接続するデータバスＤＢのビット幅は、コモンデータバスＣＤＢのビット幅と同じである。その他の構成は、第１の実施形態と同じである。
【００７９】
タイミング制御回路３８は、バースト動作時に、クロック信号ＣＬＫの各立ち上がりエッジに同期してリードアンプイネーブル信号ＲＡＥＮもしくはライトアンプイネーブル信号ＷＡＥＮを出力する。バースト転送レジスタ４２は、リード／ライトアンプ４０からの読み出しデータをコモンデータバスＣＤＢを介してデータ出力制御回路３４に直接転送する。すなわち、読み出しデータは、並列直列変換されない。また、バースト転送レジスタ４２は、データ入力制御回路３６からの書き込みデータをデータバスＤＢを介してリード／ライトアンプ４０に直接出力する。すなわち、書き込みデータは、直列並列変換されない。
【００８０】
図１５は、図１４に示した擬似ＳＲＡＭのフルバースト読み出し動作を示している。第１の実施形態（図５）と同じ動作については詳細な説明を省略する。
図１５では、アクセスコマンドを受信した直後にリフレッシュ要求が発生する。すなわち、リフレッシュ動作は、読み出し動作の後に実行される。この例では、読み出しレイテンシＬＴＣは”４”に設定されている。
【００８１】
まず、０番目のＣＬＫ信号の立ち上がりエッジに同期して、読み出しコマンドが供給され、図２に示した調停回路１２は、アクセス信号ＡＣＳＺを出力する（図１５（ａ））。調停回路１２のリフレッシュ判定部１２ａは、読み出しコマンドが供給された後、リフレッシュ要求信号ＲＥＦＺを受信する。このため、リフレッシュイネーブル信号ＲＥＦＥＮＺは、低レベルに保持される（図１５（ｂ））。コマンド発生部１２ｃは、アクセス信号ＡＣＳＺに応答してアクティブ信号ＡＣＴＺを出力する（図１５（ｃ））。アクティブ信号ＡＣＴＺの高レベルへの変化により、メモリセルアレイ２８の状態は、スタンバイ状態ＳＴＢＹからアクティブ状態ＡＣＴＶに変化する。
【００８２】
次に、バースト信号ＢＳＴＺが高レベルに変化し、ウエイト信号ＷＡＩＴが所定の期間高レベルに変化する。タイミング制御回路３８は、３−６番目のクロック信号ＣＬＫの各立ち上がりエッジに同期してリードアンプイネーブル信号ＲＡＥＮを出力する（図１５（ｄ））。レイテンシ制御回路１６は、３−６番目のクロック信号ＣＬＫの立ち上がりエッジに同期してバーストクロック信号ＢＣＬＫを出力する（図１５（ｅ））。そして、読み出し動作が実行され、データバスＤＢに読み出しデータＤｎ−３、Ｄｎ−２、Ｄｎ−１、Ｄｎが順次出力される（図１５（ｆ））。
【００８３】
この実施形態では、リード／ライトアンプ４０は、読み出しデータＤｎ−３、Ｄｎ−２、Ｄｎ−１、Ｄｎを、クロック信号ＣＬＫ毎に出力する。このため、メモリセルアレイ２８は、４番目の読み出しデータＤｎをリード／ライトアンプ４０に転送するまで動作する必要がある。このため、アクティブ状態ＡＣＴＶの期間は、第１の実施形態（図５）より１クロックサイクル長くなる（図１５（ｇ））。
【００８４】
読み出し動作の完了後、リフレッシュ動作が実行される（図１５（ｈ））。リフレッシュ動作は、第１の実施形態（図５）より１クロックサイクル遅れて実行される。このため、フルバースト動作における次の読み出し動作の開始も１クロックサイクル遅れる。したがって、データ転送レートは、図５に比べて低くなる。
しかし、擬似ＳＲＡＭにおいてバースト動作を可能にし、バースト動作の合間にリフレッシュ動作を実行することで、データ転送レートは、従来に比べ高くなる。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。
【００８５】
図１６は、本発明の半導体メモリの第３の実施形態を示している。第１の実施形態と同じ要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態のコマンドデコーダ１４、バースト制御回路１６、モード設定制御回路１８、およびバースト転送レジスタ３２の代わりに、コマンドデコーダ４４、バースト制御回路４６（第１バースト制御回路）、モード設定制御回路４８およびバースト転送レジスタ５０が形成されている。その他の構成は、第１の実施形態と同じである。
【００８６】
コマンドデコーダ４４は、コマンド端子を介して読み出しコマンドおよび書き込みコマンドを受信したとき、読み出し制御信号ＲＤＺおよび書き込み制御信号ＷＲＺをそれぞれ出力する。バースト制御回路４６は、読み出し動作時に読み出し制御信号ＲＤＺを受け、読み出しレイテンシ信号ＲＬＴＣに応じた回数だけクロック数をカウントした後に、バースト長ＢＬに応じた回数だけ読み出しバーストクロック信号ＲＢＣＬＫを出力する。また、バースト制御回路４６は、書き込み動作時に書き込み制御信号ＷＲＺを受け、書き込みレイテンシ信号ＷＬＴＣに応じた回数だけクロック数をカウントした後に、バースト長ＢＬに応じた回数だけ書き込みバーストクロック信号ＷＢＣＬＫを出力する。
【００８７】
モード設定制御回路４８は、外部から設定可能なモードレジスタを有している。モードレジスタには、バースト長ＢＬ、読み出しレイテンシＲＬＴＣ、書き込みレイテンシＷＬＴＣが設定される。設定された値は、バースト長信号ＢＬ、読み出しレイテンシ信号ＲＬＴＣおよび書き込みレイテンシ信号ＷＬＴＣとして、バースト制御回路４６に出力される。読み出しレイテンシＲＬＴＣは、読み出しコマンドが供給されてから最初のデータが出力されるまでのクロック数である。より詳細には、読み出しレイテンシＲＬＴＣは、読み出し動作時にチップイネーブル信号／ＣＥの立ち下がりエッジから最初のデータが出力されるまでのクロック数を示す。
書き込みレイテインシＷＬＴＣは、書き込みコマンドが供給されてから最初のデータが入力されるまでのクロック数である。より詳細には、書き込みレイテインシＷＬＴＣは、書き込み動作時にチップイネーブル信号／ＣＥの立ち下がりエッジから最初のデータが入力されるまでのクロック数を示す。このように、この実施形態は、読み出し動作および書き込み動作それぞれについてレイテンシが設定できることを特徴としている。
【００８８】
バースト転送レジスタ５０は、データを保持する複数のデータレジスタ（ＤＴ０、ＤＴ１等）を有している。バースト転送レジスタ５０は、リード／ライトアンプ３０からの並列の読み出しデータを直列データに変換し、読み出しバーストクロック信号ＲＢＣＬＫに同期してコモンデータバスＣＤＢに出力する。また、バースト転送レジスタ５０は、コモンデータバスＣＤＢからの直列の書き込みデータを並列データに変換し、書き込みバーストクロック信号ＷＢＣＬＫに同期してリード／ライトアンプ３０に出力する。
【００８９】
図１７および図１８は、図１６に示したバースト制御回路４６の詳細を示している。図１７は、バースト制御回路４６のうち読み出し動作時に読み出しバーストクロック信号ＲＢＣＬＫおよびウエイト信号ＷＡＩＴを生成する回路を示している。図１８は、バースト制御回路４６のうち書き込み動作時に書き込みバーストクロック信号ＷＢＣＬＫを生成する回路を示している。
図１７において、バースト制御回路４６は、クロック生成回路４６ａ、７ビットのシフトレジスタ４６ｂ、読み出しバーストクロック信号ＲＢＣＬＫを出力する組み合わせ回路４６ｃ、ウエイト信号ＷＡＩＴ１を出力するフリップフロップ回路１６ｃ、ウエイト制御回路１６ｄ、遅延回路ＤＬＹおよびパルス生成回路ＰＬＳを有している。クロック生成回路４６ａは、チップイネーブル信号／ＣＥが低レベルのときに動作し、クロック信号ＣＬＫを内部クロック信号ＲＣＬＫ１として出力する。クロック生成回路４６ａは、アクセスコマンドとして供給されるチップイネーブル信号／ＣＥ（コマンド信号）がアクティブレベル（低レベル）に変化したことを検出する検出回路として動作する。
【００９０】
シフトレジスタ４６ｂおよび組み合わせ回路４６ｃは、第１の実施形態のシフトレジスタ１６ａおよび組み合わせ回路１６ｂ（図６）とほぼ同じ回路である。このため、シフトレジスタ４６ｂおよび組み合わせ回路４６ｃの基本的な動作は、第１の実施形態（図７）と同じである。組み合わせ回路４６ｃの２入力ＮＡＮＤゲートおよびインバータに付した数字は、読み出しレイテンシＲＬＴＣの値に対応している。例えば、読み出しレイテンシＲＬＴＣが”４”に設定されているとき、”４”が付してあるＮＡＮＤゲートのみが活性化される。
組み合わせ回路４６ｃは、出力イネーブル信号／ＯＥが低レベル（＝ＲＤＺ信号が高レベル）のときに、チップイネーブル信号／ＣＥの供給（読み出しコマンドの供給）から読み出しレイテインシＲＬＴＣに対応するクロック数だけ遅れて、バースト長ＢＬに応じた回数だけ読み出しバーストクロック信号ＲＢＣＬＫを出力する。すなわち、シフトレジスタ４６ｂおよび組み合わせ回路４６ｃは、チップイネーブル信号／ＣＥがアクティブレベルに変化してから所定時間を計測した後に読み出しバーストクロック信号ＲＢＣＬＫの出力を開始する出力制御回路として動作する。
ウエイト信号ＷＡＩＴを生成する回路は、第１の実施形態と同じであるため、説明を省略する。
【００９１】
図１８において、バースト制御回路４６は、クロック生成回路４６ｄ、８ビットのシフトレジスタ４６ｅおよび書き込みバーストクロック信号ＷＢＣＬＫを出力する組み合わせ回路４６ｆを有している。クロック生成回路４６ｄは、チップイネーブル信号／ＣＥが低レベルのときに動作し、クロック信号ＣＬＫを内部クロック信号ＷＣＬＫ１として出力する。クロック生成回路４６ｄは、アクセスコマンドとして供給されるチップイネーブル信号／ＣＥ（コマンド信号）がアクティブレベルに変化したことを検出する検出回路として動作する。
【００９２】
シフトレジスタ４６ｅおよび組み合わせ回路４６ｆは、図１７に示したシフトレジスタ４６ｂおよび組み合わせ回路４６ｃと同じである。組み合わせ回路４６ｆの２入力ＮＡＮＤゲートおよびインバータに付した数字は、書き込みレイテインシＷＬＴＣの値に対応している。例えば、書き込みレイテインシＷＬＴＣが”４”に設定されているとき、”４”が付してあるＮＡＮＤゲートのみが活性化される。
組み合わせ回路４６ｆは、ライトイネーブル信号／ＷＥが低レベル（＝ＷＲＺ信号が高レベル）のときに、チップイネーブル信号／ＣＥの供給（書き込みコマンドの供給）から書き込みレイテインシＷＬＴＣに対応するクロック数だけ遅れて、バースト長ＢＬに応じた回数だけ書き込みバーストクロック信号ＷＢＣＬＫを出力する。すなわち、シフトレジスタ４６ｅおよび組み合わせ回路４６ｆは、チップイネーブル信号／ＣＥがアクティブレベルに変化してから所定時間を計測した後に書き込みバーストクロック信号ＷＢＣＬＫの出力を開始する出力制御回路として動作する。シフトレジスタ４６ｅおよび組み合わせ回路４６ｆの基本的な動作は、第１の実施形態（図７）と同じである。
【００９３】
図１９は、図１６に示したモード設定制御回路４８内のモードレジスタの設定方法を示している。
モードレジスタは、所定のコマンドＣＭＤ（ＣＭＤ１、ＣＭＤ２、ＣＭＤ３、ＣＭＤ４）および所定のアドレスＡＤＤ（ＣＯＤＥ１、ＣＯＤＥ２、ＣＯＤＥ３、ＣＯＤＥ４）が４回連続して供給された後、アドレス端子に所定のコードＣＯＤＥ５が供給されることで設定される。すなわち、モードレジスタは、コードＣＯＤＥ５を、動作モードを設定する設定信号として受信する。モードレジスタを設定するためのクロックサイクル数は、第１の実施形態に比べ１つ少なくなる。
【００９４】
この実施形態では、コードＣＯＤＥ５として供給される１バイトのアドレスＡ７−Ａ０のうち、下位の２ビットによりバースト長ＢＬが設定され、次の３ビットにより読み出しレイテンシＲＬＴＣが設定され、上位の３ビットにより書き込みレイテインシＷＬＴＣが設定される。読み出しレイテンシＲＬＴＣは、”１”から”８”まで８通りの設定が可能である。書き込みレイテインシＷＬＴＣは、”０”から”７”まで８通りの設定が可能である。このように、読み出し動作時と書き込み動作時とで、レイテンシは独立に設定可能である。換言すれば、図１６に示したバースト制御回路４６は、読み出し動作時と書き込み動作時とで、それぞれ独立のタイミングでバーストクロック信号ＲＢＣＬＫ、ＷＢＣＬＫを生成できる。この結果、擬似ＳＲＡＭを搭載するシステムの使い勝手が向上する。
【００９５】
図２０は、第３の実施形態の擬似ＳＲＡＭにおけるバーストモード時の読み出し動作を示している。読み出し動作の基本的なタイミングは、第１の実施形態（図７および図９）と同じであるため、第１の実施形態と同じ動作については説明を省略する。この例では、読み出しレイテンシＲＬＴＣは”４”に設定されている。
まず、図１７に示したクロック生成回路４６ａは、チップイネーブル信号／ＣＥの低レベルにより活性化され、内部クロック信号ＲＣＬＫ１の出力を開始する（図２０（ａ））。チップイネーブル信号／ＣＥの低レベルと出力イネーブル信号／ＯＥの低レベルにより、読み出し制御信号ＲＤＺが出力される（図２０（ｂ））。シフトレジスタ４６ｂは、２番目のクロック信号ＣＬＫに同期してカウント信号ＢＣＮＴ３を高レベルに変化させる（図２０（ｃ））。
【００９６】
組み合わせ回路４６ｃは、高レベルの読み出し制御信号ＲＤＺおよびカウント信号ＢＣＮＴ３により活性化され、クロック信号ＣＬＫを読み出しバーストクロック信号ＲＢＣＬＫとして出力する（図２０（ｄ））。すなわち、３番目のクロック信号ＣＬＫに同期して読み出しバーストクロック信号ＲＢＣＬＫの出力が開始される。
この後、第１の実施形態と同様にして、読み出しバーストクロック信号ＲＢＣＬＫに同期して読み出しデータが順次出力される。擬似ＳＲＡＭを搭載するシステムは、４番目のクロック信号ＣＬＫの立ち上がりエッジに同期して最初の読み出しデータを受信する（図２０（ｅ））。
【００９７】
図１６に示したバーストアドレスカウンタ２０は、読み出しバーストクロック信号ＲＢＣＬＫの出力開始に同期してバースト制御回路４６から出力される制御信号を、タイミング制御回路２２を介して受信することによりカウントアップされ、その値を内部アドレス信号ＩＡＤＤとして出力する（図２０（ｆ））。
なお、図示していないが、読み出しレイテンシＲＬＴＣが”１”に設定されているとき、組み合わせ回路４６ｃは常に活性化される。このため、最初の読み出しバーストクロック信号ＲＢＣＬＫは、０番目のクロック信号ＣＬＫに同期して出力される。そして、読み出しデータは、１番目のクロック信号ＣＬＫに同期してシステムが受信できるタイミングで出力される。
【００９８】
図２１は、第３の実施形態の擬似ＳＲＡＭにおけるバーストモード時の書き込み動作を示している。第１の実施形態（図１０）と同じ動作については説明を省略する。この例では、書き込みレイテンシＷＬＴＣは”４”に設定されている。
まず、図１８に示したクロック生成回路４６ｄは、チップイネーブル信号／ＣＥの低レベルにより活性化され、内部クロック信号ＷＣＬＫ１の出力を開始する（図２１（ａ））。チップイネーブル信号／ＣＥの低レベルと書き込みイネーブル信号／ＷＥの低レベルにより、書き込み制御信号ＷＲＺが出力される（図２１（ｂ））。シフトレジスタ４６ｅは、３番目のクロック信号ＣＬＫに同期してカウント信号ＢＣＮＴ４を高レベルに変化させる（図２１（ｃ））。
【００９９】
組み合わせ回路４６ｆは、高レベルの書き込み制御信号ＷＲＺおよびカウント信号ＢＣＮＴ４により活性化され、クロック信号ＣＬＫを書き込みバーストクロック信号ＷＢＣＬＫとして出力する（図２１（ｄ））。すなわち、４番目のクロック信号ＣＬＫに同期して書き込みバーストクロック信号ＷＢＣＬＫの出力が開始される。
また、擬似ＳＲＡＭを搭載するシステムは、例えば、３番目のクロック信号ＣＬＫの立ち下がりエッジに同期して最初の書き込みデータを擬似ＳＲＡＭに出力する（図２１（ｅ））。擬似ＳＲＡＭは、４番目のクロック信号の立ち上がりエッジに同期してこの書き込みデータを受信し、コモンデータバスＣＤＢに転送する（図２１（ｆ））。コモンデータバスＣＤＢ上の書き込みデータは、書き込みバーストクロック信号ＷＢＣＬＫに同期して、データバスＤＢ（ＤＢ０またはＤＢ１）に転送される。
【０１００】
図１６に示したバーストアドレスカウンタ２０は、書き込みバーストクロック信号ＷＢＣＬＫの出力開始に同期してバースト制御回路４６から出力される制御信号を、タイミング制御回路２２を介して受信することによりカウントアップされ、その値を内部アドレス信号ＩＡＤＤとして生成する（図２１（ｇ））。この後、順次供給される書き込みデータは、書き込みバーストクロック信号ＷＢＣＬＫに同期してデータバスＤＢに転送され、メモリセルＭＣに書き込まれる。
なお、図示していないが、書き込みレイテインシＷＬＴＣが”０”に設定されているとき、組み合わせ回路４６ｆは常に活性化される。このため、最初の書き込みバーストクロック信号ＷＢＣＬＫは、０番目のクロック信号ＣＬＫに同期して出力される。このとき、擬似ＳＲＡＭを搭載するシステムは、擬似ＳＲＡＭが０番目のクロック信号ＣＬＫに同期して受信できるタイミングで、書き込みデータを出力する。
【０１０１】
以上、この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、チップイネーブル信号／ＣＥが変化してから所定のレイテンシＲＬＴＣ、ＷＬＴＣ後に読み出しデータの出力または書き込みデータの入力が開始されるため、擬似ＳＲＡＭを搭載するシステムは、擬似ＳＲＡＭを容易に制御できる。すなわち、システム構成を簡易にできる。なお、擬似ＳＲＡＭは、チップイネーブル信号／ＣＥの変化をトリガとしてデータの入出力動作を開始する。このため、本発明は、クロック同期式の擬似ＳＲＡＭおよびクロック非同期式の擬似ＳＲＡＭの双方に適用できる。
【０１０２】
外部から設定可能なモードレジスタに保持されたレイテンシＲＬＴＣ、ＷＬＴＣに応じて、読み出しデータの出力開始タイミングおよび書き込みデータの入力開始タイミングが設定できる。このため、レイテンシＲＬＴＣ、ＷＬＴＣを、システムの性能に応じて最適に設定できる。
モードレジスタは、読み出しレイテンシＲＬＴＣおよび書き込みレイテンシＷＬＴＣをそれぞれ独立に設定できる。このため、システムの特性に合わせてレイテンシＲＬＴＣ、ＷＬＴＣを自在に設定でき、システムの性能を向上できる。
【０１０３】
図２２は、本発明の半導体メモリの第４の実施形態を示している。第１および第３の実施形態と同じ要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態のコマンドデコーダ１４、バースト制御回路１６、モード設定制御回路１８、およびバースト転送レジスタ３２の代わりに、コマンドデコーダ４４、バースト制御回路５２、モード設定制御回路５４およびバースト転送レジスタ５０が形成されている。その他の構成は、第１の実施形態と同じである。コマンドデコーダ４４およびバースト転送レジスタ５０は、第２の実施形態と同じ回路である。
【０１０４】
バースト制御回路５２は、読み出し動作時に、読み出し制御信号ＲＤＺおよび出力イネーブル信号／ＯＥに応じて読み出しバーストクロック信号ＲＢＣＬＫを生成する。また、バースト制御回路５２は、書き込み動作時に、書き込み制御信号ＷＲＺおよび書き込みイネーブル信号／ＷＥに応じて書き込みバーストクロック信号ＷＢＣＬＫを生成する。
モード設定レジスタ５０は、予め決められた所定の読み出しレイテンシ信号ＲＬＴＣおよび書き込みレイテンシ信号ＷＬＴＣを出力する。
【０１０５】
図２３および図２４は、図２２に示したバースト制御回路５２の詳細を示している。図２３は、バースト制御回路５２のうち読み出し動作時に読み出しバーストクロック信号ＲＢＣＬＫおよびウエイト信号ＷＡＩＴを生成する回路を示している。図２４は、バースト制御回路５２のうち書き込み動作時に書き込みバーストクロック信号ＷＢＣＬＫを生成する回路を示している。
図２３に示したバースト制御回路５２は、クロック生成回路４６ａにチップイネーブル信号／ＣＥの代わりに出力イネーブル信号／ＯＥが供給されることを除き第３の実施形態（図１７）と同じである。バースト制御回路５２のシフトレジスタ４６ｂおよび組み合わせ回路４６ｃは、出力イネーブル信号／ＯＥがアクティブレベルに変化してから所定時間を計測した後に読み出しバーストクロック信号ＲＢＣＬＫの出力を開始する出力制御回路として動作する。
【０１０６】
図２４に示したバースト制御回路５２は、クロック生成回路４６ｄに、チップイネーブル信号／ＣＥの代わりに書き込みイネーブル信号／ＷＥが供給されることを除き、第３の実施形態（図１８）と同様である。バースト制御回路５２のシフトレジスタ４６ｅおよび組み合わせ回路４６ｆは、書き込みイネーブル信号／ＷＥがアクティブレベルに変化してから所定時間を計測した後に書き込みバーストクロック信号ＷＢＣＬＫの出力を開始する出力制御回路として動作する。
【０１０７】
図２５は、図２２に示したモード設定制御回路５４の詳細を示している。
モード設定制御回路５４は、モードレジスタ５４ａと、モードレジスタ５４ａの８ビットの出力Ａ０−Ａ７にそれぞれ接続されたスイッチ回路５４ｂを有している。モードレジスタ５４ａは、第３の実施形態のモードレジスタと同じであり、図１９で説明した方法によりバースト長ＢＬ、読み出しレイテンシＲＬＴＣおよび書き込みレイテンシＷＬＴＣが設定可能である。
各スイッチ回路５４ｂは、電源電圧ＶＤＤに接続されたスイッチＳＷ１、接地電圧ＶＳＳに接続されたスイッチＳＷ２およびモードレジスタ５４ａの出力の一つに接続されたスイッチＳＷ３を有している。スイッチＳＷ１、ＳＷ２、ＳＷ３のいずれかは、擬似ＳＲＡＭの製造工程（配線工程）において導通される。
【０１０８】
より詳細には、配線工程で使用する２枚のホトマスクが、予め製作される。一方のホトマスクには、全てのスイッチ回路５４ｂのスイッチＳＷ３を導通する配線パターンが形成されている。他方のホトマスクには、全てのスイッチ回路５４ｂにおいて、スイッチＳＷ１またはスイッチＳＷ２を導通する配線パターンが形成されている。そして、製造工程で使用するホトマスクに応じて、モードレジスタ５４ａの値に応じてバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを変更できる製品と、バースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣが所定値に固定される製品とが製造される。
モード設定制御回路５４は、ホトマスクの配線パターンに対応して擬似ＳＲＡＭの基板上に形成されたスイッチ（ＳＷ１、ＳＷ２、ＳＷ３のいずれか）に応じてバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを出力する。バースト制御回路５２は、モード設定制御回路５４から出力されるバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣに応じたタイミングでバーストクロック信号ＲＢＣＬＫ（またはＷＢＣＬＫ）を出力する。換言すれば、バースト制御回路５２は、スイッチ回路５４ｂの導電パターンの接続先の電圧値に応じたレイテンシＲＬＴＣ（またはＷＬＴＣ）に対応する時間を計測し、計測後にバーストクロック信号ＲＢＣＬＫ（またはＷＢＣＬＫ）の出力を開始する。
【０１０９】
図２６は、第４の実施形態の擬似ＳＲＡＭにおけるバーストモード時の読み出し動作を示している。この例では、読み出しレイテンシＲＬＴＣは”２”に設定されている。読み出しレイテンシＲＬＴＣは、出力イネーブル信号／ＯＥが活性化されてから、最初の読み出しデータが出力されるまでのクロック数である。
バースト制御回路５２は、読み出し動作時に、出力イネーブル信号／ＯＥの活性化に応答して内部クロック信号ＲＣＬＫ１の出力を開始する（図２６（ａ））。以降のバースト読み出し動作の基本的なタイミングは、第３の実施形態（図２０）と同じであるため、説明を省略する。
【０１１０】
図２７は、第４の実施形態の擬似ＳＲＡＭにおけるバーストモード時の書き込み動作を示している。この例では、書き込みレイテンシＷＬＴＣは”２”に設定されている。書き込みレイテンシＷＬＴＣは、書き込みイネーブル信号／ＷＥが活性化されてから、最初の書き込みデータが入力されるまでのクロック数である。
バースト制御回路５２は、書き込み動作時に、書き込みイネーブル信号／ＷＥの活性化に応答して内部クロック信号ＷＣＬＫ１の出力を開始する（図２７（ａ））。以降のバースト書き込み動作の基本的なタイミングは、第３の実施形態（図２１）と同じであるため、説明を省略する。
【０１１１】
以上、この実施形態においても、上述した第１および第３の実施形態と同様の効果を得ることができる。さらに、ホトマスクの切り替えにより、レイテンシＲＬＴＣ、ＷＬＴＣを設定可能にしたので、出荷される半導体メモリの製品仕様（動作周波数等）に応じて、レイテンシＲＬＴＣ、ＷＬＴＣを設定できる。特に、同一の製造プロセスを使用して製造され、動作周波数に十分余裕がある擬似ＳＲＡＭを、ホトマスクの切替により動作周波数に応じた複数の製品として出荷する場合に有効である。
【０１１２】
図２８は、本発明の半導体メモリの第５の実施形態を示している。第１および第３の実施形態と同じ要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
この実施形態では、第１の実施形態のコマンドデコーダ１４、バースト制御回路１６、モード設定制御回路１８、およびバースト転送レジスタ３２の代わりに、コマンドデコーダ４４、バースト制御回路４６、モード設定制御回路５６およびバースト転送レジスタ５０が形成されている。その他の構成は、第１の実施形態と同じである。コマンドデコーダ４４、バースト制御回路４６およびバースト転送レジスタ５０は、第２の実施形態と同じ回路である。
【０１１３】
図２９は、モード設定制御回路５６の詳細を示している。
モード設定制御回路５６は、モードレジスタ５６ａと、モードレジスタ５６ａの８ビットの出力Ａ０−Ａ７をそれぞれ受けるモード設定回路５６ｂとを有している。モードレジスタ５６ａは、第３の実施形態のモードレジスタと同じであり、図１９で説明した方法によりバースト長ＢＬ、読み出しレイテンシＲＬＴＣおよび書き込みレイテンシＷＬＴＣが設定可能である。
各モード設定回路５６ｂは、１ビットのデータがそれぞれプログラムされる２つのヒューズ回路５６ｃを有している。ヒューズ回路５６ｃは、擬似ＳＲＡＭの電源投入時に一時的に高レベルになるスタータ信号ＳＴＴＺ（パワーオンリセット信号）により初期化され、ヒューズＦＳ１、ＦＳ２のプログラム状態に応じた論理値を出力する。ヒューズＦＳ１がプログラムされているとき（溶断状態）、信号Ｖ１は低レベルに変化し、信号／Ｖ１は高レベルに変化する。ヒューズＦＳ１がプログラムされていないとき（未溶断状態）、信号Ｖ１は高レベルに変化し、信号／Ｖ１は低レベルに変化する。同様に、ヒューズＦＳ２がプログラムされているとき（溶断状態）、信号Ｖ２は低レベルに変化し、信号／Ｖ２は高レベルに変化する。ヒューズＦＳ２がプログラムされていないとき（未溶断状態）、信号Ｖ２は高レベルに変化し、信号／Ｖ２は低レベルに変化する。
【０１１４】
この実施形態では、モードレジスタ５６ａの値に応じてバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを変更できる製品を製造する場合、試験工程において、全てのモード設定回路５６ｂのヒューズＦＳ１、ＦＳ２は、未溶断の状態にされる。このとき、図の一番下のＮＡＮＤゲートが低レベルを出力し、ＣＭＯＳ伝達ゲートがオンする。そして、モードレジスタ５６ａに設定されている値が、バースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣとして出力される。
製造工程において、バースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを所定の値に固定する場合、全てのモード設定回路５６ｂにおいて、ヒューズＦ１またはヒューズＦ２が溶断される。このとき、ＣＭＯＳ伝達ゲートはオフし、モードレジスタ５６ａの出力はマスクされる。ヒューズＦ１が溶断され、ヒューズＦ２が溶断されない場合、接地電圧ＶＳＳが出力される。ヒューズＦ２が溶断され、ヒューズＦ１が溶断されない場合、電源電圧ＶＤＤが出力される。すなわち、モード設定回路５６ｂは、ヒューズＦ１、Ｆ２のプログラム状態に応じて高レベルまたは低レベルを出力する。すなわち、バースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣが所定値に固定された製品が製造される。
【０１１５】
このように、モード設定制御回路５６は、ヒューズＦＳ１、ＦＳ２のプログラム状態に応じて、バースト制御回路４６にバースト長ＢＬおよびレイテンシＲＬＴＣ、ＷＬＴＣを出力する。換言すれば、バースト制御回路４６は、ヒューズＦＳ１、ＦＳ２のプログラム状態に応じたレイテンシＲＬＴＣ（またはＷＬＴＣ）に対応する時間を計測し、計測後にバーストクロック信号ＲＢＣＬＫ（またはＷＢＣＬＫ）の出力を開始する。
バースト読み出し動作およびバースト書き込み動作は、第３の実施形態と同じであるため、説明を省略する。
【０１１６】
以上、この実施形態においても、上述した第１および第３の実施形態と同様の効果を得ることができる。さらに、ヒューズＦＳ１、ＦＳ２のプログラムにより、レイテンシＲＬＴＣ、ＷＬＴＣを設定可能にしたので、プローブ試験で評価した最高動作周波数に応じてヒューズＦＳ１、ＦＳ２をプログラムすることで、製造された擬似ＳＲＡＭの実力に応じて上記所定時間を設定できる。特に、同一のホトマスクおよび製造プロセスを使用して製造される擬似ＳＲＡＭを、動作周波数の実力に応じて複数の製品に分類して出荷するときに有効である。
【０１１７】
なお、上述した第１および第２の実施形態では、バースト読み出し動作時のレイテンシＬＴＣが”４”に設定されている例について述べた。本発明はこれに限定されるものではない。レイテンシＬＴＣは、クロック周期に応じて最適な値に設定すればよい。
バースト長ＢＬおよびレイテンシＬＴＣをモードレジスタに設定するコードＣＯＤＥ５、ＣＯＤＥ６をアドレス端子で受信した例について述べた。本発明はこれに限定されるものではない。例えば、コマンド端子あるいはデータ端子で受信してもよい。
上述した第３ないし第５の実施形態では、読み出しレイテンシＲＬＴＣと書き込みレイテインシＷＬＴＣとを独立に設定した例について述べた。本発明はこれに限定されるものではない。例えば、図３０に示すように、モードレジスタのビットＡ４−Ａ２を読み出しレイテンシＲＬＴＣと書き込みレイテインシＷＬＴＣとで共通にしてもよい。あるいは、書き込みレイテインシＷＬＴＣを常に読み出しレイテンシＲＬＴＣより”１”小さく設定してもよい。この場合、モードレジスタのビット数を減らすことができる。
【０１１８】
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１） キャパシタを有する揮発性のメモリセルで構成されるメモリセルアレイと、
前記メモリセルをリフレッシュするためのリフレッシュ要求を所定の周期で発生するリフレッシュ制御回路と、
前記メモリセルアレイを連続してバーストアクセスするためのアクセスコマンドに対応して所定数のストローブ信号を出力する第１バースト制御回路と、
前記ストローブ信号にそれぞれ同期して、前記メモリセルアレイへのデータを連続して入力または前記メモリセルアレイからのデータを連続して出力するデータ入出力回路と、
前記リフレッシュ要求と前記アクセスコマンドとが競合したときに、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定する調停回路とを備えていることを特徴とする半導体メモリ。
【０１１９】
（付記２） 付記１記載の半導体メモリにおいて、
前記調停回路は、
前記バーストアクセス動作を優先するときに、該バーストアクセス動作中に前記リフレッシュ要求を保持するリフレッシュ保持部を備えていることを特徴とする半導体メモリ。
【０１２０】
（付記３） 付記２記載の半導体メモリにおいて、
前記所定数のストローブ信号の出力期間に対応してバースト信号を出力する第２バースト制御回路を備え、
前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記バースト信号の出力完了に応答して出力することを特徴とする半導体メモリ。
【０１２１】
（付記４） 付記２記載の半導体メモリにおいて、
前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記メモリセルアレイの動作後、前記データ入出力回路からのデータの出力完了を待たずに出力することを特徴とする半導体メモリ。
【０１２２】
（付記５） 付記２記載の半導体メモリにおいて、
所定数の前記メモリセルにそれぞれ接続された複数のワード線を備え、
前記アクセスコマンドに対応して、複数の前記ワード線を順次選択して前記メモリセルを順次アクセスするフルバースト動作機能を備え、
前記フルバースト動作中に前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記ワード線の選択切り替え時に出力することを特徴とする半導体メモリ。
【０１２３】
（付記６） 付記２記載の半導体メモリにおいて、
前記データ入出力回路は、前記メモリセルアレイからの並列の読み出しデータを直列データに変換するためのデータレジスタを備え、
前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記データレジスタが直列データの出力を完了する前に出力することを特徴とする半導体メモリ。
【０１２４】
（付記７） 付記１記載の半導体メモリにおいて、
前記調停回路は、
前記リフレッシュ動作を優先するときに、該リフレッシュ動作中に前記アクセスコマンドを保持するアクセス保持部を備えていることを特徴とする半導体メモリ。
【０１２５】
（付記８） 付記１記載の半導体メモリにおいて、
前記アクセスコマンドに対応して供給される外部アドレスを受け、該外部アドレスに連続する内部アドレスを順次生成するアドレスカウンタを備えていることを特徴とする半導体メモリ。
（付記９） 付記８記載の半導体メモリにおいて、
前記データ入出力回路は、前記外部アドレスおよび前記内部アドレスにより選択される前記メモリセルから出力される読み出しデータを保持し、保持した読み出しデータを前記ストローブ信号に同期してコモンデータバスに順次出力するデータレジスタを備えていることを特徴とする半導体メモリ。
【０１２６】
（付記１０） 付記９記載の半導体メモリにおいて、
前記メモリセルアレイは、前記読み出しデータが前記データレジスタに転送された後、非活性化されることを特徴とする半導体メモリ。
（付記１１） 付記８記載の半導体メモリにおいて、
前記データ入出力回路は、前記外部アドレスおよび前記内部アドレスにより選択される前記メモリセルへの書き込みデータを、前記ストローブ信号に同期して順次保持し、保持した書き込みデータを前記メモリセルアレイに出力するデータレジスタを備えていることを特徴とする半導体メモリ。
【０１２７】
（付記１２） 付記１記載の半導体メモリにおいて、
前記バースト制御回路は、前記ストローブ信号を外部クロック信号に同期して出力することを特徴とする半導体メモリ。
（付記１３） 付記１記載の半導体メモリにおいて、
内部回路を活性化するチップイネーブル信号を受信するチップイネーブル端子と、
外部アドレスが有効であることを示すアドレスステータス信号を受信するアドレスステータス端子とを備え、
前記調停回路は、前記チップイネーブル信号および前記アドレスステータス信号の少なくともいずれかが入力されたときに、前記アクセスコマンドの供給を検出することを特徴とする半導体メモリ。
【０１２８】
（付記１４） 付記１記載の半導体メモリにおいて、
前記アクセスコマンドの受信から読み出しデータが出力されるまでの期間、データ入出力端子が無効であることを示すウエイト信号を出力するウエイト端子を備えていることを特徴とする半導体メモリ。
（付記１５） 付記１記載の半導体メモリにおいて、
前記外部アドレスが有効であることを示すアドレスステータス信号を受信するアドレスステータス端子を備えている半導体メモリ。
【０１２９】
（付記１６） 付記１記載の半導体メモリにおいて、
データを入出力する複数のデータ入出力端子と、
前記データ入出力端子の所定数によりそれぞれ構成される複数のデータ端子群と、
前記データ端子群にそれぞれ伝達されるデータが有効であることを示すデータ有効信号を受信する複数のデータ有効端子とを備えていることを特徴とする半導体メモリ。
【０１３０】
（付記１７） 付記１６記載の半導体メモリにおいて、
前記データ入出力回路は、前記データ有効信号の無効時に、前記メモリセルアレイからの読み出しデータの出力を禁止する出力バッファを前記データ端子群に対応して備えていることを特徴とする半導体メモリ。
（付記１８） 付記１６記載の半導体メモリにおいて、
前記メモリセルと前記データ入出力回路とを接続するコラムスイッチと、
前記コラムスイッチの所定数によりそれぞれ構成され、前記データ端子群に対応するコラムスイッチ群と、
前記データ有効信号の無効時に、対応する前記コラムスイッチ群の前記コラムスイッチをオフする制御回路とを備えていることを特徴とする半導体メモリ。
【０１３１】
（付記１９） 付記１記載の半導体メモリにおいて、
前記バーストアクセス動作の進行を一時停止し、読み出しデータの出力を維持するためのバーストアドバンス信号を受信するバーストアドバンス端子を備えていることを特徴とする半導体メモリ。
（付記２０） 付記１記載の半導体メモリにおいて、
外部入力端子に所定の論理値の信号を複数回連続して受けた後、前記外部入力端子の少なくともいずれかに供給される信号を動作モードを設定する設定信号として受信するモード設定制御回路を備えていることを特徴とする半導体メモリ。
【０１３２】
（付記２１） 付記２０記載の半導体メモリにおいて、
前記モード設定制御回路は、前記アクセスコマンドの受信から読み出しデータの出力を開始するまでのクロック数であるレイテンシを設定するモードレジスタを備えていることを特徴とする半導体メモリ。
（付記２２） 付記２０記載の半導体メモリにおいて、
前記モード設定制御回路は、データを連続して入力または出力する回数であるバースト長を設定するモードレジスタを備えていることを特徴とする半導体メモリ。
【０１３３】
（付記２３） 付記１記載の半導体メモリにおいて、
前記第１バースト制御回路は、
前記アクセスコマンドとして供給されるコマンド信号の１つがアクティブレベルに変化したことを検出するレベル検出回路と、
前記レベル検出回路の検出から所定時間を計測した後に前記ストローブ信号の出力を開始する出力制御回路とを備えていることを特徴とする半導体メモリ。
【０１３４】
（付記２４） メモリセルを有するメモリセルアレイと、
前記メモリセルアレイを連続してバーストアクセスするためのアクセスコマンドに対応して所定数のストローブ信号を出力する第１バースト制御回路と、
前記ストローブ信号にそれぞれ同期して、前記メモリセルアレイへのデータを連続して入力または前記メモリセルアレイからのデータを連続して出力するデータ入出力回路とを備え、
前記第１バースト制御回路は、
前記アクセスコマンドとして供給されるコマンド信号の１つがアクティブレベルに変化したことを検出するレベル検出回路と、
前記レベル検出回路の検出から所定時間を計測した後に前記ストローブ信号の出力を開始する出力制御回路とを備えていることを特徴とする半導体メモリ。
【０１３５】
（付記２５） 付記２４記載の半導体メモリにおいて、
前記第１バースト回路は、読み出し動作時に、前記コマンド信号の１つであるチップイネーブル信号のアクティブレベルを検出してから前記所定時間後に、前記メモリセルアレイからのデータを出力するための前記ストローブ信号の出力を開始することを特徴とする半導体メモリ。
（付記２６） 付記２４記載の半導体メモリにおいて、
前記第１バースト回路は、読み出し動作時に、前記コマンド信号の１つである出力イネーブル信号のアクティブレベルを検出してから前記所定時間後に、前記メモリセルアレイからのデータを出力するための前記ストローブ信号の出力を開始することを特徴とする半導体メモリ。
【０１３６】
（付記２７） 付記２４記載の半導体メモリにおいて、
前記第１バースト回路は、書き込み動作時に、前記コマンド信号の１つであるチップイネーブル信号のアクティブレベルを検出してから前記所定時間後に、前記メモリセルアレイへのデータを入力するための前記ストローブ信号の出力を開始することを特徴とする半導体メモリ。
（付記２８） 付記２４記載の半導体メモリにおいて、
前記第１バースト回路は、書き込み動作時に、前記コマンド信号の１つである書き込みイネーブル信号のアクティブレベルを検出してから前記所定時間後に、前記メモリセルアレイへのデータを入力するための前記ストローブ信号の出力を開始することを特徴とする半導体メモリ。
【０１３７】
（付記２９） 付記２４記載の半導体メモリにおいて、
前記出力制御回路は、読み出し動作時と書き込み動作時とで、それぞれ独立に前記所定時間を測定することを特徴とする半導体メモリ。
（付記３０） 付記２４記載の半導体メモリにおいて、
前記出力制御回路は、読み出し動作時と書き込み動作時とで共通の前記所定時間を測定することを特徴とする半導体メモリ。
【０１３８】
（付記３１） 付記２４記載の半導体メモリにおいて、
前記アクセスコマンドに対応して供給される外部アドレスを受け、該外部アドレスに連続する内部アドレスを順次生成するアドレスカウンタを備え、
前記アドレスカウンタは、前記ストローブ信号の出力の開始に応答して、前記内部アドレスを生成するためにカウントアップされることを特徴とする半導体メモリ。
（付記３２） 付記２４記載の半導体メモリにおいて、
前記所定時間を外部から設定可能なモードレジスタを備え、
前記第１バースト回路は、前記モードレジスタに設定された値に応じて前記所定時間を計測することを特徴とする半導体メモリ。
【０１３９】
（付記３３） 付記２４記載の半導体メモリにおいて、
半導体製造工程で使用するホトマスクのパターン形状に対応して半導体基板上に形成される導電パターンにより構成されたスイッチを備え、
前記第１バースト回路は、前記導電パターンの接続先の電圧値に応じて前記所定時間を計測することを特徴とする半導体メモリ。
（付記３４） 付記２４記載の半導体メモリにおいて、
前記所定時間を示す情報がプログラムされるヒューズを備え、
前記第１バースト回路は、前記ヒューズにプログラムされた情報に応じて前記所定時間を計測することを特徴とする半導体メモリ。
【０１４０】
付記７の半導体メモリでは、調停回路は、リフレッシュ動作を優先するときに、リフレッシュ動作中にアクセスコマンドを保持するアクセス保持部を有している。このため、リフレッシュ動作をバーストアクセス動作より優先して実行するときに、アクセス要求が消失することを防止できる。
付記１０の半導体メモリでは、メモリセルアレイは、読み出しデータがデータレジスタに転送された後、非活性化される。バースト読み出し時にメモリセルアレイを迅速に非活性化することで、リフレッシュ要求または次のアクセス要求に対する動作を早く開始できる。この結果、データ転送レートを向上できる。
【０１４１】
付記１２の半導体メモリでは、バースト制御回路は、ストローブ信号を外部クロック信号に同期して出力する。すなわち、リフレッシュを自動で実行するクロック同期の半導体メモリにおいても、データ転送レートを向上できる。
付記１８の半導体メモリでは、コラムスイッチは、メモリセルとデータ入出力回路とを接続する。コラムスイッチの所定数により、データ端子群に対応するコラムスイッチ群がそれぞれ構成されている。制御回路は、データ有効信号の無効時に、対応するコラムスイッチ群のコラムスイッチをオフする。書き込み動作期間おいて、コラムスイッチは比較的遅いタイミングで動作する。このため、書き込みデータを、コラムスイッチによりマスクすることで、書き込みデータのマスク制御を容易にできる。
【０１４２】
付記３２の半導体メモリでは、第１バースト回路は、モードレジスタに設定された値に応じて所定時間を計測する。
付記３３の半導体メモリでは、上記所定時間は、半導体製造工程で使用するホトマスクのパターン形状に対応して半導体基板上に形成される導電パターンの接続先の電圧値に応じて変更される。出荷される半導体メモリの製品仕様（動作周波数等）に応じて、所定時間を設定できる。特に、同一の製造プロセスを使用して製造され、動作周波数に十分余裕がある半導体メモリを、ホトマスクの切替により動作周波数に応じた複数の製品として出荷する場合に有効である。
【０１４３】
付記３３の半導体メモリでは、上記所定時間は、ヒューズのプログラムに応じて変更される。このため、例えば、プローブ試験で評価した最高動作周波数に応じてヒューズをプログラムすることで、製造された半導体メモリの実力に応じて上記所定時間を設定できる。特に、同一のホトマスクおよび製造プロセスを使用して製造される半導体メモリを、動作周波数の実力に応じて複数の製品に分類して出荷するときに有効である。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【０１４４】
【発明の効果】
請求項１の半導体メモリでは、リフレッシュ動作を自動的に実行する半導体メモリにおいて、リフレッシュ動作とバーストアクセス動作とを、重複することなく順次実行できる。リフレッシュ動作と競合することなくバーストアクセス動作を実行できるため、読み出しデータを高速に出力でき、書き込みデータを高速に入力できる。すなわち、データ転送レートを向上できる。
請求項２の半導体メモリでは、バーストアクセス動作をリフレッシュ動作より優先して実行するときに、リフレッシュ要求が消失することを防止できる。
【０１４５】
請求項３および請求項４の半導体メモリでは、バーストアクセス動作が優先して実行されるときに、バーストアクセス動作からリフレッシュ動作の開始までの期間を短縮できる。この結果、次のアクセスコマンドを早く供給でき、データ転送レートを向上できる。
請求項５の半導体メモリでは、リフレッシュ動作をワード線の切り替え時に合わせて実行することで、外部アクセスの妨げになるリフレッシュ動作の影響を最小限にできる。
【０１４６】
請求項６の半導体メモリでは、動作サイクルをアドレススキューに依存することなく短縮でき、データ転送レートをさらに向上できる。
請求項７の半導体メモリでは、半導体メモリを搭載するシステムは、ウエイト信号に応じて、最適なタイミングで半導体メモリをアクセスできる。このため、システムバスの使用効率を向上できる。
【０１４７】
請求項８の半導体メモリでは、データのビット幅が大きい場合にも、半導体メモリを搭載するシステムは、データの書き込みおよび読み出しを効率よく実行できる。
請求項９の半導体メモリでは、動作モードを設定するための専用の端子を不要にできる。
請求項１０の半導体メモリでは、半導体メモリを搭載するシステムは、半導体メモリを容易に制御できる。すなわち、システム構成を簡易にできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すブロック図である。
【図２】図１の調停回路の詳細を示すブロック図である。
【図３】図２の調停回路の動作を示すタイミング図である。
【図４】図２の調停回路の別の動作を示すタイミング図である。
【図５】図２の調停回路の別の動作を示すタイミング図である。
【図６】図１のバースト制御回路の詳細を示すブロック図である。
【図７】図６のバースト制御回路の動作を示すタイミング図である。
【図８】図１のモードレジスタの設定方法を示す説明図である。
【図９】第１の実施形態におけるバースト読み出し動作を示すタイミング図である。
【図１０】第１の実施形態におけるバースト書き込み動作を示すタイミング図である。
【図１１】／ＡＤＶ信号の機能を示すタイミング図である。
【図１２】バースト読み出し動作における／ＬＢ、／ＵＢ信号の機能を示すタイミング図である。
【図１３】バースト書き込み動作における／ＬＢ、／ＵＢ信号の機能を示すタイミング図である。
【図１４】本発明の第２の実施形態を示すブロック図である。
【図１５】第２の実施形態におけるバースト読み出し動作を示すタイミング図である。
【図１６】本発明の第の実施形態を示すブロック図である。
【図１７】図１６のバースト制御回路の要部を示すブロック図である。
【図１８】図１６のバースト制御回路の別の要部を示すブロック図である。
【図１９】図１６のモードレジスタの設定方法を示す説明図である。
【図２０】第３の実施形態におけるバースト読み出し動作を示すタイミング図である。
【図２１】第３の実施形態におけるバースト書き込み動作を示すタイミング図である。
【図２２】本発明の第４の実施形態を示すブロック図である。
【図２３】図２２のバースト制御回路の要部を示すブロック図である。
【図２４】図２２のバースト制御回路の別の要部を示すブロック図である。
【図２５】図２２のモード設定制御回路の要部を示すブロック図である。
【図２６】第４の実施形態におけるバースト読み出し動作を示すタイミング図である。
【図２７】第４の実施形態におけるバースト書き込み動作を示すタイミング図である。
【図２８】本発明の第５の実施形態を示すブロック図である。
【図２９】図２８のモード設定制御回路の要部を示すブロック図である。
【図３０】モードレジスタの別の例を示す説明図である。
【符号の説明】
１０ リフレッシュ制御回路
１２ 調停回路
１４ コマンドデコーダ
１６ バースト制御回路
１８ モード設定制御回路
２０ バーストアドレスカウンタ
２２ タイミング制御回路
２４ アドレスラッチ
２６ アドレスデコーダ
２８ メモリセルアレイ
３０ リード／ライトアンプ
３２ バースト転送レジスタ
３４ データ出力制御回路
３６ データ入力制御回路
３８ タイミング制御回路
４０ リード／ライトアンプ
４２ バースト転送レジスタ
４４ コマンドデコーダ
４６ バースト制御回路
４８ モード設定制御回路
５０ バースト転送レジスタ
５２ バースト制御回路
５４、５６ モード設定制御回路
ＡＣＳＳ アクセス起動信号
ＡＣＳＺ アクセス信号
ＡＣＴＺ アクティブ信号
ＡＤＤ アドレス信号
／ＡＤＳ アドレスステータス信号
／ＡＤＶ バーストアドレスアドバンス信号
ＢＣＬＫ バーストクロック信号
ＢＬ バースト長信号
ＢＳＴＺ バースト信号
ＣＤＢ コモンデータバス
／ＣＥ チップイネーブル信号
ＣＬＫ 外部クロック信号
ＣＭＤ コマンド信号
ＤＢ データバス
ＩＡＤＤ 内部アドレス信号
ＬＴＣ レイテンシ信号
ＬＡＴ アドレスラッチ信号
／ＬＢ ロウアーバイト信号
／ＯＥ 出力イネーブル信号
ＲＡＥＮ リードアンプイネーブル信号
ＲＢＣＬＫ 読み出しバーストクロック信号
ＲＤＺ 読み出し制御信号
ＲＥＦＥＮＺ リフレッシュイネーブル信号
ＲＥＦＳ１、ＲＥＦＳ２ リフレッシュ起動信号
ＲＥＦＺ リフレッシュ要求
ＲＬＴＣ 読み出しレイテンシ、読み出しレイテンシ信号
ＲＳＴＰＺ リフレッシュストップ信号
／ＵＢ アッパーバイト信号
ＷＡＥＮ ライトアンプイネーブル信号
ＷＡＩＴ ウエイト信号
ＷＢＣＬＫ 書き込みバーストクロック信号
／ＷＥ ライトイネーブル信号
ＷＬＴＣ 書き込みレイテンシ、書き込みレイテンシ信号
ＷＲＺ 書き込み制御信号
Claims (10)
- キャパシタを有する揮発性のメモリセルで構成されるメモリセルアレイと、
前記メモリセルをリフレッシュするためのリフレッシュ要求を所定の周期で発生するリフレッシュ制御回路と、
前記メモリセルアレイを連続してバーストアクセスするためのアクセスコマンドに対応して所定数のストローブ信号を出力する第１バースト制御回路と、
前記ストローブ信号にそれぞれ同期して、前記メモリセルアレイへのデータを連続して入力または前記メモリセルアレイからのデータを連続して出力するデータ入出力回路と、
前記リフレッシュ要求と前記アクセスコマンドとが競合したときに、リフレッシュ動作およびバーストアクセス動作のいずれを先に実行するかを判定する調停回路とを備えていることを特徴とする半導体メモリ。 - 請求項１記載の半導体メモリにおいて、
前記調停回路は、
前記バーストアクセス動作を優先するときに、該バーストアクセス動作中に前記リフレッシュ要求を保持するリフレッシュ保持部を備えていることを特徴とする半導体メモリ。 - 請求項２記載の半導体メモリにおいて、
前記所定数のストローブ信号の出力期間に対応してバースト信号を出力する第２バースト制御回路を備え、
前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記バースト信号の出力完了に応答して出力することを特徴とする半導体メモリ。 - 請求項２記載の半導体メモリにおいて、
前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記メモリセルアレイの動作後、前記データ入出力回路からのデータの出力完了を待たずに出力することを特徴とする半導体メモリ。 - 請求項２記載の半導体メモリにおいて、
所定数の前記メモリセルにそれぞれ接続された複数のワード線を備え、
前記アクセスコマンドに対応して、複数の前記ワード線を順次選択して前記メモリセルを順次アクセスするフルバースト動作機能を備え、
前記フルバースト動作中に前記リフレッシュ要求を保持している前記リフレッシュ保持部は、前記リフレッシュ動作を開始するためのリフレッシュ起動信号を、前記ワード線の選択切り替え時に出力することを特徴とする半導体メモリ。 - 請求項１記載の半導体メモリにおいて、
前記アクセスコマンドに対応して供給される外部アドレスを受け、該外部アドレスに連続する内部アドレスを順次生成するアドレスカウンタを備えていることを特徴とする半導体メモリ。 - 請求項１記載の半導体メモリにおいて、
前記アクセスコマンドの受信から読み出しデータが出力されるまでの期間、データ入出力端子が無効であることを示すウエイト信号を出力するウエイト端子を備えていることを特徴とする半導体メモリ。 - 請求項１記載の半導体メモリにおいて、
データを入出力する複数のデータ入出力端子と、
前記データ入出力端子の所定数によりそれぞれ構成される複数のデータ端子群と、
前記データ端子群にそれぞれ伝達されるデータが有効であることを示すデータ有効信号を受信する複数のデータ有効端子とを備えていることを特徴とする半導体メモリ。 - 請求項１記載の半導体メモリにおいて、
外部入力端子に所定の論理値の信号を複数回連続して受けた後、前記外部入力端子の少なくともいずれかに供給される信号を動作モードを設定する設定信号として受信するモード設定制御回路を備えていることを特徴とする半導体メモリ。 - メモリセルを有するメモリセルアレイと、
前記メモリセルアレイを連続してバーストアクセスするためのアクセスコマンドに対応して所定数のストローブ信号を出力する第１バースト制御回路と、
前記ストローブ信号にそれぞれ同期して、前記メモリセルアレイへのデータを連続して入力または前記メモリセルアレイからのデータを連続して出力するデータ入出力回路とを備え、
前記第１バースト制御回路は、
前記アクセスコマンドとして供給されるコマンド信号の１つがアクティブレベルに変化したことを検出するレベル検出回路と、
前記レベル検出回路の検出から所定時間を計測した後に前記ストローブ信号の出力を開始する出力制御回路とを備えていることを特徴とする半導体メモリ。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002156832A JP4078119B2 (ja) | 2002-04-15 | 2002-05-30 | 半導体メモリ |
| EP02025813A EP1355318B1 (en) | 2002-04-15 | 2002-11-18 | Semiconductor memory |
| DE60213560T DE60213560T2 (de) | 2002-04-15 | 2002-11-18 | Halbleiterspeicher |
| DE60222947T DE60222947T2 (de) | 2002-04-15 | 2002-11-18 | Halbleiterspeicher |
| EP05018142A EP1612803B1 (en) | 2002-04-15 | 2002-11-18 | Semiconductor memory |
| US10/300,800 US6847570B2 (en) | 2002-04-15 | 2002-11-21 | Semiconductor memory having burst transfer function and internal refresh function |
| TW091134876A TW580704B (en) | 2002-04-15 | 2002-11-29 | Semiconductor memory |
| KR1020020079592A KR100888833B1 (ko) | 2002-04-15 | 2002-12-13 | 반도체 메모리 |
| CNB031015395A CN1225697C (zh) | 2002-04-15 | 2003-01-10 | 半导体存储器 |
| US10/994,630 US7050353B2 (en) | 2002-04-15 | 2004-11-23 | Semiconductor memory having burst transfer function |
| KR1020080069949A KR100895661B1 (ko) | 2002-04-15 | 2008-07-18 | 반도체 메모리 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111877 | 2002-04-15 | ||
| JP2002156832A JP4078119B2 (ja) | 2002-04-15 | 2002-05-30 | 半導体メモリ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007011197A Division JP4489784B2 (ja) | 2002-04-15 | 2007-01-22 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004005780A true JP2004005780A (ja) | 2004-01-08 |
| JP4078119B2 JP4078119B2 (ja) | 2008-04-23 |
Family
ID=28677636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002156832A Expired - Fee Related JP4078119B2 (ja) | 2002-04-15 | 2002-05-30 | 半導体メモリ |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6847570B2 (ja) |
| EP (2) | EP1612803B1 (ja) |
| JP (1) | JP4078119B2 (ja) |
| KR (2) | KR100888833B1 (ja) |
| CN (1) | CN1225697C (ja) |
| DE (2) | DE60222947T2 (ja) |
| TW (1) | TW580704B (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005041201A1 (ja) * | 2003-10-24 | 2005-05-06 | International Business Machines Corporation | 半導体記憶装置及びそのリフレッシュ方法 |
| JP2005285271A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 半導体記憶装置 |
| JP2005332496A (ja) * | 2004-05-20 | 2005-12-02 | Fujitsu Ltd | 半導体メモリ |
| JP2005339624A (ja) * | 2004-05-25 | 2005-12-08 | Fujitsu Ltd | 半導体記憶装置および該半導体記憶装置の制御方法 |
| JP2006079780A (ja) * | 2004-09-13 | 2006-03-23 | Renesas Technology Corp | 半導体記憶装置 |
| KR100564633B1 (ko) | 2004-09-25 | 2006-03-28 | 삼성전자주식회사 | 향상된 동작 성능을 가지는 반도체 메모리 장치 및 이에대한 액세스 제어 방법 |
| JP2006338853A (ja) * | 2005-05-30 | 2006-12-14 | Hynix Semiconductor Inc | 連続的なバーストモードで動作可能な擬似ｓｒａｍ及びそのバーストモード動作制御方法 |
| JP2007004883A (ja) * | 2005-06-23 | 2007-01-11 | Sanyo Electric Co Ltd | メモリ |
| JP2007012244A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 半導体メモリ装置のレイテンシ制御回路 |
| KR100689863B1 (ko) | 2005-12-22 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 그에 따른 방법 |
| JP2007066490A (ja) * | 2005-09-02 | 2007-03-15 | Internatl Business Mach Corp <Ibm> | 半導体記憶装置 |
| JP2007115087A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | 半導体装置 |
| JP2007250087A (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Ltd | ダイナミックメモリコントローラ |
| JP2007310972A (ja) * | 2006-05-19 | 2007-11-29 | Fujitsu Ltd | 半導体記憶装置及びその試験方法 |
| JP2008226459A (ja) * | 2008-06-23 | 2008-09-25 | Fujitsu Ltd | 半導体記憶装置 |
| US7522458B2 (en) | 2005-09-28 | 2009-04-21 | International Business Machines Corporation | Memory and method of controlling access to memory |
| KR100929836B1 (ko) * | 2008-06-04 | 2009-12-07 | 주식회사 하이닉스반도체 | 반도체 소자 |
| US7899830B2 (en) | 2005-01-12 | 2011-03-01 | Yamaha Corporation | Music reproducing apparatus and computer-readable music reproducing program for the apparatus |
| JP2011227948A (ja) * | 2010-04-15 | 2011-11-10 | Renesas Electronics Corp | 半導体記憶装置、及びその制御方法 |
| JP2012216283A (ja) * | 2012-08-15 | 2012-11-08 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003297080A (ja) * | 2002-03-29 | 2003-10-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR100481818B1 (ko) * | 2002-07-24 | 2005-04-11 | (주)실리콘세븐 | 디램 셀을 사용하며, 버스트 억세스 구동이 가능한 동기식 에스램 호환 메모리 및 그 구동 방법 |
| JP2005085289A (ja) * | 2003-09-04 | 2005-03-31 | Elpida Memory Inc | 半導体記憶装置 |
| JPWO2006008796A1 (ja) * | 2004-07-16 | 2008-05-01 | 富士通株式会社 | 半導体記憶装置 |
| JP4275033B2 (ja) * | 2004-08-23 | 2009-06-10 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置とテスト回路及び方法 |
| KR100549871B1 (ko) * | 2004-10-22 | 2006-02-06 | 삼성전자주식회사 | 데이터 핀의 상태에 의해서 동작 모드가 결정되는 반도체메모리 장치 및 이를 이용한 동작 모드 결정 방법 |
| KR100695512B1 (ko) * | 2005-06-30 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| JP4362573B2 (ja) * | 2005-07-28 | 2009-11-11 | パトレネラ キャピタル リミテッド， エルエルシー | メモリ |
| KR100646271B1 (ko) * | 2005-12-08 | 2006-11-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| JP2007273028A (ja) * | 2006-03-31 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| CN100547575C (zh) * | 2006-09-12 | 2009-10-07 | 威盛电子股份有限公司 | 初始设定装置的方法及初始设定系统 |
| KR100837811B1 (ko) * | 2006-11-15 | 2008-06-13 | 주식회사 하이닉스반도체 | 데이터 변환 회로 및 이를 이용한 반도체 메모리 장치 |
| JP5228472B2 (ja) * | 2007-12-19 | 2013-07-03 | 富士通セミコンダクター株式会社 | 半導体メモリおよびシステム |
| US7894290B2 (en) * | 2008-10-22 | 2011-02-22 | Qimonda Ag | Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation |
| US7859932B2 (en) * | 2008-12-18 | 2010-12-28 | Sandisk Corporation | Data refresh for non-volatile storage |
| TWI401694B (zh) * | 2009-01-14 | 2013-07-11 | Nanya Technology Corp | 動態隨機存取記憶體行命令位址的控制電路及方法 |
| KR200458368Y1 (ko) * | 2009-03-25 | 2012-02-15 | 최구락 | 창틀고정용 환기장치 |
| KR20110001396A (ko) * | 2009-06-30 | 2011-01-06 | 삼성전자주식회사 | 전력 소모를 줄일 수 있는 반도체 메모리 장치 |
| KR101060899B1 (ko) * | 2009-12-23 | 2011-08-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이의 동작 방법 |
| KR101096222B1 (ko) * | 2009-12-30 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 동작 방법 |
| US8854873B1 (en) * | 2011-05-05 | 2014-10-07 | Adesto Technologies Corporation | Memory devices, architectures and methods for memory elements having dynamic change in property |
| JP2013229068A (ja) * | 2012-04-24 | 2013-11-07 | Ps4 Luxco S A R L | 半導体装置及びこれを備える情報処理システム |
| US9311977B2 (en) * | 2014-08-27 | 2016-04-12 | Stmicroelectronics Asia Pacific Pte Ltd | Event controlled decoding circuit |
| KR102370156B1 (ko) * | 2017-08-23 | 2022-03-07 | 삼성전자주식회사 | 메모리 시스템, 및 이를 위한 메모리 모듈과 반도체 메모리 장치 |
| JP6429260B1 (ja) * | 2017-11-09 | 2018-11-28 | 華邦電子股▲ふん▼有限公司Ｗｉｎｂｏｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐ． | 疑似スタティックランダムアクセスメモリおよびそのリフレッシュ方法 |
| US10372330B1 (en) | 2018-06-28 | 2019-08-06 | Micron Technology, Inc. | Apparatuses and methods for configurable memory array bank architectures |
| US10796750B2 (en) | 2018-07-10 | 2020-10-06 | Globalfoundries Inc. | Sequential read mode static random access memory (SRAM) |
| KR20210158571A (ko) * | 2020-06-24 | 2021-12-31 | 에스케이하이닉스 주식회사 | 레이턴시 설정 회로를 포함하는 반도체 메모리 장치 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4357686A (en) * | 1980-09-24 | 1982-11-02 | Sperry Corporation | Hidden memory refresh |
| US5557578A (en) * | 1995-05-01 | 1996-09-17 | Apple Computer, Inc. | Dynamic memory refresh controller and method |
| JP3352577B2 (ja) * | 1995-12-21 | 2002-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶装置 |
| US5808959A (en) * | 1996-08-07 | 1998-09-15 | Alliance Semiconductor Corporation | Staggered pipeline access scheme for synchronous random access memory |
| JP4000206B2 (ja) * | 1996-08-29 | 2007-10-31 | 富士通株式会社 | 半導体記憶装置 |
| EP0929075B1 (en) * | 1996-09-26 | 2003-08-20 | Mitsubishi Denki Kabushiki Kaisha | Synchronous type semiconductor memory device |
| JP3504104B2 (ja) * | 1997-04-03 | 2004-03-08 | 富士通株式会社 | シンクロナスｄｒａｍ |
| KR100253564B1 (ko) * | 1997-04-25 | 2000-05-01 | 김영환 | 고속 동작용 싱크로노스 디램 |
| US5903496A (en) | 1997-06-25 | 1999-05-11 | Intel Corporation | Synchronous page-mode non-volatile memory with burst order circuitry |
| US6028804A (en) * | 1998-03-09 | 2000-02-22 | Monolithic System Technology, Inc. | Method and apparatus for 1-T SRAM compatible memory |
| US6075740A (en) | 1998-10-27 | 2000-06-13 | Monolithic System Technology, Inc. | Method and apparatus for increasing the time available for refresh for 1-t SRAM compatible devices |
| US6298413B1 (en) * | 1998-11-19 | 2001-10-02 | Micron Technology, Inc. | Apparatus for controlling refresh of a multibank memory device |
| EP1030313B1 (en) * | 1999-02-16 | 2015-04-01 | Fujitsu Semiconductor Limited | Semiconductor device having test mode entry circuit |
| JP4555416B2 (ja) * | 1999-09-22 | 2010-09-29 | 富士通セミコンダクター株式会社 | 半導体集積回路およびその制御方法 |
| JP4641094B2 (ja) * | 2000-11-17 | 2011-03-02 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| US6545942B2 (en) * | 2001-02-21 | 2003-04-08 | Fujitsu Limited | Semiconductor memory device and information processing unit |
| JP2002304885A (ja) * | 2001-04-05 | 2002-10-18 | Fujitsu Ltd | 半導体集積回路 |
| GB2380035B (en) * | 2001-09-19 | 2003-08-20 | 3Com Corp | DRAM refresh command operation |
-
2002
- 2002-05-30 JP JP2002156832A patent/JP4078119B2/ja not_active Expired - Fee Related
- 2002-11-18 EP EP05018142A patent/EP1612803B1/en not_active Expired - Fee Related
- 2002-11-18 EP EP02025813A patent/EP1355318B1/en not_active Expired - Fee Related
- 2002-11-18 DE DE60222947T patent/DE60222947T2/de not_active Expired - Lifetime
- 2002-11-18 DE DE60213560T patent/DE60213560T2/de not_active Expired - Lifetime
- 2002-11-21 US US10/300,800 patent/US6847570B2/en not_active Expired - Lifetime
- 2002-11-29 TW TW091134876A patent/TW580704B/zh not_active IP Right Cessation
- 2002-12-13 KR KR1020020079592A patent/KR100888833B1/ko active IP Right Grant
-
2003
- 2003-01-10 CN CNB031015395A patent/CN1225697C/zh not_active Expired - Fee Related
-
2004
- 2004-11-23 US US10/994,630 patent/US7050353B2/en not_active Expired - Lifetime
-
2008
- 2008-07-18 KR KR1020080069949A patent/KR100895661B1/ko active IP Right Grant
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005041201A1 (ja) * | 2003-10-24 | 2005-05-06 | International Business Machines Corporation | 半導体記憶装置及びそのリフレッシュ方法 |
| JP2005285271A (ja) * | 2004-03-30 | 2005-10-13 | Nec Electronics Corp | 半導体記憶装置 |
| JP2005332496A (ja) * | 2004-05-20 | 2005-12-02 | Fujitsu Ltd | 半導体メモリ |
| JP2005339624A (ja) * | 2004-05-25 | 2005-12-08 | Fujitsu Ltd | 半導体記憶装置および該半導体記憶装置の制御方法 |
| JP4615896B2 (ja) * | 2004-05-25 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体記憶装置および該半導体記憶装置の制御方法 |
| JP4562468B2 (ja) * | 2004-09-13 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP2006079780A (ja) * | 2004-09-13 | 2006-03-23 | Renesas Technology Corp | 半導体記憶装置 |
| KR100564633B1 (ko) | 2004-09-25 | 2006-03-28 | 삼성전자주식회사 | 향상된 동작 성능을 가지는 반도체 메모리 장치 및 이에대한 액세스 제어 방법 |
| US7899830B2 (en) | 2005-01-12 | 2011-03-01 | Yamaha Corporation | Music reproducing apparatus and computer-readable music reproducing program for the apparatus |
| JP2006338853A (ja) * | 2005-05-30 | 2006-12-14 | Hynix Semiconductor Inc | 連続的なバーストモードで動作可能な擬似ｓｒａｍ及びそのバーストモード動作制御方法 |
| JP2007004883A (ja) * | 2005-06-23 | 2007-01-11 | Sanyo Electric Co Ltd | メモリ |
| JP2007012244A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 半導体メモリ装置のレイテンシ制御回路 |
| JP2007066490A (ja) * | 2005-09-02 | 2007-03-15 | Internatl Business Mach Corp <Ibm> | 半導体記憶装置 |
| JP4518563B2 (ja) * | 2005-09-02 | 2010-08-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体記憶装置 |
| US7522458B2 (en) | 2005-09-28 | 2009-04-21 | International Business Machines Corporation | Memory and method of controlling access to memory |
| JP2007115087A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | 半導体装置 |
| KR100689863B1 (ko) | 2005-12-22 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 그에 따른 방법 |
| JP2007250087A (ja) * | 2006-03-16 | 2007-09-27 | Fujitsu Ltd | ダイナミックメモリコントローラ |
| US8276027B2 (en) | 2006-05-19 | 2012-09-25 | Fujitsu Semiconductor Limited | Semiconductor memory and method for testing the same |
| JP2007310972A (ja) * | 2006-05-19 | 2007-11-29 | Fujitsu Ltd | 半導体記憶装置及びその試験方法 |
| US8433960B2 (en) | 2006-05-19 | 2013-04-30 | Fujitsu Semiconductor Limited | Semiconductor memory and method for testing the same |
| KR100929836B1 (ko) * | 2008-06-04 | 2009-12-07 | 주식회사 하이닉스반도체 | 반도체 소자 |
| JP2008226459A (ja) * | 2008-06-23 | 2008-09-25 | Fujitsu Ltd | 半導体記憶装置 |
| JP2011227948A (ja) * | 2010-04-15 | 2011-11-10 | Renesas Electronics Corp | 半導体記憶装置、及びその制御方法 |
| US8582383B2 (en) | 2010-04-15 | 2013-11-12 | Renesas Electronics Corporation | Semiconductor memory device with hidden refresh and method for controlling the same |
| JP2012216283A (ja) * | 2012-08-15 | 2012-11-08 | Fujitsu Semiconductor Ltd | 半導体メモリおよびシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1612803B1 (en) | 2007-10-10 |
| DE60222947D1 (de) | 2007-11-22 |
| CN1452177A (zh) | 2003-10-29 |
| KR100888833B1 (ko) | 2009-03-17 |
| EP1612803A1 (en) | 2006-01-04 |
| EP1355318A3 (en) | 2004-09-29 |
| CN1225697C (zh) | 2005-11-02 |
| KR20080075467A (ko) | 2008-08-18 |
| EP1355318B1 (en) | 2006-08-02 |
| TW200305161A (en) | 2003-10-16 |
| US6847570B2 (en) | 2005-01-25 |
| TW580704B (en) | 2004-03-21 |
| KR20030082353A (ko) | 2003-10-22 |
| US7050353B2 (en) | 2006-05-23 |
| DE60213560D1 (de) | 2006-09-14 |
| JP4078119B2 (ja) | 2008-04-23 |
| US20030198098A1 (en) | 2003-10-23 |
| DE60222947T2 (de) | 2008-02-14 |
| KR100895661B1 (ko) | 2009-05-07 |
| US20050073903A1 (en) | 2005-04-07 |
| DE60213560T2 (de) | 2007-10-25 |
| EP1355318A2 (en) | 2003-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4078119B2 (ja) | 半導体メモリ | |
| US7684258B2 (en) | Semiconductor memory and controller with time-shared mode for row address, column address and data mask signals inputted via address terminals | |
| JP4489784B2 (ja) | 半導体メモリ | |
| JP4641094B2 (ja) | 半導体メモリ | |
| US7251171B2 (en) | Semiconductor memory and system apparatus | |
| WO2003056563A1 (fr) | Dispositif de stockage a semi-conducteur et son procede de commande de regeneration | |
| US6842391B2 (en) | Semiconductor memory of a dynamic random access memory (DRAM) type having a static random access memory (SRAM) interface | |
| JP2001135082A (ja) | 半導体集積回路およびその制御方法 | |
| US7254090B2 (en) | Semiconductor memory device | |
| EP1248267A2 (en) | Semiconductor memory device and information processing system | |
| JP4266436B2 (ja) | 半導体記憶装置 | |
| JP5212100B2 (ja) | 半導体メモリおよびメモリシステム | |
| US8139438B2 (en) | Semiconductor storage device and memory system | |
| JP2000222879A (ja) | 半導体記憶装置 | |
| JPWO2003005368A1 (ja) | 半導体装置及びメモリモジュール | |
| JP3563340B2 (ja) | メモリコントローラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4078119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |