CN100547575C - 初始设定装置的方法及初始设定系统 - Google Patents
初始设定装置的方法及初始设定系统 Download PDFInfo
- Publication number
- CN100547575C CN100547575C CNB200610127223XA CN200610127223A CN100547575C CN 100547575 C CN100547575 C CN 100547575C CN B200610127223X A CNB200610127223X A CN B200610127223XA CN 200610127223 A CN200610127223 A CN 200610127223A CN 100547575 C CN100547575 C CN 100547575C
- Authority
- CN
- China
- Prior art keywords
- initial
- signal
- setting data
- bus
- initially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Train Traffic Observation, Control, And Security (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
本发明提供一种初始设定装置的方法及初始设定系统,其利用一第一装置设定一第二装置的初始状态。该第一装置与该第二装置是透过一初始总线彼此耦接。于一初始期间,该第一装置透过该初始总线发出至少一传送指令,借以使该第二装置于每一传送指令发出时透过该初始总线接收一初始设定数据。本发明所提供的初始设定装置的方法及初始设定系统,可以利用极少数的脚位传送大量的初始设定数据给需要初始设定的装置。
Description
技术领域
本发明是关于一种初始设定装置的方法,特别是关于一种透过一总线于一初始期间传送至少一初始数据的初始设定装置的方法。
背景技术
于一电子系统(例如:一计算机系统)中,为了设定一装置(例如:一晶片)的初始状态或使该装置支援额外附加的功能,会利用装置的脚位设计锁值(strapping)功能。锁值功能可用于设定初始状态,例如锁相环(phase lock loop,PLL)的频率,特定功能(例如:装置的测试模式)的开启或关闭,或者其他功能设定。
由于需设定的初始状态值可能甚多,若为了设定初始状态而增加锁值功能专用的脚位,将会大幅增加装置尺寸,亦增加不必要的生产成本。为避免此情况,通常会利用装置中某些一般功能信号脚位透过电阻拉高(pull up)或拉低(pull down)以提供初始电平,然后令装置于系统电源完备(power OK)信号转变为有效的变化沿(transition edge)锁住这些初始电平值,即可达成设定初始状态的目的。由于装置的一般功能信号的焊垫(pad)为三态(tristate)隔离,因此于系统电源完备之前(电源完备信号为有效)锁住电阻的值,即可正确锁住初始电平值。但是该等拉高及拉低电阻会影响该等一般功能信号正常操作时的信号品质,此种架构仅能应用在信号频率不是很高的一般功能信号上。
图1为一传统应用锁值功能的电子系统10的方块图。该电子系统10包括一第一装置11以及一第二装置12。锁值功能应用于耦接于第一装置11以及第二装置12间的一般功能信号S1~Sn上,利用跳线装置(jumper)J1~Jn分别选择将信号S1~Sn拉高或拉低。第二装置12并包括一电源完备信号Power_OK。图2为图1中第二装置12执行锁值功能的信号波形图。由图中可知,在电源完备信号Power_OK变为有效的上升沿,信号S 1~S n的拉高或拉低值被锁住。但是利用n个信号仅能提供设定n位的初始设定值,而且拉高或拉低电阻值将对信号S1~Sn回复为一般功能信号时的信号品质产生影响。
发明内容
本发明提供一种初始设定装置的方法,其利用一第一装置设定一第二装置的初始状态。该第一装置与该第二装置是透过一初始总线彼此耦接。于一初始期间,该第一装置透过该初始总线发出至少一传送指令,借以使该第二装置于每一传送指令发出时透过该初始总线接收一初始设定数据,其中,该第二装置接收初始设定数据的次数对应于在初始期间该第一装置发送所述传送指令的次数。该第一装置更包含一多工器以切换初始总线是否连接一跳线装置。
本发明进一步提供一种电子系统,包括一第一装置及一第二装置,以及一初始总线耦接于该第一装置及该第二装置之间。于一初始期间,该第一装置透过该初始总线发出至少一传送指令,借以使该第二装置于每一传送指令发出时透过该初始总线接收一初始设定数据,其中,该第二装置接收初始设定数据的次数对应于在初始期间该第一装置发送所述传送指令的次数。
附图说明
图1为一已知技术的方块图。
图2为图1的信号波形图。
图3为本发明一实施例的方块图。
图4为本发明一实施例的流程图。
图5为图3的实施例的信号波形图。
具体实施方式
有鉴于此,本发明提出一利用脚位锁值以初始设定装置的方法,以克服可用的一般功能信号线数量有限,不足以设定所有初始状态的缺失,亦可克服额外的电阻对装置的正常信号造成影响。本发明的方法利用现有的总线分次进行锁值,以达到闩锁任意数量初始状态值的目的,并利用一多工器切换总线于进行锁值与正常工作时是否连接一跳线装置,使锁值用的电阻不影响装置的正常工作。
图3为本发明一实施例的一电子系统20的方块图。该电子系统20包括一第一装置21以及一第二装置22。一初始总线S1~Sn耦接于第一装置21以及第二装置22之间,初始总线S3~Sn并对应连接一跳线装置J3~Jn。第二装置22另包括一电源完备信号Power_OK以及一重置信号Reset。当电源完备信号Power_OK为高电平时,第二装置22即可准备执行自我启动;重置信号Reset为高电平时,表示第二装置22已自我启动完毕,可开始正常工作。第一装置21是用来设定第二装置22的初始状态,并控制电源完备信号Power_OK以及重置信号Reset。第一装置21包含一多任务机制(图中未显示),用以切换初始总线S3~Sn是否连接跳线装置J3~Jn,当第一装置21对第二装置22进行初始状态设定时,初始总线S3~Sn连接至跳线装置J3~Jn以闩锁所需的初始设定值;当第二装置22开始启动后,初始总线S3~Sn则不连接跳线装置J3~Jn,使信号不受跳线装置J3~Jn的干扰。
第一装置21利用初始总线S 1来传送一闩锁(latch)信号,并于闩锁信号的每一上升沿触发一传送指令至初始总线S3~Sn,初始总线S3~Sn即依据传送指令传送一(n-2)位的初始设定数据至第二装置22。闩锁信号的时脉频率大小仅需符合初始总线S1~Sn可承载的频率,不需特定某一频率。第一装置21于电源完备信号Power_OK致能前即依据此闩锁信号,于每一时脉的上升沿触发一传送指令,使初始总线S3~Sn传送(n-2)位的初始设定数据至第二装置22。由于每个传送指令可使初始总线S3~Sn传送(n-2)位的初始设定数据至第二装置22,所以可触发的时脉越多,传送指令的次数随之增加,所传送的初始设定数据就越多。
再者如上述,第二装置22于电源完备信号Power_OK致能后开始执行自我启动,因此初始设定值应于第二装置22执行自我启动前即设定完毕,使第二装置22可依据正确的初始设定正常启动,并于第二装置22启动完毕后将重置信号Reset致能。因此电源完备信号Power_OK必先于重置信号Reset致能,而于电源完备信号Power_OK致能前的期间即为可设定第二装置22的初始期间。
初始总线S 2则用来传送一起始信号,该第二装置22可于该起始信号致能时,透过初始总线S3~Sn接收初始设定数据。第一装置21可以控制初始期间的长度,亦即电源完备信号Power_OK致能的时机,以及控制该闩锁信号的频率与该起始信号,传送多笔的初始设定数据。
初始总线S1~Sn可设计为供初始设定装置的功能所专用,也可分享一般功能信号的脚位。由于在执行此二功能其中之一时,第一装置21可透过多任务机制决定初始总线S1~Sn是否连接至跳线装置J3~Jn,因此初始总线S1~Sn执行一般功能时,跳线装置J3~Jn是与初始总线S1~Sn隔离,信号品质不会受影响。在初始设定的期间结束后,该初始总线的功能及时序可以切换回一般功能信号。
图4为本发明的实施例的流程图,请一并参考图3。当第二装置22的电源完备信号Power_OK尚未致能前,首先于步骤S01切换初始总线S1~Sn连接至跳线装置J3~Jn,使第一装置21可利用跳线装置J3~Jn进行锁值。接着于步骤S02第一装置21致能起始信号,使第二装置22可接收初始总线S3~Sn所传送的初始设定数据,并依据一时脉频率发送闩锁信号,以提供初始总线S3~Sn传送初始设定数据的时脉。为使第二装置22可成功接收初始设定数据,闩锁信号是于起始信号致能的同时一起发送。
于步骤S03第一装置21可于闩锁信号的每一个上升沿触发一传送指令,初始总线S3~Sn即依据传送指令传送初始设定数据至第二装置22。此初始设定数据是通过闩锁跳线装置J3~Jn的脚位值而得,故每次传送指令可产生(n-2)位的数据。接着于步骤S04第二装置22接收初始总线S3~Sn传送的初始设定数据,并储存于一暂存器(未绘示),使第二装置22可依据该等初始设定数据设定其相关的参数,而得以正常启动运作。
于步骤S05,判断第二装置22是否已经接收所有的初始设定数据。
若第二装置22已接收所有的初始设定数据,则于步骤S06,第一装置21的多任务机制将初始总线S1~Sn与跳线装置J3~Jn隔离,回复为正常工作路径。同时第一装置21亦将起始信号关闭,使第二装置22停止接收的动作,并停止发送闩锁信号,不再触发传送指令。
若第二装置22尚未完全接收所需的初始设定数据,则回到步骤S03,再次发送一传送指令以传送其他初始设定数据,直到第二装置22成功接收所有的初始设定数据为止。
图5为图3中第一装置21对第二装置22执行初始设定的一实施例的信号波形图。在此实施例中,第一装置21于开始供给该第二装置22电源至电源完备信号Power_OK致能前的一段初始期间,利用初始总线S1~Sn对第二装置22执行初始设定。
于初始期间,第一装置21致能起始信号,并依据闩锁信号的时脉频率多次触发传送指令,多任务机制则连接初始总线S 3~Sn至跳线装置J3~Jn。在闩锁信号的每一上升沿,初始总线S 3~Sn即依据传送指令撷取跳线装置J3~Jn的值,并传送至第二装置22作为初始设定数据。跳线装置J3~Jn的值是依据需传送的初始设定数据而设定。电源完备信号Power_OK致能后,第二装置22已成功接收所有初始设定数据,故可开始启动。
若在起始信号致能的所有期间,闩锁信号共触发m次的传送指令,则可闩锁的初始设定数据达m×(n-2)的数量。闩锁信号的触发次数m可配合所需设定的初始设定数据数量加以调整,但需注意,初始设定必须于电源完备信号Power_OK致能前完成,否则第二装置22无法正常工作。因此于实际操作时需考量可用的锁值脚位数量与初始期间的长度,选择适当的频率以触发足够的传送指令。电源完备信号Power_OK致能后,多任务机制切换初始总线S1~Sn至正常工作路径,隔离跳线装置J3~Jn,使跳线装置不影响正常的工作信号。
举例而言,若第二装置22需要12个初始设定数据,而初始总线S1~Sn具有6个脚位,其中一个用以传送闩锁信号的时脉频率,一个用以传送起始信号,可用于锁值的脚位为4个,因此对应的跳线装置亦需有4个。当第一装置21触发一次传送指令,初始总线S1~Sn可传送4个初始设定数据至第二装置22,欲传送12个初始设定数据,则共需触发3次传送指令。由此可知,闩锁信号的时脉频率必须可于初始期间最少致能3次,以供触发至少3次传送命令,第二装置即可成功接收所有的初始设定数据。
由此可知,本发明的方法仅需n个锁值脚位与n-2个跳线装置,透过触发m次的传送指令,即可闩锁m×(n-2)个初始设定数据,不需额外增加锁值脚位与对应的跳线装置,节省不必要的装置尺寸增加。利用本发明实施例的初始总线,可以利用极少数的脚位传送大量的初始设定数据给需要初始设定的装置。本发明除了可以应用于提供装置的初始设定之外,亦可于工厂制造的测试流程中,利用本实施例的初始总线传送大量的测试模式设定值给装置。如此可以透过简易的设定大幅改善装置测试时的便利性。
以上所述仅为本发明较佳实施例,然其并非用以限定本发明的范围,任何熟悉本项技术的人员,在不脱离本发明的精神和范围内,可在此基础上做进一步的改进和变化,因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下:
11、21:第一装置
12、22:第二装置
Claims (16)
1.一种初始设定装置的方法,用以设定装置的初始状态,其特征在于,该初始设定装置的方法包括:
于一初始期间,透过一初始总线自一第一装置发出至少一传送指令;以及
根据该传送指令自该初始总线传送一初始设定数据至一第二装置;
该第二装置透过该初始总线接收该初始设定数据,其中,该第二装置接收初始设定数据的次数对应于在初始期间该第一装置发送所述传送指令的次数。
2.根据权利要求1所述的初始设定装置的方法,其特征在于,包括传送一闩锁信号,且根据该闩锁信号的上升沿触发该传送指令。
3.根据权利要求1所述的初始设定装置的方法,其特征在于,包括传送一起始信号,且该起始信号致能时,该第二装置透过该初始总线接收该初始设定数据。
4.根据权利要求1所述的初始设定装置的方法,其特征在于该初始期间是一电源完备信号致能前的期间。
5.根据权利要求1所述的初始设定装置的方法,其特征在于,更包含根据一跳线装置的电平提供该初始设定数据。
6.根据权利要求5所述的初始设定装置的方法,其特征在于,进一步包括于提供初始设定数据结束后,改变该初始总线的时序及功能与该跳线装置的连接状态。
7.一种初始设定装置的方法,适用于透过一初始总线连接的一第一装置与一第二装置,其特征在于,该初始设定装置的方法包括:根据一闩锁信号透过该初始总线传送至少一个初始设定数据;
该第二装置透过该初始总线接收该初始设定数据,其中,该第二装置接收初始设定数据的次数对应于在初始期间该第一装置发送所述初始设定数据的次数。
8.根据权利要求7所述的初始设定装置的方法,其特征在于,该第一装置根据该闩锁信号的至少一上升沿触发该初始总线传送该初始设定数据。
9.根据权利要求7所述的初始设定装置的方法,其特征在于,包括传送一起始信号,且该第二装置于该起始信号致能时透过该初始总线接收该初始设定数据。
10.根据权利要求7所述的初始设定装置的方法,其特征在于,更包含根据一跳线装置的电平提供该初始设定数据。
11.根据权利要求10所述的初始设定装置的方法,其特征在于,进一步包括于该初始数据传送结束后,改变该初始总线的时序及功能与该跳线装置的连接状态。
12.一种初始设定系统,其特征在于,该初始设定系统包括:
一第一装置;
一第二装置;以及
一初始总线,耦接于该第一装置及该第二装置之间;其中于一初始期间,该第一装置透过该初始总线发出至少一传送指令,使该第二装置透过该初始总线接收至少一初始设定数据,其中,该第二装置接收初始设定数据的次数对应于在初始期间该第一装置发送所述传送指令的次数。
13.根据权利要求12所述的初始设定系统,其特征在于,该第一装置发送一闩锁信号,且该第一装置根据该闩锁信号的至少一上升沿触发该传送指令。
14.根据权利要求12所述的初始设定系统,其特征在于,该第一装置发送一起始信号,且该第二装置根据该起始信号透过该初始总线接收该初始设定数据。
15.根据权利要求12所述的初始设定系统,其特征在于,更包含一跳线装置,并依据该跳线装置的电平提供该初始设定数据。
16.根据权利要求12所述的初始设定系统,其特征在于,该初始期间是一电源完备信号致能前的期间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610127223XA CN100547575C (zh) | 2006-09-12 | 2006-09-12 | 初始设定装置的方法及初始设定系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB200610127223XA CN100547575C (zh) | 2006-09-12 | 2006-09-12 | 初始设定装置的方法及初始设定系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1920804A CN1920804A (zh) | 2007-02-28 |
CN100547575C true CN100547575C (zh) | 2009-10-07 |
Family
ID=37778530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200610127223XA Active CN100547575C (zh) | 2006-09-12 | 2006-09-12 | 初始设定装置的方法及初始设定系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100547575C (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5515079A (en) * | 1989-11-07 | 1996-05-07 | Proxima Corporation | Computer input system and method of using same |
US6279073B1 (en) * | 1999-09-30 | 2001-08-21 | Silicon Graphics, Inc. | Configurable synchronizer for double data rate synchronous dynamic random access memory |
CN1318171A (zh) * | 1999-03-26 | 2001-10-17 | 皇家菲利浦电子有限公司 | 具有串行连接外围组件互连接口的系统总线 |
CN1452177A (zh) * | 2002-04-15 | 2003-10-29 | 富士通株式会社 | 半导体存储器 |
US20060020778A1 (en) * | 2004-07-22 | 2006-01-26 | International Business Machines Corporation | Programmable memory initialization system and method |
-
2006
- 2006-09-12 CN CNB200610127223XA patent/CN100547575C/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5515079A (en) * | 1989-11-07 | 1996-05-07 | Proxima Corporation | Computer input system and method of using same |
CN1318171A (zh) * | 1999-03-26 | 2001-10-17 | 皇家菲利浦电子有限公司 | 具有串行连接外围组件互连接口的系统总线 |
US6279073B1 (en) * | 1999-09-30 | 2001-08-21 | Silicon Graphics, Inc. | Configurable synchronizer for double data rate synchronous dynamic random access memory |
CN1452177A (zh) * | 2002-04-15 | 2003-10-29 | 富士通株式会社 | 半导体存储器 |
US20060020778A1 (en) * | 2004-07-22 | 2006-01-26 | International Business Machines Corporation | Programmable memory initialization system and method |
Non-Patent Citations (7)
Title |
---|
. . |
Registered SDRAM在MPC8241系统中的应用. 陈恩科.单片机与嵌入式系统应用,第9期. 2005 |
Registered SDRAM在MPC8241系统中的应用. 陈恩科.单片机与嵌入式系统应用,第9期. 2005 * |
一种DDR SDRAM控制器设计. 蔡钟,吴皓,刘鹏,王维东.电视技术,第8期. 2004 |
一种DDR SDRAM控制器设计. 蔡钟,吴皓,刘鹏,王维东.电视技术,第8期. 2004 * |
高速数据采集系统中SDRAM控制器的设计. 马卓凡,张志刚,马殿光.微处理机,第6期. 2005 |
高速数据采集系统中SDRAM控制器的设计. 马卓凡,张志刚,马殿光.微处理机,第6期. 2005 * |
Also Published As
Publication number | Publication date |
---|---|
CN1920804A (zh) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103576082B (zh) | 低功率扫描触发器单元 | |
US9097762B2 (en) | Method and apparatus for diagnosing an integrated circuit | |
US8381051B2 (en) | Testing of multi-clock domains | |
CN106649180B (zh) | 一种解除i2c总线死锁的方法及装置 | |
EP1987431A2 (en) | System and method for sharing a communications link between multiple communications protocols | |
US7202656B1 (en) | Methods and structure for improved high-speed TDF testing using on-chip PLL | |
EP2381265B1 (en) | System for performing the test of digital circuits | |
JP5256840B2 (ja) | 論理回路 | |
CN107544018A (zh) | 一种多site信号量检测及失效判定系统及方法 | |
KR101966084B1 (ko) | 전이 검출기를 갖는 신호 값 저장 회로 | |
CN101222732B (zh) | 状态控制信号测试装置 | |
US20090187801A1 (en) | Method and system to perform at-speed testing | |
CN111624478B (zh) | 一种时钟信号控制电路及设备 | |
CN108919006A (zh) | 接口扩展模组、老化测试系统、老化测试方法及存储介质 | |
CN108845554A (zh) | 车身中央控制单元的测试系统及方法 | |
CN100547575C (zh) | 初始设定装置的方法及初始设定系统 | |
US6578180B2 (en) | Method and system for testing interconnected integrated circuits | |
US20100095170A1 (en) | Semiconductor integrated circuit device and delay fault testing method thereof | |
CN110134557A (zh) | 一种读Flash接口数据随机注错的验证方法及其系统 | |
US8803581B2 (en) | Fast flip-flop structure with reduced set-up time | |
CN101425327A (zh) | 时钟数据恢复电路及其操作方法 | |
CN101915894A (zh) | 测试数字逻辑器件中实时有限状态机的方法 | |
CN101727326A (zh) | 一种图形用户界面的实现方法 | |
CN110286634A (zh) | 一种用于核电厂仪控系统的闭锁控制优选模块 | |
JP2011145972A (ja) | 半導体集積回路及び電源制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |