JP2003532289A - チタン酸鉛ジルコニウム及びチタン酸バリウムストロンチウムをパターン化する方法 - Google Patents

チタン酸鉛ジルコニウム及びチタン酸バリウムストロンチウムをパターン化する方法

Info

Publication number
JP2003532289A
JP2003532289A JP2001579339A JP2001579339A JP2003532289A JP 2003532289 A JP2003532289 A JP 2003532289A JP 2001579339 A JP2001579339 A JP 2001579339A JP 2001579339 A JP2001579339 A JP 2001579339A JP 2003532289 A JP2003532289 A JP 2003532289A
Authority
JP
Japan
Prior art keywords
layer
pzt
plasma
bcl
bst
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001579339A
Other languages
English (en)
Inventor
チェンツァウ イン
ジェン エイチ ホワン
英敬 山内
シーヨール パーク
羊平 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2003532289A publication Critical patent/JP2003532289A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 本発明の一実施の形態によれば、ＰＺＴ層またはＢＳＴ層をパターン化する方法が提供される。例えば、ＰＺＴ層またはＢＳＴ層は、主エッチャントとして三塩化ホウ素（ＢＣl3）または四塩化シリコン（ＳiＣl4）からなるプラズマフィードガスを使用し、窒化チタン（ＴiＮ）マスクのような高温コンパチブルマスクを通してプラズマエッチングされる。ＢＣl3またはＳiＣl4は、エッチャントプラズマ源ガスとして単独で使用することもできるが、典型的には本質的に不活性なガスと組合わせて使用する。好ましくは、本質的に不活性なガスは、アルゴンである。他の潜在的に使用可能な本質的に不活性なガスは、キセノン、クリプトン、及びヘリウムを含む。ある場合には、Ｏ2、またはＮ2、またはCｌ2、またはそれらの組合わせを主エッチャントに添加して、高温コンパチブルマスキング材料のような接触している材料に対するＰＺＴまたはＢＳＴのエッチング速度を増加させることができる。ＴiＮマスキング材料は、その下に位置する酸化物を破損することなく容易に除去することができる。ＴiＮに対するＰＺＴまたはＢＳＴの選択性は極めて良好であり、ＰＺＴフィルムのエッチング速度の、ＴiＮマスクのエッチング速度に対する比は典型的には20：１よりも良好である。更に、ＢＣl3含有プラズマ源ガスを使用した場合のＰＺＴのエッチング速度は、典型的に2,000Å ／分を越える。ＢＣl3またはＳiＣl4から発生させたイオンを、エッチングする表面に向かって導くために基体バイアス電力を印加する。このバイアス電力は、ＰＺＴ層と接触している１つまたは複数の導電性層がスパッタしないように制御し、それによってエッチングされるＰＺＴの表面が導電性材料によって汚染されないようにする。さもないと、パターン化されたＰＺＴを含む半導体デバイスが短絡する恐れがある。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、強誘電体薄膜で形成されている例えばダイナミック及び不揮発性ラ
ンダムアクセスメモリデバイス、赤外センサ、及び電気・光デバイスに関する。
詳述すれば、本発明は、チタン酸鉛ジルコニウム強誘電体フィルム、並びに該強
誘電体フィルムに接触させることができる電極材料をパターン化する方法に関す
る。
【０００２】 （従来の技術） 強誘電性材料は、それらの低い対称性のために１つまたはそれ以上の結晶軸に
沿って自発分極を発生する結晶のクラスに属する。強誘電体結晶は、外部電場を
印加することによって直径方向に逆向きの２つの方向に配向させることができる
分極ベクトルを有することを特徴としている。強誘電体結晶内の分極状態は、正
の金属イオンと負の酸素イオンとが異なる方向に変位することに起因する。熱力
学的に安定なこれらの状態は、強制電場Ｅcとして知られる外部電場を印加する
ことによって一方の状態から他方の状態へスイッチさせることができる。分極方
向を２つの分極状態の間でスイッチさせる強誘電性材料のこの能力が、２進化不
揮発性強誘電体ランダムアクセスメモリ（ＮＶＦＲＡＭ）の根底をなしている。
【０００３】 例えばＰb（ＺrxＴi1-x）Ｏ3（チタン酸鉛ジルコニウム（ＰＺＴ））のような
幾つかの強誘電性材料は、“キュリー温度”（ＰＺＴの場合約670°Ｋ）におい
て強誘電（低温）相から非強誘電（高温）相へ変換する。例えばＢaＭgＦ4のよ
うな他の強誘電性材料は、たとえそれらの融点まで温度を上昇させてもこのよう
な相転移を呈さない。更に強誘電性材料は、典型的には分極ヒステリシスを呈す
る。
【０００４】 上述した２つの材料以外に、種々のデバイスに使用するために開発されつつあ
る強誘電性材料は、限定するものではないが、ＳＢＴ（ＳrＢi2Ｔa2Ｏ9）、ＳＢ
ＴＮ（ＳrＢi2（Ｔa1-xＮbx ）Ｏ9）、及びＢＳＴ（ＢaxＳr1-xＴiＯ3）を含む
。
【０００５】 特に関心がある１つの強誘電体半導体デバイスは強誘電体キャパシタであり、
これは、典型的に電極間にサンドウィッチされた強誘電性材料からなる。これら
の例は、限定するものではないが、Ｐt／ＰＺＴ／Ｐtキャパシタ、またはＩr／
ＰＺＴ／Ｉrキャパシタであろう。ＮＶＦＲＡＭを用いるコンピュータはバック
アップディスクメモリを必要としないので、次世代パーソナルコンピュータにと
っては、キャパシタのような強誘電体デバイスを得るために種々の半導体基体層
をパターン化することが特に関心事である。これらのコンピュータは運動部品を
持たず、また現在のパーソナルコンピュータよりも小型で、より頑丈であると考
えられる。
【０００６】 Chee Won Chungらの論文“ＰＺＴ及びＰt薄膜のエッチングにおけるエッチン
グプロファイルの研究”（Mat. Res. Sos. Symp. Proc. Vol. 493, pp. 119−12
9）には、誘導結合プラズマ内で塩素及びフッ素ガス化学物質を使用するＰbＺr x Ｔi1-xＯ3（ＰＺＴ）及びＰtフィルムの反応性イオンエッチングが記載されて
いる。ＰＺＴフィルム層をエッチングするために初めに使用されたエッチング化
学物質は、Ｃl2／Ｃ2Ｆ6／Ａrのプラズマ源ガスに基づいていた。Ｃl2とＣ2Ｆ6
との比は９：１に固定されており、またＣl2／Ｃ2Ｆ6／Ａr混合体内のＣl2＋Ｃ2 Ｆ6の濃度はガス流の体積の40％よりも小さく、好ましくは30％であった。Ｐtフ
ィルムをエッチングするために初めに使用されたエッチング化学物質は、Ｃl2／
Ａrのプラズマ源ガスに基づいていた。エッチングされた表面上にＰtＣl2エッチ
ング副産物が再堆積することが決定され、またＳiＣl4／Ｃl2／Ａrのプラズマ源
ガスに基づくＰtフィルムのための新しいエッチング化学物質が推奨されている
。
【０００７】 別のＰＺＴのエッチングに関するBarbara Charletらの論文“ＥＣＲプラズマ
内でのＰＺＴフィルムの乾式エッチング”(Mat. Res. Sos. Symp. Proc. Vol. 3
10, 1993, pp. 363−368)には、シリコン、二酸化シリコン、及び白金に対する
ＰＺＴのエッチングが記載されている。ＳＦ6とＣl2との組合わせ、またはＳＦ6 とＨＢrとの組合わせからなるプラズマエッチャントを使用するプラズマエッチ
ングの詳細を説明している（各組合わせを、エッチャントとしてアルゴンと比較
している）。ＰＺＴのプラズマエッチングに関する別の情報が、H. Maceらの論
文“高密度ＤＥＣＲプラズマ内におけるＰt／ＰＺＴ／Ｐt強誘電性薄膜の反応性
イオンエッチング”（Microelectronic Engineering, Vol. 29, 1995, pp. 45−
48）に見出される。即ち、ＣＦ4、またはＣＦ4／Ｃl2、またはＣl2、またはアル
ゴンを使用するプラズマエッチングが詳細に記述されている。Ｃl2／ＣＣl4エッ
チャント混合体を使用するプラズマエッチングのさらなる記述が、Mary Hendric
ksonらの論文“微小電気化学システムのためのＰＺＴ圧電薄膜の処理”（Procee
dings of the Tenth IEEE International Symposium on the Applications of F
erroelectrics, Augusut 18−21, Volume II, pp. 363−368）に記載されている
。ＰＺＴのプラズマエッチングに関する上述した全ての論文は、本明細書に参照
として採り入れられている。
【０００８】 ＢＳＴ（ＢaxＳr1-xＴiＯ3）はダイナミックランダムアクセスメモリ（ＤＲＡ
Ｍ）の形成に典型的に使用されており、ＢＳＴ層の厚みは数百オングストローム
であり、典型的には例えば200Å−300Å の範囲内にある。この特定のアプリケ
ーションにおいては、ＢＳＴは、その強誘電特性の故にではなく、その誘電特性
（比較的高い誘電定数）の故に使用されている。ＤＲＡＭ及び強誘電体ランダム
アクセスメモリ（ＦＲＡＭ）の製造にＰＺＴ及びＢＳＴの使用を記述しているの
は、1998年７月28日付Chang-seok Kangの米国特許第5,786,259号である。Kangの
特許は、化学・機械研磨ステップまたは“エッチバック”ステップ（これは記述
されていない）を使用して、ＰＺＴまたはＢＳＴ層をエッチングすることを推奨
している。
【０００９】 （発明の概要） 以下にＰＺＴまたはＢＳＴ層をプラズマエッチングする方法を開示する。本方
法は、（ａ）ＰＺＴまたはＢＳＴ層の上に位置する高温コンパチブル（適合性）
マスキング材料の層をパターン化するステップと、（ｂ）主化学エッチャント源
がＢＣl3、ＳiＣl4、またはそれらの組合わせであるプラズマフィードガスから
生成させたプラズマを使用して、パターン化されたマスキング層を通してＰＺＴ
層またはＢＳＴ層をプラズマエッチングすることによって、パターンをパターン
化されたマスキング層からＰＺＴ層またはＢＳＴ層の少なくとも一部分へ転写す
るステップを更に含む。マスキング材料に依存して、Ｃl2ガスをプラズマフィー
ドガスへ添加するのを回避または禁止することが望ましい幾つかの場合が存在す
る。好ましい高温コンパチブルマスキング材料は、ＴaＮ、ＴiＮ、ＷＮ3、Ｔi、
ＴiＯ3、ＳiＯ3、またはそれらの組合わせを含むが、これらは単なる例示であっ
てこれらに限定されるものではない。
【００１０】 本方法は、プラズマエッチングされた強誘電体キャパシタを含む半導体構造を
製造するために使用することができ、このキャパシタは、上側電極層、ＰＺＴま
たはＢＳＴ誘電体層、及び下側電極層からなり、またこのキャパシタは、0025μ
ｍより小さいフィーチャサイズを有しており、側壁角度は約85°乃至90°の範囲
である。
【００１１】 （実施の形態） パターン化されたＰＺＴまたはＢＳＴフィルムの潜在的アプリケーションは数
多いので、我々はこれらのフィルムをプラズマエッチングする方法を開発するプ
ログラムを開始した。本発明の一実施の形態では、ＰＺＴ層またはＢＳＴ層をパ
ターン化する方法が提供される。即ち、ＰＺＴまたはＢＳＴ層を、高温コンパチ
ブル（屡々、しかしながら必ずしも無機質である必要はない）マスキング材料を
通してプラズマエッチングする。マスキング材料は、酸素を含まないことが好ま
しい。無機質マスキング材料の例は、窒化チタン（ＴiＮ）、窒化タンタル（Ｔa
Ｎ）、窒化タングステン（ＷＮ2）、チタン（Ｔi）、酸化チタン（ＴiＯ2）、及
び酸化シリコン（ＳiＯ2）を含むが、これらは単なる例示であってこれらに限定
されるものではない。ハードマスキング材料は、ＴiＮであることが好ましい。
プラズマエッチャント種は、三塩化ホウ素（ＢＣl3）または四塩化シリコン（Ｓ
iＣl4）、またはそれらの組合わせからなるプラズマ源（フィード）ガスから生
成される。ＢＣl3またはＳiＣl4主化学エッチャントは、アルゴン、酸素、窒素
、塩素、またはそれらの組合わせと組合わせて使用されることが多い。高温コン
パチブルマスキング材料が、塩素含有プラズマフィードガスから生成された反応
性種に曝された時にエッチング速度が大きく増加するような金属からなる場合に
は、フィードガス内に塩素を存在させることは回避すべきである。ＰＺＴまたは
ＢＳＴに対するエッチングの選択性を、それに接している他の材料よりも改善す
るために、酸素、または窒素、または塩素を添加することができる。限定するも
のではないが、例えば、キセノン、クリプトン、またはヘリウムのような他の本
質的に不活性なガスを添加することができる。これらの本質的に不活性なガスは
、機能的な差を補償するように量を調整することにより、アルゴンの代わりに、
またはそれと組合わせて使用することができる。
【００１２】 エッチングすべき表面に向けてＢＣl3 またはＳiＣl4 から発生させたイオン
を導くために、基体バイアス電力を印加する。ＰＺＴ層またはＢＳＴ層と接触し
ている１つまたは複数の導電性層がスパッタされないようにこのバイアス電力を
制御し、それにより、エッチングされたＰＺＴまたはＢＳＴの表面が導電性材料
によって汚染されるのを回避する（汚染されると、パターン化されたＰＺＴまた
はＢＳＴを含む半導体デバイスが短絡する恐れがある）。
【００１３】 本明細書に記載のエッチングプロセスを遂行するために使用した装置は減結合
プラズマ源Centura（登録商標）統合処理システムであるが、誘導結合、または
容量結合、または共鳴結合、またはそれらの組合わせを介してプラズマが生成さ
れる他の型のエッチング処理装置も同じように使用することができる。高密度プ
ラズマを発生する装置を使用することが好ましい。“高密度プラズマ”とは、限
定するものではないが、典型的には少なくとも５×1010ｅ-／ｃｍ3の電子密度を
有するプラズマのことをいう。
【００１４】 使用することができる処理装置の幾つかの例は、基体表面上に位置していて誘
導結合によってプラズマの生成を援助する内部デバイスを有する処理チャンバ、
遠隔的に生成された源からプラズマを供給される処理チャンバ、チャンバの外部
に位置していて誘導結合によってプラズマの生成を援助するデバイスを有する処
理チャンバ、及び容量結合を介してプラズマの生成を援助する平行板デバイスを
使用する処理チャンバを含む。
【００１５】 以下に説明するエッチングプロセスを遂行したCENYURA（登録商標）統合処理
システムは、カリフォルニア州サンタクララのApplied Materials, Inc.から入
手可能である。このシステムは、本明細書が参照として採り入れている米国特許
第5,186,718号に開示されている。この装置は、Yan Yeらが示した（Proceedings
of the Eleventh International Symposium of Plasma Prodessing, May 7, 19
96及びElectrochemical Society Proceedings, Vokume 96−12, pp. 222−233 (
1996)に掲載）種類の減結合プラズマ源（ＤＰＳ）を含んでいる。このプラズマ
処理チャンバは、８インチ（200ｍｍ）直径のシリコンウェーハを処理すること
ができる。
【００１６】 ＤＰＳエッチングシステムにおいて高密度プラズマを使用すると、イオン密度
及びイオンエネルギを別々に制御する長所が得られる。これは、より高い選択性
をえるために、基体の破損を減少させるために、及びマイクロローディングの発
生を減少させるために使用することができる。本明細書で使用する“エッチング
選択性”とは、典型的に、ａ）２つの材料のエッチング速度の比、またはｂ）一
方の材料のエッチング速度が別の材料と比較して増加する場合に、エッチング中
に達成される状態のことをいう。
【００１７】 ＰＺＴ層またはＢＳＴ層が、パターン化されたマスキング層の材料に比して迅
速にエッチングされるような良好なエッチング選択性を得るために、我々は120
℃またはそれより高い温度において遂行することができる高温コンパチブルマス
キング層を使用することを決定した。このマスキング材料は、窒化チタン（Ｔi
Ｎ）のように酸素を含まないことが好ましい。酸素を含有する源ガスを、ＴiＮ
マスキング層と共に使用すると、良好な選択性を呈することが知られているから
、我々はＣl2／Ａr／Ｏ2からなるプラズマ源ガスを選択した。ＴiＮマスクをＣl2 ／Ａr／Ｏ2プラズマ源ガスと組合わせて使用してＰＺＴ層１０２をエッチング
することを試みたところ、233秒のエッチング期間の後でもエッチングは無視で
きる程度であった。このエッチングプロセスにより、図１Ａ及び１Ｂに示す製品
が得られた。図１Ａはエッチングされた基体の中央ウェーハ領域を示しており、
図１Ｂは縁ウェーハ領域を示している。
【００１８】 Ｃl2／Ａr／Ｏ2プラズマ源ガスから生成したプラズマを使用した場合、ＰＺＴ
層１０２のエッチングは失敗に帰するので、我々は、ＴiＮマスキング層に対す
る選択性を維持しながら、ＰＺＴをエッチングすることができる別のガス組合わ
せを探し始めた。
【００１９】 好ましい実施の形態の詳細な説明の前に、文脈的に明らかにそれ以外を示して
いない限り、本明細書において単数形で使用されている用語は複数の参照を含む
ことに注目すべきである。例えば、用語“半導体”は、半導体の挙動特性を有す
ることが知られているさまざまな異なる材料を含み、用語“導電性材料”は、ア
ルミニウム、アルミニウム合金、銅、銅合金、白金、白金合金、イリジウム、酸
化イリジウム、イリジウム合金、タングステン、タングステン合金、ルテニウム
、酸化ルテニウム、それらの組合わせ、以下に記述するアプリケーションに適す
る他の導電性材料を含む。
【００２０】例 １ 図２Ａ及び２Ｂは、本発明を使用して形成させ、エッチングした半導体構造２
００の顕微鏡写真を示す概要図であって、下に位置する白金層２０２の上に横た
わるように示されているＰＺＴ層２０４をパターン化するために、ＴiＮマスキ
ング層２０６が使用されている。図２Ａ及び２Ｂはそれぞれ、約73秒のエッチン
グ期間の後の、エッチングされた基体の中央ウェーハ領域及び縁ウェーハ領域に
おける２つの異なるビューを示している。
【００２１】 詳述すれば、パターン化する前の初期エッチングスタックは、エッチングスタ
ックのトップから下に位置する基体に向かって、1,500Å 厚のＴiＮの層、2,000
Å 厚のＰＺＴの層、1,500Å 厚の白金の層、300Å 厚のＴiＯ2の層、1,000Å
厚のＳiＯxの層、及びシリコン基体を含んでいる。エッチングしたパターンは、
約1.0μｍの直径から約1.5μｍの直径までサイズが変化する一連のドットであり
、ドット間の典型的間隔は約1.0μｍから約1.5μｍまたはそれ以上の間であった
。
【００２２】 図２Ａ及び２Ｂにパターン化された後の層２０６として示されているＴiＮマ
スキング層は、上に位置するパターン化されたＩラインフォトレジスト層（当分
野においては公知の技術を使用して塗布され、パターン化されている）を使用し
てパターン化されたものである。ＴiＮマスキング層は、90ｓｃｃｍの流量のＣl2 及び30ｓｃｃｍの流量のＢＣl3からなるプラズマ源ガスから生成したエッチャ
ントプラズマを使用してパターン化した。ＴiＮマスキング層は、説明中のエッ
チングチャンバ内へほぼ同じガス流量で、Ｃl2及びアルゴンを使用してエッチン
グすることもできる。エッチングチャンバ内の圧力は、15ミリトルであった。プ
ラズマ源電力は1,400Ｗであり、周波数は２ＭＨｚであり、基体バイアス電力は1
3.56ＭＨｚにおいて75Ｗであり、基体ウェーハの裏側へのヘリウム背圧（冷却の
目的のための）は７トルであり、そして基体が載っている陰極の温度は約45℃で
あった（典型的に、陰極温度よりも約20℃高い基体温度をもたらす）。その後に
、当分野においては公知の技術を使用してフォトレジストを除去した。エッチン
グチャンバの汚染を回避するために、フォトレジストは、ＰＺＴ誘電体及び導電
性電極をエッチングするエッチングチャンバとは別の装置を使用して除去するこ
とが好ましい。
【００２３】 以下のエッチングプロセス条件を使用して、ＴiＮ層２０６から下に位置する
ＰＺＴ層２０４へパターンを転写した。プラズマ源ガスは、40ｓｃｃｍの流量の
ＢＣl3と、90ｓｃｃｍの流量のＡrとの組合わせであった。エッチングチャンバ
内の圧力は15ミリトルであり、プラズマ源電力は1,500Ｗであり、基体バイアス
電力は150Ｗであり、基体ウェーハの裏側へのヘリウム背圧は３トルであり、そ
して基体が載っている陰極の温度は約310℃であった。2,000Å のＰＺＴを通し
てパターンを転写（エッチング）するのに要したエッチング時間は、約48秒であ
った。
【００２４】 パターン転写に続いて、ＰＺＴ層を僅かにオーバーエッチングした。本明細書
において使用する“オーバーエッチング”は、ＰＺＴ層の下に位置する層内への
エッチングを意味するものではなく、この“オーバーエッチング”はＰＺＴ層の
パターンエッチング時に露出される下に位置する層の表面上に残された残留ＰＺ
Ｔを浄化するために使用される。オーバーエッチングプロセス条件は、以下の通
りであった。プラズマ源ガスは、40ｓｃｃｍの流量のＢＣl3と、90ｓｃｃｍの流
量のＡrとの組合わせであった。エッチングチャンバ内の圧力は７ミリトルであ
り、プラズマ源電力は700Ｗであり、基体バイアス電力は75Ｗであり、基体ウェ
ーハの裏側へのヘリウム背圧は３トルであり、そして基体が載っている陰極の温
度は約310℃であった。オーバーエッチング時間は、約25秒であった。
【００２５】 エッチングされたパターンは、上述したように図２Ａ及び２Ｂに示すようであ
った。ウェーハ基体の中央におけるエッチングされたＰＺＴのエッチングプロフ
ァイル（図２Ａ）と、ウェーハ基体の縁におけるエッチングされたＰＺＴのエッ
チングプロファイル（図２Ｂ）とを比較すると、ＰＺＴはウェーハの縁の方がよ
り侵略的にエッチングされており、図２Ｂに２０５で示されているようにエッチ
ングプロファイルはややアンダーカットになっている。しかしながら、当業者な
らば、エッチング装置の特定のジオメトリに適合するようにプラズマを再指向さ
せることによって、基体の表面全体にわたってより均一なエッチングが得られる
ことは理解されよう。
【００２６】例 ２ 図３は、本発明を使用して形成させ、エッチングした半導体構造３００の顕微
鏡写真を示す概要図である。パターン化する前のエッチングスタックは、エッチ
ングスタックのトップから下に位置する基体に向かって、1.0μｍ厚のＩライン
フォトレジスト（図示してない）、1,000Å 厚のＴiＮのマスキング層（図示し
てない）、1,000Å 厚のＩrの上側電極層３０８、1,500Å 厚のＰＺＴ誘電体の
中間層３０６、1,000Å 厚のＩrの下側電極層３０４、及び下に位置するＳiＯx
の基体３０２を含んでいる。この例では、Ｉrの上側電極層３０８及びＰＺＴ誘
電体の中間層３０８（共に、Ｉrの下側電極層３０４の上に位置している）を含
むキャパシタ構造の一部分へパターンを転写するために、パターン化されたＴi
Ｎマスキング層（図示してない）を使用した。
【００２７】 フォトレジストのパターン化は、当分野では公知の方法を使用して行った。Ｔ
iＮマスキング層のパターン化は、例１において説明した手法で行った。その後
、当分野において広く使用されている技術を使用して、フォトレジスト層を除去
した。
【００２８】 Ｉrの上側電極層３０８及びＰＺＴ誘電体の中間層３０６へのパターン転写（
エッチング）は、上述した手法で行った。
【００２９】 以下のエッチングプロセス条件を使用して、ＴiＮマスキング層（図示してな
い）を通して1,000Å 厚のＩr上側電極層３０８をプラズマエッチングした。プ
ラズマ源（フィード）ガスは、15ｓｃｃｍの流量のＣl2と20ｓｃｃｍの流量のＯ2 との組合わせであった。エッチングチャンバ内の圧力は２ミリトルであり、プ
ラズマ源電力は1,500Ｗであり、基体バイアス電力は750Ｗであり、基体ウェーハ
の裏側へのヘリウム背圧は３トルであり、そして基体が載っている陰極の温度は
約310℃であった。1,000Å厚 のＩr層を通してパターンを転写するのに要したエ
ッチング時間は、約30秒であった。
【００３０】 以下のエッチングプロセス条件を使用して、ＴiＮマスキング層（図示してな
い）及びＩr上側電極層３０８を通して1,500Å 厚のＰＺＴ誘電体中間層３０６
をプラズマエッチングした。プラズマ源ガスは、40ｓｃｃｍの流量のＢＣ3と90
ｓｃｃｍの流量のＡrとの組合わせであった。エッチングチャンバ内の圧力は10
ミリトルであり、プラズマ源電力は1,500Ｗであり、基体バイアス電力は150Ｗで
あり、基体ウェーハの裏側へのヘリウム背圧は３トルであり、そして基体が載っ
ている陰極の温度は約310℃であった。1,500Å厚のＰＺＴを通してパターンを転
写（エッチスルー）するのに要したエッチング時間は、約60秒であった。
【００３１】 ＰＺＴ誘電体層３０６をエッチングした後に、当分野においては公知の技術を
使用してＴiＮマスキング層を除去し、図３に示す構造を形成させた。
【００３２】 上例においてはＴiＮマスキング層を使用したが、窒化タンタル（ＴaＮ）、窒
化タングステン（ＷＮ2）、チタン（Ｔi）、酸化チタン（ＴiＯ2）、及び酸化シ
リコン（ＳiＯ2）（これらは単なる例示であって、これらに限定されるものでは
ない）のような他の無機質マスキング材料も良好に機能することが期待される。
ＴiＮマスキング材料のようなマスキング層材料は、下に位置する酸化物を破損
することなく容易に除去できるので好ましい。典型的に残留ＴiＮマスキング材
料は、ＴiＮのパターンエッチングに関して上述したプラズマエッチングプロセ
スを使用して除去することができるが、Ｃl2／Ａrプラズマフィードガスを使用
することが好ましい。更に、例えば約300℃のような高めの基体温度を使用する
ことができる。残留ＴiＮマスキング層が残されている領域内に導電性材料が存
在していても有害にはならないようなデバイス構造である場合には、残留ＴiＮ
マスキング層をその場所に残しておくことができる。
【００３３】 更に、上例では導電性電極はＰtまたはＩrであるとしたが、Ｐt、Ｉr、ＩrＯ2 、Ｒu、ＲuＯ2、またはそれらの組合わせが十分に機能し、デバイス製造プロセ
ス内に容易に統合されることが解っている。
【００３４】 更に、上例ではＰＺＴ層をエッチングするのに使用されるプラズマは三塩化ホ
ウ素（ＢＣl3 ）とアルゴンとの組合わせからなる源ガスから生成されるものと
したが、予備データによれば、四塩化シリコン（ＳiＣl4）を代替として、また
はＢＣl3と組合わせて使用できることが解った。ある場合にはＳiＣl4またはＢ
Ｃl3を単独で使用することができる。更に、少なくとも１つの本質的に不活性の
ガスを源ガス混合体内のアルゴンの代わりに使用することも、または他の本質的
に不活性なガスをＢＣl3とアルゴンとの混合体に添加することもできる。これら
の他の本質的に不活性なガスは、限定するものではないが、例えば、ヘリウム、
窒素、クリプトン、及びキセノンを含む。
【００３５】 上述したように、主プラズマエッチャント源がＢＣl3である場合には、ＰＺＴ
対ＴiＮの選択性は極めて良好であり、ＰＺＴ層のエッチング速度とＴiＮマスク
層のエッチング速度との比は20：１よりも良好である。更に、上例に記載したＢ
Ｃl3及びアルゴン源ガスを使用した場合のＰＺＴのエッチング速度は、典型的に
は2,000Å ／分を越える。上例においては、ＢＣl3：Ａrの体積比は約１：2.25
である。ＰＺＴに接する材料の層の組成、及びプラズマエッチング中に使用され
る他のプロセス条件に依存して、他のＢＣl3：Ａr体積比も有用である。我々は
、約１：１から約１：９までの範囲のＢＣl3：Ａr体積比を使用することができ
、約１：１から約１：５までの範囲が好ましいことを期待している。
【００３６】 上例では説明しなかったが、プラズマフィードガスにＯ2、Ｎ2、Ｃl2、または
それらの組合わせを添加することによって、エッチング特性が極めて類似し、し
かも選択性が改善された結果を得ることができることを発見している。ＰＺＴま
たはＢＳＴ層に接する材料に依存して、Ｏ2、Ｎ2、またはＣl2の何れを添加する
のが有用であるかはデバイス構造が決定する。典型的には、Ｏ2、Ｎ2、またはＣ
l2、またはそれらの組合わせを使用する場合、これらのガスの体積比はＢＣl3ま
たはＳiＣl4の量の約0.1から約0.5倍の範囲である。
【００３７】 エッチングする特定のデバイス構造に依存して、エッチングプロセス条件も以
下のプロセス範囲にわたって調整することができる。エッチング処理チャンバ圧
は、約２ミリトルから約300ミリトルまでの範囲にわたることができ、CENTURA（
登録商標）ＤＰＳ処理チャンバへの合計源ガス流量は、約10から約400ｓｃｃｍ
までの範囲にわたることができる。プラズマ源電力は、約200Ｗから約3,000Ｗま
での範囲にわたることができ、基体バイアス電力は、約50Ｗから約1,500Ｗまで
の範囲にわたることができ、そして陰極温度は、約100℃から約500℃までの範囲
にわたることができる。基体バイアス電力を印加して、ＢＣl3及びアルゴンから
生じたイオンをエッチングすべき表面に向かって導く。ＰＺＴ層と接触している
１つまたは複数の導電性層がスパッタされないようにこのバイアス電力を制御し
、それによってエッチングされたＰＺＴの表面が導電性材料によって汚染される
のを回避する（汚染されると、パターン化されたＰＺＴを含む半導体デバイスが
短絡する恐れがある）。これは、例えばキャパシタ構造において、第１の電極層
及びその下のＰＺＴまたはＢＳＴ層をエッチングした後に、第２の電極層をエッ
チングしている時に特に重要である。第２の電極層のエッチング中に発生するイ
オンを導くように印加されるバイアス電力を、第２の電極材料がスパッタされる
のを減少させる、または回避するように制御し、それによってＰＺＴまたはＢＳ
Ｔ層が、第２の電極層から不作為にスパッタされてしまった材料によって汚染さ
れないようにする。要求される特定バイアス電力は、装置に依存するが、当業者
ならば最小の実験によってどのバイアス電力を使用すべきかを決定することがで
きよう。
【００３８】 上例におけるフィーチャサイズは、約1.0μｍまたはそれ以上の間隔に分離さ
れているほぼ1.0μｍまたはそれ以上の直径を有する円形またはドットであった
が、それは、このサイズのフィーチャが性能特性を精査し、試験することが容易
だからである。しかしながら、当業者ならば実際のデバイスフィーチャがより小
さいことは理解されよう。例えば、あるデバイスにおいては、ドットサイズは約
0.25μｍまたはそれ以下の直径であり、形状は円形ではなく矩形であることもあ
り得る。これらのより小さい寸法のフィーチャの場合、エッチングされたフィー
チャの側壁のエッチングプロファイルが益々重要になる。詳述すれば、85°また
はそれより良好な（90°の角度が有利であると考える）側壁角度を得ることがで
きるように、処理条件を調整することが重要になる。ここに使用した側壁角度と
は、側壁とベース基体とがなす角度である。多くの場合、エッチングされたフィ
ーチャのトップ及び底隅における縁が丸められていること、及びエッチングされ
たドットの側壁のエッチングプロファイルがベース基体に対して典型的に少なく
とも85°の角度を形成していることが望ましい。それは、このようにすることに
より、基体のより小さい表面積上により多くのデバイス構造を配置することが可
能になるからである。
【００３９】 ＴiＮのような高温コンパチブルマスキング材料は、その下に位置する酸化物
を破損することなく容易に除去することができる。主エッチャントとしてＢＣl3 またはＳiＣl4 を使用した場合のＴiＮに対するＰＺＴの選択性は極めて良好で
あり、ＰＺＴフィルムのＴiＮマスクに対するエッチング速度は典型的には20：
１よりも良好である。更に、ＢＣl3含有プラズマ源ガスを使用した時のＰＺＴの
エッチング速度は、典型的に2,000Å ／分を越える。これらの全ての特性は、本
発明のエッチング方法の実施の形態を使用することの有利さを示している。
【００４０】 以上の実施の形態の説明は本発明の範囲を限定する意図の下になされたもので
はなく、当業者ならば、本明細書からこれらの実施の形態を特許請求の範囲まで
拡張することができよう。
【図面の簡単な説明】
【図１Ａ】 半導体構造１００の顕微鏡写真を示す概要図であって、ＴiＮマスクと、Ｃl2
／Ａr／Ｏ2プラズマ源ガスとを組み合わせて使用して233秒のエッチング期間に
わたってＰＺＴ層１０２をエッチングした後に、エッチングが無視できることを
示している。約73秒のエッチング期間の後のエッチング済み基体の中央ウェーハ
領域を示している。
【図１Ｂ】 半導体構造１００の顕微鏡写真を示す概要図であって、ＴiＮマスクと、Ｃl2
／Ａr／Ｏ2プラズマ源ガスとを組み合わせて使用して233秒のエッチング期間に
わたってＰＺＴ層１０２をエッチングした後に、エッチングが無視できることを
示している。約73秒のエッチング期間後のエッチング済み基体の縁領域を示して
いる。
【図２Ａ】 本発明を使用して形成された半導体構造２００のエッチング後の顕微鏡写真を
示す概要図であって、下側に位置する白金層２０２の上に横たわるＰＺＴ層２０
４をパターン化するためにＴiＮマスキング層２０６が使用されている。約73秒
のエッチング期間後のエッチング済み基体の中央ウェーハ領域を示している。
【図２Ｂ】 本発明を使用して形成された半導体構造２００のエッチング後の顕微鏡写真を
示す概要図であって、下側に位置する白金層２０２の上に横たわるＰＺＴ層２０
４をパターン化するためにＴiＮマスキング層２０６が使用されている。約73秒
のエッチング期間の後のエッチング済み基体の縁領域を示している。
【図３】 本発明を使用して形成された半導体構造３００のエッチング後の顕微鏡写真を
示す概要図であって、Ｉrの上側電極層３０８と、その下に位置するＰＺＴの誘
電体層３０６をパターン化するためにＴiＮマスキング層（図示してない）が使
用されている。Ｉrの上側電極層３０８及びＰＺＴの誘電体層３０６は共に、Ｉr
の下側電極層３０４及びＳiＯxの基体層３０２の上に位置している。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホワン ジェン エイチ アメリカ合衆国 カリフォルニア州 95014 クーパーティノ スコフィールド ドライヴ 20835 (72)発明者 山内 英敬 千葉県成田市郷部1246 (72)発明者 パーク シーヨール 千葉県成田市本城83−74 (72)発明者 川瀬 羊平 千葉県佐倉市ユーカリが丘４−１ Ｃ− 610 Ｆターム(参考） 5F004 AA09 CA08 DA00 DA11 DA22 DA23 DB13 EA06 EB05

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 ＰＺＴ層をプラズマエッチングする方法において、 （ａ）前記ＰＺＴ層の上に位置する高温コンパチブルマスキング材料の層をパ
    ターン化するステップと、 （ｂ）主化学エッチャント源がＢＣl3、ＳiＣl4、またはそれらの組合わせで
    あるプラズマフィードガスから生成させたプラズマを使用して前記パターン化さ
    れたマスキング層を通して前記ＰＺＴ層をプラズマエッチングすることによって
    、前記パターン化されたマスキング層から前記ＰＺＴ層の少なくとも一部分へパ
    ターンを転写するステップと、 を含むことを特徴とする方法。
  2. 【請求項２】 前記高温コンパチブルマスキング材料は、ＴaＮ、ＴiＮ、Ｗ
    Ｎ2、Ｔi、ＴiＯ2、ＳiＯ2、またはそれらの組合わせからなるグループから選択
    されることを特徴とする請求項１に記載の方法。
  3. 【請求項３】 前記マスキング材料は、ＴiＮであることを特徴とする請求
    項２に記載の方法。
  4. 【請求項４】 前記主化学エッチャント源は、ＢＣl3であることを特徴とす
    る請求項１に記載の方法。
  5. 【請求項５】 前記プラズマフィードガスは、本質的に不活性なガスを含む
    ことを特徴とする請求項１に記載の方法。
  6. 【請求項６】 前記主エッチャント源は、ＢＣl3であることを特徴とする請
    求項５に記載の方法。
  7. 【請求項７】 前記本質的に不活性なガスは、アルゴン、ヘリウム、キセノ
    ン、及びクリプトンからなるグループから選択されることを特徴とする請求項５
    または請求項６に記載の方法。
  8. 【請求項８】 前記プラズマフィードガスは、酸素、または窒素、または塩
    素、またはそれらの組合わせを含むことを特徴とする請求項１または請求項５に
    記載の方法。
  9. 【請求項９】 前記酸素、または窒素、または塩素、またはそれらの組合わ
    せのＢＣl3に対する体積比は、約0.1：１から約0.5：１までの範囲にわたること
    を特徴とする請求項８に記載の方法。
  10. 【請求項１０】 前記酸素、または窒素、または塩素、またはそれらの組合
    わせのＳiＣl4に対する体積比は、約0.1：１から約0.5：１までの範囲にわたる
    ことを特徴とする請求項８に記載の方法。
  11. 【請求項１１】 前記本質的に不活性なガスは、アルゴンであることを特徴
    とする請求項７に記載の方法。
  12. 【請求項１２】 ＢＣl3：Ａrの体積比は、約１：１から約１：９までの範
    囲にわたることを特徴とする請求項１１に記載の方法。
  13. 【請求項１３】 ＢＣl3：Ａrの体積比は、約１：１から約１：５までの範
    囲にわたることを特徴とする請求項１２に記載の方法。
  14. 【請求項１４】 前記プラズマエッチングプロセスは、約２ミリトルから約
    300ミリトルまでの範囲の圧力において遂行されることを特徴とする請求項２に
    記載の方法。
  15. 【請求項１５】 前記プラズマエッチングプロセスは、約２ミリトルから約
    50ミリトルまでの範囲の圧力において遂行されることを特徴とする請求項２に記
    載の方法。
  16. 【請求項１６】 前記プラズマエッチングプロセスは、少なくとも100℃の
    温度において遂行されることを特徴とする請求項１４に記載の方法。
  17. 【請求項１７】 前記温度は、100℃から約500℃までの範囲にわたることを
    特徴とする請求項１６に記載の方法。
  18. 【請求項１８】 前記温度は、約150℃から約400℃までの範囲にわたること
    を特徴とする請求項１７に記載の方法。
  19. 【請求項１９】 強誘電体キャパシタを含むプラズマエッチングされた半導
    体構造において、前記キャパシタは、上側電極層と、ＰＺＴ誘電体層と、下側電
    極層とからなり、前記キャパシタは、0.25μｍより小さいフィーチャサイズを有
    し、且つ約85°乃至90°の範囲にわたる側壁角度を有していることを特徴とする
    半導体構造。
  20. 【請求項２０】 前記上側及び下側電極は、Ｐt、Ｉr、ＩrＯ2、Ｒu、ＲuＯ2 、及びそれらの組合わせからなるグループから選択された材料からなることを
    特徴とする請求項１９に記載の半導体構造。
  21. 【請求項２１】 前記上側及び下側電極は、Ｐt、またはＩr、またはそれら
    の組合わせからなるグループから選択された材料からなることを特徴とする請求
    項２０に記載の半導体構造。
  22. 【請求項２２】 ＢＳＴ層をプラズマエッチングする方法において、 （ａ）前記ＢＳＴ層の上に位置する高温コンパチブルマスキング材料の層をパ
    ターン化するステップと、 （ｂ）主化学エッチャント源がＢＣl3、ＳiＣl4、またはそれらの組合わせで
    あるプラズマフィードガスから生成させたプラズマを使用して前記パターン化さ
    れたマスキング層を通して前記ＢＳＴ層をプラズマエッチングすることによって
    、前記パターン化されたマスキング層から前記ＢＳＴ層の少なくとも一部分へパ
    ターンを転写するステップと、 を含むことを特徴とする方法。
  23. 【請求項２３】 前記高温コンパチブルマスキング材料は、ＴaＮ、ＴiＮ、
    ＷＮ2、Ｔi、ＴiＯ2、ＳiＯ2、またはそれらの組合わせからなるグループから選
    択されることを特徴とする請求項２２に記載の方法。
  24. 【請求項２４】 前記マスキング材料は、ＴiＮであることを特徴とする請
    求項２３に記載の方法。
  25. 【請求項２５】 前記主化学エッチャント源は、ＢＣl3であることを特徴と
    する請求項２２に記載の方法。
  26. 【請求項２６】 前記プラズマフィードガスは、本質的に不活性なガスを含
    むことを特徴とする請求項２２に記載の方法。
  27. 【請求項２７】 前記主エッチャント源は、ＢＣl3であることを特徴とする
    請求項２６に記載の方法。
  28. 【請求項２８】 前記本質的に不活性のガスは、アルゴン、ヘリウム、キセ
    ノン、及びクリプトンからなるグループから選択されることを特徴とする請求項
    ２６または請求項２７に記載の方法。
  29. 【請求項２９】 前記プラズマフィードガスは、酸素、または窒素、または
    塩素、またはそれらの組合わせを含むことを特徴とする請求項２２または請求項
    ２６に記載の方法。
  30. 【請求項３０】 前記酸素、または窒素、または塩素、またはそれらの組合
    わせのＢＣl3に対する体積比は、約0.1：１から約0.5：１までの範囲にわたるこ
    とを特徴とする請求項２９に記載の方法。
  31. 【請求項３１】 前記酸素、または窒素、または塩素、またはそれらの組合
    わせのＳiＣl4に対する体積比は、約0.1：１から約0.5：１までの範囲にわたる
    ことを特徴とする請求項２９に記載の方法。
  32. 【請求項３２】 前記本質的に不活性なガスは、アルゴンであることを特徴
    とする請求項２５に記載の方法。
  33. 【請求項３３】 ＰＺＴの層、及び導電性材料の少なくとも１つの電極層を
    含むキャパシタ構造をエッチングする方法において、 （ａ）第１の電極層の上に位置する高温コンパチブルマスキング材料の層をパ
    ターン化するステップと、 （ｂ）プラズマエッチング技術を使用して、前記マスキング材料から前記第１
    の電極層へパターンを転写するステップと、 （ｃ）主化学エッチャント源がＢＣl3、ＳiＣl4、またはそれらの組合わせで
    あるプラズマフィードガスから生成させたプラズマを使用して前記ＰＺＴ層をプ
    ラズマエッチングすることによって、前記パターンを前記ＰＺＴ層の少なくとも
    一部分へ転写するステップと、 を含むことを特徴とする方法。
  34. 【請求項３４】 （ｄ）プラズマエッチング技術を使用して、前記パターン
    を前記ＰＺＴ層の下に位置する第２の電極層へ転写するステップ、 を更に含むことを特徴とする請求項３３に記載の方法。
  35. 【請求項３５】 前記第２の電極をプラズマエッチングするステップ（ｄ）
    中に発生するイオンを導くために印加されるバイアス電力を前記第２の電極材料
    がスパッタされないように制御し、それによって前記第２の電極層からスパッタ
    された材料によって前記ＰＺＴ層のエッチング済みの表面が汚染されるのを回避
    することを特徴とする請求項３４に記載の方法。
  36. 【請求項３６】 ＢＳＴの層、及び導電性材料の少なくとも１つの電極層を
    含むキャパシタ構造をエッチングする方法において、 （ａ）第１の電極層の上に位置する高温コンパチブルマスキング材料の層をパ
    ターン化するステップと、 （ｂ）プラズマエッチング技術を使用して、前記マスキング材料から前記第１
    の電極層へパターンを転写するステップと、 （ｃ）主化学エッチャント源がＢＣl3、ＳiＣl4、またはそれらの組合わせで
    あるプラズマフィードガスから生成させたプラズマを使用して前記ＢＳＴ層をプ
    ラズマエッチングすることによって、前記パターンを前記ＢＳＴ層の少なくとも
    一部分へ転写するステップと、 を含むことを特徴とする方法。
  37. 【請求項３７】 （ｄ）プラズマエッチング技術を使用して、前記パターン
    を前記ＢＳＴ層の下に位置する第２の電極層へ転写するステップ、 を更に含むことを特徴とする請求項３６に記載の方法。
  38. 【請求項３８】 前記第２の電極をプラズマエッチングするステップ（ｄ）
    中に発生するイオンを導くために印加されるバイアス電力を前記第２の電極材料
    がスパッタされないように制御し、それによって前記第２の電極層からスパッタ
    された材料によって前記ＢＳＴ層のエッチング済みの表面が汚染されるのを回避
    することを特徴とする請求項３７に記載の方法。
JP2001579339A 2000-04-21 2001-04-20 チタン酸鉛ジルコニウム及びチタン酸バリウムストロンチウムをパターン化する方法 Withdrawn JP2003532289A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/556,078 US6436838B1 (en) 2000-04-21 2000-04-21 Method of patterning lead zirconium titanate and barium strontium titanate
US09/556,078 2000-04-21
PCT/US2001/012905 WO2001082344A2 (en) 2000-04-21 2001-04-20 Method of patterning lead zirconium titanate and barium strontium titanate

Publications (1)

Publication Number Publication Date
JP2003532289A true JP2003532289A (ja) 2003-10-28

Family

ID=24219808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001579339A Withdrawn JP2003532289A (ja) 2000-04-21 2001-04-20 チタン酸鉛ジルコニウム及びチタン酸バリウムストロンチウムをパターン化する方法

Country Status (5)

Country Link
US (1) US6436838B1 (ja)
EP (1) EP1279190A2 (ja)
JP (1) JP2003532289A (ja)
KR (1) KR20020093049A (ja)
WO (1) WO2001082344A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119699A (ja) * 2005-12-13 2012-06-21 Tokyo Electron Ltd プラズマ処理方法、記憶媒体及びプラズマ処理装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10057444A1 (de) * 2000-11-20 2002-05-29 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung
JP2003059906A (ja) * 2001-07-31 2003-02-28 Applied Materials Inc エッチング方法およびキャパシタを形成する方法
JP2003059905A (ja) * 2001-07-31 2003-02-28 Applied Materials Inc エッチング方法、キャパシタの製造方法、および半導体装置
DE60217251T2 (de) * 2001-10-10 2007-07-12 Rohm And Haas Co. Verbessertes Verfahren zur Herstellung von Lithiumborohydrid
US6713342B2 (en) * 2001-12-31 2004-03-30 Texas Instruments Incorporated FeRAM sidewall diffusion barrier etch
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
EP2050839A3 (en) * 2002-03-08 2009-05-13 Canon Anelva Corporation Method and apparatus for production of metal film
US7727777B2 (en) * 2002-05-31 2010-06-01 Ebrahim Andideh Forming ferroelectric polymer memories
US6943039B2 (en) * 2003-02-11 2005-09-13 Applied Materials Inc. Method of etching ferroelectric layers
US20040217087A1 (en) * 2003-04-30 2004-11-04 Celii Francis G. Boron trichloride-based plasma etch
US20050081781A1 (en) * 2003-10-17 2005-04-21 Taiwan Semiconductor Manufacturing Co. Fully dry, Si recess free process for removing high k dielectric layer
US20050153563A1 (en) * 2004-01-14 2005-07-14 Lam Research Corporation Selective etch of films with high dielectric constant
JP4551725B2 (ja) * 2004-09-13 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7220600B2 (en) * 2004-12-17 2007-05-22 Texas Instruments Incorporated Ferroelectric capacitor stack etch cleaning methods
JP2007144992A (ja) 2005-10-28 2007-06-14 Fujifilm Corp 凹凸構造体とその製造方法、圧電素子、インクジェット式記録ヘッド、インクジェット式記録装置
JP5088916B2 (ja) * 2005-10-28 2012-12-05 富士フイルム株式会社 無機膜基板の製造方法
EP1780779A3 (en) * 2005-10-28 2008-06-11 Interuniversitair Microelektronica Centrum ( Imec) A plasma for patterning advanced gate stacks
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
US7816842B2 (en) * 2007-03-26 2010-10-19 Fujifilm Corporation Patterned inorganic film formed of an inorganic material on a metal film having a surface which includes a plurality of surface-oxidized areas, piezoelectric device having the patterned inorganic film, and process for producing the inorganic film
JP2008277499A (ja) * 2007-04-27 2008-11-13 Oki Electric Ind Co Ltd 半導体装置の製造方法
US20130270227A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Layer-layer etch of non volatile materials
EP3124947B1 (de) * 2015-07-31 2018-12-05 Kistler Holding AG Drucksensor
US20230374670A1 (en) * 2022-05-17 2023-11-23 Tokyo Electron Limited Etch process for oxide of alkaline earth metal

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5186718A (en) 1989-05-19 1993-02-16 Applied Materials, Inc. Staged-vacuum wafer processing system and method
KR100322695B1 (ko) 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
KR100413649B1 (ko) 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JPH09251983A (ja) 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
JPH1049526A (ja) 1996-07-31 1998-02-20 Hitachi Ltd 文書編集装置
JPH1065002A (ja) * 1996-08-23 1998-03-06 Oki Electric Ind Co Ltd コンタクトホール形成方法
JP2951282B2 (ja) 1997-02-03 1999-09-20 株式会社椿本チエイン ねじ駆動式直線作動機の手動操作アダプタ
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
US5731608A (en) 1997-03-07 1998-03-24 Sharp Microelectronics Technology, Inc. One transistor ferroelectric memory cell and method of making the same
KR100230422B1 (ko) 1997-04-25 1999-11-15 윤종용 반도체장치의 커패시터 제조방법
JP3305627B2 (ja) * 1997-08-06 2002-07-24 富士通株式会社 半導体装置とその製造方法
EP0907203A3 (de) 1997-09-03 2000-07-12 Siemens Aktiengesellschaft Strukturierungsverfahren
JPH11121696A (ja) 1997-10-20 1999-04-30 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
US6265318B1 (en) * 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
JPH11307735A (ja) 1998-04-22 1999-11-05 Sharp Corp 半導体メモリ素子の製造方法
EP0984490A1 (de) 1998-08-13 2000-03-08 Siemens Aktiengesellschaft Verfahren zur Erzeugung strukturierter Materialschichten
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
US6368517B1 (en) 1999-02-17 2002-04-09 Applied Materials, Inc. Method for preventing corrosion of a dielectric material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012119699A (ja) * 2005-12-13 2012-06-21 Tokyo Electron Ltd プラズマ処理方法、記憶媒体及びプラズマ処理装置

Also Published As

Publication number Publication date
KR20020093049A (ko) 2002-12-12
US6436838B1 (en) 2002-08-20
WO2001082344A3 (en) 2002-02-28
WO2001082344A2 (en) 2001-11-01
EP1279190A2 (en) 2003-01-29

Similar Documents

Publication Publication Date Title
US6436838B1 (en) Method of patterning lead zirconium titanate and barium strontium titanate
US6323132B1 (en) Etching methods for anisotropic platinum profile
US6919168B2 (en) Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
JP3122579B2 (ja) Ｐｔ膜のエッチング方法
US5256245A (en) Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US6368517B1 (en) Method for preventing corrosion of a dielectric material
US6942813B2 (en) Method of etching magnetic and ferroelectric materials using a pulsed bias source
US6296777B1 (en) Structuring process
US6054391A (en) Method for etching a platinum layer in a semiconductor device
JP2003282844A (ja) ハードマスク及びＣｌ２／Ｎ２／Ｏ２及びＣｌ２／ＣＨＦ３／Ｏ２の化学的性質を利用するＩｒ及びＰＺＴのプラズマエッチング
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
US6454956B1 (en) Structuring method
US6315913B1 (en) Structuring method
US20030047532A1 (en) Method of etching ferroelectric layers
JP3840123B2 (ja) 難エッチング材のエッチング方法
JP2006060203A (ja) ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス
JP3246707B2 (ja) 強誘電体膜のエッチング方法
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
KR20010088057A (ko) 이리듐(Ｉｒ) 전극의 건식 식각방법
JP2003264171A (ja) 難エッチ材のエッチング方法及びそれを用いた半導体製造方法及び装置
JP3717383B2 (ja) 強誘電体膜のエッチング方法
JP2003529914A (ja) 高密度ｒａｍキャパシタの電極をパターン化する改良マスキング法及びエッチング配列
JPH1131682A (ja) ドライエッチング方法および強誘電体メモリ素子の製造方法
US6825116B2 (en) Method for removing structures
KR100265831B1 (ko) 반도체소자의티타늄산화막식각방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701