JP2001504273A - 改良されたリードフレーム構造および集積回路のパッケージ方法 - Google Patents

改良されたリードフレーム構造および集積回路のパッケージ方法

Info

Publication number
JP2001504273A
JP2001504273A JP52167998A JP52167998A JP2001504273A JP 2001504273 A JP2001504273 A JP 2001504273A JP 52167998 A JP52167998 A JP 52167998A JP 52167998 A JP52167998 A JP 52167998A JP 2001504273 A JP2001504273 A JP 2001504273A
Authority
JP
Japan
Prior art keywords
leads
lead
polymer
integrated circuit
polymer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP52167998A
Other languages
English (en)
Inventor
ブッチ,ジュゼッペ・ディ
バザン,ポール・エイチ
Original Assignee
ジィ・シィ・ビィ・テクノロジーズ・リミテッド・ライアビリティ・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジィ・シィ・ビィ・テクノロジーズ・リミテッド・ライアビリティ・カンパニー filed Critical ジィ・シィ・ビィ・テクノロジーズ・リミテッド・ライアビリティ・カンパニー
Publication of JP2001504273A publication Critical patent/JP2001504273A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 改良されたリードフレーム構造(75)、改良されたIC(25)パッケージおよびこのような構造を用いたプロセスが開示される。改良されたリードフレーム構造はプラスチックパッケージで用いられるリードフレームに通常認められるダンバーをなくす。ポリマー構造(160)が主としてエポキシの包封プロセスの間のフラッシュに対するバリア(165、170)として作用し、第2にはリード(85)に対する支持を提供する役割を果たすものとして形成され用いられる。ポリマー構造はモールディング後のICパッケージの永久的部分として残る。改良されたリードフレーム設計を用いた改良されたICのパッケージング方法は通常のダンバー、デジャンクおよびデフラッシュ動作をなくし、この結果投資費用が削減され歩留りが向上する。

Description

【発明の詳細な説明】 改良されたリードフレーム構造および集積回路のパッケージ方法 発明の背景 1.発明の分野 本発明は、一般に半導体集積回路のパッケージングに関連し、より詳細には、 パッケージされた集積回路と外部環境との間に電気的接続を提供する「リードフ レーム」に関連する。 2.背景および関連技術 半導体集積回路(IC)は、損傷および汚染から保護する目的で、プラスティ ックのパッケージに収めるか、包封(encapsulate)されることが多い。典型的に は、パッケージされたICは、包封されたICと外部環境との間の電気的接続の 手段を提供する複数の導電性のリードを含む。リードを含むICのパッケージン グによって、印刷配線基板(PWB)としても知られる、ICの印刷回路基板( PCB)上への配置、取付けが容易になる。 現在のICパッケージングまたは「アセンブリ」工程は、典型的には以下のス テップの内のいくつかまたは全部を含む。 1.リードフレームの形成 2.ICダイをリードフレームのボンディングパッドに取付ける 3.リード線を配置 4.接続配線をICとリードにボンディング 5.プラスティックエポキシ(型)に包封 6.デバー(debar)およびデジャンク(dejunk) 7.デフラッシュ(deflash) 8.外側のリードをめっき 9.トリム/成形 10.再加工(必要な場合) 実際のパッケージング工程には、他のステップおよびサブステップを含むこと が多いが、上に述べたステップを簡単に検証すれば、現在の工程におけるある種 の重大な欠点および短所を説明するのに十分である。 多数の組立てステップおよび特にリードの形成および接続に関連するステップ には、高価な装置、工具一式、材料、人員、空間およびユーティリティが必要で ある。実際、現在のパッケージング工程は、IC自体の完成品のコスト同様のコ ストを占めることが多い。208ピンクワドフラットパック(QFP)等のリー ドカウントが高い現在のICパッケージでは、リードに関連するステップだけで 、一般に全パッケージングコストの20%から25%を占める。 さらに、パッケージング工程で使用されるサブコンポーネントの材料および設 計のいくつかは、回路の機能性、保護および性能に相対的に真の値を加算するも のであり、他は、パッケージに組込まれるか、または後にかなりの追加費用をか けて取扱うか取り外す必要がある、工程の補助としての役割をし、歩留りの低下 が伴う。その顕著な例が、主にプラスティック成形や包封工程を容易にする目的 で、かつ第2にはリードにさらに支持を与える目的で、現在のリードフレーム設 計に一般に使用されるダンバー(damber)構造である。包封工程の際に、ダンバ ーは、型のエッジ用のクランピング表面としてかつ型からリードへエポキシ樹脂 が漏れたり「フラッシング」(flashing)するのを防ぐ障壁として機能すること になっている。しかしながら、残念なことに、一般に使用されるクランプ力が高 い時でも、ダンバーと型のエッジとの間に常に完全に均一な密封が形成されるわ けではない。その理由の一つは、一般に、各成形作業において、リードフレーム の複数の細片が、同時に処理されることが上げられる。細片間のばらつきにより ガスケットと型のエッジの間の密封に不連続な部分が生じ得る。その上、エポキ シの微粒子が型のクランプダウン表面に蓄積または堆積して、完全な密封の形成 を阻止する可能性がある。したがって、型のキャビティから密封が完全でない領 域において、エポキシの「すじ」ができ、外側のリードに「フラッシング」が生 じることもまれではない。 めっき材料で完全かつ均一に覆うためには、包封に続いて、ダンバーを物理的 に取除き、リードを電気的に個別化する必要があるだけでなく、リードをその後 めっきする前に、「フラッシング」も取除く必要がある。したがって、追加の 「デバー」および「デジャンク」または代替的にはダンバーの除去および「デフ ラッシュ」することが必要である。このデバー、デジャンクおよびデフラッシュ 作業が(1)必要であること、(2)高価であること、(3)時間がかかること および(4)歩留りに悪影響をおよぼすことが、現在のリードフレームの設計お よびこの設計を利用するパッケージング工程の重大な欠点である。 たとえば、ダンバーは、一般に、かなり高いトン数の押し抜き機を使用して機 械的に取除かれる。典型的には、リードカウントが高いパッケージの場合、2段 式工具アセンブリが使用される。たとえば、208リードパッケージでは、工具 は208の押し抜き器を有することになる。しかしながら、成形キャリアリング (MCR)構成等の2重のダンバーと内側および外側のリードを有するある種の 構成では、倍の押し抜き器が必要である。たとえば、208リードMCRパッケ ージでは、工具は416の押し抜き器を必要とする。第1段では、半分の押し抜 き器が、リード1本おきの間のダンバー部分を削り取る。第2段では、残りの押 し抜き器がダンバーの残りの部分を削り取る。 今日、0.025インチ以上のピッチで208入/出力リードフレームをデバ ーする工作にかかる一般的なコストは、100,000ドルである。208リー ドMCRパッケージでは、工具一式のコストは、これよりかなり高い。外側のリ ードのピッチが、0.020インチ以下まで低減すると、工具一式のコストは、 さらにより劇的に上昇する。 さらに、デバー作業の際に、ダムに閉じ込めたエポキシには、簡単にひびが入 り破損する可能性がある。こうして、裂け目ができ、後のめっき作業の際その中 でリード間にはんだが堆積する可能性がある。このことは、リードの短絡または 少なくとも電気的性能がそこなわれる恐れがある。さらに、さまようエポキシ片 が押し抜き器の上に留まり、損傷を引き起こしたり工具の再加工を必要とするよ うな事態が考えられる。再加工を含め、典型的な押し抜き器の典型的な有効寿命 は、通常、およそ750,000回である。明らかに、連続的な動作を維持する には、一方の工具が再加工されるかさもなくば使用されている間、第2の工具が 必要である。第2の工具が必要であると言うことは、ダンバーの除去作業に起因 するさらなる設備投資を意味する。また、押し抜き工具の再加工は、時間がかか り効果である。さらに、リード間の空間(ピッチ)は、リードフレームの設計に 応じて変るので、新たな工具が必要となり、したがってさらなる設備投資が必要 となる。 工具にかかる直接的なコストに加え、典型的なデバー工程は、工具とリードの オフセットによる歩留りの低減を生じ得る。このようなオフセットによって、リ ードおよびダンバーから予期しない材料の除去を生じ、リードが許容できないレ ベルまで弱くなったり切断されたりする可能性がある。このようなオフセットは 、たとえば、リードフレーム上に穴を工作(配置)する際のばらつきおよび工具 のミスアライメントから生じる。半導体製造工程のこのようなほとんど最終段階 での損失は、特に高くつく。デバー/デジャンク作業の際には直ちに却下されな いオフセットでさえ、後のトリム/成形作業の際には外側のリードの共面からの ゆがみおよび/またはずれの原因となり得る。このような問題を呈する部品は、 はんだリフロー作業等の後の取付け作業の際にPCB上に適切にはまるよう、手 作業で再加工しなければならない。手作業による再加工には、時間がかかりまた 費用がかかることは明らかである。 デバー作業は、またパッケージング工程の後のステップ、たとえばめっきおよ びトリム/成形作業にも悪影響をおよぼす。たとえば、トリム/成形作業では、リ ードの外側の部分がトリミングされ、リードがよく知られた「ガルウイング」形 状に成形される。ダンバーの切断によって、リード上のある領域に粗いエッジが できる可能性がある。めっき工程の際、この粗いエッジを含む領域は、より多く の電流を引き寄せる傾向にあり、したがって、より多くのめっき材料が蓄積され 、「ボール」またはこぶのような形状になることが多い。これらのこぶは、トリ ム/成形作業で使用した工具に移って、工具を磨耗かつ汚染するので、より頻繁 に洗浄およびメンテナンスが必要となる。 このデバー作業に続いて、包封作業の際に外側のリードに「フラッシュ」した 可能性があるエポキシを取除くために「デフラッシュ」作業が必要となる。デフ ラッシュ作業は、デバー作業の際に発生する残滓を取除く役割もする。デフラッ シュ作業は、一般に、それ自体は、大きな歩留りの損失にはつながらないが、非 常に望ましくない副作用を示す。たとえば、デフラッシュに使用する媒質(スラ リーもしくは乾燥状態)または化学薬品は、リードから望ましくない「フラッシ ュ」を取除く一方で、成形されたパッケージの「皮膚」を破壊するという望まし くない副作用を有し得る。「皮膚」は、通常、非常に多孔性の基礎構造に対する 擬似「湿気障壁」として機能する。したがって、皮膚を除去すれば基礎構造が露 出し、後のめっき工程の様々な化学処理の際の化学物質の侵入を受けやすくなる 。さらに、デフラッシュ作業の際に、「媒質」であれ化学薬品であれ、使用した 媒質/プラスティックおよび/または溶剤の廃棄を必要とする。廃棄にかかるコス トに加え、「媒質」および/または溶媒自体のコストがかかることはもちろんで ある。溶媒の場合には、汚染およびかなりの安全性にかかる懸念についての工場 内コストも存在する。 上記より、コストを下げ、歩留りを改善し、スループットを改善して様々な技 術的欠点をなくすために、リードフレームの構造およびこれに関連するICパッ ケージング作業における改良が大いに求められていることがわかる。ダンバーに 関連する作業のいくつかまたはそのすべてをなくすことで設備投資およびICの パッケージングにかかる運転経費がかなり減り、これらの工程のステップに関連 する歩留りの損失がなくなり、生産にかかる時間も減ると考えられる。 したがって、本発明の目的は、公知のリードフレーム構造の様々な欠点および 短所ならびにそのようなリードフレームを使用する従来技術のICパッケージン グ工程に伴う欠点および短所を克服する改良されたリードフレーム構造を提供す ることである。 本発明のもう一つの目的は、ICの組立て作業の規模をかなり低減し、設備投 資および運転経費を低減し、かつ製造歩留りを上げる改良されたリードフレーム 構造を提供することである。 本発明のもう一つの目的は、公知のリードフレーム設計のダンバー構造をなく す改良されたリードフレーム構造を提供することである。 本発明のさらにもう一つの目的は、エポキシ成形工程におけるフラッシングを 低減またはなくしかつICのパッケージングにおいて、従来技術のデバー、デジ ャンクおよびデフラッシュ作業の必要性を低減またはなくす改良されたリードフ レーム設計を提供することである。 本発明のさらにもう一つの目的は、光化学(エッチング)製造工程に関連するこ とが多い、リード幅を横方向に低減する必要なしに非常に微細な外側リードピッ チのリードフレームの製造を容易にする改良されたリードフレーム設計を提供す ることである。 発明の概要 本発明の一局面は、改良されたリードフレーム構造およびこれの製造方法に関 連する。改良されたリードフレーム構造は、フレーム、集積回路チップを装着す るようになっているパッドおよび複数のリードを有し、内側端部がパッドに隣接 し、外側端部がフレームに隣接する。改良されたリードフレームは、リードの少 なくともいくつかとその内側と外側の端部の中間との間にポリマー構造を設けら れる。ポリマー構造は、ICの包封工程において、障壁を提供し、エポキシのリ ードの外側端部へのフラッシングを防ぎまた第2には、リードに支持を与える。 本発明のもう一つの局面は、改良されたICパッケージと改良されたリードフ レーム構造を使用するパッケージング工程に関する。改良されたICパッケージ は、パッド、内側および外側端部を有する複数のリード(内側端部がパッドに隣 接)および内側端部と外側端部の中間のリードの少なくともいくつかの間にポリ マー構造を有するリードフレームを含む。ICは、パッドの上に装着され、導電 体がICとリードフレームとを接続する。エポキシパッケージ構造にIC、導電 体、およびリードの内側端部が包封される。リードの外側端部は、エポキシ構造 の外側に延びる。包封工程の際に、ポリマー構造が障壁の役割をしてエポキシ材 料が型から逃げて外側のリードにフラッシングしないようにする。包封工程に続 いて、ポリマー構造は、ICパッケージの永久な部分となり、そのためダンバー の除去およびデフラッシングに関連する工程のステップが不要となる。 簡単な図面の説明 図1は、プラスティッククワドフラットパック(QFP)ICパッケージ用の 公知の208ピンリードフレームの平面図である。 図2は、図1に示すような典型的なリードフレーム構造の一部を示す拡大平面 図であって、リードのダンバー構造と相互接続を示す図である。 図3は、ダンバーのないリードフレームの好ましい実施例の平面図である。 図4は、ダンバーのないリードフレームの好ましい実施例の平面図で、リード の内側端部を相互接続する接続バー構造を示す図である。 図5は、典型的パッケージ成形プロセスにおける典型的成形およびリードフレ ームアセンブリの断面図である。 図6は、オーバーレイを有する公知のリードフレーム構造の断面の平面図であ って、公知のパッケージ成形工程の際に、ダンバーに対する型の典型的クランプ ダウン領域を示す図である。 図6aは、公知のパッケージ成形工程における、公知のリードフレーム構造の 断面と、型の半分の外側エッジの断面を示す立面斜視図である。 図7は、ダンバーのないリードフレームの好ましい実施例の平面図で、リード の内側および外側端部の中間にポリマー構造が位置するところを示す図である。 図8は、ポリマー構造により包封されたいくつかのリードを示す、図7の断面 の図である。 図9aおよび図9bは、それぞれ典型的なダンバーを含むリードフレームの断 面の平面図およびポリマー構造を有する好ましい、ダンバーのないリードフレー ムの対応する断面を示す図で、型のクランプダウン領域に対する相対的な位置決 めを示す図である。 図10は、典型的なダンバーを含むリードフレームに対する型のクランプダウ ンを示す断面図である。 図11は、ポリマー構造を有する、好ましい、ダンバーのないリードフレーム に対する型のクランプダウンを示す断面図である。 図12は、ポリマー構造を有する、ダンバーのないリードフレームの好ましい 実施例を用いて成形した後のICのパッケージの一部を示す断面図である。 図13は、好ましい、ダンバーのないリードフレームのいくつかのリードの平 面図で、ポリマー構造とこれに連結するリードの突出部を示す図である。 図14aから図14dは、好ましい、ポリマー構造を有するダンバーのないリ ードフレームのいくつかのリードを示す平面図であり、リードの突出部と切込部 とを連結するいくつかのバリエーションを示す図である。 好ましい実施例の詳細な説明 本発明による改良されたリードフレームの好ましい実施例は、公知のスタンピ ングもしくはエッチング方法または他の適当な方法を用いて製造できる。本発明 は、リードフレームが形成される態様にのみ限定されない。リードフレームには 、様々な銅またはニッケルの合金等公知の材料を含む何らかの適当な材料を使用 してよい。本発明の応用は、リードフレームに使用される特定の材料によって限 定されない。 また、リードフレームは、基本的には、公知のクワドフラットパック(QFP )、成形キャリアリング(MCR)、スモールアウトライン(SO)、チップキ ャリア(CC)またはデュアルインラインパッケージ(DIP)構成を含むいず れの構成にも形成することができる。本発明の応用は、リードフレームの構成、 リードカウント、またはリードピッチにより限定されない。 QFP構成の典型的なリードフレームの例を図1に示す。図示のとおり、リー ドフレーム10は、典型的には、外側フレーム15を含む。公知の方法に従い、 共通の材料の細片から数百数千のリードフレームを形成でき、かつ個々のリード フレームが切り離されるまで、外側フレーム15は、同じ細片の全リードフレー ムに対し共通である。外側フレーム15は、典型的には1以上の配置および位置 選定開口20を含む。リードフレームの機能素子のすべてが、開口20に正確に 相対的に配置されて、リードフレームの形成時およびICの組立て工程の際の素 子の正確な位置決めを容易にする。リードフレームは、パッドまたはパドル25 も含み、その上に、ICチップが装着され、複数のリード30、この場合には2 08のリードが装着される。 各リード30は、パッド25に隣接する内側自由端32と、外側端部34とを 有する。内側自由端は、パッド上に装着されると、ICへの電気的接続用のポイ ントを提供する。リードの内部自由端32は、典型的にはICに沿って包封され る。外側端部34は、典型的には、ICパッケージの外に延び、外部電気部品と 回路との電気的接続点を提供する。 図1および図2を参照して、現在のリードフレーム設計において、典型的には 、「ダンバー」構造40が設けられており、内側および外側端部の中間のポイント でリードを相互接続する。ダンバー40の主要な目的は、成形または包封工程の 際に障壁の役割をして、エポキシが型から逃げて外側リードに「フラッシング」し ないようにすることである。第2には、ダンバーは、リードに支持を与えて、I C組立て工程の際に、リードの相対的位置の維持を助ける。 MCR等の、ある種の入/出力(I/O)が高いまたはリードカウントが高いリ ードフレーム構成では、第2のダンバーを備えて、リードを支持を高めて、最終 的形状または場所にリードをトリミングしたり成形したりせずに、IC装置を成 形されたキャリアリングへ移送することができる。この中間ステージにより、リ ードを印刷回路基板の表面に装着するための「ガルウイング」形状に「成形」す る前にテストすることが可能となる。たとえば、外側リードを第2のダンバーの 内側の部分と外側部分と反対の方向から取付けたテストリードに接続してもよい 。テストリードの外側端部は、プラスティックリングの適所に支持かつ保持され 、同リングはリードフレームとICアセンブリ全体を取り囲む。この設計によっ て、PCBに取付けに先立ち、所望の形状に成形する前の外側リードを損傷する ことなしにテストすることが可能となる。本発明は、そのような複数ダンバー構 成に適用可能である。 ダンバー構造に加えて、現在のリードフレーム設計のいくつかにおいては、安 定化テープ(図示せず)の細片をリードの内側部分の一方側に付与して、リードの 位置的安定性を高めるようにしてもよい。カプトン(Kapton)がこの用途にあっ た適切なテープである。本発明は、特定のリードフレームの構成および特定のパ ッケージング工程の用件に応じて、このようなテープを使用して、または使用せ ずに適用可能である。 リードフレーム形成後、ICを、銀含有化合物等の導電性接着化合物を用いて 、リードフレームパッド25に装着する。多くの適切な化合物および装着工程が 当該技術分野において周知である。 ICを装着すると自動化された装置を用いて、リード34を目視で配置し、微 細な導電性のボンディングワイアを用いて、IC上のボンディングサイトをリー ド34の内側端部32に電気的に相互接続する。配線は、一般に、金、銅、アル ミニウムまたは他の適当な導電材料である。配置およびボンディング装置ならび に使用する工程については、当該技術分野において周知であり、本発明の完全な 理解にあたって、これらを詳細に説明する必要はない。 図3は、本発明の改良されたリードフレーム構造の好ましい実施例を示す。図 示されるこのリードフレーム75は、QFP構成で形成されている。構造上は、 外側フレーム80、パッド100、およびリード85を含み、外側端部90がフ レームに接続されかつ内側端部95が、パッドに隣接して自由になっている点が 、従来技術のQFPリードフレームと類似する。しかしながら、主要な相違点は 、本発明の改良されたリードフレームが、好ましくはダンバー構造を伴わずに形 成される点である。 代替的には、図4に示すとおり、リードフレーム75に、パッド100のいく つかまたはすべての内側端部95を相互接続する、1以上の配線バー105を設 けてもよい。図示した特定のリードフレームでは、たとえば、各象限(quadrant )100aからdのリードが相互接続されるが、リードフレームは、象限同士を 超えては相互接続されない。もちろん、必要なら、リードフレームを形成するス タンピング工具やエッチングマスクを変更するだけで象限同士にまたがる相互接 続ができる。この代替的構造は、MCR構成等、リードの先端からレールまでの 距離が特に長く、かつリードがパッケージング工程の際に特に壊れやすく簡単に 損傷し得るいくつかの構成において望ましい。そのような構成においては、相互 接続バー105が、リードに付加的な支持を与える。相互接続バー105は、パ ッケージング工程においてパッドをダウンセットする作業と同時に除去すること が可能である。典型的には2段階による作業であるこの作業のための工具は、周 知であるため、本発明の十分な理解にあったって、その詳しい説明は必要ではな い。 ICをリードフレームに取付けて、ICとリードをボンディングした後、アセ ンブリ全体を型のなかに入れ、その型のキャビティの形状と寸法によって、IC を収めるパッケージが規定される。図5は、上型120aと下型120bを有す る型120を示す。型120は、装着したIC125と、ボンディングワイヤ1 30とリード85の内部部分95を包封し、これらは、典型的には厚さ約0.0 05から0.020インチである。型のエッジ140および145は、クランピ ング領域またはゾーンを規定する。ダンバーを有するリードフレームの場合、型 のエッジ140および145がダンバーまで延び、先にも述べたとおり、包封用 のエポキシが逃げないように障壁として作用する。液体エポキシ/シリカ混合物 を型の開口または「ゲート」135を介して導入する。開口または「ゲート」は 、型の上型および下型(図示のとおり)のいずれかに配置可能なため、現在では よく知られる「トップゲーティング」または「ボトムゲーティング」という言葉 は、当該技術分野において周知である。本発明は、その両方に適用可能である。 いくつもの適切なエポキシ化合物と包封工程が当該技術分野において周知であり 、本発明の完全な理解にあたって、その詳しい説明は必要ではない。 ダンバーを有するリードフレームを含む典型的な成形作業では、上型および下 型120aと120bの外側エッジ140、145が、ダンバーに対し部分的に クランプダウンするように寸法決めおよび位置決めされる。図6および図6aに 示すように、エッジは、クランプゾーン150において、参照番号148で示す 幅約0.020インチから0.030インチでクランプダウンする。ダンバー4 0が、リード30間を溶融したエポキシのスラリーが漏れたり流れ出したりしな いように障壁として機能するように、クランプゾーン150は、ダンバー40に 部分的に重なる。型のエッジ140および145は、参照番号155で示すよう にリード30の内側部分32に約0.010±0.003インチ重なることが好 ましい。エポキシが、高圧力下、典型的には平方インチ当たり300ポンド(P SI)の範囲の圧力下に型に導入されるので、比較的高いクランプ力を使用する ことが一般的である。たとえば、およそ135、000PSIまたは約4トン部 のクランプ力が、典型的な208リードプラスティッククワドフラットパッケー ジ(PQFP)には、一般的である。ダンバー40は、クランプダウンされると 、上型および下型140および145のエッジ140および145の間に保持器 と金属ガスケットのシールを形成する。しかしながら、先に述べた理由で、ダン バーはエポキシがリードの間から流れ出し、外側リード34の平坦な表面に至る のを完全に防止することはできない。 ここで、図7から図9を参照して、本発明の主要な特徴は、ポリマー構造16 0を設ける点である。ポリマー構造160の主要な機能は、エポキシの包封(成 形)工程において、フラッシングを防ぐ障壁を提供することである。第2には、 ポリマー構造160は、リード85を相互接続し支持し、非常に正確にかつ均一 に横方向の位置決めを維持し、かつねじれを防止する。ポリマー構造160は、 各リードの間に材料からなる「プラグ」(栓)165を形成し、かつプラグ165と リード85の上に重なりかつこれらを相互接続する隣接した材料からなる「リン グ」170を形成するよう形成され寸法決めされることが好ましい。リング17 0は、一般に(必ずしもそうとはかぎらないが)、リード85を横切る方向に延 び、構造の領域において、その上および下表面175および180を覆うことが 好ましい。構造の幅寸法185、すなわち、リード85の長さに沿って内向きに パッケージの中心に向かって延びる寸法は、リード85との良好な表面接触を与 えかつ構造の小さい穴または他の裂け目にを良好に防止するに十分であることが 好ましい。こうして、ポリマー構造は、リード85をリング170の領域に包封 し、ある種の隣接する合成構造を形成することが好ましい。プラグ165および リング170は、共に、フラッシングに対する優れた障壁とリードの横方向およ びねじれ支持および空間を提供する。 ポリマー160の形状および寸法は、一般に予め選択されたICパッケージの 形状または外形により決まる。典型的には、パッケージは、四角形または矩形で あるが、発明は、これに限定されない。ポリマー構造160がそれ自体閉じてい ることが好ましいが、ポリマー構造と部分的なダンバーや他のリードフレーム構 造とを組合せることが望ましいリードフレーム構成があるかもしれない。たとえ ば、部分ダンバー(図示せず)を、包封工程の際に型のキャビティから空気を出 す息抜穴を形成するために、リードの1象限以上の角に形成することも可能であ る。この場合、ポリマー構造は、それ自体が閉じるのではなく、部分ダンバーと 組合されることになる。代替的には、部分ダンバーを、ある種のリードフレーム 構成に保持して、リードの支持をさらに高めることもあり得る。この方法は、必 ずしももっとも好ましい方法ではないが、ダンバーおよびダンバーを取り除く工 程がパッケージング工程全体に与える悪影響を減らすことによって、本発明の目 的を本質的に満たす。 好ましくは、図7に示すように、ポリマー構造160は、リード85の外部端 部90と内部の自由端95の中間に位置する。図9aおよび図9bに示すように 、ポリマー構造160を一般に従来ダンバー40があるべき場所の近くで、ただ しダンバーの位置よりパッケージの中心に向かってさらに内向きに少し間隔を開 けてに置くと効果的であることが分かっている。これは、ダンバー構造の場合、 ダンバー40のほとんどがパッケージのエッジの外側に残って露出され、次のデ バー作業が容易になるように、型のエッジが内側エッジ40aの付近でダンバー に接触することが好ましいためである。対照的に、ポリマー構造160は、型の エッジがその外側のエッジ160aの近くでポリマー構造160に接触するよう に、型のエッジに相対的に位置決めされることが好ましい。こうしてポリマー構 造160は、包封工程が完了すると極わずかにのみエポキシのパッケージのエッ ジ上に延びており、これは、ポリマー構造160がその後除去されず、ICパッ ケージの永久的な部分となることが好ましいため望ましい。 ポリマー構造160は、幅寸法185を有する、すなわち概してリードの長さ 方向におよそ0.010インチから0.020インチ程度延びることが効果的で あるとわかっており、この幅は、一般にリード間の空間を埋めかつ参照番号19 0が示す約0.001から0.010インチだけ平坦な表面上に蓄積するのに十 分である。 図10ないし12を参照して、典型的には幅が約0.0160インチであるモ ールドリップまたはエッジ140、145がリング170の外側0.003−0 .005インチに参照符号160aで示されるように、リングのバランスがモー ルドキャビティの内側に来るようにクランプして位置付けることが効果的である ことがわかっている。これはダンバー(damber)40があり、モールドのエッジが 図10に示されるようにダンバーの表面を直接クランプするような状況とは対照 的である。図12に最もよく示されているように、完成したICパッケージ20 0はしたがって好ましくはポリマー構造160を少なくとも部分的にエポキシパ ッケージ190の外側部分に組み入れ、ICを包み込む実質的に連続した気密か つ液密の構造を形成する。リード85がこの構造を通って通過する。ポリマー構 造 160の部分185aがパッケージエッジ195の外側に、好ましくは約.00 5インチを越えない程度に延在するが、この構造の延在する範囲と厚さとは特定 のプロセスの必要性に依存して大いに変化し得る。 多くのポリマー材料を好ましく用いることができる。使用される特定のポリマ ーシステムは使用されるパッケージモールド用化合物(エポキシ)と両立する物 理的、化学的および電気的特性を有していればポリマー材料をパッケージ周辺に 組み入れた場合にパッケージまたは回路の性能を劣化させることがないので好ま しい。たとえば、パッケージにIC信号が入るときと出て行くときとに起こり得 る電気的な悪影響を避けるために、エポキシと同様の比誘電率を備えたポリマー 材料を使用することが好ましい。また、ICの温度サイクルで材料の膨張および 収縮の率が異なっているとパッケージ故障を引き起こし得るので、これを防ぐた めに、エポキシと等しいまたはそれより低い熱膨張および水分吸収係数を備えた ポリマー材料を用いることが好ましい。さらに、包封プロセスの間にポリマー材 料の粘性流を避けるために、使用されるべきモールディングおよび熱硬化温度と 等しいかまたはそれより高いガラス化温度(Tg)を備えたポリマー材料を用い ることが好ましい。 好ましいシステムはx線または紫外線の照射によってポリマー化可能である。 紫外線(UV)照射によってポリマー化可能なシステムは好ましくは5秒未満、 さらに好ましくは2秒未満の露光速度でポリマー化する。ポリマーのあるものは 完全にポリマー化すると脆化するため、UV照射によってシステムを約70%よ り高くしかし約100%未満ポリマー化してある程度の塑性を残すようにするこ とが好ましく、こうすればモールド動作におけるクランプダウンまたは締め付け の間にモールド半体間の一種のガスケットとして機能する。図11に図で示すよ うに、ポリマー構造が包封動作の間にモールドエッジ140、145によって加 えられる圧力下で、クランプゾーン内で少なくとも部分的に変形可能であること が好ましい。現在好ましい実施例では、ポリマー構造160の圧力をかけられた 部分は圧力をかけられていない部分の寸法190の約30から70%である寸法 190aまで変形し、最も好ましくは約50%である。構造のポリマー化または 架橋の最終段階は好ましくは典型的には170℃を越える温度で起こる製造プロ セス自体の間に熱的に、さらに最長で約8時間の間約170℃の温度で典型的に は行なわれるモールド後硬化によって達成される。包封(エポキシモールド)プ ロセス自体は技術分野において周知であるので、この発明を完全に理解するため にその詳細な説明をする必要はない。 好ましい特性を有する適切なポリマー材料は多くの商業的に入手可能なポリア ミド酸(polyamic acids)、ポリアミド酸エステル(polyamic esters)、ポリ アミド、ポリイミド、アクリレート、メタクリレート化合物、シアン酸エステル およびさまざまな放射線硬化可能エポキシのいずれかを含み得る。 ポリマー構造160はスクリーンプリンティング、またはマスクプロセスによ り、または多くの資源から入手可能であり周知の商業的に入手可能なシリンジマ イクロディスペンサによって直接、リードフレーム75の所望の領域に適用する ことができる。後者の方法が簡便であり適用するのが正確でかつ必要とされる処 理工程数が減じられるため、現在好まれている。リング170の幅185と材料 のリードの平面上の厚さとは材料の粘度とシリンジの直径、さらに材料の他の関 連のパラメータを制御することによって制御できる。使用される特定の粘度はリ ードのカウントおよびピッチ等のリードフレームの形状とパラメータに依存する 。 ポリマー材料とディスペンサの関連のパラメータの制御は当業者の通常の技量の レベルの範囲内であり、この発明を完全に理解するためにさらなる説明は不要で あろう。しかしながら、単に例として挙げれば、Cabosilという名称で製造販売 されている高級(fine grade)二酸化シリコンを容量で10−85%の比率でフ ィラーとして添加すればポリマー材料の粘度を所望のとおり変化させることがで きるであろう。 現在好ましい手順では、ポリマーはまずリードフレームの一方側(上面または 下面)から適用される。その後これは所望の時間だけUV照射を行なうことであ る程度の塑性を保つように予め定められたレベルまで部分的にポリマー化される 。多くの好適な材料にとって約2秒から5秒未満の露光時間が十分であろう。そ の後リードフレームは「フリップ」してひっくり返され、ポリマーを適用する処 理が繰返されて、リード間に適切なフィリングを与えて「プラグ」165を形成 するとともにリードの平面上に十分に積み重ねられて所望の高さの「リング」1 7 0を形成する。 リードフレーム上のポリマー構造の形成は好ましくはICがパッドに取付けら れるパッケージプロセスにおいて予備的なステップとして達成される。この構造 をプロセスの早期に形成することでリードの位置付けと安定性をプロセスの間中 保つという目的が促進される。内部リードの先端のために接続バー105がポリ マー構造と関連して用いられる図4の代替的リードフレーム構造を用いる場合、 接続バー105はポリマー構造が定位置に置かれた後かつ包封の前、たとえばプ ラスチックパッケージ内のICのアセンブリに用いられるほとんどのリードフレ ームでは慣用である、パッドのダウンセット動作の間に、切除できる(excised )。リードフレームの外フレームは好ましくは包封に続いて、たとえばトリミン グとフォルム(forum)動作の間に切除される。 モールド用化合物(エポキシ)はかなり高い圧力、約300PSIの下でモー ルドキャビティへゲートを通して導入されるため、ある条件の下では材料の選択 により、ポリマー構造が部分的にまたは全体としてリードからずれて部分的にま たは完全にモールドから押し出されフラッシュ(flashing)を生じることがある。 ポリマー構造の領域におけるリードフレームのリードの設計をさらに修正するこ とで、この可能性を容易に防ぐことができる。図13および14a−cを参照し て、この修正は近接するリード85の一方または両側に突起210を形成するこ とを含む。突起210はポリマープラグ165と相互にロックする複合構造を形 成し、これが包封プロセスの間ポリマー材料がずれるのを防ぐ。突起210は特 定のリードフレームの構造とパラメータ、製造されるICパッケージによって決 定されるアセンブリプロセスの必要性、およびポリマーとの相互ロック構造を形 成する目的と一貫するものであれば、ユーザによって選択されるほとんどいかな る考えられる形状のどれで形成してもよい。突起は近接するリードの一方側また は両側に形成され得る。図で示すとおり、たとえば突起はその形状が方形、矩形 、台形または三角形であってもよく、互いに面して一種の「ゲート」を形成して もよく、また互いに組合されるような形であってもよい。好ましくは突起210 はパッケージのエッジ195内、すなわちモールドの外部エッジ140、145 内のリード85の領域に形成される。 突起を形成することに代わる別の方法は、図14dに示されるように、リード 85に小さな切欠きまたは窪みをスタンプによりまたはエッチにより設けること である。ポリマー構造が形成されるときに、ポリマープラグ材料165が切欠き 215を満たし、リードと共に同様の相互ロック複合構造を形成する。突起21 0と同様に、ノッチ215もまたほとんどどのような形状であってもよい。この 方策は、リードの短絡の危険なしに意味をなすような突起を設けるのが困難な、 非常に密度の高い、非常に小さなリードピッチのリードフレーム設計においては 有利である。しかしながら切欠きの使用を制限する要因として、これらがリード をかなり弱めるということがある。ポリマープラグ165はこれがノッチ215 を満たし、ノッチの区域でリードを包封するため、付加的な保護と支持を提供す るという点で、これに関しては有益である。 この発明の現在好ましい実施例の上述の説明は単なる例示であって、発明の範 囲を制限することを意図したものではない。当業者であれば発明の精神から離れ ることなく、材料、設計、寸法等にさまざまな変更が可能であることが明らかで あろう。この発明の範囲は以下のクレームによってのみ規定される。

Claims (1)

  1. 【特許請求の範囲】 1.集積回路チップのパッケージングに用いられる改良されたリードフレーム構 造であって、 フレーム構造と、 集積回路チップを搭載するためのパッドと、 内部端部および外部端部を有する複数のリードとを含み、前記外部端部は前記 フレーム構造に近接して位置付けられ、前記内部端部は前記パッドに近接して位 置付けられ、さらに 前記内部および外部端部の中間で前記リードの少なくともいくつかの間にポリ マー構造を含む、リードフレーム構造。 2.前記リードの外部端部が前記フレーム構造に接続され、前記リードの内部端 部が自由端である、請求項1に記載のリードフレーム構造。 3.前記リードの少なくともいくつかが前記ポリマー構造と相互ロックするよう に適合された突起を含む、請求項1に記載のリードフレーム構造。 4.前記リードの少なくともいくつかが前記ポリマー構造と相互ロックするよう に適合された窪みを含む、請求項1に記載のリードフレーム構造。 5.前記リードの少なくともいくつかの内部端部が相互に接続されている、請求 項1に記載のリードフレーム構造。 6.前記ポリマー構造は閉じた構造である、請求項1に記載のリードフレーム構 造。 7.前記ポリマー構造が近接したリード間のプラグと、前記リードの平面の少な くとも1つに重なるリングとを含む、請求項1に記載のリードフレーム構造。 8.前記ポリマー構造は環状であり実質的にリードのすべてと相互接続する、請 求項1に記載のリードフレーム構造。 9.前記ポリマー構造はポリアミド酸、ポリアミド酸エステル、ポリ(アミド− イミド)アクリレート、メタクリレート、シアン酸エステルおよびエポキシを含 む群から選択された材料を含む、請求項1に記載のリードフレーム構造。 10.前記材料は放射線で硬化可能である、請求項9に記載のリードフレーム構 造。 11.前記放射線は紫外線である、請求項10に記載のリードフレーム構造。 12.集積回路チップのパッケージングに用いられる改良されたリードフレーム 構造を製造するための方法であって、 フレーム構造と、 集積回路チップを搭載するためのパッドと、 内部端部および外部端部を有する複数のリードとを含み、前記外部端部が前記 フレーム構造に近接して位置付けられ、前記内部端部が前記パッドに近接して位 置付けられる、リードフレーム構造を形成するステップと; 前記内部および外部端部の中間で前記リードの少なくともいくつかの間にポリ マー構造を設けるステップとを含む、改良されたリードフレーム構造を製造する 方法。 13.前記リードの外部端部が前記フレーム構造に接続され、前記リードの内部 端部が自由端である、請求項12に記載の方法。 14.前記リードフレーム構造を形成するステップが、前記ポリマー構造と相互 にロックするように適合された突起を前記リードの少なくともいくつかに形成す るステップを含む、請求項12に記載の方法。 15.前記リードフレーム構造を形成するステップが、前記ポリマー構造と相互 にロックするように適合された窪みを前記リードの少なくともいくつかに形成す るステップを含む、請求項12に記載の方法。 16.前記リードの少なくともいくつかの内部端部が相互に接続されている、請 求項12に記載の方法。 17.前記ポリマー構造は閉じた構造である、請求項12に記載の方法。 18.前記ポリマー構造を設けるステップが、近接したリード間にプラグを設け かつ前記リードの平面の少なくとも1つと重なるリングを設けるステップを含む 、請求項12に記載の方法。 19.前記ポリマー構造は環状であり実質的にリードのすべてと相互接続する、 請求項12に記載の方法。 20.前記ポリマー構造はポリアミド酸、ポリアミド酸エステル、ポリ(アミド −イミド)、アクリレート、メタクリレートおよびエポキシを含む群から選択さ れた材料を含む、請求項12に記載の方法。 21.前記材料は紫外線の放射により硬化可能である、請求項20に記載の方法 。 22.前記放射は紫外線である、請求項21に記載の方法。 23.前記ポリマー構造を設けるステップが、 ポリマー材料を近接したリード間に導入して前記リード間に材料のプラグを形 成するステップと、 ポリマー材料を前記リードの平面の少なくとも1つに導入して前記リード上に かつ前記リード間に延びる材料のリングを形成するステップとを含む、請求項1 2に記載の方法。 24.前記ポリマー構造を設けるステップが、 前記リードの第1の側上に予め選択された経路に沿ってポリマー材料の第1の 部分を導入するステップを含み、前記第1の部分の容量とコンシステンシとは近 接したリード間にポリマー材料のプラグを形成し前記第1の側上で前記リードの 上および前記リード間にポリマー材料のリングを形成するに十分であり、さらに ポリマー材料の前記第1の部分を少なくとも部分的に硬化させるステップと、 前記リードの第2の側上に前記予め選択された経路に沿ってポリマー材料の第 2の部分を導入するステップとを含み、前記第2の部分の容量とコンシステンシ とは前記第2の側上で前記リード上にかつ前記リード間にポリマー材料のリング を形成するに十分であり、さらに ポリマー材料の前記第2の部分を少なくとも部分的に硬化させるステップを含 み、 前記プラグ、前記リングおよび前記リードが前記経路に沿って複合構造を形成 する、請求項12に記載の方法。 25.改良された集積回路パッケージであって、 集積回路チップを搭載するためのパッドと、 内部端部および外部端部を有する複数個のリードとを含み、前記内部端部が前 記パッドに近接して位置付けられており、さらに 前記内部および外部端部の中間で前記リードの少なくともいくつかの間にポリ マー構造を含む、リードフレームと; 前記パッドに搭載された集積回路チップと; 前記集積回路チップと前記リードフレームとの間に接続された複数個の電気的 導電体と; 前記集積回路チップ、前記パッド、前記電気的導電体および前記リードの前記 内部端部を包封するエポキシ構造とを含み、前記リードの前記外部端部は前記エ ポキシ構造の外側に延在する、改良された集積回路パッケージ。 26.前記リードの少なくともいくつかは前記ポリマー構造と相互ロックするよ うに適合された突起を含む、請求項25に記載の集積回路パッケージ。 27.少なくとも前記リードのいくつかは前記ポリマー構造と相互ロックするよ うに適合された窪みを含む、請求項25に記載の集積回路パッケージ。 28.前記突起および窪みは前記エポキシ構造内に包封される、請求項26また は27に記載の集積回路パッケージ。 29.前記ポリマー構造は閉じた構造である、請求項25に記載の集積回路パッ ケージ。 30.前記ポリマー構造は近接したリード間のプラグと前記リードの平面の少な くとも1つと重なるリングとを含む、請求項25に記載の集積回路パッケージ。 31.前記ポリマー構造は環状であり実質的にリードのすべてと相互接続する、 請求項25に記載の集積回路パッケージ。 32.前記ポリマー構造はポリアミド酸、ポリアミド酸エステル、ポリ(アミド −イミド)、アクリレート、メタクリレートおよびエポキシを含む群から選択さ れた材料を含む、請求項25に記載の集積回路パッケージ。 33.前記材料は放射線で硬化可能である、請求項32に記載の集積回路パッケ ージ。 34.前記放射線は紫外線である、請求項33に記載の集積回路パッケージ。 35.前記エポキシ構造は外部エッジを有し、前記エポキシ構造と前記ポリマー 構造とは前記外部エッジで複合構造を形成する、請求項25に記載の集積回路パ ッケージ。 36.前記ポリマー構造は外部エッジを有し、前記ポリマー構造の前記外部エッ ジは前記エポキシ構造の前記外部エッジから外側に延びる、請求項35に記載の 集積回路パッケージ。 37.集積回路をパッケージする改良された方法であって、 集積回路チップを搭載するパッドと、 内部端部および外部端部を有する複数個のリードとを含み、前記内部端部は前 記パッドに近接して位置付けられており、さらに 前記外部および内部端部の中間に前記リードの少なくともいくつかの間にポリ マー構造を含む、 リードフレームフレームを形成するステップと; 前記パッドに集積回路チップを搭載するステップと; 前記集積回路チップと前記リードフレームとを複数の電気的導電体で接続する ステップと; 前記集積回路チップ、前記パッド、前記電気的導電体および前記リードの前記 内部端部をエポキシ構造内に包封するステップとを含み、 前記リードの前記外部端部は前記エポキシ構造の外側に延びる、集積回路のパ ッケージング方法。 38.リードフレームを形成するステップが、前記リードの前記外部端部をフレ ーム構造に近接させてフレーム構造を形成するステップを含み、さらに前記集積 回路チップを包封するステップに続いてこのフレーム構造を切除するステップを 含む、請求項37に記載の方法。 39.前記リードの前記外部端部は前記フレーム構造に接続される、請求項38 に記載の方法。 40.リードフレームを形成するステップが、前記リードの少なくともいくつか の前記内部端部を相互接続するステップを含み、さらに前記集積回路と前記リー ドフレームとを接続するに先立って相互接続を切除するステップを含む、請求項 37に記載の方法。 41.前記リードフレーム構造を形成するステップが、前記ポリマー構造と相互 ロックするように適合された突起を前記リードの少なくともいくつかに形成する ステップを含む、請求項37に記載の方法。 42.前記リードフレーム構造を形成するステップが、前記ポリマー構造と相互 ロックするように適合された窪みを前記リードの少なくともいくつかに形成する ステップを含む、請求項37に記載の方法。 43.前記ポリマー構造は閉じた構造である、請求項37に記載の方法。 44.前記ポリマー構造は近接したリード間のプラグと、前記リードの平面の少 なくとも1つに重なるリングとを含む、請求項37に記載の方法。 45.前記ポリマー構造は環状であり実質的にリードのすべてと相互接続する、 請求項37に記載の方法。 46.前記ポリマー構造はポリアミド酸、ポリアミド酸エステル、ポリ(アミド −イミド)、アクリレート、メタクリレートおよびエポキシを含む群から選択さ れた材料を含む、請求項37に記載の方法。 47.前記材料は放射線で硬化可能である、請求項46に記載の方法。 48.前記放射線は紫外線である、請求項47に記載の方法。 49.前記ポリマー構造を備えてリードフレーム構造を形成するステップが、 近接したリード間にポリマー材料を導入して前記リード間に材料のプラグを形 成するステップと、 前記リードの平面の少なくとも1つの上にポリマー材料を導入して前記リード の上にかつ前記リード間に延びる材料のリングを形成するステップとを含む、請 求項37に記載の方法。 50.前記ポリマー構造を備えたリードフレームを形成するステップが、 前記リードの第1の側上に予め選択された経路に沿ってポリマー材料の第1の 部分を導入するステップを含み、前記第1の部分の容量とコンシステンシとは近 接したリード間にポリマー材料のプラグと、前記第1の側上で前記リード上にか つ前記リード間に延びるポリマー材料のリングとを形成するに十分であり、さら に ポリマー材料の前記第1の部分を少なくとも部分的に硬化するステップと、 前記リードの第2の側上に前記予め定められた経路に沿ってポリマー材料の第 2の部分を導入するステップとを含み、前記第2の部分の容量とコンシステンシ とは前記第2の側上で前記リード上にかつ前記リード間に延びるポリマー材料の リングを形成するに十分であり、さらに ポリマー材料の前記第2の部分を少なくとも部分的に硬化させるステップを含 み、 前記プラグ、前記リングおよび前記リードが前記経路に沿って複合構造を形成 する、請求項37に記載の集積回路のパッケージング方法。 51.集積回路をエポキシ構造で包封するステップが、 予め定められたパッケージ形状と容積を備えたキャビティを有するモールドを 設けるステップを含み、前記モールドはクランプ区域を規定する外側エッジを有 しており、さらに 前記リードフレーム上に搭載された前記集積回路チップを前記モールドに、前 記リードの前記内部端部がモールドキャビティ内に位置しかつ前記リードの前記 外部端部がモールドキャビティの外側に延びるようにして導入するステップと、 前記モールドエッジと前記ポリマー構造とを前記クランプ区域が前記ポリマー 構造の少なくとも一部と重なるように整列させるステップと、 前記モールドエッジを前記ポリマー構造上に、前記モールドエッジと前記ポリ マー構造との間にクランプ区域においてシールが形成されるようにクランプする ステップと、 前記モールドにエポキシ材料を導入するステップと、 前記エポキシ材料を硬化させるステップとを含む、請求項37に記載の方法。 52.前記モールドエッジが前記ポリマー構造の外側部分と、ポリマー構造の大 部分がエポキシパッケージ内に包封されるように整列させられる、請求項51に 記載の方法。 53.前記モールドエッジは前記ポリマー材料がクランプ区域において部分的に 変形するに十分な力で前記ポリマー構造上にクランプされる、請求項51に記載 の方法。 54.前記力はクランプ区域においてポリマー構造がその本来の寸法の約30な いし70%だけ変形するのに十分である、請求項53に記載の方法。
JP52167998A 1996-11-05 1997-11-04 改良されたリードフレーム構造および集積回路のパッケージ方法 Pending JP2001504273A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/744,520 US5939775A (en) 1996-11-05 1996-11-05 Leadframe structure and process for packaging intergrated circuits
US08/744,520 1996-11-05
PCT/US1997/020028 WO1998020552A1 (en) 1996-11-05 1997-11-04 Improved leadframe structure and process for packaging integrated circuits

Publications (1)

Publication Number Publication Date
JP2001504273A true JP2001504273A (ja) 2001-03-27

Family

ID=24993005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52167998A Pending JP2001504273A (ja) 1996-11-05 1997-11-04 改良されたリードフレーム構造および集積回路のパッケージ方法

Country Status (5)

Country Link
US (1) US5939775A (ja)
EP (1) EP0954878A1 (ja)
JP (1) JP2001504273A (ja)
TW (1) TW396565B (ja)
WO (1) WO1998020552A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
WO1998029903A1 (en) 1996-12-26 1998-07-09 Hitachi, Ltd. Resin-encapsulated semiconductor device and method for manufacturing the same
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
US6379991B2 (en) * 1999-07-26 2002-04-30 Micron Technology, Inc. Encapsulation methods for semiconductive die packages
US6426284B1 (en) 2000-03-20 2002-07-30 Illinois Tool Works Inc. Method of manufacturing wire bond pad
US20020011909A1 (en) * 2000-07-31 2002-01-31 Delta Electronics, Inc. Method for packing electronic device by interconnecting frame body and frame leads with insulating block and its packing structure
JP2002176130A (ja) 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6858862B2 (en) * 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6524887B2 (en) * 2001-07-20 2003-02-25 Intel Corporation Embedded recess in polymer memory package and method of making same
WO2005017995A1 (en) * 2003-08-08 2005-02-24 Dow Corning Corporation Process for fabricating electronic components using liquid injection molding
US7338841B2 (en) * 2005-04-14 2008-03-04 Stats Chippac Ltd. Leadframe with encapsulant guide and method for the fabrication thereof
US7897920B2 (en) * 2005-09-21 2011-03-01 Analog Devices, Inc. Radiation sensor device and method
WO2008075654A1 (ja) * 2006-12-18 2008-06-26 Shiima Electronics Inc. リードフレーム、その製造方法及びそのリードフレームを搭載した半導体装置
US8258609B2 (en) * 2007-03-21 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with lead support
US20100176533A1 (en) * 2007-09-05 2010-07-15 Nok Corporation Seal manufacturing method
US7739791B2 (en) * 2007-10-26 2010-06-22 Delphi Technologies, Inc. Method of producing an overmolded electronic module with a flexible circuit pigtail
US8324025B2 (en) 2010-04-22 2012-12-04 Team Pacific Corporation Power semiconductor device packaging
JP5549612B2 (ja) * 2011-01-31 2014-07-16 三菱電機株式会社 半導体装置の製造方法
CN104795377B (zh) * 2014-01-17 2019-02-19 恩智浦美国有限公司 具有引线网的半导体器件
US9704785B2 (en) 2015-01-14 2017-07-11 Mediatek Inc. Semiconductor package with die paddle

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778887A (en) * 1970-12-23 1973-12-18 Hitachi Ltd Electronic devices and method for manufacturing the same
US4204317A (en) * 1977-11-18 1980-05-27 The Arnold Engineering Company Method of making a lead frame
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS61296749A (ja) * 1985-06-25 1986-12-27 Toray Silicone Co Ltd 半導体装置用リードフレームの製造方法
US4890157A (en) * 1986-01-31 1989-12-26 Texas Instruments Incorporated Integrated circuit product having a polyimide film interconnection structure
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
US4899207A (en) * 1986-08-27 1990-02-06 Digital Equipment Corporation Outer lead tape automated bonding
US4778146A (en) * 1987-03-20 1988-10-18 Asm Fico Leadframe for flash-free insert molding and method therefor
US4796080A (en) * 1987-07-23 1989-01-03 Fairchild Camera And Instrument Corporation Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate
JPH0828455B2 (ja) * 1988-02-24 1996-03-21 富士通株式会社 リードフレーム及びそれを用いた電子部品の製造方法
US5147210A (en) * 1988-03-03 1992-09-15 Western Digital Corporation Polymer film interconnect
US4883774A (en) * 1988-03-21 1989-11-28 Motorola, Inc. Silver flashing process on semiconductor leadframes
US5208481A (en) * 1988-07-22 1993-05-04 Rohm Co., Ltd. Lead-frame for manufacturing semiconductor devices
US5336272A (en) * 1988-10-13 1994-08-09 Mitsubishi Denki Kabushiki Kaisha Method for molding a semiconductor package on a continuous leadframe
US5271148A (en) * 1988-11-17 1993-12-21 National Semiconductor Corporation Method of producing a leadframe
US4903401A (en) * 1989-04-03 1990-02-27 Motorola, Inc. Leadframe silver bleed elimination
JP2685582B2 (ja) * 1989-05-26 1997-12-03 株式会社日立製作所 リードフレーム及びこれを用いた半導体装置
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
CA2035857A1 (en) * 1990-02-06 1991-08-07 Kikuo Ichigi Leadframe
JPH0491464A (ja) * 1990-08-01 1992-03-24 Ibiden Co Ltd リードフレーム
US5343072A (en) * 1990-08-20 1994-08-30 Rohm Co., Ltd. Method and leadframe for making electronic components
GB9018764D0 (en) * 1990-08-28 1990-10-10 Lsi Logic Europ Packaging of electronic devices
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US5391439A (en) * 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
US5270262A (en) * 1991-02-28 1993-12-14 National Semiconductor Corporation O-ring package
US5185653A (en) * 1990-11-08 1993-02-09 National Semiconductor Corporation O-ring package
US5403785A (en) * 1991-03-03 1995-04-04 Matsushita Electric Works, Ltd. Process of fabrication IC chip package from an IC chip carrier substrate and a leadframe and the IC chip package fabricated thereby
JPH04283953A (ja) * 1991-03-12 1992-10-08 Dainippon Printing Co Ltd 半導体用リードフレーム材およびリードフレームの製造法
JPH04317346A (ja) * 1991-04-17 1992-11-09 Fujitsu Ltd 半導体チップの実装構造
JP2608192B2 (ja) * 1991-04-26 1997-05-07 三菱電機株式会社 リードフレーム
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby
US5213748A (en) * 1991-06-27 1993-05-25 At&T Bell Laboratories Method of molding a thermoplastic ring onto a leadframe
US5221812A (en) * 1991-06-28 1993-06-22 Vlsi Technology, Inc. System for protecting leads to a semiconductor chip package during testing, burn-in and handling
JPH0521695A (ja) * 1991-07-12 1993-01-29 Dainippon Printing Co Ltd リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
JPH05304226A (ja) * 1991-08-16 1993-11-16 Mitsubishi Electric Corp 半導体装置の製造方法および製造装置
US5177591A (en) * 1991-08-20 1993-01-05 Emanuel Norbert T Multi-layered fluid soluble alignment bars
US5231755A (en) * 1991-08-20 1993-08-03 Emanuel Technology, Inc. Method of forming soluble alignment bars
US5403784A (en) * 1991-09-03 1995-04-04 Microelectronics And Computer Technology Corporation Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template
JPH0575006A (ja) * 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
JPH0595079A (ja) * 1991-10-02 1993-04-16 Ibiden Co Ltd リードフレーム、半導体集積回路搭載用基板及び半導体装置並びにそれらの製造方法
JP2917607B2 (ja) * 1991-10-02 1999-07-12 セイコーエプソン株式会社 半導体装置用リードフレーム
US5225897A (en) * 1991-10-02 1993-07-06 Unitrode Corporation Molded package for semiconductor devices with leadframe locking structure
JPH05152487A (ja) * 1991-11-28 1993-06-18 Yamada Seisakusho Co Ltd リードフレーム及びその製造方法並びに半導体装置
IT1252575B (it) * 1991-12-20 1995-06-19 Sgs Thomson Microelectronics Stampo e procedimento per la fabbricazione di dispositivi a semiconduttore in plastica, con dissipatore metallico visibile per il controllo della saldatura
JP2931936B2 (ja) * 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
JP2682936B2 (ja) * 1992-02-07 1997-11-26 ローム株式会社 半導体装置
JPH05243478A (ja) * 1992-02-28 1993-09-21 Nec Kyushu Ltd 樹脂封止形半導体装置用リードフレーム
JPH05267385A (ja) * 1992-03-17 1993-10-15 Rohm Co Ltd ワイヤーボンディング装置
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5309027A (en) * 1992-06-15 1994-05-03 Motorola, Inc. Encapsulated semiconductor package having protectant circular insulators
US5355018A (en) * 1992-06-26 1994-10-11 Fierkens Richard H J Stress-free semiconductor leadframe
US5239131A (en) * 1992-07-13 1993-08-24 Olin Corporation Electronic package having controlled epoxy flow
US5389577A (en) * 1992-08-31 1995-02-14 Sgs-Thomson Microelectronics, Inc. Leadframe for integrated circuits
US5286999A (en) * 1992-09-08 1994-02-15 Texas Instruments Incorporated Folded bus bar leadframe
US5309322A (en) * 1992-10-13 1994-05-03 Motorola, Inc. Leadframe strip for semiconductor packages and method
JPH06132466A (ja) * 1992-10-16 1994-05-13 Nippon Steel Corp 半導体装置用リードフレーム
US5359225A (en) * 1992-11-06 1994-10-25 Intel Corporation Thin, high leadcount package
JPH06244355A (ja) * 1993-02-15 1994-09-02 Tetsuya Hojo リードフレームのピン保持固定部の形成方法、樹脂モールド時の樹脂漏れ防止部の形成方法、およびic等の放熱板固定部の形成方法
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5328552A (en) * 1993-03-30 1994-07-12 At&T Bell Laboratories Leadframe processing for molded package arrangements
JPH0730037A (ja) * 1993-05-11 1995-01-31 Sumitomo Metal Mining Co Ltd リードフレーム
US5339518A (en) * 1993-07-06 1994-08-23 Motorola, Inc. Method for making a quad leadframe for a semiconductor device
US5455745A (en) * 1993-07-26 1995-10-03 National Semiconductor Corporation Coated bonding wires in high lead count packages
US5329159A (en) * 1993-08-03 1994-07-12 Motorola, Inc. Semiconductor device employing an aluminum clad leadframe
JP2834990B2 (ja) * 1993-11-02 1998-12-14 ローム株式会社 クワッド型半導体装置用リードフレームの構造
US5422313A (en) * 1994-05-03 1995-06-06 Texas Instruments Incorporated Integrated circuit device and manufacturing method using photoresist lead covering
US5637914A (en) * 1994-05-16 1997-06-10 Hitachi, Ltd. Lead frame and semiconductor device encapsulated by resin

Also Published As

Publication number Publication date
WO1998020552A1 (en) 1998-05-14
US5939775A (en) 1999-08-17
EP0954878A1 (en) 1999-11-10
TW396565B (en) 2000-07-01

Similar Documents

Publication Publication Date Title
JP2001504273A (ja) 改良されたリードフレーム構造および集積回路のパッケージ方法
KR100884668B1 (ko) 반도체 장치
JP2875139B2 (ja) 半導体装置の製造方法
JP5564392B2 (ja) 半導体装置
US6111324A (en) Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package
US6329606B1 (en) Grid array assembly of circuit boards with singulation grooves
US5925934A (en) Low cost and highly reliable chip-sized package
EP0623956A2 (en) A semiconductor device having no die supporting surface and method for making the same
US20020197826A1 (en) Singulation method used in leadless packaging process
US20110057298A1 (en) Partially Patterned Lead Frames and Methods of Making and Using the Same in Semiconductor Packaging
KR20020014756A (ko) 반도체 장치 및 그 제조 방법
EP3440697B1 (en) Flat no-leads package with improved contact leads
TWI274409B (en) Process for manufacturing sawing type leadless semiconductor packages
EP0520679A2 (en) Method of forming a premolded package assembly
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JPH0870082A (ja) 半導体集積回路装置およびその製造方法ならびにリードフレーム
KR100262812B1 (ko) 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법
JP4764608B2 (ja) 半導体装置
KR100726778B1 (ko) 반도체 패키지용 리드 프레임 및 반도체 패키지 제조방법
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置
JP2003188315A (ja) 半導体装置及びその製造方法
KR19980033207A (ko) 반도체 패키지 구조 및 그 제조 방법
KR20050020377A (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
JPH05343586A (ja) 表面実装部品及びその製造方法
EP0963605A2 (en) Improved leadframe structure with locked inner leads and process for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041104

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20050419