KR20050020377A - 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법 - Google Patents

리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법 Download PDF

Info

Publication number
KR20050020377A
KR20050020377A KR1020030058280A KR20030058280A KR20050020377A KR 20050020377 A KR20050020377 A KR 20050020377A KR 1020030058280 A KR1020030058280 A KR 1020030058280A KR 20030058280 A KR20030058280 A KR 20030058280A KR 20050020377 A KR20050020377 A KR 20050020377A
Authority
KR
South Korea
Prior art keywords
pad
lead
lead frame
dam bar
semiconductor chip
Prior art date
Application number
KR1020030058280A
Other languages
English (en)
Other versions
KR100983304B1 (ko
Inventor
백승동
이상무
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020030058280A priority Critical patent/KR100983304B1/ko
Publication of KR20050020377A publication Critical patent/KR20050020377A/ko
Application granted granted Critical
Publication of KR100983304B1 publication Critical patent/KR100983304B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명에 따르면, 반도체 칩이 탑재될 패드와; 상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와; 상기 패드의 일 측으로부터 연장된 타이바와; 상기 리이드의 단부로부터 연장되어 리이드들 사이를 상호 연결시키는 것으로서, 일 표면에 형성된 홈을 가지는 댐바;를 구비하는 리이드 프레임이 제공된다. 또한 그것을 적용한 반도체 팩키지 및, 반도체 팩키지의 제조 방법이 제공된다.

Description

리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지 및, 반도체 팩키지의 제조 방법{Lead frame and semiconductor package manufactured by applying the same and manufacturing method thereof}
본 발명은 리이드 프레임과 그것을 구비한 반도체 팩키지에 관한 것으로서, 보다 상세하게는 리이드 프레임의 댐바 표면에 홈이 형성된 리이드 프레임 및, 그것을 구비한 반도체 팩키지에 관한 것이다.
통상적으로 반도체 팩키지는 반도체 칩을 리이드 프레임의 패드상에 배치하고, 반도체 칩의 전극과 리이드 프레임의 이너 리이드를 와이어 본딩시킨후에, 몰딩 수지로 상기 패드와 이너 리이드 프레임을 엔캡슐레이션시킴으로써 형성된다. 최근의 추세에 따르면 반도체 팩키지는 점점 용량은 대형화되고 크기는 소형화되어 가고 있으며, 예를 들면 칩 스케일 반도체 팩키지등이 구현되고 있다.
반도체 팩키지의 제조 공정은 리이드 프레임상에 반도체 칩을 접합시키는 공정과, 상기 반도체 칩의 전극과 리이드 프레임의 이너 리이드를 본딩 와이어로 연결시키는 와이어 본딩 공정과, 상기 리이드 프레임과 반도체 칩의 외관을 수지로 몰딩하는 공정을 구비한다. 통상적으로 몰딩 공정은 반도체 칩을 탑재시킨 리이드 프레임을 몰딩 플레이트내에 배치시킨 상태에서 몰딩 수지를 흘려넣음으로써 이루어진다. 몰딩 수지가 경화됨으로써 엔캡슐레이션이 형성된다.
도 1 에 도시된 것은 통상적인 칩 스케일 반도체 팩키지의 개략적인 단면도이다.
도면을 참조하면, 칩 스케일 반도체 팩키지는 패드(11)상에 반도체 칩(14)이 부착되어 있으며, 패드(11)의 가장자리에 다수의 리이드(12)들이 배치되어 있다. 패드(11)와 리이드(12)는 다운셋(downset) 가공에 의해서 상이한 평면에 배치될 수 있으며, 도면에 도시되지 않은 다른 예에서는 패드와 리이드가 동일한 평면에 배치되거나 또는 업셋(upset) 가공에 의해서 리이드가 패드보다 높은 평면에 배치될 수도 있을 것이다. 와이어 본딩(wire bonding)에 의해서 적용되는 본딩 와이어(13)와 같은 전기 접속 부재는 반도체 칩(14)의 전극과 리이드(12)를 연결함으로써 반도체 칩(14)의 전극을 리이드(12)를 통하여 외부 회로에 연결시킬 수 있다. 다른 예에서는 본딩 와이어 대신에 범프와 같은 전기 접속 부재를 이용하여 반도체 칩의 전극과 리이드를 연결시킬 수 있다. 엔캡슐레이션(15)은 상기 패드(11), 반도체 칩(14), 전기 접속 부재(13) 및, 리이드(12)를 감싼다. 리이드(12)의 저면은 엔캡슐레이션(15)의 저면으로부터 외부로 노출되며, 도시되지 않은 범프가 상기 리이드(12)의 저면에 접합됨으로써 외부 회로에 반도체 팩키지를 전기적으로 연결시킬 수 있다.
도 2 에 도시된 것은 도 1 에 도시된 것과 같은 칩 스케일 반도체 팩키지에 적용할 수 있는 리이드 프레임의 평면 형상을 개략적으로 도시한 평면도로서, 다운셋 가공 되기 이전의 형상이다.
도면을 참조하면, 이것은 타이바(tie-bar)가 구비된 유형의 리이드 프레임이다. 리이드 프레임(20)은 반도체 칩이 그 표면에 탑재될 패드(21)와, 상기 패드(21)의 가장자리에 배치된 다수의 리이드(23)와, 상기 패드(21)의 모서리 부분으로부터 방사상으로 연장된 타이바(21)를 구비한다. 타이바(22)는 패드(21)를 지지하는 역할을 한다. 리이드(23)의 외측 단부로부터 댐바(24)가 연장되는데, 상기 댐바(24)는 상기 리이드들간의 상호 지지 역할을 하며 부가적으로 반도체 팩키지의 엔캡슐레이션 몰딩 공정에서 불필요한 수지 몰드의 유동을 제어하기 위한 방어벽의 역할을 하며, 팩키지 완성 이후에 절단된다.
도 3 에 도시된 것은 도 2 에 도시된 바와 같은 리이드 프레임을 다운셋 가공하여 몰딩 플레이트에 투입한 상태를 도시하는 단면도이다.
도면을 참조하면, 리이드 프레임의 패드(11)에 반도체 칩(14)을 부착시킨 것은 와이어 본딩이 이루어진 후에 몰딩 플레이트(31)의 내부로 투입된다. 몰딩 수지는 몰딩 플레이트(31)의 일측에 형성된 수지 유입구(32)를 통해서 유입되며 타측에 형성된 유출구(33)를 통해서는 공기가 유출된다.
몰딩 플레이트 공간내에서 몰딩 수지의 유동 속도는 몰딩 플레이트내에 형성된 공간의 위치에 따라서 달라질 수 있다. 이처럼 몰딩 수지의 유동 속도가 달라지는 것은 리이드 프레임의 형상에 기인한다. 예를 들면, 도 3 에 있어서 패드(11)의 하부에는 저항이 적으므로 화살표 A 로 표시된 몰딩 수지의 흐름이 빠르게 되는 반면에, 리이드 프레임의 패드(11)의 상부에는 반도체 칩(14)이 탑재되어 있으므로 화살표 B 로 표시된 몰딩 수지의 흐름이 빠르게 된다.
상기와 같이 몰딩 플레이트의 내부 공간에서 위치에 따라 몰딩 수지의 유동 속도가 달라지게 되면 몰딩 플레이트의 공간에 존재하던 공기가 정상적으로 배출될 수 없는 문제점이 발생한다. 예를 들면 몰딩 수지가 유입됨에 따라서 공기는 몰딩 플레이트(31)에 형성된 유출구(33)을 통해서 배출되는 것이 정상이지마, 몰딩 수지의 상이한 두 흐름(A 와 B 로 표시된 흐름)은 점선으로 표시된 원(C)의 부분에 에어포켓을 형성하며, 따라서 완성된 제품에서는 C 로 표시된 부분에 몰딩 수지가 없는 공동이 형성될 수 있다. 즉, C 로 표시된 부분에 기포가 발생할 수 있는 것이다. 이러한 기포는 크랙 또는 몰드 플래쉬(mold flash)의 원인이 되므로 전체적인 제품상의 안정을 크게 저하시킨다는 문제점이 있다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 몰딩 공정을 수행할 때 공기의 배출이 원활하게 이루어질 수 있도록 리이드 프레임의 댐바에 홈이 형성된 리이드 프레임을 제공하는 것이다.
본 발명의 다른 목적은 엔캡슐레이션의 내부에 기포가 발생하지 않도록 몰딩 공정시에 공기 배출을 원활하게 할 수 있는 리이드 프레임을 구비한 반도체 팩키지를 제공하는 것이다.
본 발명의 다른 목적은 엔캡슐레이션의 내부에 기포가 발생하지 않도록 몰딩 공정시에 공기 또는 몰드의 배출을 원활하게 할 수 있는 리이드 프레임을 적용하는 반도체 팩키지의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 몰드 프레쉬(mold flash)의 발생을 방지할 수 있는 반도체 팩키지의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따르면,
반도체 칩이 탑재될 패드와;
상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와;
상기 패드의 일 측으로부터 연장된 타이바와;
상기 리이드의 단부로부터 연장되어 리이드들 사이를 상호 연결시키는 것으로서, 일 표면에 형성된 홈을 가지는 댐바;를 구비하는 리이드 프레임이 제공된다.
본 발명의 다른 특징에 따르면, 상기 댐바에 형성된 홈은 상기 리이드의 연장 방향과 동일한 방향으로 연장된다.
본 발명의 일 특징에 따르면, 상기 댐바에 형성된 홈은 상기 리이드의 연장 방향에 직각인 방향으로 연장된다.
본 발명의 다른 특징에 따르면, 상기 댐바에 형성된 홈은 하프 에칭에 의해서 형성된다.
또한 본 발명에 따르면,
반도체 칩과;
상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와, 상기 패드의 일 측으로부터 연장된 타이바를 구비하는 리이드 프레임과;
상기 반도체 칩의 전극과 상기 리이드를 연결하는 전기 접속 부재와;
상기 반도체 칩, 상기 리이드 프레임 및, 상기 전기 접속 부재를 감싸는 엔캡슐레이션;을 구비하는 반도체 팩키지로서,
상기 리이드 프레임은 상기 리이드의 단부로부터 연장되어 리이드들 사이를 상호 연결시키는 것으로서 일 표면에 형성된 홈을 가지는 댐바를 상기 엔캡슐레이션 형성을 위한 몰딩 공정 이후에 절단함으로써 형성된 것을 특징으로 하는 반도체 팩키지가 제공된다.
또한 본 발명에 따르면, 패드, 상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드, 상기 패드의 일측으로부터 연장된 타이바 및, 상기 리이드의 단부로부터 연장되어 리이드들 사이를 상호 연결시키는 것으로서, 일 표면에 형성된 홈을 가지는 댐바를 구비하는 리이드 프레임과, 상기 리이드 프레임의 패드에 탑재된 반도체 칩과, 상기 반도체 칩의 전극과 상기 리이드 사이에 본딩된 전기 접속 부재를 몰딩 플레이트에 투입하여 몰딩을 수행하는 단계를 포함하는 반도체 팩키지의 제조 방법이 제공된다.
이하, 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 보다 상세히 설명하기로 한다.
도 4 에는 본 발명에 따른 리이드 프레임의 평면도가 도시되어 있다.
도면을 참조하면, 리이드 프레임의 전체적인 구조는 도 2를 참조하여 설명된 것과 전체적으로 유사하다. 즉, 도 2를 참조하여 설명된 바와 같이, 본 발명에 따른 리이드 프레임도 반도체 칩이 그 위에 탑재될 패드(41)와; 상기 패드(41)의 둘레에 배치되어 방사상으로 연장된 다수의 리이드(43)와; 상기 패드(41)의 일측으로부터 연장된 타이바(42)와; 상기 리이드(43)의 외측 단부로부터 연장되며 상기 리이드(43)들을 상호 연결하는 댐바(44);를 구비한다.
본 발명의 일 특징에 따르면, 상기 댐바(44)의 적어도 일 표면에는 홈(45)이 형성된다. 댐바(44)에 형성되는 홈(45)은 하프 에칭에 의해서 댐바(44)의 일 표면의 두께를 제거함으로써 형성될 수 있다. 댐바(44)의 일 표면에 형성된 홈(45)은 리이드 프레임과 반도체 칩을 몰딩하는 공정에서 공기의 원활한 배출을 가능하게 하는 역할을 한다. 즉, 도 3을 참조하여 설명된 바와 같이 몰딩 플레이트(31)의 내측으로 몰딩 수지가 유입되어 리이드 프레임 각 부분의 표면과 접촉할 때, 몰딩 플레이트(31)의 내측 각 부분에서 몰딩 수지가 유동하는 속도의 차이에 기인하여 배출되지 못한 공기들이 상기 댐바(44)의 표면상에 형성된 홈(45)을 통해서 배출될 수 있는 것이다. 댐바(44)의 일 표면에 형성된 홈은 일종의 공기 벤트(vent)의 역할을 하는 것이다. 또한 완성된 반도체 팩키지에서 홈(45)이 비기능부에 형성된 것이 특징이라고 할 수 있다.
댐바(44)의 표면에 형성되는 홈(45)은 댐바(44)의 상부 표면 또는 하부 표면 어느 곳에라도 형성될 수 있을 것이다. 그러나 도 3을 참조하여 설명된 바와 같이 패드(21)의 상부에서 공기의 배출이 원활하지 않을 수 있으므로 도 3 의 경우에서는 댐바의 상부 표면에 홈이 형성되는 것이 바람직스러울 것이다. 도면에 도시되지 않은 다른 예에서는 몰딩 수지의 유동성을 고려하여 댐바의 하부 표면에 형성되거나 또는 양측 표면 모두에 형성될 수도 있을 것이다.
도 5 에 도시된 것은 본 발명에 따른 리이드 프레임들이 다수로 구비된 리이드 프레임 스트립을 도시한 평면도이다.
도면을 참조하면, 리이드 프레임 스트립(50)은 다수의 단위 리이드 프레임(51)들이 연결 부분(52)을 통해서 연결된 것으로 도시되어 있다. 이처럼 다수의 단위 리이드 프레임(51)을 구비하는 리이드 프레임 스트립(50)은 개별적으로 분리되지 않은 상태에서 다운셋 가공, 반도체 칩의 부착 및, 와이어 본딩 또는 플립 칩 본딩을 거쳐서 하나의 몰딩 플레이트에 투입된다. 즉, 다수의 단위 리이드 프레임(51)들이 하나의 몰딩 플레이트내에서 동시에 몰딩 공정을 거치는 것이며, 대량 생산이 가능하다는데 의미가 있다. 몰딩 공정에서 단일체로서 몰딩된 다수의 반도체 팩키지는 이후의 다이싱(dicing) 공정에서 개별의 반도체 팩키지로 절단되며, 반도체 팩키지 절단 단계와 동시에, 또는 별도의 공정을 통해서 댐바도 리이드 프레임으로부터 제거된다. 이러한 다이싱 공정 및, 댐바 제거 공정은 당해 기술 분야에 공지된 바에 따라서 수행될 수 있다.
도 6 은 도 5 의 일부에 대한 확대도이다.
도면을 참조하면, 패드(61)의 일측으로부터 타이바(62)가 연장되며, 패드(61)의 둘레에는 다수의 리이드(63)가 배치되어 있다. 리이드(63)의 단부로부터 연장된 댐바(64)는 다수의 리이드를 상호 연결한다.
본 발명의 특징에 따른 홈(71)은 댐바(64)의 표면에 형성된다. 홈(71)은 댐바(64)의 두께를 감소시킴으로써 형성되는데, 위에서 언급된 바와 같이 하프 에칭에 의해서 형성될 수 있다. 도 6 에 도시된 예에서 홈(71)은 리이드(63)의 연장 방향에 직각인 상하 방향으로 연장되며, 그로부터 리이드(63)의 단부를 향해 좌우로도 연장된다. 홈(71)의 연장 방향 및, 길이는 임의로 선택할 수 있으며, 댐바(64)의 표면이라면 그 어느 위치에서라도 그 어떤 형태로도 형성될 수 있다.
한편, 도 6에서 도면 번호 67, 68, 69, 70 으로 표시된 부분은 에칭에 의해서 리이드 프레임 소재가 제거된 부분을 나타낸다. 즉, 도면 번호 67 은 패드(61)의 일부를 제거한 부분으로서 패드(61)의 가장자리를 따라서 연속되는 다수의 제거부분을 나타내고, 도면 번호 68 은 패드(61)와 리이드(63)의 내측 단부 사이 및, 리이드(63)들 사이에 형성된 소재의 제거 부분을 나타내며, 도면 번호 69 는 댐바(64)의 일부를 제거한 부분을 나타내며, 도면 번호 70 은 단위 리이드 프레임들 사이의 제거 부분을 나타낸다.
도 7 내지 도 11 에 도시된 것은 본 발명에 따른 다양한 형태의 리이드 프레임의 일부를 발췌하여 도시한 부분적인 평면도이며, 댐바에 형성된 홈의 다양한 형상을 나타낸 것이다.
도 7을 참조하면, 리이드(75)의 단부에 댐바(77)가 연장되어 있으며, 홈(76)은 리이드(75)와 동일한 방향으로 연장된다. 도면 번호 78 은 에칭에 의해 소재가 완전하게 제거된 부분을 나타낸다.
도 8을 참조하면, 리이드(81)의 단부에 댐바(82)가 연장되는데, 댐바(82)의 표면에 형성된 홈(83)은 다수의 리이드(81)들중 특정의 것의 단부를 감싸는 방식으로 연장되는 것을 알 수 있다.
도 9를 참조하면, 리이드(91)의 단부에 댐바(92)가 연장되며, 홈(93)은 리이드(91)의 길이 방향에 직각인 수평 방향에서 전체적으로 연장되고, 또한 일부의 리이드들 사이에서도 연장되는 것을 알 수 있다.
도 10을 참조하면, 리이드(101)의 단부에 댐바(102)가 연장되고, 리이드(101)의 길이 방향에 직각인 수평 방향와 수직 방향에서 댐바(102)의 표면 대부분에 걸쳐서 홈(103)이 연장되는 것을 알 수 있다.
본 발명에 따른 리이드 프레임은 댐바의 적어도 일 표면에 공기 배출을 위한 홈이 형성되어 있으므로 몰딩 공정시에 공기의 배출이 원활하게 이루어질 수 있다는 장점이 있다. 따라서 그러한 리이드 프레임을 적용하여 제조된 반도체 팩키지에서는 공기 배출 불량에 따른 크랙이나 몰드 플래쉬와 같은 현상이 방지될 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예지적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
도 1 에 도시된 것은 통상적인 반도체 팩키지의 개략적인 단면도를 도시한다.
도 2 는 도 1 에 도시된 반도체 팩키지에 구비될 수 있는 리이드 프레임의 평면도를 도시하는 것으로서, 타이바(tie-bar)를 구비하는 유형의 것이다.
도 3 에 도시된 것은 도 2 에 도시된 바와 같은 리이드 프레임을 다운셋 가공하여 몰딩 플레이트에 투입한 상태를 도시하는 단면도이다.
도 4 에는 본 발명에 따른 리이드 프레임의 평면도이다.
도 5 에 도시된 것은 본 발명에 따른 리이드 프레임들이 다수로 구비된 리이드 프레임 스트립을 도시한 평면도이다.
도 6 은 도 5 의 일부에 대한 확대도이다.
도 7 내지 도 11 에 도시된 것은 본 발명에 따른 다양한 형태의 리이드 프레임의 일부를 발췌하여 도시한 부분적인 평면도이며, 댐바에 형성된 홈의 다양한 형상을 나타낸 것이다.
< 도면의 주요 부호에 대한 간단한 설명 >
11. 패드 12. 리이드
13. 전기 접속 부재 14. 반도체 칩
15. 엔캡슐레이션 41. 패드
42. 타이바 43. 리이드
44. 댐바 45. 홈

Claims (6)

  1. 반도체 칩이 탑재될 패드와;
    상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와;
    상기 패드의 일측으로부터 연장된 타이바와;
    상기 리이드의 단부로부터 연장되어 리이드들 사이를 상호 연결시키는 것으로서, 일 표면에 형성된 홈을 가지는 댐바;를 구비하는 리이드 프레임.
  2. 제 1 항에 있어서,
    상기 댐바에 형성된 홈은 상기 리이드의 연장 방향과 동일한 방향으로 연장되는 것을 특징으로 하는 리이드 프레임.
  3. 제 2 항에 있어서,
    상기 댐바에 형성된 홈은 상기 리이드의 연장 방향에 직각인 방향으로 적어도 하나 이상으로 연장되는 것을 특징으로 하는 리이드 프레임.
  4. 제 1 항에 있어서,
    상기 댐바에 형성된 홈은 하프 에칭에 의해서 형성되는 것을 특징으로 하는 리이드 프레임.
  5. 반도체 칩과;
    상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드와, 상기 패드의 일측으로부터 연장된 타이바를 구비하는 리이드 프레임과;
    상기 반도체 칩의 전극과 상기 리이드를 연결하는 전기 접속 부재와;
    상기 반도체 칩, 상기 리이드 프레임 및, 상기 접속 부재를 감싸는 엔캡슐레이션;을 구비하는 반도체 팩키지로서,
    상기 리이드 프레임은 상기 리이드의 단부로부터 연장되어 리이드들 사이를 상호 연결시키는 것으로서 일 표면에 형성된 홈을 가지는 댐바를 상기 엔캡슐레이션 형성을 위한 몰딩 공정 이후에 절단함으로써 형성된 것을 특징으로 하는 반도체 팩키지.
  6. 패드, 상기 패드의 둘레에 배치되어 방사상으로 연장된 다수의 리이드, 상기 패드의 일측으로부터 연장된 타이바 및, 상기 리이드의 단부로부터 연장되어 리이드들 사이를 상호 연결시키는 것으로서, 일 표면에 형성된 홈을 가지는 댐바를 구비하는 리이드 프레임과, 상기 리이드 프레임의 패드에 탑재된 반도체 칩과, 상기 반도체 칩의 전극과 상기 리이드 사이에 본딩된 전기 접속 부재를 몰딩 플레이트에 투입하여 몰딩을 수행하는 단계를 포함하는 반도체 팩키지의 제조 방법.
KR1020030058280A 2003-08-22 2003-08-22 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법 KR100983304B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030058280A KR100983304B1 (ko) 2003-08-22 2003-08-22 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030058280A KR100983304B1 (ko) 2003-08-22 2003-08-22 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050020377A true KR20050020377A (ko) 2005-03-04
KR100983304B1 KR100983304B1 (ko) 2010-09-20

Family

ID=37229307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030058280A KR100983304B1 (ko) 2003-08-22 2003-08-22 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100983304B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193619B2 (en) 2009-03-18 2012-06-05 Samsung Electronics Co., Ltd. Lead frame and semiconductor package having the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP2002343919A (ja) 2001-05-16 2002-11-29 Nec Kansai Ltd リードフレーム
JP2003271919A (ja) 2002-03-18 2003-09-26 Shinko Electric Ind Co Ltd 非接触型ｉｃカード用フレームおよびこれを用いた非接触型ｉｃカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193619B2 (en) 2009-03-18 2012-06-05 Samsung Electronics Co., Ltd. Lead frame and semiconductor package having the same

Also Published As

Publication number Publication date
KR100983304B1 (ko) 2010-09-20

Similar Documents

Publication Publication Date Title
KR100703830B1 (ko) 수지밀봉형 반도체장치의 제조방법
JP3504297B2 (ja) 開口部のあるダイ支持部材を有する半導体装置
US7271036B2 (en) Leadframe alteration to direct compound flow into package
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US4894704A (en) Lead frame having projections for resin molding
US5623163A (en) Leadframe for semiconductor devices
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100983304B1 (ko) 리이드 프레임 및, 그것을 적용하여 제조된 반도체 팩키지및, 반도체 팩키지의 제조 방법
JP6034078B2 (ja) プリモールドリードフレームの製造方法、および、半導体装置の製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8273445B2 (en) Reinforced assembly carrier
KR20070035725A (ko) 2단 게이트 구조를 갖는 몰딩용 다이
KR100998037B1 (ko) 리이드 프레임 및, 그것을 구비한 반도체 팩키지
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JPH04293243A (ja) 樹脂封止用金型装置とゲートの切断方法
KR100531423B1 (ko) 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
KR20060081751A (ko) 배기 터널이 형성된 리드 노출형 패키지의 리드 프레임
KR19990012316A (ko) 반도체 패키지의 몰딩 금형 장치
JPH02295140A (ja) 半導体装置の樹脂封止方法
JPH0325945A (ja) 樹脂封止型半導体集積回路の樹脂封止装置
KR20010028388A (ko) 반도체 칩 패키지 몰딩 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee