JP2001244416A5 - - Google Patents

Download PDF

Info

Publication number
JP2001244416A5
JP2001244416A5 JP2000053620A JP2000053620A JP2001244416A5 JP 2001244416 A5 JP2001244416 A5 JP 2001244416A5 JP 2000053620 A JP2000053620 A JP 2000053620A JP 2000053620 A JP2000053620 A JP 2000053620A JP 2001244416 A5 JP2001244416 A5 JP 2001244416A5
Authority
JP
Japan
Prior art keywords
region
semiconductor
circuit
island
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000053620A
Other languages
English (en)
Other versions
JP2001244416A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2000053620A priority Critical patent/JP2001244416A/ja
Priority claimed from JP2000053620A external-priority patent/JP2001244416A/ja
Priority to TW090103242A priority patent/TW548687B/zh
Priority to US09/789,566 priority patent/US6384676B2/en
Priority to KR1020010009509A priority patent/KR100739991B1/ko
Publication of JP2001244416A publication Critical patent/JP2001244416A/ja
Priority to US10/087,820 priority patent/US6501330B2/en
Priority to US10/289,331 priority patent/US7095999B2/en
Publication of JP2001244416A5 publication Critical patent/JP2001244416A5/ja
Pending legal-status Critical Current

Links

Description

【特許請求の範囲】
【請求項1】 第1の回路ブロックと、第2の回路ブロックとが1つの半導体基板上に形成された半導体集積回路において、
上記第1の回路ブロックと第2の回路ブロックは、上記半導体基板表面の各々絶縁分離帯で囲まれた第1の島領域と第2の島領域にそれぞれ形成され、
上記第1の島領域と第2の島領域の能動素子形成箇所を除く基体領域には該基体領域よりも低抵抗の半導体領域が形成され、
上記低抵抗の半導体領域は電圧端子に接続されていることを特徴とする半導体集積回路。
【請求項2】 上記第1の島領域と第2の島領域との間の領域には、これらの島領域の互いに向き合う境界と並行するようにブロック間分離用の低抵抗半導体領域が形成され、該ブロック間分離用の低抵抗半導体領域は上記第1の島領域と第2の島領域との間の半導体領域よりも低抵抗の半導体領域とされ、電圧端子に接続されていることを特徴とする請求項1に記載の半導体集積回路。
【請求項3】 上記第1の回路ブロックは発振回路を有し、上記第1の島領域と第2の島領域との間の領域には、絶縁分離帯で囲まれた第3の島領域が形成され、この第3の島領域にはノイズの発生源となる回路またはノイズが伝達されることで誤動作するおそれのある回路の何れにも属さない回路が集まった第3の回路ブロックが形成され、
上記第3の島領域の能動素子形成箇所を除く基体領域には該基体領域よりも低抵抗の半導体領域が形成され、該低抵抗の半導体領域は電圧端子に接続されていることを特徴とする請求項1に記載の半導体集積回路。
【請求項4】 上記半導体基板は、支持基板上に絶縁層を介して半導体層が形成された多層構造基板であり、上記各島領域は上記半導体層に形成され、上記絶縁分離帯は上記半導体層を貫通して上記絶縁層に達するように形成されていることを特徴とする請求項1ないし3に記載の半導体集積回路。
【請求項5】 上記能動素子は上記半導体層内部に埋込み形成された低抵抗の埋込み半導体領域をコレクタ領域とする縦型バイポーラ・トランジスタであり、上記低抵抗の半導体領域は上記埋込み半導体領域と同一プロセスで形成された半導体領域であることを特徴とする請求項1ないし4に記載の半導体集積回路。
【請求項6】 第1発振信号および第2発振信号を生成する第1発振回路と、
第3発振信号を生成する第2発振回路と、
上記第1発振回路および第2発振回路の制御電圧を生成する発振制御回路と、
アンテナより受信された信号と上記第1発振信号とを合成して周波数を変換する第1ミキサ回路と、
上記第1ミキサ回路で周波数変換された信号を増幅する増幅回路と、
増幅された信号を上記第3発振信号を用いて復調する復調回路と、
上記アンテナより送信する信号と上記第2発振信号とを合成して周波数を変換する第2ミキサ回路と、
を有する信号処理用半導体集積回路であって、
上記第1ミキサ回路および上記第1発振回路は、半導体基板の絶縁分離帯で囲まれた1の島領域に形成され、
上記第2発振回路および上記増幅回路並びに上記復調回路は、半導体基板の絶縁分離帯で囲まれた第2の島領域に形成され、
上記第1の島領域と第2の島領域の能動素子形成箇所を除く基体領域には該基体領域よりも低抵抗の半導体領域が形成され、
上記低抵抗の半導体領域は電圧端子に接続されていることを特徴とする信号処理用半導体集積回路。
【請求項7】 上記第1の島領域と第2の島領域との間の領域には、これらの島領域の互いに向き合う境界と並行するようにブロック間分離用の低抵抗の半導体領域が形成され、該ブロック間分離用の低抵抗の半導体領域は上記第1の島領域と第2の島領域との間の半導体領域よりも低抵抗の半導体領域とされ、電圧端子に接続されていることを特徴とする請求項6に記載の信号処理用半導体集積回路。
【請求項8】 送信する信号を変調して上記第2ミキサ回路で上記第2発振信号と合成される信号を生成する変調回路と、集積回路内部を制御する制御回路とをさらに備えるとともに、
上記半導体基板には絶縁分離帯で囲まれた第3の島領域が設けられ、
上記第2ミキサ回路と上記発振制御回路と上記変調回路と上記制御回路は上記第3の島領域に形成されていることを特徴とする請求項6に記載の信号処理用半導体集積回路。
【請求項9】 上記半導体基板は、支持基板上に絶縁層を介して半導体層が形成された多層構造基板であり、上記各島領域は上記半導体層に形成され、上記絶縁分離帯は上記半導体層を貫通して上記絶縁層に達するように形成されていることを特徴とする請求項6ないし8に記載の信号処理用半導体集積回路。
【請求項10】 上記能動素子は上記半導体層内部に埋込み形成された低抵抗の埋込み半導体領域をコレクタ領域とする縦型バイポーラ・トランジスタであり、上記低抵抗の半導体領域は上記埋込み半導体領域と同一プロセスで形成された半導体領域であることを特徴とする請求項6ないし9に記載の信号処理用半導体集積回路。
【請求項11】 第1半導体領域と、
絶縁領域で囲まれた第1島領域と絶縁領域で囲まれた第2島領域とを有し、第1絶縁領域を介して上記第1半導体領域に形成された第2半導体領域と、
上記第1島領域に形成された第1回路ブロックと、
上記第2島領域に形成された第2回路ブロックと、
上記第1島領域の半導体領域に形成され、所定電位が供給され、上記第1島領域の上記半導体領域よりも低抵抗の第3半導体領域を有することを特徴とする半導体集積回路装置。
【請求項12】 上記第2半導体領域は、上記第1島領域と上記第2島領域との間に設けられた半導体領域を具備することを特徴とする請求項11に記載の半導体集積回路装置。
【請求項13】 上記第1島領域の上記半導体領域は、上記第3半導体領域が形成された第1領域と、上記第1領域から分離され、上記第1回路ブロックのための素子が設けられる第2領域とを有することを特徴とする請求項12に記載の半導体集積回路装置。
【請求項14】 第1半導体領域と、
絶縁領域で囲まれた第1島領域と絶縁領域で囲まれた第2島領域とを有し、第1絶縁領域を介して上記第1半導体領域に形成された第2半導体領域と、
上記第1島領域に形成された第1回路ブロックと、
上記第2島領域に形成された第2回路ブロックと、
上記第1島領域と上記第2島領域との間に設けられ、所定電位が供給され、上記第2半導体領域よりも低抵抗の第3半導体領域を有することを特徴とする半導体集積回路装置。
【請求項15】 上記第1島領域の上記半導体領域は、上記第1島領域の半導体領域よりも低抵抗で、所定の電位が供給される第4半導体領域を有することを特徴とする請求項14に記載の半導体集積回路装置。
【請求項16】 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項15に記載の半導体集積回路装置。
【請求項17】 第1周波数の増幅された信号を出力する低雑音増幅回路と、
上記増幅された信号を受け、上記第1周波数よりも周波数が低い第2周波数の信号へ変換する第1ミキサと、
上記第1ミキサに結合された復号回路と、
送信されるべき信号を符号化する符号化回路と、
上記符号化回路に結合された第2ミキサとを有し、
上記第1ミキサは、絶縁領域を介して第2半導体領域に形成された第1半導体領域であって、絶縁バンドにより囲まれた第1島領域に形成され、
上記第2ミキサは、上記第1半導体領域であって、絶縁バンドにより囲まれた第2島領域に形成され、
上記第1島領域と上記第2島領域の1つは、所定の電位が供給され、上記1つの島領域よりも低抵抗の第3半導体領域を有することを特徴とする無線通信用半導体集積回路装置。
【請求項18】 上記第1島領域と上記第2島領域との間の半導体領域に形成された第4半導体領域を有し、該第4半導体領域は、上記第1島領域と上記第2島領域との間の上記半導体領域よりも低抵抗にされ、所定の電位が供給されることを特徴とする請求項17に記載の無線通信用半導体集積回路装置。
【請求項19】 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項18に記載の無線通信用半導体集積回路装置。
【請求項20】 第1周波数の増幅された信号を出力する低雑音増幅回路と、
上記増幅された信号を受け、上記第1周波数よりも周波数が低い第2周波数の信号へ変換する第1ミキサと、
上記第1ミキサに結合された復号回路と、
送信されるべき信号を符号化する符号化回路と、
上記符号化回路に結合された第2ミキサとを有し、
上記第1ミキサは、絶縁領域を介して第2半導体領域に形成された第1半導体領域であって、絶縁バンドにより囲まれた第1島領域に形成され、
上記第2ミキサは、上記第1半導体領域であって、絶縁バンドにより囲まれた第2島領域に形成され、
上記第1島領域と上記第2島領域のそれぞれは、所定の電位が供給され、上記第1島領域と上記第2島領域のそれぞれよりも低抵抗の第3半導体領域を有することを特徴とする無線通信用半導体集積回路装置。
【請求項21】 上記第1島領域と上記第2島領域との間の半導体領域に形成された第4半導体領域を有し、該第4半導体領域は、上記第1島領域と上記第2島領域との間の上記半導体領域よりも低抵抗にされ、所定の電位が供給されることを特徴とする請求項20に記載の無線通信用半導体集積回路装置。
【請求項22】 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項21に記載の無線通信用半導体集積回路装置。
【請求項23】 第1周波数の増幅された信号を出力する低雑音増幅回路と、
上記増幅された信号を受け、上記第1周波数よりも周波数が低い第2周波数の信号へ変換する第1ミキサと、
上記第1ミキサに結合された復号回路と、
送信されるべき信号を符号化する符号化回路と、
上記符号化回路に結合された第2ミキサとを有し、
上記符号化回路は、絶縁領域を介して第2半導体領域に形成された第1半導体領域であって、絶縁バンドにより囲まれた第1島領域に形成され、
上記復号回路は、上記第1半導体領域であって、絶縁バンドにより囲まれた第2島領域に形成され、
上記第1島領域と上記第2島領域の1つは、所定の電位が供給され、上記1つの島領域よりも低抵抗の第3半導体領域を有することを特徴とする無線通信用半導体集積回路装置。
【請求項24】 上記第1島領域と上記第2島領域との間の半導体領域に形成された第4半導体領域を有し、該第4半導体領域は、上記第1島領域と上記第2島領域との間の上記半導体領域よりも低抵抗にされ、所定の電位が供給されることを特徴とする請求項23に記載の無線通信用半導体集積回路装置。
【請求項25】 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項24に記載の無線通信用半導体集積回路装置。
【請求項26】 第1周波数の増幅された信号を出力する低雑音増幅回路と、
上記増幅された信号を受け、上記第1周波数よりも周波数が低い第2周波数の信号へ変換する第1ミキサと、
上記第1ミキサに結合された復号回路と、
送信されるべき信号を符号化する符号化回路と、
上記符号化回路に結合された第2ミキサとを有し、
上記符号化回路は、絶縁領域を介して第2半導体領域に形成された第1半導体領域であって、絶縁バンドにより囲まれた第1島領域に形成され、
上記復号回路は、上記第1半導体領域であって、絶縁バンドにより囲まれた第2島領域に形成され、
上記第1島領域と上記第2島領域のそれぞれは、所定の電位が供給され、上記第1島領域と上記第2島領域のそれぞれよりも低抵抗の第3半導体領域を有することを特徴とする無線通信用半導体集積回路装置。
【請求項27】 上記第1島領域と上記第2島領域との間の半導体領域に形成された第4半導体領域を有し、該第4半導体領域は、上記第1島領域と上記第2島領域との間の上記半導体領域よりも低抵抗にされ、所定の電位が供給されることを特徴とする請求項26に記載の無線通信用半導体集積回路装置。
【請求項28】 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項27に記載の無線通信用半導体集積回路装置。
【請求項29】 上記第1半導体領域に形成された絶縁バンドにより囲まれた第3島領域を有し、該第3島領域には、所定の電位が供給され、上記第3島領域よりも低抵抗の第5半導体領域と、上記第1ミキサとが形成されていることを特徴とする請求項26に記載の無線通信用半導体集積回路装置。
【請求項30】 上記第2島領域は、第1島領域と第3島領域との間に配置されていることを特徴とする請求項29に記載の無線通信用半導体集積回路装置。
【請求項31】 上記第3半導体領域に供給されるべき所定の電位は、上記第5半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項30に記載の無線通信用半導体集積回路装置。

Claims (43)

  1. 第1の回路ブロックと、第2の回路ブロックとが1つの半導体基板上に形成された半導体集積回路において、
    上記第1の回路ブロックと第2の回路ブロックは、上記半導体基板表面の各々絶縁分離帯で囲まれた第1の島領域と第2の島領域にそれぞれ形成され、
    上記第1の島領域と第2の島領域の能動素子形成箇所を除く基体領域には該基体領域よりも低抵抗の半導体領域が形成され、
    上記低抵抗の半導体領域は電圧端子に接続されていることを特徴とする半導体集積回路。
  2. 上記第1の島領域と第2の島領域との間の領域には、これらの島領域の互いに向き合う境界と並行するようにブロック間分離用の低抵抗半導体領域が形成され、該ブロック間分離用の低抵抗半導体領域は上記第1の島領域と第2の島領域との間の半導体領域よりも低抵抗の半導体領域とされ、電圧端子に接続されていることを特徴とする請求項1に記載の半導体集積回路。
  3. 上記第1の回路ブロックは発振回路を有し、上記第1の島領域と第2の島領域との間の領域には、絶縁分離帯で囲まれた第3の島領域が形成され、この第3の島領域にはノイズの発生源となる回路またはノイズが伝達されることで誤動作するおそれのある回路の何れにも属さない回路が集まった第3の回路ブロックが形成され、
    上記第3の島領域の能動素子形成箇所を除く基体領域には該基体領域よりも低抵抗の半導体領域が形成され、該低抵抗の半導体領域は電圧端子に接続されていることを特徴とする請求項1に記載の半導体集積回路。
  4. 上記半導体基板は、支持基板上に絶縁層を介して半導体層が形成された多層構造基板であり、上記各島領域は上記半導体層に形成され、上記絶縁分離帯は上記半導体層を貫通して上記絶縁層に達するように形成されていることを特徴とする請求項1ないし3に記載の半導体集積回路。
  5. 上記能動素子は上記半導体層内部に埋込み形成された低抵抗の埋込み半導体領域をコレクタ領域とする縦型バイポーラ・トランジスタであり、上記低抵抗の半導体領域は上記埋込み半導体領域と同一プロセスで形成された半導体領域であることを特徴とする請求項1ないし4に記載の半導体集積回路。
  6. 第1発振信号および第2発振信号を生成する第1発振回路と、
    第3発振信号を生成する第2発振回路と、
    上記第1発振回路および第2発振回路の制御電圧を生成する発振制御回路と、
    アンテナより受信された信号と上記第1発振信号とを合成して周波数を変換する第1ミキサ回路と、
    上記第1ミキサ回路で周波数変換された信号を増幅する増幅回路と、
    増幅された信号を上記第3発振信号を用いて復調する復調回路と、
    上記アンテナより送信する信号と上記第2発振信号とを合成して周波数を変換する第2ミキサ回路と、
    を有する信号処理用半導体集積回路であって、
    少なくとも、上記第1ミキサ回路および上記第1発振回路と、上記第2発振回路および上記増幅回路並びに上記復調回路とを、半導体基板上において離間して配置したことを特徴とする信号処理用半導体集積回路。
  7. 送信する信号を上記第3発振信号もしくは第4発振信号を用いて変調して上記第2ミキサ回路で上記第2発振信号と合成される信号を生成する変調回路と、集積回路内部を制御する制御回路とをさらに備え、上記第1ミキサ回路および上記第1発振回路と、上記第2発振回路および上記増幅回路並びに上記復調回路とは互いに離間され、それらの回路間には、上記第2ミキサ回路と上記発振制御回路と上記変調回路と上記制御回路のいずれか一つまたはそれらを組み合わせたものが配置されていることを特徴とする請求項6に記載の信号処理用半導体集積回路。
  8. 上記第1ミキサ回路で周波数変換された信号と上記第2発振回路で生成された上記第3発振信号を合成することにより第2段階の周波数変換を行なう第3ミキサ回路をさらに備え、上記第1ミキサ回路および上記第1発振回路と、上記第2発振回路および上記増幅回路並びに上記復調回路および上記第3ミキサ回路とは互いに離間され、離間されたそれらの回路の間には、上記第2ミキサ回路と上記発振制御回路と上記変調回路と上記制御回路のいずれか一つまたはそれらを組み合わせたものが配置されていることを特徴とする請求項6に記載の信号処理用半導体集積回路。
  9. 第1発振信号および第2発振信号を生成する第1発振回路と、
    第3発振信号を生成する第2発振回路と、
    上記第1発振回路および第2発振回路の制御電圧を生成する発振制御回路と、
    アンテナより受信された信号と上記第1発振信号とを合成して周波数を変換する第1ミキサ回路と、
    上記第1ミキサ回路で周波数変換された信号を増幅する増幅回路と、
    増幅された信号を上記第3発振信号を用いて復調する復調回路と、
    上記アンテナより送信する信号と上記第2発振信号とを合成して周波数を変換する第2ミキサ回路と、
    を有する信号処理用半導体集積回路であって、
    上記第1ミキサ回路および上記第1発振回路は、半導体基板の絶縁分離帯で囲まれた1の島領域に形成され、
    上記第2発振回路および上記増幅回路並びに上記復調回路は、半導体基板の絶縁分離帯で囲まれた第2の島領域に形成され、
    上記第1の島領域と第2の島領域の能動素子形成箇所を除く基体領域には該基体領域よりも低抵抗の半導体領域が形成され、
    上記低抵抗の半導体領域は電圧端子に接続されていることを特徴とする信号処理用半導体集積回路。
  10. 上記第1の島領域と第2の島領域との間の領域には、これらの島領域の互いに向き合う境界と並行するようにブロック間分離用の低抵抗の半導体領域が形成され、該ブロック間分離用の低抵抗の半導体領域は上記第1の島領域と第2の島領域との間の半導体領域よりも低抵抗の半導体領域とされ、電圧端子に接続されていることを特徴とする請求項9に記載の半導体集積回路。
  11. 送信する信号を変調して上記第2ミキサ回路で上記第2発振信号と合成される信号を生成する変調回路と、集積回路内部を制御する制御回路とをさらに備えるとともに、
    上記半導体基板には絶縁分離帯で囲まれた第3の島領域が設けられ、
    上記第2ミキサ回路と上記発振制御回路と上記変調回路と上記制御回路は上記第3の島領域に形成されていることを特徴とする請求項9に記載の信号処理用半導体集積回路。
  12. 上記半導体基板は、支持基板上に絶縁層を介して半導体層が形成された多層構造基板であり、上記各島領域は上記半導体層に形成され、上記絶縁分離帯は上記半導体層を貫通して上記絶縁層に達するように形成されていることを特徴とする請求項9ないし11に記載の半導体集積回路。
  13. 上記能動素子は上記半導体層内部に埋込み形成された低抵抗の埋込み半導体領域をコレクタ領域とする縦型バイポーラ・トランジスタであり、上記低抵抗の半導体領域は上記埋込み半導体領域と同一プロセスで形成された半導体領域であることを特徴とする請求項9ないし12に記載の半導体集積回路。
  14. 第1半導体領域と、
    絶縁領域で囲まれた第1島領域と絶縁領域で囲まれた第2島領域とを有し、第1絶縁領域を介して上記第1半導体領域に形成された第2半導体領域と、
    上記第1島領域に形成された第1回路ブロックと、
    上記第2島領域に形成された第2回路ブロックと、
    上記第1島領域の半導体領域に形成され、所定の電圧が供給され、上記第1島領域の上記半導体領域よりも抵抗が低い第3半導体領域と、
    上記第2島領域の半導体領域に形成され、所定の電圧が供給され、上記第2島領域の上記半導体領域よりも抵抗が低い第4半導体領域とを備えることを特徴とする半導体集積回路装置。
  15. 上記第2半導体領域は、上記第1島領域と上記第2島領域との間に設けられた半導体領域を具備することを特徴とする請求項12に記載の半導体集積回路装置。
  16. 上記第1島領域の上記半導体領域は、上記第3半導体領域が形成された第1領域と、上記第1領域から分離され、上記第1回路ブロックのための素子が設けられる第2領域とを有し、上記第2島領域の上記半導体領域は、上記第4半導体領域が形成された第1領域と、上記第1領域から分離され、上記第2回路ブロックのための素子が設けられる第2領域とを有することを特徴とする請求項15に記載の半導体集積回路装置。
  17. 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項16に記載の半導体集積回路装置。
  18. 上記素子はバイポーラ・トランジスタであることを特徴とする請求項16に記載の半導体集積回路装置。
  19. 第1半導体領域と、
    絶縁領域で囲まれた第1島領域と絶縁領域で囲まれた第2島領域とを有し、第1絶縁領域を介して上記第1半導体領域に形成された第2半導体領域と、
    上記第1島領域に形成された第1回路ブロックと、
    上記第2島領域に形成された第2回路ブロックと、
    上記第1島領域の半導体領域に形成され、所定電位が供給され、上記第1島領域の上記半導体領域よりも低抵抗の第3半導体領域を有することを特徴とする半導体集積回路装置。
  20. 上記第2半導体領域は、上記第1島領域と上記第2島領域との間に設けられた半導体領域を具備することを特徴とする請求項19に記載の半導体集積回路装置。
  21. 上記第1島領域の上記半導体領域は、上記第3半導体領域が形成された第1領域と、上記第1領域から分離され、上記第1回路ブロックのための素子が設けられる第2領域とを有することを特徴とする請求項20に記載の半導体集積回路装置。
  22. 第1半導体領域と、
    絶縁領域で囲まれた第1島領域と絶縁領域で囲まれた第2島領域とを有し、第1絶縁領域を介して上記第1半導体領域に形成された第2半導体領域と、
    上記第1島領域に形成された第1回路ブロックと、
    上記第2島領域に形成された第2回路ブロックと、
    上記第1島領域と上記第2島領域との間に設けられ、所定電位が供給され、上記第2半導体領域よりも低抵抗の第3半導体領域を有することを特徴とする半導体集積回路装置。
  23. 上記第1島領域の上記半導体領域は、上記第1島領域の半導体領域よりも低抵抗で、所定の電位が供給される第4半導体領域を有することを特徴とする請求項22に記載の半導体集積回路装置。
  24. 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項23に記載の半導体集積回路装置。
  25. 第1発振信号と第2発振信号とを形成する第1発振回路と、
    第3発振信号を形成する第2発振回路と、
    上記第1発振回路と上記第2発振回路供給されるべき制御電圧を形成する発振制御回路と、
    上記第1発振信号を用いて、アンテナからの信号の周波数を変換する第1ミキサ回路と、
    上記第1ミキサ回路からの出力信号を増幅する増幅回路と、
    上記第3発振信号を用いて、上記増幅回路からの出力信号を復調する復調回路と、
    上記第2発振信号を用いて、送信されるべき信号の周波数を変換する第2ミキサ回路とを有し、
    上記第1ミキサ回路と上記第1発振回路を含む第1グループと、上記第2発振回路、上記増幅回路及び上記復号回路を含む第2グループは、1つの半導体領域に形成され、互いに分離されていることを特徴とする信号処理半導体集積回路装置。
  26. 上記第1ミキサ回路と上記第1発振回路は、絶縁バンドで囲まれ、絶縁領域を介して上記半導体領域に形成された第1島領域に形成され、上記第2発振回路、上記増幅回路及び上記復号回路は、絶縁バンドで囲まれ、絶縁領域を介して上記半導体領域に形成された第2島領域に形成され、上記第1島領域は、上記第1島領域の半導体領域よりも低抵抗で、所定の電位が供給される第2半導体領域を有することを特徴とする請求項25に記載の信号処理半導体集積回路装置。
  27. 上記第2島領域は、上記第2島領域の半導体領域よりも低抵抗で、所定の電位が供給される第3半導体領域を有することを特徴とする請求項26に記載の信号処理半導体集積回路装置。
  28. 上記第1島領域と上記第2島領域との間の半導体領域に形成され、上記第1島領域と上記第2島領域との問の半導体領域よりも低抵抗で、所定の電位が供給される第4半導体領域を有することを特徴とする請求項26又は請求項27に記載の信号処理半導体集積回路装置。
  29. 第1周波数の増幅された信号を出力する低雑音増幅回路と、
    上記増幅された信号を受け、上記第1周波数よりも周波数が低い第2周波数の信号へ変換する第1ミキサと、
    上記第1ミキサに結合された復号回路と、
    送信されるべき信号を符号化する符号化回路と、
    上記符号化回路に結合された第2ミキサとを有し、
    上記第1ミキサは、絶縁領域を介して第2半導体領域に形成された第1半導体領域であって、絶縁バンドにより囲まれた第1島領域に形成され、
    上記第2ミキサは、上記第1半導体領域であって、絶縁バンドにより囲まれた第2島領域に形成され、
    上記第1島領域と上記第2島領域の1つは、所定の電位が供給され、上記1つの島領域よりも低抵抗の第3半導体領域を有することを特徴とする無線通信用半導体集積回路装置。
  30. 上記第1島領域と上記第2島領域との間の半導体領域に形成された第4半導体領域を有し、該第4半導体領域は、上記第1島領域と上記第2島領域との間の上記半導体領域よりも低抵抗にされ、所定の電位が供給されることを特徴とする請求項29に記載の無線通信用半導体集積回路装置。
  31. 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項30に記載の無線通信用半導体集積回路装置。
  32. 第1周波数の増幅された信号を出力する低雑音増幅回路と、
    上記増幅された信号を受け、上記第1周波数よりも周波数が低い第2周波数の信号へ変換する第1ミキサと、
    上記第1ミキサに結合された復号回路と、
    送信されるべき信号を符号化する符号化回路と、
    上記符号化回路に結合された第2ミキサとを有し、
    上記第1ミキサは、絶縁領域を介して第2半導体領域に形成された第1半導体領域であって、絶縁バンドにより囲まれた第1島領域に形成され、
    上記第2ミキサは、上記第1半導体領域であって、絶縁バンドにより囲まれた第2島領域に形成され、
    上記第1島領域と上記第2島領域のそれぞれは、所定の電位が供給され、上記第1島領域と上記第2島領域のそれぞれよりも低抵抗の第3半導体領域を有することを特徴とする無線通信用半導体集積回路装置。
  33. 上記第1島領域と上記第2島領域との間の半導体領域に形成された第4半導体領域を有し、該第4半導体領域は、上記第1島領域と上記第2島領域との間の上記半導体領域よりも低抵抗にされ、所定の電位が供給されることを特徴とする請求項32に記載の無線通信用半導体集積回路装置。
  34. 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項33に記載の無線通信用半導体集積回路装置。
  35. 第1周波数の増幅された信号を出力する低雑音増幅回路と、
    上記増幅された信号を受け、上記第1周波数よりも周波数が低い第2周波数の信号へ変換する第1ミキサと、
    上記第1ミキサに結合された復号回路と、
    送信されるべき信号を符号化する符号化回路と、
    上記符号化回路に結合された第2ミキサとを有し、
    上記符号化回路は、絶縁領域を介して第2半導体領域に形成された第1半導体領域であって、絶縁バンドにより囲まれた第1島領域に形成され、
    上記復号回路は、上記第1半導体領域であって、絶縁バンドにより囲まれた第2島領域に形成され、
    上記第1島領域と上記第2島領域の1つは、所定の電位が供給され、上記1つの島領域よりも低抵抗の第3半導体領域を有することを特徴とする無線通信用半導体集積回路装置。
  36. 上記第1島領域と上記第2島領域との間の半導体領域に形成された第4半導体領域を有し、該第4半導体領域は、上記第1島領域と上記第2島領域との間の上記半導体領域よりも低抵抗にされ、所定の電位が供給されることを特徴とする請求項35に記載の無線通信用半導体集積回路装置。
  37. 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項36に記載の無線通信用半導体集積回路装置。
  38. 第1周波数の増幅された信号を出力する低雑音増幅回路と、
    上記増幅された信号を受け、上記第1周波数よりも周波数が低い第2周波数の信号へ変換する第1ミキサと、
    上記第1ミキサに結合された復号回路と、
    送信されるべき信号を符号化する符号化回路と、
    上記符号化回路に結合された第2ミキサとを有し、
    上記符号化回路は、絶縁領域を介して第2半導体領域に形成された第1半導体領域であって、絶縁バンドにより囲まれた第1島領域に形成され、
    上記復号回路は、上記第1半導体領域であって、絶縁バンドにより囲まれた第2島領域に形成され、
    上記第1島領域と上記第2島領域のそれぞれは、所定の電位が供給され、上記第1島領域と上記第2島領域のそれぞれよりも低抵抗の第3半導体領域を有することを特徴とする無線通信用半導体集積回路装置。
  39. 上記第1島領域と上記第2島領域との間の半導体領域に形成された第4半導体領域を有し、該第4半導体領域は、上記第1島領域と上記第2島領域との間の上記半導体領域よりも低抵抗にされ、所定の電位が供給されることを特徴とする請求項38に記載の無線通信用半導体集積回路装置。
  40. 上記第3半導体領域に供給されるべき所定の電位は、上記第4半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項39に記載の無線通信用半導体集積回路装置。
  41. 上記第1半導体領域に形成された絶縁バンドにより囲まれた第3島領域を有し、該第3島領域には、所定の電位が供給され、上記第3島領域よりも低抵抗の第5半導体領域と、上記第1ミキサとが形成されていることを特徴とする請求項38に記載の無線通信用半導体集積回路装置。
  42. 上記第2島領域は、第1島領域と第3島領域との間に配置されていることを特徴とする請求項41に記載の無線通信用半導体集積回路装置。
  43. 上記第3半導体領域に供給されるべき所定の電位は、上記第5半導体領域に供給されるべき所定の電位と実質的に等しいことを特徴とする請求項42に記載の無線通信用半導体集積回路装置。
JP2000053620A 2000-02-29 2000-02-29 信号処理用半導体集積回路 Pending JP2001244416A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000053620A JP2001244416A (ja) 2000-02-29 2000-02-29 信号処理用半導体集積回路
TW090103242A TW548687B (en) 2000-02-29 2001-02-14 Signal processing semiconductor integrated circuit device
US09/789,566 US6384676B2 (en) 2000-02-29 2001-02-22 Signal processing semiconductor integrated circuit device
KR1020010009509A KR100739991B1 (ko) 2000-02-29 2001-02-24 신호 처리용 반도체 집적 회로 및 무선 통신용 반도체 집적 회로 장치
US10/087,820 US6501330B2 (en) 2000-02-29 2002-03-05 Signal processing semiconductor integrated circuit device
US10/289,331 US7095999B2 (en) 2000-02-29 2002-11-07 Signal processing semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000053620A JP2001244416A (ja) 2000-02-29 2000-02-29 信号処理用半導体集積回路

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005353103A Division JP2006157936A (ja) 2005-12-07 2005-12-07 信号処理用半導体集積回路および信号処理用半導体集積回路装置
JP2005353102A Division JP2006165571A (ja) 2005-12-07 2005-12-07 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2001244416A JP2001244416A (ja) 2001-09-07
JP2001244416A5 true JP2001244416A5 (ja) 2006-01-26

Family

ID=18574982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000053620A Pending JP2001244416A (ja) 2000-02-29 2000-02-29 信号処理用半導体集積回路

Country Status (4)

Country Link
US (3) US6384676B2 (ja)
JP (1) JP2001244416A (ja)
KR (1) KR100739991B1 (ja)
TW (1) TW548687B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244416A (ja) * 2000-02-29 2001-09-07 Hitachi Ltd 信号処理用半導体集積回路
JP3831908B2 (ja) * 2002-09-13 2006-10-11 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
GB2393050B (en) * 2002-09-13 2006-11-15 Hitachi Ltd Communication semiconductor integrated circuit and radio communication system
JP4010504B2 (ja) * 2003-06-04 2007-11-21 日立金属株式会社 マルチバンド用送受信機およびそれを用いた無線通信機
JP2005006127A (ja) * 2003-06-12 2005-01-06 Toyota Industries Corp ミキサ回路
JP2005151113A (ja) * 2003-11-14 2005-06-09 Matsushita Electric Ind Co Ltd 無線通信用半導体集積回路
US7000214B2 (en) * 2003-11-19 2006-02-14 International Business Machines Corporation Method for designing an integrated circuit having multiple voltage domains
JP2005235977A (ja) 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2005252099A (ja) * 2004-03-05 2005-09-15 Sharp Corp 高周波用半導体装置
US6936514B1 (en) 2004-04-05 2005-08-30 Advanced Micro Devices, Inc. Semiconductor component and method
GB2418790A (en) * 2004-09-29 2006-04-05 Renesas Tech Corp Direct upconversion of transmission signal employing a notch filter
US7223640B2 (en) * 2005-03-03 2007-05-29 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
JP4521602B2 (ja) 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
JP2007208373A (ja) * 2006-01-31 2007-08-16 Sharp Corp 半導体集積回路装置及びこれを用いたチューナ装置
KR101351885B1 (ko) * 2006-11-13 2014-01-15 엘지디스플레이 주식회사 노트북 컴퓨터용 표시패널 구동회로기판과 이를 구비한노트북 컴퓨터
US20080266103A1 (en) * 2007-04-30 2008-10-30 Industrial Technology Research Institute Radio frequency identification devices
JP5340763B2 (ja) * 2009-02-25 2013-11-13 ローム株式会社 Ledランプ
JP6266219B2 (ja) * 2013-03-18 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置
US20140292415A1 (en) * 2013-03-26 2014-10-02 Skyworks Solutions, Inc. Semiconductor device heat dissipation using high thermal conductivity dielectric layer
JP6343047B2 (ja) * 2017-02-10 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6535124B2 (ja) * 2018-05-17 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780774A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
US4887144A (en) * 1985-07-26 1989-12-12 Texas Instruments Incorporated Topside substrate contact in a trenched semiconductor structure and method of fabrication
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
US4977439A (en) * 1987-04-03 1990-12-11 Esquivel Agerico L Buried multilevel interconnect system
JPS6489365A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device
US4939567A (en) * 1987-12-21 1990-07-03 Ibm Corporation Trench interconnect for CMOS diffusion regions
JP2970853B2 (ja) * 1989-06-19 1999-11-02 株式会社日立製作所 半導体集積回路装置及び電子装置
JPH0340294A (ja) * 1989-07-05 1991-02-21 Mitsubishi Electric Corp スタティック型半導体記憶装置
US5196373A (en) * 1990-08-06 1993-03-23 Harris Corporation Method of making trench conductor and crossunder architecture
JPH0513561A (ja) 1991-07-03 1993-01-22 Fujitsu Ltd 半導体集積回路
JPH07263539A (ja) 1993-12-09 1995-10-13 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP2001244416A (ja) * 2000-02-29 2001-09-07 Hitachi Ltd 信号処理用半導体集積回路

Similar Documents

Publication Publication Date Title
JP2001244416A5 (ja)
US6804500B2 (en) High frequency circuit using high output amplifier cell block and low output amplifier cell block
JP3173460B2 (ja) 電力増幅器
US6384676B2 (en) Signal processing semiconductor integrated circuit device
WO2003015174A3 (en) High electron mobility devices
US10277173B1 (en) Amplifier linearizer with wide bandwidth
JP4558553B2 (ja) 高周波通信機
JP4566182B2 (ja) 周波数混合器
Yamashita et al. A CMOS class-E power amplifier of 40-% PAE at 5 GHz for constant envelope modulation system
US6005441A (en) Amplifying circuit
JPH09199951A (ja) 演算増幅器のための出力段
JP2006093773A (ja) 高周波電力増幅モジュール
JP3730483B2 (ja) バイポーラトランジスタ
JP2010268296A (ja) 衛星放送受信用コンバータic、衛星放送受信用コンバータ、および衛星放送受信用アンテナ
US9660587B2 (en) Power amplifier
US20050107062A1 (en) Receiver
JP2007074072A (ja) 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機
KR100347213B1 (ko) 이동 통신 장비용 알에프 전력 증폭기
JPWO2003003561A1 (ja) 周波数混合回路
JP2004297277A (ja) 高周波増幅回路およびそれを用いた送信機、受信機ならびに送受信機
JP3712787B2 (ja) Fm受信機
JP2006165571A (ja) 半導体集積回路装置
Lagnado et al. Silicon-on-sapphire for RF Si systems 2000
JP2007221308A (ja) 電力増幅器及び高周波通信装置
JP3676495B2 (ja) Fm受信機