JP2007221308A - 電力増幅器及び高周波通信装置 - Google Patents

Abstract

【課題】 スイッチ素子を追加せずに、低消費電力で飽和出力及び利得を切替えられ、かつ回路面積の増大を防止できる増幅器を提供する。
【解決手段】 増幅器１７２は、出力ポート１９２、入力ポート１９０及び第１の制御ポート２０６にそれぞれ接続されたコレクタ及びベース端子を有する第１のバイポーラ型トランジスタ２１２と、第１のトランジスタ２１２のエミッタ端子及びグランドの間に接続された、端子１９８及び２０２を有する３端子インピーダンス成分２１０と、３端子インピーダンス成分２１０の端子２００と第２の制御ポート２０８とに接続されたコンデンサ２１６と、出力ポート１９２、グランド、並びにコンデンサ２１６及び第２の制御ポート２０８にそれぞれ接続されたコレクタ、エミッタ、及びベース端子を有する第２のバイポーラ型トランジスタ２１４とを含む。
【選択図】 図６

Description

本発明は、利得及び飽和出力の切替え機能を有する小型の電力増幅器及び当該電力増幅器を送信系の電力増幅器として用いた高周波通信装置に関する。

近年、携帯電話等に代表される高周波無線通信装置の需要が高まりつつある。この様な高周波無線通信装置においては、パワーアンプの動作が重要になる。

ここで、パワーアンプとは、例えば高周波無線通信装置の信号出口（アンテナ）近くにあり、送信すべき小電力信号（μＷ〜ｍＷオーダ）を、一気に大電力信号（Ｗオーダ）に増幅して送り出す電子回路である。パワーアンプでは大電力を扱う。そこで、以下の様な問題点が生じる。

まず、もしパワーアンプの効率が悪い場合には、高周波無線通信装置全体の電力利用効率が悪くなるという事が挙げられる。この効率の悪さは具体的には、バッテリー寿命が短くなってしまうという問題となって現れる。また、もしパワーアンプの線形性が悪い場合には、送信信号の品質が悪くなるという事も挙げられる。

この様に、パワーアンプを動作させる際には様々な問題が生じる。従って、パワーアンプは、高周波無線通信装置におけるキーパーツの一つとなっている。

パワーアンプの実際の実現形態としては、ＧａＡｓ−ＨＢＴ（ＧａＡｓ−hetero junction bipolar transistor）によるＭＭＩＣ（monolithic microwave integrated circuit）等がある。これは主に、携帯電話及び無線ＬＡＮ（local area network）等の高周波通信装置において使用されている。

携帯電話の種類として主なものに、ＣＤＭＡ（code division multiple access）系の携帯電話がある。ＣＤＭＡ系の携帯電話においては、出力レベルの制御が一般的に行なわれている。また、近年の高周波通信装置においては、ＣＤＭＡ系の携帯電話等のみならず、様々な装置で、出力レベル制御が一般的に行なわれる様になって来ている。

出力レベル制御の具体例としては、以下の様なものがある。例えば、通信相手が遠方にいて、電波が減衰して届きにくい場合には、法律及び規格で許された最大電力（例えば２０ｄＢｍ）まで電波の出力レベルを引上げる。逆に、通信相手が近くにいる場合は、法律及び規格で許された最大電力より大幅に低い電力（例えば−１０ｄＢｍ）まで電波の出力レベルを引下げる。

この様な出力レベル制御を行なう目的は、主に２つある。第１の目的は、高周波通信装置の消費電力を削減してバッテリー寿命を延ばす事である。第２の目的は、携帯電話を使用している人の周辺にいる人の保持している高周波通信装置への電波干渉を極力避ける事である。

出力レベル制御を行なう際には、電力レベル検出機能の検出結果を用いる事が一般的である。この検出結果を用いて、電力レベルを適正な値に近づける様に制御機能がアンプの利得を調整する。

図１に、出力レベルの制御機能を備えた従来の高周波無線装置５０の送信系の模式的ブロック図を示す。図１を参照して、この高周波無線装置５０は、必要な情報が付加された高周波信号を生成するためのＲＦＩＣ(radio frequency integrated circuit)６０と、送信信号をさらに増幅するためのパワーアンプ６２と、ＲＦＩＣ６０により生成され、パワーアンプ６２によって増幅された電力のレベルを検出するための電力レベル検出機能６４と、電力レベル検出機能６４の結果に基づいて電力レベルが適正な値に近付く様にＲＦＩＣ６０内のアンプの利得等を調整する制御機能６６と、電力レベル検出機能６４の出力信号を送信するためのアンテナ５２とを含む。

ＲＦＩＣ６０は、変調波信号を生成する変調波信号源７０と、変調波信号源７０からの信号を増幅し出力するアンプ７２とを含む。アンプ７２の利得は制御機能６６により制御される。

次に、図１を参照して、高周波無線装置の動作について説明する。まず、ＲＦＩＣ６０に含まれる変調波信号源７０によって生成された信号が、アンプ７２で増幅されて出力される。この信号は、パワーアンプ６２でさらに増幅され、電力レベル検出機能６４を通った後に、アンテナ５２から放射される。制御機能６６は、電力レベル検出機能６４の検出結果に基づいて、電力レベルが適正な値に近付く様に、アンプ７２の利得等を調整する。一般的なアンプの構造については、以下で説明する。

図２に、図１で使用されている２段アンプである従来のパワーアンプ６２の回路図の一例を示す。なお、この図では、簡略化のため、入出力及び段間の整合回路は省略してある。

図２を参照して、パワーアンプ６２は、入力ポート８０と、出力ポート８２と、第１のコレクタ電源供給ポート８４と、第２のコレクタ電源供給ポート８６と、第１のベースバイアス供給端子９２と、第２のベースバイアス供給端子９４とを有する。

パワーアンプ６２はさらに、第１のＤＣ（direct current）カットコンデンサ１０２と、第２のＤＣカットコンデンサ１００と、第３のＤＣカットコンデンサ１０４と、第１のバイポーラ型トランジスタ９６と、第２のバイポーラ型トランジスタ９８と、第１のＲＦ（radio frequency）チョーク８８と、第２のＲＦチョーク９０とを含む。

第１のＲＦチョーク８８は、インダクタンス１１０と、キャパシタンス１１２とを含む。第２のＲＦチョーク９０は、インダクタンス１２０と、キャパシタンス１２２とを含む。

第１のＤＣカットコンデンサ１０２の一方の端子は入力ポート８０に接続され、もう一方の端子はベースバイアス供給端子９２に接続される。第１のバイポーラ型トランジスタ９６のベース端子はベースバイアス供給端子９２に接続される。第１のバイポーラ型トランジスタ９６のエミッタ端子はグランドに接続される。第１のバイポーラ型トランジスタ９６のコレクタ端子は、第１のＲＦチョーク８８を介して第１のコレクタ電源供給ポート８４に接続される。

第２のＤＣカットコンデンサ１００の一方の端子は第１のＲＦチョーク８８を介して第１のコレクタ電源供給ポート８４に接続される。第２のＤＣカットコンデンサ１００のもう一方の端子は第２のベースバイアス供給端子９４に接続される。

第２のバイポーラ型トランジスタ９８のベース端子は、第２のベースバイアス供給端子９４に接続される。第２のバイポーラ型トランジスタ９８のエミッタ端子はグランドに接続される。第２のバイポーラ型トランジスタ９８のコレクタ端子は、第２のＲＦチョーク９０を介して第２のコレクタ電源供給ポート８６に接続される。

第３のＤＣカットコンデンサ１０４の一方の端子は第２のＲＦチョーク９０を介して第２のコレクタ電源供給ポート８６に接続される。第３のＤＣカットコンデンサ１０４のもう一方の端子は、出力ポート８２に接続される。

ここで、第１のＲＦチョーク８８の内部の接続状態について説明する。インダクタンス１１０の一方の端子は第１のバイポーラ型トランジスタ９６のコレクタ端子及び第２のＤＣカットコンデンサ１００に接続される。インダクタンス１１０のもう一方の端子は第１のコレクタ電源供給ポート８４に接続される。キャパシタンス１１２の一方の端子は第１のコレクタ電源供給ポート８４及びインダクタンス１１０に接続される。キャパシタンス１１２のもう一方の端子はグランドに接続される。

次に、第２のＲＦチョーク９０の内部の接続状態について説明する。インダクタンス１２０の一方の端子は第２のバイポーラ型トランジスタ９８のコレクタ端子及び第３のＤＣカットコンデンサ１０４に接続される。インダクタンス１２０のもう一方の端子は第２のコレクタ電源供給ポート８６に接続される。キャパシタンス１２２の一方の端子は第２のコレクタ電源供給ポート８６及びインダクタンス１２０に接続される。キャパシタンス１２２のもう一方の端子はグランドに接続される。

次に、図２を参照して、この２段アンプの動作について説明する。まず、第１のバイポーラ型トランジスタ９６のコレクタ部分に、第１のコレクタ電源供給ポート８４から電圧が加えられる。

また、第１のベースバイアス供給端子９２によってあらかじめ与えられているバイアス電圧と、前述した第１のコレクタ電源供給ポート８４から供給された電圧とによって、第１のバイポーラ型トランジスタ９６が動作する。この動作により入力ポート８０及び第１のＤＣカットコンデンサ１０２を経て第１のバイポーラ型トランジスタ９６に入力された電気信号が増幅される。

増幅された高周波信号が第１のコレクタ電源供給ポート８４方向へ漏れて逃げない様にするためのローパスフィルタ回路として、第１のＲＦチョーク８８が設置されている。第１のＲＦチョーク８８は、増幅された高周波信号が第１のコレクタ電源供給ポート８４へ漏れるのを防止している。

次に、第２のＤＣカットコンデンサ１００が第１のバイポーラ型トランジスタ９６によって増幅された高周波電気信号から直流成分を除去し、交流成分のみを第２のバイポーラ型トランジスタ９８へと入力する。

第２のバイポーラ型トランジスタ９８には、第２のコレクタ電源供給ポート８６から電源供給される。

また、第２のベースバイアス供給端子９４によってあらかじめ与えられているバイアスと、前述した第２のコレクタ電源供給ポート８６から供給された電源とによって、第２のバイポーラ型トランジスタ９８が動作する。この動作により第１のバイポーラ型トランジスタ９６及び第２のＤＣカットコンデンサ１００を経て第２のバイポーラ型トランジスタ９８に入力された電気信号がさらに増幅される。

増幅された高周波信号が第２のコレクタ電源供給ポート８６方向へ漏れて逃げない様にするためのローパスフィルタ回路として、第２のＲＦチョーク９０が設置されている。第２のＲＦチョーク９０は、増幅された高周波信号が第２のコレクタ電源供給ポート８６へ漏れるのを防止している。

図３に、上記した従来技術のパワーアンプ（図２）に対応するＭＭＩＣの回路配置の模式図を示す。図３を参照して、まず、この模式図においては、図２の各要素に加え、グランドに接続され、ＶＩＡホール（例えば１１４及び１２４）を示してある。図３において、図２と同じ付番をされたものは同じ部品を指し、同じ機能を持つ。そこで、それらの部品についてはここでは説明を省略する。

ここで、第１のＲＦチョーク８８及び第２のＲＦチョーク９０は、ローパスフィルタ効果を高めて高周波信号の漏れを確実に阻止しなければならない。そのためには、第１のキャパシタンス１１２及び第２のキャパシタンス１２２並びに第１のインダクタンス１１０及び第２のインダクタンス１２０の面積を大きくする必要がある。その結果、ＭＭＩＣのチップサイズが大型化してしまう。

この様な事情から、ＭＭＩＣのチップサイズ小型化のためには、ＲＦチョークの数を削減する事が望ましい。

さらに、上記で説明した従来技術のアンプは、利得の切替えのみを対象としたものである。この様な制御機能による利得切替え機能のみを備えた小信号アンプは、ＴＶ（television）チューナ等で広く使用されている。しかし、アンプを必要とする他の通信機器等のためには、小信号のみならず高出力のパワーアンプ用にも使用できる技術が必要となる。そして、高出力のパワーアンプ用にも使用できる技術においては、利得の切替のみならず、飽和出力の切替もできる事が必要とされる。

利得及び飽和出力の双方の切替を可能にするためには、以下の様な機能が必要となる。ここでは、電気回路中に出力を増幅させるためのトランジスタが２つ含まれる場合を例にとって説明する。この様な２段トランジスタにおいては、出力レベルが高い状態で使用する場合には、２つあるトランジスタの双方を動作させる必要がある。しかし、出力レベルを下げた状態で装置を使用する場合には、どちらか一方のトランジスタを動作させない様にする必要がある。

ここで仮に、２つのトランジスタのうち、一方を第１のトランジスタ、他方を第２のトランジスタとする。この様に第１のトランジスタと第２のトランジスタとが存在する場合、出力レベルを下げるためには、第２のトランジスタがスキップされる様な機能が必要となる。この様な技術としては、非特許文献１に開示の技術がある。なお、非特許文献１では、小電力のドライバーアンプを想定しているが、この技術を大電力のパワーアンプに適用する事もできる。

図４に、非特許文献１に記載の従来技術によるアンプの回路構成の概略図を示す。図４を参照して、このアンプは、入力ポート１３０と出力ポート１３２を有する。このアンプはさらに、第１のトランジスタ１３４と、第２のトランジスタ１３６とを含む。このアンプはさらに、第１のスイッチ１３８と、第２のスイッチ１４０と、第３のスイッチ１４２とを含む。

第１のトランジスタ１３４の入力端子は入力ポート１３０に接続される。第１のスイッチ１３８と第３のスイッチ１４２との一方端子は、共通に第１のトランジスタ１３４の出力端子に接続される。第１のスイッチ１３８の他方端子は、第２のトランジスタ１３６の入力端子に接続される。第２のトランジスタ１３６の出力端子は、第２のスイッチ１４０の一方端子に接続される。第２のスイッチ１４０の他方端子及び第３のスイッチ１４２の他方端子は共通に出力ポート１３２に接続される。

この従来技術のアンプにおいては、高利得及び高飽和出力である高出力モードの場合には、第１のスイッチ１３８と第２のスイッチ１４０とが閉じられる。一方、第３のスイッチ１４２は開放され、結果として、入力ポート１３０と出力ポート１３２との間には第１のトランジスタ１３４及び第２のトランジスタ１３６が挿入される。この場合、このアンプは、２段アンプとして動作する。

低利得及び低飽和出力である低出力モードの場合には、第１のスイッチ１３８及び第２のスイッチ１４０が開放される。一方、第３のスイッチ１４２は閉じられ、結果として、入力ポート１３０と出力ポート１３２との間には第１のトランジスタ１３４のみが挿入される。この場合、このアンプは、１段アンプとして動作する。
中山他、「W-CDMA用ステップ出力電力制御ドライバーMMIC」、電子情報通信学会技術報告書、ED2000-229、2001年1月18日

ここで、図１に示した従来技術においては、利得調整の際に制御機能６６によってアンプ７２が制御されている。制御機能６６によって制御されていないパワーアンプ６２の利得及び飽和出力の双方は一定のままで変化しない。

一般的に、飽和出力を高く設定するほどバイポーラ型トランジスタのサイズを大きくする必要がある。すると、そこに流すアイドル電流も大きく設計する必要がある。その結果、消費電力は増加する。それゆえ、パワーアンプ６２の消費電力は飽和出力によってほぼ決まってしまうと言える。であるにもかかわらず、上述した様にパワーアンプ６２においては、低消費電力化のための工夫がなされていない。

また、この方法では、全ての利得切替え機能をＲＦＩＣに組込む事になる。その結果、ＲＦＩＣの所要ダイナミックレンジを大きく設計せざるを得ない。そのため消費電力が大きくなってしまう。

例えば電源電圧を例に説明すると、ＩＣ（integrated circuit）においては、電源電圧を下げるほど低消費電力化を図る事ができる。しかし、ダイナミックレンジを大きく取るためには、電源電圧を上げなければならない。そのために低消費電力化が妨げられる。

この様な事情から、低消費電力でありながら、パワーアンプ６２の飽和出力及び利得の双方を切替えられる様な高周波通信装置が望ましい。

また、近年は高利得のパワーアンプが望まれている事情から、パワーアンプ６２が多段化する傾向があり、図３で説明した様に、ＲＦチョーク（８８及び９０）の数が増える傾向がある。ＲＦチョークの数を増やすという事は、ＭＭＩＣチップが大型化する事を意味する。

しかも、ＲＦチョークにはキャパシタンス成分及びインダクタンス成分が含まれる。そのため、ＲＦチョーク自体の面積を減少させる事には物理的な限界がある。結果として、ＭＭＩＣチップを小型化する事にも限界がある。ＭＭＩＣチップが大型化すると、コスト削減の点からも、ＭＭＩＣを含む製品にコンパクトさが求められるという点からも不都合である。だとすれば、パワーアンプに利得等の切替機能を付しても、ＭＭＩＣチップのサイズが大型化しない様にＲＦチョーク（８８及び９０）の数を削減できる事が望ましい。

従来技術によると他にも問題が生じる。以下で、非特許文献１に開示の技術によった場合の問題点を挙げる。

まず、コスト及び製品の大きさについての問題点が挙げられる。一般的に、高周波帯の高性能スイッチ素子はＦＥＴ（field-effect transistor）形式で実現される場合が多い。スイッチの挿入損失を下げるためには、ＦＥＴのサイズを大きくしなければならない。しかし、非特許文献１に開示の技術によると、複数のスイッチ（スイッチ１３８、１４０、及び１４２；図４参照）が必要となる。この様に、サイズの大きいスイッチを複数必要とすると、コスト削減の点からも、製品にコンパクトさが求められるという点からも不都合である。

次に、製造上の問題点が挙げられる。高周波帯に使用される高性能スイッチ素子としては、近年ではＧａＡｓ−ＦＥＴが主流を占めつつある。一方でパワーアンプ、特に携帯電話や無線ＬＡＮにおいては、ＧａＡｓ−ＨＢＴが主流を占めつつある。そのため、図４に示す様な回路では、スイッチ素子（１３８、１４０、及び１４２）にはＦＥＴを使う事が望ましい。しかし、同じく図４に示す様な回路であっても、トランジスタ素子（１３４及び１３６）にはＨＢＴを使う事が望ましい。

同じ回路中で異なった半導体素子を使うと以下の様な問題点が生じる恐れがある。まず、同一ＭＭＩＣチップ上に異なった半導体素子を一体的に作成すると、異なった半導体素子を同じチップ上に一体的に作成しなければならないので、製造プロセス上の困難さが生じる恐れがある。

以上より、新たにスイッチ素子（１３８、１４０、及び１４２）を追加する事なく、利得及び飽和出力を切替えられる様な増幅器を作製する事が求められる。そして、スイッチ素子を追加しないという事は、チップサイズの小型化を図るという事にも繋がる。

従って、本発明の目的の一つは、低消費電力で、飽和出力及び利得の双方を切替える事が可能な増幅器を提供する事である。

本発明の他の目的は、飽和出力及び利得の双方を切替える事が可能で、かつ回路面積の増大を防止できる増幅器を提供する事である。

本発明のさらに他の目的は、低消費電力で、新たなスイッチ素子を追加する事なく飽和出力及び利得の双方を切替える事が可能で、かつ回路面積の増大を防止できる事のできる増幅器を提供する事である。

本発明の追加の目的は、上記した増幅器を用いた、消費電力の低い高周波通信装置を提供する事である。

本発明の第１の局面に係る増幅器は、入力ポート及び出力ポートと、第１及び第２の制御ポートとを有し、入力ポートに与えられる電気信号を増幅して出力ポートに出力する増幅器であって、出力ポートに接続された第１の端子、第２の端子、並びに入力ポート及び第１の制御ポートに接続された制御端子を有する第１の能動素子と、第１の能動素子の第２の端子に接続された第１の端子と、第２の端子と、所定の電位に接続される第３の端子とを有する３端子インピーダンス成分とを含む。３端子インピーダンス成分の第１及び第３の端子の間は直流的に導通し、かつ３端子インピーダンス成分は、３端子インピーダンス成分の第１及び第３の端子の間の電圧を分圧して３端子インピーダンス成分の第２の端子に出力する。増幅器はさらに、３端子インピーダンス成分の第２の端子に接続された第１の端子と、第２の制御ポートに接続された第２の端子とを有する容量素子と、出力ポートに接続された第１の端子と、所定の電位に接続される第２の端子と、容量素子の第２の端子及び第２の制御ポートに接続された制御端子とを有する第２の能動素子とを含む。

この増幅器によると、第１の能動素子及び第２の能動素子は、それぞれ第１の制御ポート及び第２の制御ポートによって動作が制御される。そのため、制御を切替えるためのスイッチ等がなくても能動素子の動作の切替を行なう事ができる。能動素子の動作の切替がスイッチなしで行なわれる事によって、増幅器の利得及び飽和出力等の切替が行なわれる。従って、チップの面積を増加させる事なく、利得及び飽和出力等の切替を行なう事のできる増幅器を提供する事ができる。

好ましくは、第１の能動素子は、入力ポート及び第１の制御ポートに接続されたベース端子と、出力ポートに接続されたコレクタ端子と、３端子インピーダンス成分の第１の端子に接続されたエミッタ端子とを有する第１のバイポーラ型トランジスタを含む。第２の能動素子は、容量素子の第２の端子及び第２の制御ポートに接続されたベース端子と、出力ポートに接続されたコレクタ端子と、所定の電位に接続されたエミッタ端子とを有する第２のバイポーラトランジスタを含む。

この増幅器によると、能動素子としてバイポーラ型トランジスタの制御を制御ポートによって行なう事ができる。従って、能動素子としてバイポーラ型トランジスタを使用し、利得及び飽和出力を制御する事のできる増幅器を提供する事ができる。

好ましくは、第１の能動素子は、入力ポート及び第１の制御ポートに接続されたゲート端子と、出力ポートに接続されたドレイン端子と、３端子インピーダンス成分の第１の端子に接続されたソース端子とを有する第１のＦＥＴ型トランジスタを含む。第２の能動素子は、容量素子の第２の端子及び第２の制御ポートに接続されたゲート端子と、出力ポートに接続されたドレイン端子と、所定の電位に接続されたソース端子とを有する第２のＦＥＴ型トランジスタとを含む。

この増幅器によると、能動素子としてＦＥＴ型トランジスタの制御を制御ポートによって行なう事ができる。従って、能動素子としてＦＥＴ型トランジスタを使用し、利得及び飽和出力を制御する事のできる増幅器を提供する事ができる。

本発明の第２の局面に係る増幅器は、Ｎを２≦Ｎなる整数として、入力ポート、出力ポート、及び第１〜第ＮのＮ個の制御ポートを有する増幅器であって、各々が、第１〜第Ｎ−１の制御ポートのうち対応するものに接続される入力、出力ポートに接続される第１の出力、第２の出力、及び所定の電位に接続される固定電位端子を持つ第１〜第Ｎ−１の増幅段と、第Ｎ−１の増幅段の第２の出力と第Ｎの制御ポートとに接続される入力、出力ポートに接続される第１の出力、及び所定の電位に接続される固定電位端子を持つ第Ｎ段の増幅段とを含む。第１の増幅段の入力は、入力ポートと第１の制御ポートとに共通に接続されており、第２〜第Ｎの増幅段の入力は、それぞれ第１〜第Ｎ−１の増幅段の第２の出力にも接続されており、第１〜第Ｎ−１の増幅段はそれぞれ、第１〜第Ｎ−１の制御ポートのうち対応するものに制御電圧が与えられるときには当該増幅段の入力に与えられる電気信号を増幅して当該増幅段の第２の出力に出力し、制御電圧が与えられないときには第１の出力及び第２の出力を電気的に分離する第１〜第Ｎ−１の増幅回路を含む。第Ｎの増幅段は、第Ｎの制御ポートに制御電圧が与えられるときには当該増幅段の入力に与えられる電気信号を第１の出力を介して出力ポートに出力し、制御電圧が与えられないときには第１の出力と固定電位端子との間を電離的に分離する第Ｎの増幅回路を含む。

この増幅器によると、第１の能動素子〜第Ｎの能動素子は、それぞれ第１の制御ポート〜第Ｎの制御ポートによって動作が制御される。そのため、制御を切替えるためのスイッチ等がなくても能動素子の動作の切替を行なう事ができる。能動素子の動作の切替が行なわれる事によって、増幅器の利得及び飽和出力等の切替が行なわれる。従って、チップの面積を増加させる事なく、利得及び飽和出力等の切替を行なう事のできる増幅器を提供する事ができる。

好ましくは、第１〜第Ｎの増幅回路の各々は、当該増幅回路の入力及び第１の出力にそれぞれ接続されるベース端子及びコレクタ端子を有するバイポーラトランジスタを含む。第１〜第Ｎ−１の増幅回路の各々はさらに、第１、第２、及び第３の端子を持ち、第１の端子と第３の端子との間が直流的に導通しており、第１の端子と第３の端子との間の電圧を分圧して第２の端子に出力する３端子インピーダンス成分と、３端子インピーダンス成分の第２の端子に接続された一方端子と、当該増幅回路の第２の出力に接続された他方端子とを有する容量素子とを含む。当該３端子インピーダンス成分の第１及び第３の端子は、バイポーラトランジスタのエミッタ端子及び当該増幅回路の固定電位端子にそれぞれ接続され、第Ｎの増幅回路は、当該増幅回路の入力、当該増幅回路の第１の出力、及び所定電位にそれぞれ接続されるベース端子、コレクタ端子及びエミッタ端子を有するバイポーラトランジスタを含む。

この増幅器によると、利得及び飽和出力を効率的に制御する事のできる増幅器を提供する事ができる。

好ましくは、第１〜第Ｎの増幅回路の各々は、当該増幅回路の入力及び第１の出力にそれぞれ接続されるゲート端子及びドレイン端子を有するＦＥＴ型トランジスタを含む。第１〜第Ｎ−１の増幅回路の各々はさらに、第２、及び第３の端子を持ち、第１の端子と第３の端子との間の電圧を分圧して第２の端子に出力する３端子インピーダンス成分と、３端子インピーダンス成分の第２の端子に接続された一方端子と、当該増幅回路の第２の出力に接続された他方端子とを有する容量素子とを含む。当該３端子インピーダンス成分の第１及び第３の端子は、ＦＥＴ型トランジスタのソース端子及び当該増幅回路の固定電位端子にそれぞれ接続され、第Ｎの増幅回路は、当該増幅回路の入力、第１の出力、及び所定電位にそれぞれ接続されるゲート端子、ドレイン端子及びソース端子を有するバイポーラトランジスタを含む。

この増幅器によると、利得及び飽和出力を効率的に制御する事のできる増幅器を提供する事ができる。

本発明の第３の局面に係る高周波通信装置は、送信されるべき信号を生成する送信信号生成部と、送信信号生成部の出力する信号を受ける様に接続されたパワーアンプとを含む高周波通信装置であって、パワーアンプは、上記のいずれかに記載の増幅器を含む。高周波通信装置はさらに、パワーアンプにより増幅された信号を受けて当該信号の電力レベルを検出するための電力レベル検出手段と、電力レベル検出手段の検出結果が所望の値を超過しているか否かに応じ、増幅器の第２の制御ポート以降に制御電圧を与えるか否かを制御するための制御手段とを含む。

この高周波通信装置によると、電力レベル検出手段を用いて、増幅器によって増幅された電力の電力レベルを検出する事ができる。そして、電力レベル検出結果を用いて、増幅器の利得及び飽和出力を調整する事ができる。従って、必要時には消費電力の低い状態で動作する高周波通信装置を提供する事ができる。

本発明によると、チップ面積が従来よりも小型化された増幅器を提供する事ができる。

また、チップ面積が小型であるにも関わらず、利得及び飽和出力の切替ができる増幅器を提供する事ができる。そして、この増幅器では、利得及び飽和出力が切替えられるので、増幅器を低消費電力状態で動作させる事もできる。

さらに、上記した増幅器の他に電力レベル検出手段と制御手段を付加する事により、消費電力の低い状態で動作できる高周波通信装置を実現する事ができる。

[第１の実施の形態]
＜構成＞
図５に、本発明の第１の実施の形態に係る出力レベルの制御機能を備えた高周波無線装置１６０の送信系の模式的ブロック図を示す。図５を参照して、この高周波無線装置１６０は、必要な情報が付加された高周波信号を生成するためのＲＦＩＣ１７０と、ＲＦＩＣ１７０の出力する信号をさらに増幅するためのパワーアンプ１７２と、ＲＦＩＣ１７０とパワーアンプ１７２とによって増幅された電力のレベルを検出するための電力レベル検出機能１７６と、電力レベル検出機能１７６の結果に基づいて電力レベルが適正な値に近付く様にパワーアンプ１７２の利得等を調整する制御機能１７４と、電力レベル検出機能１７６の出力する信号を送信するためのアンテナ１６２とを含む。

ＲＦＩＣ１７０は、変調波信号を生成し送信する変調波信号源１８０と、変調波信号源１８０からの信号を増幅し出力するアンプ１８２とを含む。

図６に、図５に示す高周波無線装置１６０で使用されている２段アンプであるパワーアンプ１７２の詳細な構成を回路図で示す。なお、入出力整合回路については、本発明の主旨に関係しないため、この図中では省略する。

図６を参照して、パワーアンプ１７２は、入力ポート１９０と、出力ポート１９２と、第１のベースバイアス供給端子２０６と、第２のベースバイアス供給端子２０８と、コレクタ電源供給ポート１９４とを有する。

図６を参照して、パワーアンプ１７２は、入力ポート１９０に一方の端子が接続され、もう一方の端子が第１のベースバイアス供給端子２０６に接続された第１のＤＣカットコンデンサ２１８と、そのベース端子が第１のベースバイアス供給端子２０６に接続され、コレクタ端子がＲＦチョーク１９６を介してコレクタ電源供給ポート１９４に接続された第１のバイポーラ型トランジスタ２１２とを含む。

ここで、第１のＤＣカットコンデンサ２１８のもう一方の端子と第１のバイポーラ型トランジスタ２１２のベース端子は、第１のベースバイアス供給端子２０６に共通に接続されている。この様な共通に接続された中継点を接続ノードと呼ぶ。

パワーアンプ１７２はさらに、第１〜第３端子１９８，２００，２０２を有し、第１端子１９８が第１のバイポーラ型トランジスタ２１２のエミッタ端子に接続され、第３端子２０２がグランドに接続された３端子インピーダンス２１０を含む。

パワーアンプ１７２はさらに、３端子インピーダンス２１０の第２端子２００に接続された一方端子と、第２のベースバイアス供給端子２０８に接続された他方端子とを有するキャパシタンス２１６と、ベース端子が第２のベースバイアス供給端子２０８に接続され、コレクタ端子がＲＦチョーク１９６を介してコレクタ電源供給ポート１９４に接続され、エミッタ端子がグランドに接続された第２のバイポーラ型トランジスタ２１４とを含む。

ここで、キャパシタンス２１６、第２のバイポーラ型トランジスタ２１４、及び第２のベースバイアス供給端子２０８は接続ノードを介して接続されている。

パワーアンプ１７２はさらに、一方の端子がＲＦチョーク１９６を介してコレクタ電源供給ポート１９４と接続され、もう一方の端子が出力ポート１９２に接続された第２のＤＣカットコンデンサ２２０を含む。

ここで、第２のＤＣカットコンデンサ２２０、コレクタ電源供給ポート１９４、及び出力ポート１９２は接続ノードを介して接続されている。

次にＲＦチョーク１９６の内部での接続状態について説明する。ＲＦチョーク１９６は、その一方の端子が第２のバイポーラ型トランジスタ２１４のコレクタ端子と接続され、もう一方の端子がコレクタ電源供給ポート１９４と接続されたインダクタンス２３２と、一方の端子がコレクタ電源供給ポート１９４に接続され、もう一方の端子がグランドに接続されたキャパシタンス２３０とを含む。

本実施の形態では、図６に示す３端子インピーダンス２１０としては、第１端子１９８と第３端子２０２との間が直流的に導通しているものを選択する。図７に、この様な条件を満たす３端子インピーダンスの回路の一例を示す。

図７を参照して、３端子インピーダンス２１０は、第１端子１９８と、第２端子２００と、第３端子２０２とを有する。

３端子インピーダンス２１０はさらに、片方の端子が第１端子１９８に共通に接続され、もう一方の端子が第２端子２００に共通に接続されたインダクタンス２４２及び抵抗２４６と、片方の端子が第２端子２００に共通に接続され、もう一方の端子が第３端子２０２に共通に接続されたインダクタンス２４４及び抵抗２４８とを含む。

第１端子１９８と第３端子２０２との間に、第１の電圧２４１が加えられると、第１の電圧２４１は、第１の抵抗２４６及び第２の抵抗２４８により、第２の電圧２４３及び第３の電圧２４５に分圧される。

第１の抵抗２４６及び第２の抵抗２４８は、調整の自由度を高めるためのものである。なお、これらの抵抗２４６及び抵抗２４８は必須成分ではない。

＜動作＞
本実施の形態に係る装置は以下の様に動作する。

図５を参照して、高周波無線装置１６０は以下の様に動作する。まず、ＲＦＩＣ１７０に含まれる変調波信号源１８０によって生成された変調波信号が、アンプ１８２で増幅されて出力される。この信号は、パワーアンプ１７２でさらに増幅され、電力レベル検出機能１７６を通った後に、アンテナ１６２から放射される。制御機能１７４は、電力レベル検出機能１７６の検出結果に基づいて、電力レベルが適正な値に近付く様に、パワーアンプ１７２の利得等を調整する。

図６を参照して、パワーアンプ１７２は以下の様に動作する。入力ポート１９０を通じて、電気信号がパワーアンプ１７２に入力される。第１のＤＣカットコンデンサ２１８によって、入力された電気信号のうちで直流成分が除去され交流成分のみが第１のバイポーラ型トランジスタ２１２に与えられる。第１のバイポーラ型トランジスタ２１２は、与えられた電気信号を増幅し、コレクタ端子より増幅された信号を出力する。増幅された電気信号の出力は３端子のインピーダンス２１０によって調整される。

図７を参照して、３端子のインピーダンス２１０内の第１端子１９８と第３端子２０２との間は、第１のインダクタンス２４２及び第２のインダクタンス２４４によって、直流的に導通している。

ここでは、説明を単純化するために電圧信号のみに注目する。第１端子１９８と第３端子２０２の間にかけられた第１の電圧信号２４１は、第１のインダクタンス成分２４２及び第２のインダクタンス成分２４４並びに第１の抵抗成分２４６及び第２の抵抗成分２４８によって、第２の電圧信号２４３及び第３の電圧信号２４５に分圧される。従って、第３端子２０２がグランドに接地されている場合は、第２の端子２００には分圧された第３の電圧信号２４５が現れる。

図６を参照して、第１のバイポーラ型トランジスタ２１２によって増幅され、３端子のインピーダンス２１０によって出力が調整された電気信号は、キャパシタンス成分２１６へ与えられる。キャパシタンス成分２１６を通過した電気信号は、第２のバイポーラ型トランジスタ２１４に与えられる。第２のバイポーラ型トランジスタ２１４は、与えられた電気信号をさらに増幅する。

なお、ＲＦチョーク１９６により、増幅された高周波信号がコレクタ電源供給ポート１９４方向へ漏れて逃げる事が防止される。

第２のＤＣカットコンデンサ２２０は、増幅された電圧信号のうちから直流成分を除去し、交流成分のみを通過させる。出力ポート１９２は交流成分のみを含む増幅された電圧信号を出力する。

この回路においては、第１のバイポーラ型トランジスタ２１２及び第２のバイポーラ型トランジスタ２１４の両方に対して第１のベースバイアス供給端子２０６及び第２のベースバイアス供給端子２０８からバイアスが供給されている。出力ポート１９２には、主に図中の破線２０４の経路で増幅された信号が現れる。第１のバイポーラ型トランジスタ２１２ではベース端子からエミッタ端子方向に信号が増幅される。また、第２のバイポーラ型トランジスタ２１４ではベース端子からコレクタ端子方向に信号が増幅される。

従って、この場合の利得は２段アンプに相当する様な高利得となる。また飽和出力も第２のバイポーラ型トランジスタ２１４のサイズが十分に大きければ高出力となる。この状態が、高出力レベル動作の状態である。

次に、図８に、図６に示す回路において第２のバイポーラ型トランジスタ２１４へのベースバイアス供給端子２０８からのバイアス供給を停止した場合の等価回路を模式的に示す。図８を参照して、まず、入力ポート１９０から入力された電気信号は、第１のＤＣカットコンデンサ２１８を通って、第１のバイポーラ型トランジスタ２１２に与えられる。

第１のバイポーラ型トランジスタ２１２は、与えられた電気信号を増幅する。第１のバイポーラ型トランジスタ２１２によって増幅された電気信号は、第２のＤＣカットコンデンサ２２０に与えられる。第２のＤＣカットコンデンサ２２０は、増幅された電気信号のうちから直流成分を除去し、交流成分のみを通過させる。

なお、この場合にもＲＦチョーク１９６により、増幅された高周波信号がコレクタ電源供給ポート１９４方向へ漏れて逃げる事が防止される。

出力ポート１９２は、増幅された電気信号を出力する。

この回路においては、出力ポート１９２には、図中の破線２５０の経路で増幅された信号しか現れない。この信号は、第１のバイポーラ型トランジスタ２１２でベース端子からコレクタ端子方向に増幅されて来たものである。利得は１段アンプの利得に相当する様な低利得である。また、飽和出力も第１のバイポーラ型トランジスタ２１２のサイズが小さければ低出力になる。この状態が、低出力レベル動作の状態である。

すなわち、第２のベースバイアス供給端子２０８にベースバイアス電圧を供給するか否かによって、第２のバイポーラ型トランジスタ２１４の動作が制御される。従って第２のベースバイアス供給端子２０８には、第２のバイポーラ型トランジスタ２１４を制御するための制御信号を与えるための制御ポートと考える事ができる。これは、他のバイポーラ型トランジスタにおいても同様である。

＜回路の切替による利得及び飽和出力の比較＞
図９に、図６及び図８に示す回路の利得及び出力の関係を模式的グラフで示す。横軸は出力（電力）及び縦軸は利得を示す。曲線２６２は図６で示した回路での利得及び出力の関係を、曲線２６０は図８で示した回路での利得及び出力の関係をそれぞれ示す。

高出力レベル動作の状態２６２（図６の回路での実現）では利得がＧ２となり、飽和出力がＰ２となる。低出力レベル動作の状態２６０（図８の回路での実現）では利得がＧ１となり、Ｇ２よりも低くなる。また、飽和出力Ｐ１もＰ２よりも低くなる。この事から、高出力レベル動作の状態２６２では高かった利得及び飽和出力の両方が、低出力レベル動作の状態２６０では低い利得及び飽和出力に切替えられるという事ができる。

以上より、本実施の形態によれば、小型かつ簡略な回路を使用して、利得及び飽和出力の両方の出力レベルを切替え可能とするパワーアンプが実現できる。

以上の様に本実施の形態によれば、制御機能１７４（図５参照）がＲＦＩＣ１７０内のアンプ１８２ではなく、パワーアンプ１７２の出力レベルを調整する。ゆえに、ＲＦＩＣ１７０に要求されるダイナミックレンジが緩和される。その結果、ＲＦＩＣ１７０の低消費電力化を図る事ができる。なお、低消費電力化の妨げにならない範囲で従来技術同様、ＲＦＩＣ１７０内のアンプ１８２に対する利得制御を併用する事もできる。

また、パワーアンプ１７２では、利得の切替えのみならず、飽和出力の切替えまで行なわれている。結果として、パワーアンプ１７２の消費電力が大幅に低下する。

その結果、本実施の形態によれば、消費電力の低い高周波通信装置が実現される。
[第２の実施の形態]
＜構成＞
図１０に、本発明の第２の実施の形態に係る多段化構成のアンプの構成を回路図で示す。本実施の形態に係るアンプは、バイポーラ型トランジスタを３個以上有する事を特徴とする。

図１０を参照して、この多段化構成のアンプは、入力ポート２７０と、出力ポート２７２と、Ｎ個のベースバイアス供給端子２８４，２８６，…，２８８と、コレクタ電源供給ポート２７４とを有する。

この多段化構成のアンプはさらに、一方端子が入力ポート２７０に接続され、他方端子が第１のベースバイアス供給端子２８４に接続された第１のＤＣカットコンデンサ３０６と、ベース端子が第１のベースバイアス供給端子２８４に接続され、コレクタ端子がＲＦチョーク２７６を介してコレクタ電源供給ポート２７４に接続された第１のバイポーラ型トランジスタ２９４と、第１〜第３端子２７８，２８０及び２８２を有し、第１端子２７８が第１のバイポーラ型トランジスタ２９４のエミッタ端子に接続され、第３端子２８２がグランドに接続された３端子インピーダンス２９０と、一方端子が３端子インピーダンス２９０の第２端子２８０に接続され、他方端子が第２のベースバイアス供給端子２８６に接続された第１のキャパシタンス３００とを含む。

ここで、第１のＤＣカットコンデンサ３０６、第１のベースバイアス供給端子２８４、及び第１のバイポーラ型トランジスタ２９４は接続ノードを介して接続されている。

多段化構成のアンプはさらに、ベース端子が第２のベースバイアス供給端子２８６に接続され、コレクタ端子がＲＦチョーク２７６を介してコレクタ電源供給ポート２７４に接続された第２のバイポーラ型トランジスタ２９６と、第１〜第３端子を有し、第１端子が第２のバイポーラ型トランジスタ２９６のエミッタ端子に接続され、第３端子がグランドに接続された３端子インピーダンス２９２と、一方端子が３端子インピーダンス２９２の第２端子に接続され、他方端子が図示されない第３のベースバイアス供給端子に接続された第２のキャパシタンス３０２とを含む。

第１のバイポーラ型トランジスタ２９４、第１の３端子インピーダンス２９０、及び第１のキャパシタンス３００により、アンプの第１段が構成される。第２のバイポーラ型トランジスタ２９６、第２の３端子インピーダンス２９２、及び第２のキャパシタンス３０２により、アンプの第２段が構成される。この多段化構成のアンプはさらに、以下同様に縦続接続された第３段〜第Ｎ段を構成する複数個のバイポーラ型トランジスタ、３端子インピーダンス、及びキャパシタンスを含む。

最終段の前段（第Ｎ−１段）のキャパシタンスがキャパシタンス３０４である。最終段は、ベース端子が第Ｎのベースバイアス供給端子２８８に接続され、エミッタ端子がグランドに接続され、コレクタ端子がＲＦチョーク２７６を介してコレクタ電源供給ポート２７４に接続された第Ｎのバイポーラ型トランジスタ２９８を含む。

ここで、第１のキャパシタンス３００〜第Ｎ−１のキャパシタンス３０４、第２のベースバイアス供給端子２８６〜第Ｎのベースバイアス供給端子２８８、及び第２のバイポーラ型トランジスタ２９６〜第Ｎのバイポーラ型トランジスタ２９８はそれぞれ接続ノードを介して接続されている。

この多段化構成のアンプはさらに、一方端子がＲＦチョーク２７６を介してコレクタ電源供給ポート２７４に接続され、他方端子が出力ポート２７２に接続された第２のＤＣカットコンデンサ３０８を含む。第２のＤＣカットコンデンサ３０８の一方端子はさらに、第１〜第Ｎのバイポーラ型トランジスタ２９４，２９６，…，２９８のコレクタ端子に共通に接続されている。

ここで、第Ｎのバイポーラ型トランジスタ２９８、第２のＤＣカットコンデンサ３０８、及びコレクタ電源供給ポート２７４はノードを介して接続されている。

ＲＦチョーク２７６は、一方端子が第１〜第Ｎのバイポーラ型トランジスタ２９４，２９６，…，２９８のコレクタ端子及び第２のＤＣカットコンデンサ３０８の一方端子に共通に接続され、他方端子がコレクタ電源供給ポート２７４に接続されたインダクタンス３１０と、一方端子がコレクタ電源供給ポート２７４に接続され、他方端子がグランドに接続されたキャパシタンス３１２とを含む。この構成は図６に示すＲＦチョーク１９６の構成と同様である。

すなわち、この実施の形態に係るアンプは、第１〜第Ｎの合計Ｎ個のバイポーラ型トランジスタ２９４，２９６，…，２９８と、第１〜第Ｎ−１の合計Ｎ−１のキャパシタンス３００，３０２，…，３０４と、第１〜第Ｎ−１の合計Ｎ−１個の３端子インピーダンス２９０，２９２，…と、第１〜第Ｎの合計Ｎ個のベースバイアス供給端子２８４，２８６，…，２８８とを含む。

＜動作＞
本実施の形態に係るアンプは以下の様に動作する。このアンプは、第１〜第Ｎのベースバイアス供給端子２８４，２８６，…，２８８にバイアス電圧を印加するか否かにより、種々の動作を行なう。まず、第１〜第Ｎのベースバイアス供給端子２８４，２８６，…，２８８の全てに、所定のバイアス電圧が印加された場合について考える。

図１０を参照して、入力ポート２７０を通じて、電圧信号が入力される。第１のＤＣカットコンデンサ３０６によって、入力された電圧信号の直流成分が除去され交流成分のみが第１のバイポーラ型トランジスタ２９４に与えられる。第１のバイポーラ型トランジスタ２９４は、与えられた電圧信号を増幅する。増幅された信号の電圧は第１の３端子インピーダンス２９０によって出力が調整され、第１の３端子インピーダンス２９０の第２端子から第１のキャパシタンス３００に与えられる。

第１のキャパシタンス３００は、この電圧信号の交流成分のみを通過させる。第１のキャパシタンス３００を通過した電圧信号は、第２のバイポーラ型トランジスタ２９６のベース端子に与えられる。第２のバイポーラ型トランジスタ２９６は、与えられた電圧信号をさらに増幅する。第２の３端子のインピーダンス２９２によって、増幅された電圧信号の出力が調整される。この電圧信号は、第２のキャパシタンス成分３０２へ与えられ、直流成分が除去される。この電圧信号はさらに、図示しない第３段のバイポーラ型トランジスタのベース端子に与えられ、以下同様の動作が行なわれる。電圧信号が１個のバイポーラ型トランジスタを通過する度に、電圧信号は増幅されていく。

この様にして、最後に第Ｎ−１のキャパシタンス成分３０４から第Ｎのバイポーラ型トランジスタ２９８に電圧信号が与えられる。第Ｎのバイポーラ型トランジスタ２９８は、電圧信号を増幅する。増幅された電圧信号は第Ｎのバイポーラ型トランジスタ２９８のコレクタ側に出力される。第２のＤＣカットコンデンサ３０８は、増幅された電圧信号の直流成分を除去し、交流成分のみを通過させる。出力ポート２７２はこの電圧信号を出力する。ＲＦチョーク２７６により、増幅された高周波信号がコレクタ電源供給ポート２７４方向へ漏れて逃げる事が防止される。

この回路においては、第１のバイポーラ型トランジスタ２９４〜第Ｎのバイポーラ型トランジスタ２９８のそれぞれに対して第１のベースバイアス供給端子２８４〜第Ｎのベースバイアス供給端子２８８からバイアス電圧が供給される。第２段〜最終段のうちの所定のベースバイアス電圧供給端子からのバイアス電圧の供給を停止すると、対応のトランジスタ以下のトランジスタによる増幅が行なわれなくなる。その動作は、トランジスタが多段構成となっている事を除き、図８で示した第１の実施の形態での動作と同様である。従って、ここではその詳細な説明は繰返さない。

図１０の回路は、Ｎ段の大規模なアンプだが、コレクタ端子に付随するＲＦチョーク２７６は、１個のみである。そのため、ＭＭＩＣのチップサイズを大幅に削減する事ができる。また、図６及び図８で説明したのと同様に、第１段目を除くＮ−１個のバイポーラ型トランジスタに対するバイアス電圧の供給を適宜停止する事もできる。その結果、利得と飽和出力との両方の出力レベルの切替え機能も実現できる。

今回開示された実施の形態は単に例示であって、本発明が上記した実施の形態のみに制限されるわけではない。本発明の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内でのすべての変更を含む。

従来の高周波無線装置の送信系の模式的ブロックの一例を示す図である。 従来のパワーアンプの回路図である。 従来のパワーアンプ（図２）に対応するＭＭＩＣの回路配置の模式図である。 従来技術によるアンプの回路図である。 本発明の高周波無線装置の送信系を模式的に示すブロック図である。 パワーアンプの回路図である。 ３端子インピーダンスの回路図である。 図６の回路の動作原理の一部を説明する図である。 利得及び出力の関係を模式的に示すグラフである。 本発明の第２の実施の形態に係るアンプの構成を示す回路図である。

符号の説明

１７０ ＲＦＩＣ、１８０ 変調波信号源、１８２ アンプ、１７２ パワーアンプ、１７４ 制御機能、１７６ 電力レベル検出機能、１６２ アンテナ、
１９０及び２７０ 入力ポート、１９２及び２７２ 出力ポート、１９４及び２７４ コレクタ電源供給ポート、１９６及び２７６ ＲＦチョーク、１９８及び２７８ 第１端子、２００及び２８０ 第２端子、２０２及び２８２ 第３端子、２０６及び２８４ 第１のベースバイアス供給端子、２０８及び２８６ 第２のベースバイアス供給端子、２１０、２９０、及び２９２ ３端子インピーダンス、２１２及び２９４ 第１のバイポーラ型トランジスタ、２１４及び２９６ 第２のバイポーラ型トランジスタ、２１６、３００、３０２、及び３０４ キャパシタンス、２１８及び３０６ 第１のＤＣカットコンデンサ、２２０及び３０８ 第２のＤＣカットコンデンサ、２３０及び３１２ キャパシタンス、２３２及び３１０ インダクタンス

Claims (7)

1. 入力ポート及び出力ポートと、第１及び第２の制御ポートとを有し、前記入力ポートに与えられる電気信号を増幅して前記出力ポートに出力する増幅器であって、
   前記出力ポートに接続された第１の端子、第２の端子、並びに前記入力ポート及び前記第１の制御ポートに接続された制御端子を有する第１の能動素子と、
   前記第１の能動素子の前記第２の端子に接続された第１の端子と、第２の端子と、所定の電位に接続される第３の端子とを有する３端子インピーダンス成分とを含み、前記３端子インピーダンス成分の前記第１及び第３の端子の間は直流的に導通し、かつ前記３端子インピーダンス成分は、前記３端子インピーダンス成分の前記第１及び第３の端子の間の電圧を分圧して前記３端子インピーダンス成分の前記第２の端子に出力し、
   さらに、
   前記３端子インピーダンス成分の前記第２の端子に接続された第１の端子と、前記第２の制御ポートに接続された第２の端子とを有する容量素子と、
   前記出力ポートに接続された第１の端子と、前記所定の電位に接続される第２の端子と、前記容量素子の前記第２の端子及び前記第２の制御ポートに接続された制御端子とを有する第２の能動素子とを含む、増幅器。
2. 前記第１の能動素子は、前記入力ポート及び前記第１の制御ポートに接続されたベース端子と、前記出力ポートに接続されたコレクタ端子と、前記３端子インピーダンス成分の前記第１の端子に接続されたエミッタ端子とを有する第１のバイポーラ型トランジスタを含み、
   前記第２の能動素子は、前記容量素子の前記第２の端子及び前記第２の制御ポートに接続されたベース端子と、前記出力ポートに接続されたコレクタ端子と、前記所定の電位に接続されたエミッタ端子とを有する第２のバイポーラトランジスタを含む、請求項１に記載の増幅器。
3. 前記第１の能動素子は、前記入力ポート及び前記第１の制御ポートに接続されたゲート端子と、前記出力ポートに接続されたドレイン端子と、前記３端子インピーダンス成分の前記第１の端子に接続されたソース端子とを有する第１のＦＥＴ型トランジスタを含み、
   前記第２の能動素子は、前記容量素子の前記第２の端子及び前記第２の制御ポートに接続されたゲート端子と、前記出力ポートに接続されたドレイン端子と、前記所定の電位に接続されたソース端子とを有する第２のＦＥＴ型トランジスタとを含む、請求項１に記載の増幅器。
4. Ｎを２≦Ｎなる整数として、
   入力ポート、出力ポート、及び第１〜第ＮのＮ個の制御ポートを有する増幅器であって、
   各々が、前記第１〜第Ｎ−１の前記制御ポートのうち対応するものに接続される入力、前記出力ポートに接続される第１の出力、第２の出力、及び所定の電位に接続される固定電位端子を持つ第１〜第Ｎ−１の増幅段と、
   前記第Ｎ−１の増幅段の前記第２の出力と前記第Ｎの制御ポートとに接続される入力、前記出力ポートに接続される第１の出力、及び前記所定の電位に接続される固定電位端子を持つ第Ｎ段の増幅段とを含み、
   前記第１の増幅段の前記入力は、前記入力ポートと前記第１の制御ポートとに共通に接続されており、
   前記第２〜第Ｎの増幅段の前記入力は、それぞれ前記第１〜第Ｎ−１の増幅段の前記第２の出力にも接続されている、増幅器。
5. 前記第１〜第Ｎの増幅回路の各々は、当該増幅回路の前記入力及び前記第１の出力にそれぞれ接続されるベース端子及びコレクタ端子を有するバイポーラトランジスタを含み、
   前記第１〜第Ｎ−１の増幅回路の各々はさらに、
   第１、第２、及び第３の端子を持ち、前記第１の端子と前記第３の端子との間が直流的に導通しており、前記第１の端子と前記第３の端子との間の電圧を分圧して前記第２の端子に出力する３端子インピーダンス成分と、
   前記３端子インピーダンス成分の前記第２の端子に接続された一方端子と、当該増幅回路の前記第２の出力に接続された他方端子とを有する容量素子とを含み、
   当該３端子インピーダンス成分の前記第１及び第３の端子は、前記バイポーラトランジスタのエミッタ端子及び当該増幅回路の前記固定電位端子にそれぞれ接続され、
   前記第Ｎの増幅回路は、当該増幅回路の前記入力、当該増幅回路の前記第１の出力、及び前記所定電位にそれぞれ接続されるベース端子、コレクタ端子及びエミッタ端子を有するバイポーラトランジスタを含む、請求項４に記載の増幅器。
6. 前記第１〜第Ｎの増幅回路の各々は、当該増幅回路の前記入力及び前記第１の出力にそれぞれ接続されるゲート端子及びドレイン端子を有するＦＥＴ型トランジスタを含み、
   前記第１〜第Ｎ−１の増幅回路の各々はさらに、
   第２、及び第３の端子を持ち、前記第１の端子と前記第３の端子との間の電圧を分圧して前記第２の端子に出力する３端子インピーダンス成分と、
   前記３端子インピーダンス成分の前記第２の端子に接続された一方端子と、当該増幅回路の前記第２の出力に接続された他方端子とを有する容量素子とを含み、
   当該３端子インピーダンス成分の前記第１及び第３の端子は、前記ＦＥＴ型トランジスタのソース端子及び当該増幅回路の前記固定電位端子にそれぞれ接続され、
   前記第Ｎの増幅回路は、当該増幅回路の前記入力、前記第１の出力、及び前記所定電位にそれぞれ接続されるゲート端子、ドレイン端子及びソース端子を有するバイポーラトランジスタを含む、請求項４に記載の増幅器。
7. 送信されるべき信号を生成する送信信号生成部と、
   前記送信信号生成部の出力する信号を受ける様に接続されたパワーアンプとを含む高周波通信装置であって、
   前記パワーアンプは、請求項１〜請求項６のいずれかに記載の増幅器を含み、
   前記高周波通信装置はさらに、
   前記パワーアンプにより増幅された信号を受けて当該信号の電力レベルを検出するための電力レベル検出手段と、
   前記電力レベル検出手段の検出結果が所望の値を超過しているか否かに応じ、前記増幅器の前記第２の制御ポート以降に制御電圧を与えるか否かを制御するための制御手段とを含む、高周波通信装置。

Images