JP2007208373A - 半導体集積回路装置及びこれを用いたチューナ装置 - Google Patents

Abstract

【課題】異なる中間周波信号間のアイソレーションを確保することができる半導体集積回路装置を提供する。
【解決手段】本発明の半導体集積回路装置は、ＩＣパッケージ１０内に中間周波増幅回路１４及び中間周波可変利得増幅回路１６を設け、中間周波増幅回路１４から出力される第１の中間周波信号を前記半導体集積回路装置外部へ導出する外部端子１０１と、前記半導体集積回路装置外部から第２の中間周波信号を導入して中間周波可変利得増幅回路１６に供給する外部端子１０２との間に、中間周波増幅回路１４の電力供給線路（図示せず）に接続されている外部端子及び中間周波増幅回路１４の接地線路（図示せず）に接続されている外部端子の少なくとも一つを設けている。
【選択図】図１

Description

本発明は、中間周波信号を処理する回路を有する半導体集積回路装置に関するものである。

近年、受信装置の小型化を図るために受信装置を構成する部分の集積回路化が行われており、その一例として非特許文献１に開示されているテレビジョンチューナ用ＩＣ（Integrated Circuit）が挙げられる。非特許文献１に開示されているテレビジョンチューナ用ＩＣの概略外観図を図３に示す。

図３に示すテレビジョンチューナ用ＩＣは、長方形状のＩＣパッケージ３００を備え、所定間隔で設けられた複数の端子３０１〜３１９からなる端子列３１をＩＣパッケージ３００の一方の長辺側に備え、所定間隔で設けられた複数の端子３２０〜３３８からなる端子列３２をＩＣパッケージ３００の他方の長辺側に備えている。

端子列３１に属している端子３０１〜３０４は、アンテナ（図示せず）が受信した高周波信号（ＲＦ信号）を入力する入力端子である。また、端子列３１に属している端子３１５及び３１６は、ＩＣパッケージ３００内部に設けられているＰＬＬ（Phase Locked Loop）周波数シンセサイザを制御するための制御信号を入力する入力端子である。

端子列３２に属している端子３３０〜３３８は、ＩＣパッケージ３００内部に設けられている局部発振部に接続される外付け部品群（図示せず）が取り付けられる端子である。上記外付け部品群は、局部発振のための共振回路の構成部品群であって、コイルやコンデンサから構成される。また、端子列３２に属している端子３２７及び３２８は、ＩＣパッケージ３００内部に設けられている中間周波増幅回路の出力信号を出力する出力端子である。
特開昭５８−２１６４５１号公報 特開２００２−３４４３４８号公報 J.BRILLANT、"APPLICATION NOTE AN01014_4"、[online]、２００４年２月２５日、Philips Semiconductors、[平成１７年１１月２８日検索]、インターネット<URL：http://www.semiconductors.philips.com/acrobat_download/applicationnotes/AN01014_4.pdf>

一般に中間周波増幅回路の出力信号には所望の信号成分以外に妨害信号となる信号成分が混入しており、フィルタ等を用いて妨害信号成分を除去し、所望の信号成分のみをとりだすことが重要である。

図３に示すテレビジョンチューナ用ＩＣでは、ＩＣパッケージ３００内部に設けられている中間周波増幅回路の出力信号を出力する出力端子である端子３２７及び３２８に、外付け部品である中間周波可変利得増幅回路が外付け部品であるフィルタを介して接続されている。このような構成の場合、中間周波増幅回路の出力信号とフィルタを介した中間周波可変利得増幅回路の入力信号とは、図３に示すテレビジョンチューナ用ＩＣが設置されるプリント基板上で物理的に充分なアイソレーションをとることができる。したがって、フィルタを介した後の信号強度の小さい中間周波可変利得増幅回路の入力信号は、中間周波増幅回路の出力信号に起因する妨害信号成分の影響をほとんど受けない。

しかしながら、より一層の集積化を図るために、中間周波可変利得増幅回路をＩＣパッケージ内部に集積化する場合、中間周波増幅回路の出力信号と中間周波可変利得増幅回路の入力信号とはプリント基板上での物理的なアイソレーションをとることができなくなる。そのため、ＩＣパッケージ外部でフィルタによって中間周波増幅回路の出力信号から妨害信号成分を除去しても、中間周波可変利得増幅回路の入力端では微弱な所望信号成分に対して妨害信号の影響を受けやすく、所望の信号成分を得ることが難しいという問題（第１の問題）が起こる。

また、上述したように、図３に示すテレビジョンチューナ用ＩＣでは、ＩＣパッケージ３００内部に設けられている中間周波増幅回路からの出力信号を出力する出力端子である端子３２７及び３２８と、ＩＣパッケージ３００内部に設けられている局部発振部に接続される外付け部品群（図示せず）が取り付けられる端子である端子３３０〜３３８とが近接した位置に設けられている。このため、局部発振のための共振回路の構成部品群である外付け部品群からの入力信号であって信号強度が強い局部発振入力信号（以下、ＬＯ＿ＩＮという）の漏れ妨害信号成分が、中間周波増幅回路からの出力信号であって信号強度の弱い中間周波出力信号（以下、ＩＦ＿ＯＵＴという）に影響し、ＩＦ＿ＯＵＴのＳ／Ｎを悪化させてしまうという問題、すなわちＬＯ＿ＩＮとＩＦ＿ＯＵＴとの間の相互干渉（または、内部干渉ともいう）の問題（第２の問題）が発生する。

このようなＬＯ＿ＩＮとＩＦ＿ＯＵＴとの間の相互干渉の影響を軽減するためには、端子３２７及び３２８と端子３３０〜３３８とのアイソレーションを充分にとることが必要である。

しかしながら、図３に示すテレビジョンチューナ用ＩＣにおいて、端子３２７及び３２８と端子３３０〜３３８とのアイソレーションを充分にとるためには、図３に示すテレビジョンチューナ用ＩＣが設置されるプリント基板上のパターン配線を引き回す必要があった。一般に、パターン配線の引き回し部分は、ＵＨＦ帯の信号に対して不要なインダクタンス成分となるので、特に局部発振部が広帯域である場合、発振周波数が所定の周波数から異なる周波数に変化したり、所望の発振周波数の可変範囲が不足したり、あるいは発振が停止したりするなど、局部発振部の性能に重大な影響を及ぼしてしまうという問題（第３の問題）があった。

また、アンテナが受信した高周波信号（ＲＦ信号）も信号強度の微弱な信号であるため、高周波信号（ＲＦ信号）とＰＬＬ周波数シンセサイザを制御するための制御信号との間で充分なアイソレーションを確保できなければ重要な問題（第４の問題）になる。

本発明は、上記第１の問題に鑑み、異なる中間周波信号間のアイソレーションを確保することができる半導体集積回路装置及びこれを用いたチューナ装置を提供することを目的とする。

上記目的を達成するために本発明に係る半導体集積回路装置は、矩形状の１つのＩＣパッケージ内に複数の回路を搭載し、前記ＩＣパッケージの外周辺から前記ＩＣパッケージの外部に突出する複数の外部端子を備える半導体集積回路装置であって、前記ＩＣパッケージ内に第１の回路及び第２の回路を設け、前記第１の回路から出力される第１の中間周波信号を前記半導体集積回路装置外部へ導出する第１の外部端子と、前記半導体集積回路装置外部から第２の中間周波信号を導入して前記第２の回路に供給する第２の外部端子との間に、前記第１の回路の電力供給線路に接続されている外部端子及び前記第１の回路の接地線路に接続されている外部端子の少なくとも一つを設けるようにしている。

このような構成（以下、第１の構成ともいう）によると、第１の中間周波信号と第２の中間周波信号とのアイソレーションを確保することができ、互いの信号間での相互干渉を減少させることができる。

また、上記目的を達成するために本発明に係る半導体集積回路装置は、矩形状の１つのＩＣパッケージ内に複数の回路を搭載し、前記ＩＣパッケージの外周辺から前記ＩＣパッケージの外部に突出する複数の外部端子を備える半導体集積回路装置であって、前記ＩＣパッケージ内に第２の回路を設け、前記半導体集積回路装置外部から第２の中間周波信号を導入して前記第２の回路に供給する第２の外部端子と、前記第２の回路から出力される第３の中間周波信号を前記半導体集積回路装置外部へ導出する第３の外部端子との間に、前記第２の回路の電力供給線路に接続されている外部端子及び前記第２の回路の接地線路に接続されている外部端子の少なくとも一つを設けるようにしている。

このような構成（以下、第２の構成ともいう）によると、第２の中間周波信号と第３の中間周波信号とのアイソレーションを確保することができ、互いの信号間での相互干渉を減少させることができる。

また、前記第１の回路と前記第２の回路との間に、前記第１の回路の出力信号と比較してレベル変動の少ない信号を処理する回路を設置してもよい。また、前記第１の回路を中間周波増幅回路とし、前記第２の回路を中間周波可変利得増幅回路にしてもよい。さらに、前記第１の外部端子が外付け部品であるフィルタの入力端に接続され、前記第２の外部端子が前記フィルタの出力端に接続されるようにしてもよい。

また、第１の構成の半導体集積回路装置では、前記ＩＣパッケージ内に局部発振回路を設け、前記半導体集積回路装置外部から導入した信号を前記局部発振回路に供給する外部端子と、前記第１の外部端子、前記第２の外部端子、及び前記第３の外部端子とが前記ＩＣパッケージの同一の辺に設けられていないようにしてもよい。また、第２の構成の半導体集積回路装置では、前記ＩＣパッケージ内に局部発振回路を設け、前記半導体集積回路装置外部から導入した信号を前記局部発振回路に供給する外部端子と、前記第２の外部端子及び前記第３の外部端子とが前記ＩＣパッケージの同一の辺に設けられていないようにしてもよい。このような構成によると、信号強度が強く高周波である局部発振回路に供給される信号と信号強度が弱い中間周波信号（第１〜第３の中間周波信号又は第２、第３の中間周波信号）との間のアイソレーションを充分に確保することができる。

また、上記いずれかの構成の半導体集積回路装置において、前記ＩＣパッケージ内に選局用ミキサ回路及び選局用ＰＬＬ周波数シンセサイザ回路を設け、前記半導体集積回路装置外部から導入した高周波信号を前記選局用ミキサ回路に供給する外部端子と、前記半導体集積回路装置外部から導入した制御信号を前記選局用ＰＬＬ周波数シンセサイザ回路に供給する外部端子とが前記ＩＣパッケージの同一の辺に設けられていないようにしてもよい。このような構成によると、信号強度が微弱である選局用ミキサ回路に供給される高周波信号（ＲＦ信号）とＰＬＬ周波数シンセサイザ回路に供給される制御信号との間のアイソレーションを充分に確保することができる。

また、上記目的を達成するために本発明に係るチューナ装置は、上記いずれかの構成の半導体集積回路装置を備えるようにしている。

本発明に係る半導体集積回路装置によると、異なる中間周波信号間のアイソレーションを確保することができる

本発明の実施形態について図面を参照して以下に説明する。本発明に係るチューナ装置の構成例を図１に示す。図１に示す本発明に係るチューナ装置は、本発明に係るチューナ用ＩＣと、本発明に係るチューナ用ＩＣに外付けされる局部発振用共振回路１１、ＳＡＷ（Surface Acoustic Wave）フィルタ１５、及びアンテナ１９とによって構成されている。

本発明に係るチューナ用ＩＣは、矩形状のＩＣパッケージ１０の四辺それぞれに複数の外部端子を備え、前記ＩＣパッケージ内部に局部発振回路１２、ミキサ回路１３、中間周波増幅回路１４、中間周波可変利得増幅回路１６、ＰＬＬ周波数シンセサイザ回路１７、及びＡＧＣ（Automatic Gain Control）回路１８を備えている。

ＩＣパッケージ１０の第１の辺Ｓ１に設けられる外部端子１１２〜１１５に外付け部品であるアンテナ１９が接続される。したがって、外部端子１１２〜１１５は、アンテナ１９が受信した例えば数百ＭＨｚ帯の高周波信号（ＲＦ信号）を入力する。

また、ＩＣパッケージ１０の第２の辺Ｓ２に設けられる外部端子１０４〜１１１に外付け部品である局部発振用共振回路１１が接続される。外部端子１０４〜１１１は、局部発振用共振回路１１から出力される信号を入力し、その入力した信号をＩＣパッケージ１０内部に設けられている局部発振回路１２に供給する。

また、ＩＣパッケージ１０の第３の辺Ｓ３に設けられる外部端子１０１及び１０２に外付け部品であるＳＡＷフィルタ１５が接続される。外部端子１０１は、ＩＣパッケージ１０内部に設けられている中間周波増幅回路１４の出力信号を出力し、ＳＡＷフィルタ１５の入力端に供給する。外部端子１０２は、ＳＡＷフィルタ１５の出力端から出力される中間周波信号を入力し、その入力した中間周波信号をＩＣパッケージ１０内部に設けられている中間周波可変利得増幅回路１６に供給する。

また、ＩＣパッケージ１０の第３の辺Ｓ３に設けられる外部端子１０３は、ＩＣパッケージ１０内部に設けられている中間周波可変利得増幅回路１６の出力信号を出力する。

また、ＩＣパッケージ１０の第４の辺Ｓ４に設けられる外部端子１１６及び１１７は、外付け部品である制御回路（図示せず）が接続される。外部端子１１６及び１１７は、制御回路から出力されるＰＬＬ周波数シンセサイザ回路１７制御用のデジタル制御信号を入力し、その入力したデジタル制御信号をＩＣパッケージ１０内部に設けられているＰＬＬ周波数シンセサイザ回路１７に供給する。

また、ＩＣパッケージ１０内部に設けられている中間周波増幅回路１４の出力信号を出力する外部端子１０１と、ＳＡＷフィルタ１５の出力端から出力される中間周波信号を入力する外部端子１０２との間に設けられる外部端子群の中に、中間周波増幅回路１４の電力供給線路（図示せず）に接続されている外部端子と、中間周波増幅回路１４の接地線路（図示せず）に接続されている外部端子とが存在する。このような配置により、中間周波増幅回路１４の出力信号（第１の中間周波信号）と中間周波可変利得増幅回路１６の入力信号（第２の中間周波信号）とのアイソレーションを確保することができ、互いの信号間での相互干渉を減少させることができる。なお、ＩＣパッケージ１０内部に設けられている中間周波増幅回路１４の出力信号を出力する外部端子１０１と、ＳＡＷフィルタ１５の出力端から出力される中間周波信号を入力する外部端子１０２との間に設けられる外部端子群の中に、中間周波増幅回路１４の電力供給線路に接続されている外部端子か、中間周波増幅回路１４の接地線路に接続されている外部端子かのいずれか一方のみにしか存在しない配置にしても同様の効果を得ることができる。

また、ＳＡＷフィルタ１５の出力端から出力される中間周波信号を入力する外部端子１０２と、ＩＣパッケージ１０内部に設けられている中間周波可変利得増幅回路１６の出力信号を出力する外部端子１０３との間に設けられる外部端子群の中に、中間周波可変利得増幅回路１６の電力供給線路（図示せず）に接続されている外部端子と、中間周波可変利得増幅回路１６の接地線路（図示せず）に接続されている外部端子とが存在する。このような配置により、中間周波可変利得増幅回路１６の入力信号（第２の中間周波信号）と中間周波可変利得増幅回路１６の出力信号（第３の中間周波信号）とのアイソレーションを確保することができ、互いの信号間での相互干渉を減少させることができる。なお、ＳＡＷフィルタ１５の出力端から出力される中間周波信号を入力する外部端子１０２と、ＩＣパッケージ１０内部に設けられている中間周波可変利得増幅回路１６の出力信号を出力する外部端子１０３との間に設けられる外部端子群の中に、中間周波可変利得増幅回路１６の電力供給線路に接続されている外部端子か、中間周波可変利得増幅回路１６の接地線路に接続されている外部端子かのいずれか一方のみにしか存在しない配置にしても同様の効果を得ることができる。

すなわち、図１において、外部端子１０１と外部端子１０２の間の外部端子をそれぞれ、外部端子１２０〜１２３とし、また、外部端子１０２と外部端子１０３の間の外部端子をそれぞれ、外部端子１２４〜１２７とし、このいずれかが電力供給線路、もしくは接地線路と接続されていれば良い。また、より安定なアイソレーションを確保するために、電力供給線路および接地線路に対して、2つ以上の外部端子と接続しても良い。

また、図１に示す本発明に係るチューナ装置が備える本発明に係るチューナ用ＩＣでは、ＩＣパッケージ１０内部において中間周波増幅回路１４と中間周波可変利得増幅回路１６との間にＡＧＣ回路１８が設置されている。このようなＩＣパッケージ１０内部の回路配置により、中間周波増幅回路１４の出力信号（第１の中間周波信号）と中間周波可変利得増幅回路１６の入出力信号（第２の中間周波信号、第３の中間周波信号）とのアイソレーションを充分にとることができる。中間周波増幅回路１４と中間周波可変利得増幅回路１６との間にＡＧＣ回路１８が設置される回路配置によって、中間周波増幅回路１４の出力信号（第１の中間周波信号）と中間周波可変利得増幅回路１６の入出力信号（第２の中間周波信号、第３の中間周波信号）とのアイソレーションを充分にとることができる理由を説明するために、まずＡＧＣ回路の回路構成を簡単に説明する。

ＡＧＣ回路は、中間周波増幅回路１４の出力信号の信号強度を検出する検出部と、リファレンス信号を出力するＤＡＣ（Digital Analog Converter）部と、上記検出部からの信号と上記ＤＡＣ部からのリファレンス信号との信号レベルを比較しその比較結果に応じた信号をＡＧＣ回路の出力信号として出力する比較部とを備えている。ここで、上記ＤＡＣ部は、ＰＬＬ周波数シンセサイザ回路１７から出力されたデジタル信号をアナログ信号であるリファレンス信号に変換する回路であるので、中間周波増幅回路１４の出力信号と比較してレベル変動の少ない信号を処理する回路である。

このような構成のＡＧＣ回路を中間周波増幅回路１４と中間周波可変利得増幅回路１６との間に配置することによって、中間周波増幅回路１４の出力信号と比較してレベル変動の少ない信号を処理する回路である上記ＤＡＣ部が中間周波増幅回路１４と中間周波可変利得増幅回路１６との間に位置する回路レイアウトとなり、中間周波増幅回路１４の出力信号と比較してレベル変動の少ない信号を処理する回路である上記ＤＡＣ部を信号の境界として、上記境界によって互いに異なる領域に属する信号間のアイソレーションを充分にとることができる。なお、中間周波増幅回路１４の出力信号（第１の中間周波信号）と中間周波可変利得増幅回路１６の入出力信号（第２の中間周波信号、第３の中間周波信号）とのアイソレーションを充分にとるためには、中間周波増幅回路１４の出力信号と比較してレベル変動の少ない信号を処理する回路を中間周波増幅回路１４と中間周波可変利得増幅回路１６との間に設置することが重要であって、中間周波増幅回路１４と中間周波可変利得増幅回路１６との間に設置する回路はＡＧＣ回路に限定されるものではないことは言うまでもない。

また、局部発振用共振回路１１から出力される信号を入力する外部端子１０４〜１１１が設けられる第２の辺Ｓ２と、中間周波信号を入力または出力する外部端子１０１〜１０３が設けられる第３の辺Ｓ３とは、矩形状のＩＣパッケージ１０の互いに対向する辺である。このような構成によると、信号強度が強く高周波である局部発振用共振回路１１から出力される信号と信号強度が弱い中間周波信号との間のアイソレーションを充分に確保することができる。さらに、このような構成によると、局部発振用共振回路１１を構成する外付け部品群が、外部端子１０４〜１１１以外の外部端子に接続される外付け部品の接続の妨げになりにくい。このため、パターン配線の引き回しを少なくでき、局部発振回路１２の発振動作に関する不都合が改善され、発振周波数の調整も充分に行える。したがって、上述した第２及び第３の問題を解決することができる。

なお、外部端子１０４〜１１１の一部が第２の辺Ｓ２に隣接する辺（第１の辺Ｓ１、第４の辺Ｓ４）に回り込んだ場合や外部端子１０１〜１０３の一部が第３の辺Ｓ３に隣接する辺（第１の辺Ｓ１、第４の辺Ｓ４）に回り込んだ場合でも、局部発振用共振回路１１から出力される信号を入力する外部端子と、中間周波信号を入力または出力する外部端子とが同一の辺に設けられていなければ、同等の効果が得られる。

また、アンテナ１９が受信した高周波信号（ＲＦ信号）を入力する外部端子１１２〜１１５が設けられる第１の辺Ｓ１と、制御回路（図示せず）から出力されるＰＬＬ周波数シンセサイザ回路１７制御用のデジタル制御信号を入力する外部端子１１６及び１１７が設けられる第４の辺Ｓ４とは、矩形状のＩＣパッケージ１０の互いに対向する辺である。このような構成によると、信号強度が微弱であるアンテナ１９が受信した高周波信号（ＲＦ信号）とＰＬＬ周波数シンセサイザ回路１７制御用のデジタル制御信号との間のアイソレーションを充分に確保することができる。したがって、上述した第４の問題を解決することができる。

なお、外部端子１１２〜１１５の一部が第１の辺Ｓ１に隣接する辺（第２の辺Ｓ２、第３の辺Ｓ３）に回り込んだ場合や外部端子１１６及び１１７の一部が第４の辺Ｓ４に隣接する辺（第２の辺Ｓ２、第３の辺Ｓ３）に回り込んだ場合でも、アンテナ１９が受信した高周波信号（ＲＦ信号）を入力する外部端子と、制御回路（図示せず）から出力されるＰＬＬ周波数シンセサイザ回路１７制御用のデジタル制御信号を入力する外部端子とが同一の辺に設けられていなければ、同等の効果が得られる。

また、アンテナ１９が受信した高周波信号（ＲＦ信号）を入力する外部端子１１２〜１１５が設けられている第１の辺Ｓ１と、局部発振用共振回路１１から出力される信号（ＬＯ信号）を入力する外部端子１０４〜１１１が設けられている第２の辺Ｓ２とは、矩形状のＩＣパッケージ１０の互いに隣接する辺である。このような構成によると、信号強度が微弱であるアンテナ１９が受信した高周波信号（ＲＦ信号）と信号強度が強く高周波の局部発振信号（ＬＯ信号）との間のアイソレーションを充分に確保することができる。また、よりアイソレーションを確保する必要があれば、対向する辺となるように敷設しても良い。

中間周波増幅回路１４は２種類の出力端を有しており、一方の出力端はデジタル信号を出力するために用いる出力端であり、もう一方の出力端はアナログ信号を出力するために用いる出力端である。図１に示す本発明に係るチューナ装置が備える本発明に係るチューナ用ＩＣでは、用途に応じて、中間周波増幅回路１４の２種類の出力端を切り替えて外部端子１０１及びＡＧＣ回路１８の入力端に接続することができる。

図２は、図１に示すチューナ装置を回路ブロックで示した図である。アンテナ２１１によって受信されたＲＦ信号は、ＰＬＬ周波数シンセサイザ回路２０５から出力される制御電圧に応じた周波数帯のみが選択され、高周波可変利得増幅回路２００に供給され、信号強度が所定のレベルになるように増幅された後、チューナ用ＩＣ２０００内部のミキサ回路２０１へと導入される。また一方で、局部発振用共振回路２１０と接続されているューナ用ＩＣ２０００内部の局部発振回路２０３から出力された局部発振信号は、位相シフト回路２０４を介してミキサ回路２０１へと導入される。なお、局部発振用共振回路２１０がＰＬＬ周波数シンセサイザ回路２０５から出力される制御電圧に応じた共振周波数で共振するので、局部発振信号の発振周波数はＰＬＬ周波数シンセサイザ回路２０５から出力される制御電圧に応じた周波数となる。

高周波可変利得増幅回路２００からミキサ回路２０１へと導入された高周波信号は、ミキサ回路２０１で局部発振信号と混合されることによって、中間周波信号に変換される。ミキサ回路２０１から出力された中間周波信号は、中間周波増幅回路２０６により増幅される。

中間周波増幅回路２０６より出力された信号は、２分配され、一方はチューナ用ＩＣ２０００外部へと導出され、もう一方はＡＧＣ回路２０７へ供給される。ＡＧＣ回路２０７から出力されるＡＧＣ信号はチューナ用ＩＣ２０００外部へと導出される。

中間周波増幅回路２０６より出力されチューナ用ＩＣ２０００外部へと導出された信号は、外付け部品であるＳＡＷフィルタ２０８に導入され、所望の周波数成分以外を除去された後、再びチューナ用ＩＣ２０００内部へと導入される。再度チューナ用ＩＣ２０００内部へ導入された信号は、中間周波可変利得増幅回路２０９によって、所望の信号強度に増幅され、最終出力として、チューナ用ＩＣ２０００外部へと導出される。

ここで、図２中のアンテナ２１１は図１中のアンテナ１９に対応し、図２中のミキサ回路２０１は図１中のミキサ回路１３に対応し、図２中の中間周波増幅回路２０６は図１中の中間周波増幅回路１４に対応し、図２中のＡＧＣ回路２０７は図１中のＡＧＣ回路１８に対応し、図２中のＳＡＷフィルタ２０８は図１中のＳＡＷフィルタ１５に対応し、図２中の中間周波可変利得増幅回路２０９は図１中の中間周波可変利得増幅回路１６に対応し、図２中のＰＬＬ周波数シンセサイザ回路２０５は図１中のＰＬＬ周波数シンセサイザ回路１７に対応し、図２中の局部発振用共振回路２１０は図１中の局部発振用共振回路１１に対応し、図２中の局部発振回路２０３は図１中の局部発振回路１２に対応している。

なお、図１及び図２を用いて説明した本発明に係る半導体集積回路装置の外部端子と内部回路との接続形態は本発明の一実施形態であり、本発明はこれに限定されるものではない。

なお、本明細書において「回路」とは、所望の機能を果たす機能ブロックであり、コイルやコンデンサ、トランジスタなどの構成部品により構成される電子回路の総称である。具体的には、例えば図１に示されている中間周波増幅回路、中間周波可変利得増幅回路が「回路」に該当する。これらの「回路」の機能を果たすものであれば、構成する１個のトランジスタに等価な部品等、あらゆる単位の構成部品が「回路」に相当し得る。

は、本発明に係るチューナ装置の構成例を示す図である。 は、図１に示すチューナ装置を回路ブロックで示した図である。 は、従来のテレビジョンチューナ用ＩＣパッケージの概略外観例を示す図である。

符号の説明

１０ ＩＣパッケージ
１１ 局部発振用共振回路
１２ 局部発振回路
１３ ミキサ回路
１４ 中間周波増幅回路
１５ ＳＡＷフィルタ
１６ 中間周波可変利得増幅回路
１７ ＰＬＬ周波数シンセサイザ回路
１８ ＡＧＣ回路
１９ アンテナ
１０１〜１１７、１２０〜１２７ 外部端子
Ｓ１ ＩＣパッケージの第１の辺
Ｓ２ ＩＣパッケージの第２の辺
Ｓ３ ＩＣパッケージの第３の辺
Ｓ４ ＩＣパッケージの第４の辺
２００ 高周波可変利得増幅回路
２０１ ミキサ回路
２０３ 局部発振回路
２０４ 位相シフト回路
２０５ ＰＬＬ周波数シンセサイザ回路
２０６ 中間周波増幅回路
２０７ ＡＧＣ回路
２０８ ＳＡＷフィルタ
２０９ 中間周波可変利得増幅回路
２１０ 局部発振用共振回路
２１１ アンテナ
２０００ チューナ用ＩＣ

Claims (10)

1. 矩形状の１つのＩＣパッケージ内に複数の回路を搭載し、前記ＩＣパッケージの外周辺から前記ＩＣパッケージの外部に突出する複数の外部端子を備える半導体集積回路装置において、
   前記ＩＣパッケージ内に第１の回路及び第２の回路を設け、
   前記第１の回路から出力される第１の中間周波信号を前記半導体集積回路装置外部へ導出する第１の外部端子と、前記半導体集積回路装置外部から第２の中間周波信号を導入して前記第２の回路に供給する第２の外部端子との間に、
   前記第１の回路の電力供給線路に接続されている外部端子及び前記第１の回路の接地線路に接続されている外部端子の少なくとも一つを設けることを特徴とする半導体集積回路装置。
2. 矩形状の１つのＩＣパッケージ内に複数の回路を搭載し、前記ＩＣパッケージの外周辺から前記ＩＣパッケージの外部に突出する複数の外部端子を備える半導体集積回路装置において、
   前記ＩＣパッケージ内に第２の回路を設け、
   前記半導体集積回路装置外部から第２の中間周波信号を導入して前記第２の回路に供給する第２の外部端子と、前記第２の回路から出力される第３の中間周波信号を前記半導体集積回路装置外部へ導出する第３の外部端子との間に、
   前記第２の回路の電力供給線路に接続されている外部端子及び前記第２の回路の接地線路に接続されている外部端子の少なくとも一つを設けることを特徴とする半導体集積回路装置。
3. 前記第１の回路と前記第２の回路との間に、前記第１の回路の出力信号と比較してレベル変動の少ない信号を処理する回路を設置する請求項１に記載の半導体集積回路装置。
4. 前記第１の回路が中間周波増幅回路であり、前記第２の回路が中間周波可変利得増幅回路である請求項１または請求項３に記載の半導体集積回路装置。
5. 前記第２の回路が中間周波可変利得増幅回路である請求項２に記載の半導体集積回路装置。
6. 前記第１の外部端子が外付け部品であるフィルタの入力端に接続され、前記第２の外部端子が前記フィルタの出力端に接続される請求項１、３、４のいずれかに記載の半導体集積回路装置。
7. 前記ＩＣパッケージ内に局部発振回路を設け、
   前記半導体集積回路装置外部から導入した信号を前記局部発振回路に供給する外部端子と、前記第１の外部端子、前記第２の外部端子、及び前記第３の外部端子とが前記ＩＣパッケージの同一の辺に設けられていない請求項１、３、４、６のいずれかに記載の半導体集積回路装置。
8. 前記ＩＣパッケージ内に局部発振回路を設け、
   前記半導体集積回路装置外部から導入した信号を前記局部発振回路に供給する外部端子と、前記第２の外部端子及び前記第３の外部端子とが前記ＩＣパッケージの同一の辺に設けられていない請求項２または請求項５に記載の半導体集積回路装置。
9. 前記ＩＣパッケージ内に選局用ミキサ回路及び選局用ＰＬＬ周波数シンセサイザ回路を設け、
   前記半導体集積回路装置外部から導入した高周波信号を前記選局用ミキサ回路に供給する外部端子と、前記半導体集積回路装置外部から導入した制御信号を前記選局用ＰＬＬ周波数シンセサイザ回路に供給する外部端子とが前記ＩＣパッケージの同一の辺に設けられていない請求項１〜８のいずれかに記載の半導体集積回路装置。
10. 請求項１〜９のいずれかに記載の半導体集積回路装置を備えることを特徴とするチューナ装置。

Images