KR100739991B1 - 신호 처리용 반도체 집적 회로 및 무선 통신용 반도체 집적 회로 장치 - Google Patents

신호 처리용 반도체 집적 회로 및 무선 통신용 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR100739991B1
KR100739991B1 KR1020010009509A KR20010009509A KR100739991B1 KR 100739991 B1 KR100739991 B1 KR 100739991B1 KR 1020010009509 A KR1020010009509 A KR 1020010009509A KR 20010009509 A KR20010009509 A KR 20010009509A KR 100739991 B1 KR100739991 B1 KR 100739991B1
Authority
KR
South Korea
Prior art keywords
region
circuit
semiconductor
island
signal
Prior art date
Application number
KR1020010009509A
Other languages
English (en)
Other versions
KR20010085575A (ko
Inventor
가사노부히로
다시로요시야스
호리가즈아끼
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20010085575A publication Critical patent/KR20010085575A/ko
Application granted granted Critical
Publication of KR100739991B1 publication Critical patent/KR100739991B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

노이즈 발생원이 되는 발진 회로를 포함하는 제1 회로 블록과, 상기 발진 회로로부터의 노이즈가 기체(基體)를 통과하여 전달됨으로써 오동작할 우려가 있는 회로를 포함하는 제2 회로 블록이 하나의 칩 상에 형성된 반도체 집적 회로에 있어서, 상기 제1 회로 블록과 제2 회로 블록을 이격하여 배치하도록 했다. 보다 구체적으로는 상기 제1 회로 블록과 제2 회로 블록을 반도체 기판 표면의 각각 절연 분리대로 둘러싼 제1 섬 영역과 제2 섬 영역에 형성하고, 상기 제1 섬 영역과 제2 섬 영역의 능동 소자 형성 장소를 제외한 기체 영역에는 저저항의 반도체 영역을 형성함과 동시에, 상기 저저항의 반도체 영역을 안정된 전압 단자에 접속시킨다.
발진 회로, 노이즈, 저저항 반도체, 전압 단자, 슈퍼헤테로다인 방식

Description

신호 처리용 반도체 집적 회로 및 무선 통신용 반도체 집적 회로 장치{SIGNAL PROCESSING SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND RADIO-COMMUNICATION SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
도 1은 본 발명을 싱글 슈퍼헤테로다인 방식의 무선 통신 시스템을 구성하는 신호 처리용 반도체 집적 회로에 적용한 경우의 1 실시예를 나타내는 레이아웃 설명도.
도 2는 본 발명을 더블 슈퍼헤테로다인 방식의 무선 통신 시스템을 구성하는 신호 처리용 반도체 집적 회로에 적용한 경우의 1 실시예를 나타내는 레이아웃 설명도.
도 3a는 본 발명의 다른 실시 형태를 나타낸 평면도이고, 도 3b는 도 3a의 (B)-(B)에서의 단면도.
도 4는 도 3a 및 도 3b의 실시예의 등가 회로도.
도 5는 도 3a 및 도 3b의 실시예에서의 각 섬 영역의 저저항 매립층의 구체적인 구성예를 나타내는 단면도.
도 6은 도 3a 및 도 3b의 실시예를 적용한 경우의 섬 영역의 평면적인 레이아웃의 개략을 나타내는 평면도.
도 7a 및 도 7b는 제2 실시 형태의 다른 실시예를 나타내는 평면도 및 단면도.
도 8은 제7 실시예의 등가 회로도.
도 9a 및 도 9b는 제2 실시 형태의 다른 실시예를 나타내는 평면도 및 단면도.
도 10은 도 9a 및 도 9b의 실시예의 등가 회로도.
도 11은 본 발명을 적용하여 유효한 휴대 전화기에 이용되는 슈퍼헤테로다인 방식의 무선 통신 시스템의 구성을 나타내는 블록도.
도 12는 도 11에 도시되어 있는 휴대 전화기의 무선 통신 시스템을 구성하는 회로 블록 중 어느 하나의 반도체 칩상에 탑재한 LSI에서의 회로 블록의 레이아웃 예를 나타내는 평면도.
도 13은 도 11에 도시되어 있는 휴대 전화기의 무선 통신 시스템에 방해파를 입력하여 CN비가 열화되었을 때의 방해파와 희망파의 주파수 분포를 나타내는 설명도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 송수신용 안테나
101 : 송수신 전환용 스위치
110 : 수신계 회로
111 : 대역 제한 필터
112 : 저잡음 증폭 회로
113, 122 : 믹서
114 : 대역 통과 필터
115 : 프로그래머블 게인 증폭기
120 : 송신계 회로
121 : 변조기
130 : 발진계 회로
133 : 신시사이저
140 : 기저 대역 신호 처리 회로
150 : 시스템 콘트롤러
본 발명은 반도체 집적 회로에서의 크로스 토크 저감 기술, 나아가서는 복수 종류의 주파수대의 신호를 수신하여 처리하는 신호 처리용 LSI(대규모 반도체 집적 회로)에 적용하기에 유효한 기술에 관한 것으로, 예를 들면, 휴대 전화기에 이용되는 슈퍼헤테로다인 방식으로 수신 신호를 처리하는 무선 통신용 LSI에 이용하기에 유효한 기술에 관한 것이다.
휴대 전화기에 이용되는 무선 통신 시스템으로서, 예를 들면, 도 11에 도시하는 슈퍼헤테로다인 방식의 무선 통신 시스템이 알려져 있다. 도 11의 무선 통신 시스템에서, 참조 부호 100은 신호 전파의 송수신용 안테나이고, 101은 송수신 전환용 스위치, 110은 안테나에 의해 수신된 신호를 증폭하여 복조하는 수신계 회로, 120은 안테나(100)로부터 송신되는 신호를 변조하여 주파수 변환하는 송신계 회로, 130은 이들 수신계 회로(110)와 송신계 회로(120)에 필요로 되는 국부 발진 신호를 발생하는 발진계 회로, 140은 수신 신호로부터 음성 데이터를 추출하거나 음성 데이터를 전압 펄스열로 변환하기도 하는 기저 대역 신호 처리 회로, 150은 시스템 전체를 총괄적으로 제어하는 마이크로 컴퓨터 등으로 이루어지는 시스템 콘트롤러이다. 전환 스위치(101)는, 시스템 콘트롤러(150)로부터의 제어 신호 TX/RX에 의해 제어되어, 송신 신호와 수신 신호를 전환한다.
상기 수신계 회로(110)는, 안테나(100)로부터 수신된 신호로부터 불필요한 파를 제거하는 SAW 필터 등으로 이루어지는 대역 제한 필터(FLT)(111)와, 필터(111)를 통과한 신호를 증폭하는 저잡음 증폭 회로(LNA)(112)와, 증폭된 수신 신호와 발진계 회로(130)로부터의 국부 발진 신호를 합성함으로써 중간 주파수의 신호로 다운컨버트(down convert)하는 믹서(MIX)(113)와, 수신 신호와 국부 발진 신호의 주파수차에 상당하는 주파수의 신호를 통과시키는 대역 통과 필터(BPF)(114)와, 신호를 원하는 레벨로 증폭하는 이득 제어 가능한 프로그래머블 게인 증폭기(programmable gain amplifier: PGA)(115)와, 원하는 진폭으로 조정된 신호를 기저 대역 신호(I/Q)로 복조하는 복조기(DeMOD)(116) 등으로 구성되어 있다.
상기 송신계 회로(120)는, 기저 대역 신호 처리 회로(140)로부터 기저 대역 신호(I/Q)로서 입력된 송신 신호를 RF 신호로 변조하는 변조기(MOD)(121)와, 변조된 신호를 발진계 회로(130)로부터의 발진 신호와 합성함으로써 원하는 송신 주파수의 신호로 업컨버트(up convert)하는 믹서(U-MIX)(122)와, 주파수 변환된 송신 신호를 전력 증폭하여 안테나(100)로부터 송신시키는 파워 앰프(PA)(123) 등으로 구성되어 있다.
발진계 회로(130)는, 믹서(113과 122)로 사용되는 RF 신호 생성용의 전압 제어 발진 회로(RFVCO)(132)와, 복조기(116) 및 변조기(121)에서 필요로 되는 중간 주파수 신호(주파수 일정)를 생성하는 전압 제어 발진 회로(IFVCO)(131)와, 이들 VCO(131, 132)로부터의 귀환 신호와 수정 진동자를 이용한 주파수 정밀도가 높고 온도 의존성이 적은 발진 회로에서 공급되는 기준 신호 TCX0와의 위상차를 비교하여 각각의 VCO에 대한 제어 전압을 생성하는 신시사이저(SYN)(133)와, RFVCO(132)에서 발생된 발진 신호를 수신측의 믹서(113)와 송신측의 믹서(122)에 분배하여 공급하는 버퍼(BFF)(134) 등으로 구성되어 있다. 또, 신시사이저(SYN)(133)와 RFVCO(132)에 의해, 또한 신시사이저(SYN)(133)와 IFVCO(131)에 의해, 각각 PLL(phase locked loop)이라고 불리는 폐 루프의 회로가 구성된다.
도 11의 무선 통신 시스템은, 각 회로 블록(112, 113, 115, 116 …)과 같은 단위로 반도체 집적 회로화된 10개 정도의 IC 칩에 의해 구성되어 있다. 이와 같이 송수신 신호를 처리하는 시스템을 여러개의 IC 칩에 의해 구성하면, 부품 개수가 많아져 실장 면적이 커져 버린다. 그런데, 특히 휴대 전화기와 같은 휴대용 전자 장치는, 소형화 및 저소비 전력화가 필수적이고, 부품 개수를 줄이는 것이 중요한 기술적 과제이다.
본 발명자들은, 휴대 전화기의 무선 통신 시스템을 구성하는 IC 등의 부품 점수를 줄이기 위해서, 도 11에 도시되고 있는 다수의 회로 블록 중 몇 개를 1개의 반도체 칩상에 탑재한 LSI의 개발을 행하였다. 도 12는 최초에 고려된 곳인, LSI상의 각 회로 블록의 레이아웃을 도시한다. 도 12에 있어서, 도 11에 도시되고 있는 부호와 동일 부호가 부가된 회로 블록은 동일한 블록이다. 도 11과 도 12를 비교하면 명확한 바와 같이, 도 12에 도시되고 있는 회로 블록은 도 11과 마찬가지로, 거의 송수신 신호의 흐름에 따라 배치되고 있다.
그런데, 도 12에 도시되고 있는 바와 같이 회로 블록을 반도체 칩상에 단순하게 나란하게 배치한 것에 있어서, 방해파에 의한 시험을 행한 바, CN 비(캐리어-노이즈비)가 열화하는 일이 있음이 분명해졌다. 구체적으로는, 안테나로부터 -99 dB에서 희망파를 입력한 상태에서 -26 dB인 주파수의 방해파를 입력했을 때 CN 비가 열화하여 비트 에러율이 소정의 레벨을 넘어 버리는 일이 있음을 발견하였다.
그래서 본 발명자 등은, 방해파를 입력했을 때에 CN 비가 열화하는 원인에 대해서 검토하였다. 이하, 그 검토 결과에 관해서 설명한다.
도 13은, 방해파를 입력하여 CN 비가 열화했을 때의 방해파와 희망파의 주파수 분포를 나타낸다. 도 13에 있어서, fW가 부여되고 있는 것이 희망파, fB가 부여되고 있는 것이 방해파, 또한 fRFL0는 도 12의 믹서(113)에서 수신 신호와 합성되는 RF 국부발진 신호, fIFW는 fRFLO와 합성되어 다운컨버트된 희망파, fIFLO는 전압 제어 발진 회로(IFVCO)(132)에서 발생되는 중간 주파수 신호이고, fIFL0는 예를 들면 540 MHz와 같은 주파수가 선택된다. 그리고, 940 MHz의 희망파를 입력했을 때에 fRFL0를 1165 MHz로 한 RF 신호를 믹서(113)에 공급하고, 수신 신호를 225 MHz의 중간 주파수의 신호 fIFW로 다운컨버트하고 있는 상태에서, fB가 935 MHz인 방해파를 입력한 바, 도 13에 fN1, fN2로 도시한 바와 같은 노이즈 성분이 나타났다.
이 중 노이즈 성분 fN1은 IF 필터(114)로 제거할 수 있지만, fN2는 희망파 fW를 다운컨버트한 225 MHz의 신호 fIFW와 거의 동일한 주파수이기 때문에, IF 필터(114)로는 제거할 수 없어서 CN 비가 열화하고 있는 것은 아닌가 하고 추측하였다. 도 12에 도시되고 있는 바와 같은 발진 회로(IFVCO)(131)와 믹서(113)가 동일 칩상에 탑재되고 있는 LSI에서는, 발진 회로(IFVCO)(131)로부터 믹서(113)로 반도체 기판을 통해서 크로스토크에 의한 노이즈가 전달될 우려가 있기 때문에, CN 비가 열화하는 원인이 될 수 있다.
그래서, 본 발명자들은, 상기한 바와 같은 노이즈 성분은, 방해파와 국부 발진 신호와 중간 주파수 신호 혹은 이들의 고조파 끼리가 합성된 의사(spurious) 노이즈이고, 즉, 노이즈 성분의 주파수 fN은, 다음 식
fN = A*fRFL0±B*fIFL0±C*fB
로 나타내어 진다고 생각하였다. 여기서, A, B, C는 정수(整數), 「*」는 승산을 나타내고 있다. 그리고, 상기 식에 있어서, 예를 들면 fRFL0 = 1165 MHz, fIFL0 = 540 MHz, fB = 935 MHz인 경우, A = -2, B= 3 , C = 1로 하면, fN = 225 MHz로 되는 것으로부터, 「노이즈 성분은, 방해파와 국부 발진 신호와 중간 주파수 신호 혹은 그 고조파끼리가 합성된 것」으로 한 상기 생각이 옳다는 결론에 도달하였다. 또, 본 발명자 등은, 개발 당초, 도 12와 같은 회로 블록으로 이루어지는 LSI를 SOI(실리콘 온 절연체) 기판상에 탑재하면 기판을 통해서 전달하는 크로스토크 노이즈를 줄일 수 있는 것은 아닌가하고 생각하였지만, SOI 기판을 사용한 것 만으로 는, 의사 노이즈를 저감하기에는 충분하지 않은 것도 발견하였다.
또한, 상기 LSI는, 싱글 슈퍼헤테로다인 방식의 무선 통신 시스템에 사용하는 신호 처리 회로를 상정한 것이지만, 중간 주파수로 다운컨버트된 수신 신호를 제2 믹서로 더욱 낮은 주파수로 다운컨버트하여 복조하는 더블 슈퍼헤테로다인 방식을 채용한 경우에는, 합성되는 국부 발진 신호가 증가하기 때문에, 이들의 신호 혹은 그 고조파와의 합성에 의한 의사 노이즈의 조합이 더욱 많아져, 우연히 의사 노이즈가 수신 신호를 다운 컨버트한 신호의 주파수와 거의 일치하여 CN 비가 열화하는 경우가 보다 빈번히 생길 우려가 있다고 하는 문제점을 발견하였다.
본 발명의 목적은, 수신 신호와 국부 발진 신호를 합성하여 주파수를 변환해서 신호 처리를 행하는 무선 통신 시스템에 사용되는 곳의 신호 처리용 반도체 집적 회로로서, 의사 노이즈에 의한 CN 비의 열화를 저감하는 것이 가능한 신호 처리용 반도체 집적 회로를 제공하는 것에 있다.
본 발명의 다른 목적은 CN 비의 열화를 저감할 수 있는 무선 통신용의 반도체 집적 회로를 제공하는 것이다.
본 발명의 상기 및 그외의 목적과 신규한 특징에 대해서는 본 명세서의 기술(記述) 및 첨부한 도면으로부터 명확해 질 것이다.
본원에서 개시되는 발명 중 대표적인 것의 개요를 설명하면 다음과 같다.
즉, 제1 회로 블록과, 제2 회로 블록이 1개의 반도체 기판에 형성된 반도체 집적 회로에 있어서, 상기 제1 회로 블록과 제2 회로 블록은 반도체 기판 표면의 각각 절연 분리대로 둘러싸인 제1 섬 영역과 제2 섬 영역에 각각 형성되고, 상기 제1 섬 영역의 능동 소자 형성 장소와 제2 섬 영역의 능동 소자 형성 장소를 제외한 기체(基體) 영역에는 상기 기체 영역보다도 저저항의 반도체 영역이 형성되며, 상기 저저항의 반도체 영역은 전압 단자에 접속된다.
동일 반도체 기판상에 형성되어 있는 회로끼리는 절연대로 전기적으로 분리되지만, 고주파적으로는 이 분리 절연대가 용량으로서 작용하므로, 회로 사이가 용량으로 결합되어 있는 것처럼 보이지만, 상기한 수단에 따르면, 회로간의 결합 용량이 작아짐과 함께 복수의 결합 용량이 직렬 형태로 개재하는 것이 되므로, 제1 회로 블록으로부터 제2 회로 블록에 전달되는 크로스토크 성분을 낮출 수 있어, 이것에 의해서 노이즈에 의한 영향을 저감할 수 있게 된다.
또한, 바람직하게는, 상기 제1 섬 영역과 제2 섬 영역과의 사이의 영역에는, 이들 섬 영역의 서로 마주보는 경계와 평행하도록 블록간 분리용의 저저항 반도체 영역이 형성되고, 상기 블록간 분리용의 저저항 반도체 영역은 상기 제1 섬 영역과 제2 섬 영역과의 사이의 반도체 영역보다도 저저항인 반도체 영역으로 되어, 전압 단자에 접속된다. 이것에 의해서, 2개의 회로 블록간의 반도체 기체의 전위가 고정되어, 제1 회로 블록으로부터 제2 회로 블록에 노이즈가 전달되기 어렵게 된다.
더욱이, 상기 제1 회로 블록은 발진 회로를 갖고, 상기 제1 섬 영역과 제2 섬 영역과의 사이의 영역에는, 절연 분리대로 둘러싸인 제3 섬 영역이 형성되고, 이 제3 섬 영역에는 노이즈의 발생원이 되는 회로 또는 노이즈가 전달됨으로써 오 동작할 우려가 있는 회로 중 어디에도 속하지 않는 회로가 모인 제3 회로 블록이 형성되며, 상기 제3 섬 영역의 능동 소자 형성 장소를 제외한 기체 영역에는 상기 기체 영역보다도 저저항인 반도체 영역이 형성되고, 상기 저저항의 반도체 영역은 전압 단자에 접속된다. 이와 같이 구성하면, 제3 회로 블록이 형성된 제3 섬 영역이, 상기 블록간 분리용의 저저항 반도체 영역과 마찬가지인 기능을 완수하여, 2 회로 블록간의 반도체 기체의 전위가 고정되어, 제1 회로 블록으로부터 제2 회로 블록으로 노이즈가 전달되기 어렵게 된다.
또한, 상기 반도체 기판은, 지지 기판상에 절연층을 통해 반도체층이 형성된 SOI 기판으로 하고, 상기 각 섬 영역은 상기 반도체층에 형성되며, 상기 절연 분리대는 상기 반도체층을 관통하여 상기 절연층에 도달하도록 형성되도록 구성하면 좋다. 이와 같이 하면, 노이즈의 발생원이 되는 회로가 형성되는 반도체 영역과, 노이즈의 영향을 받기 쉬운 회로가 형성되는 반도체 영역이 절연 분리대로 분단되기 때문에, 반도체 기체를 통해 전달되는 노이즈를 한층 저감할 수가 있다.
또한, 상기 능동 소자는 상기 반도체층 내부에 매립 형성된 저저항의 매립 반도체 영역을 콜렉터 영역으로 하는 종형 바이폴라 트랜지스터이고, 상기 저저항의 반도체 영역은 상기 매립 반도체 영역과 동일 프로세스로 형성되도록 하면 좋다. 이것에 의해, 프로세스를 새롭게 추가하는 일 없이, 노이즈에 강한 반도체 집적 회로를 실현할 수가 있다.
보다 구체적인 구성으로서는, 제1 발진 신호를 생성하는 제1 발진 회로와, 제2 발진 신호를 생성하는 제2 발진 회로와, 상기 제1 발진 회로 및 제2 발진 회로 의 제어 전압을 생성하는 발진 제어 회로와, 안테나로부터 수신된 신호와 상기 제1 발진 신호를 합성하여 주파수를 변환하는 제1 믹서 회로와, 상기 제1 믹서 회로에서 주파수 변환된 신호를 증폭하는 증폭 회로와, 증폭된 신호를 복조하는 복조 회로와, 상기 안테나로부터 송신하는 신호와 상기 제2 발진 신호를 합성하여 주파수를 변환하는 제2 믹서 회로를 갖는 신호 처리용 반도체 집적 회로에 있어서, 적어도, 상기 제1 믹서 회로 및 상기 제1 발진 회로와, 상기 제2 발진 회로 및 상기 증폭 회로 및 상기 복조 회로를, 반도체 기판상에 이격하여 배치한다. 이것에 의해서, 제2 발진 회로로부터의 의사 노이즈에 의한 제1 믹서 회로에서의 CN 비의 열화가 방지된다.
또한, 송신할 신호를 변조하여 상기 제2 믹서 회로에서 상기 제2 발진 신호와 합성되는 신호를 생성하는 변조 회로와, 내부를 제어하는 제어 회로를 더 구비하는 경우에는, 상기 제1 믹서 회로 및 상기 제1 발진 회로와, 상기 제2 발진 회로 및 상기 증폭 회로 및 상기 복조 회로와는 상호 이격되고, 이들의 회로 사이에는, 상기 제2 믹서 회로와 상기 발진 제어 회로와 상기 변조 회로와 상기 제어 회로 중 어느 하나 또는 이들을 조합한 것이 배치되도록 하는 것이 좋다. 이것에 의해서, 반도체 기판에 쓸데 없는 스페이스가 생기는 것을 줄일 수 있어 의사 노이즈에 의한 CN 비의 열화도 줄일 수 있다.
또한, 상기 제1 믹서 회로에서 주파수 변환된 신호와 상기 제2 발진 회로에서 생성된 상기 제2 발진 신호를 합성함으로써 제2 단계의 주파수 변환을 행하는 제3 믹서 회로를 더 구비하는 경우에는, 상기 제1 믹서 회로 및 상기 제1 발진 회 로와, 상기 제2 발진 회로 및 상기 증폭 회로 및 상기 복조 회로 및 상기 제3 믹서 회로와는 상호 이격되도록 하면 좋다. 이 경우에, 이격된 이들 회로의 사이에는, 상기 제2 믹서 회로와 상기 발진 제어 회로와 상기 변조 회로와 상기 제어 회로 중 어느 하나 또는 이들을 조합한 것이 배치되도록 하면 좋다. 이것에 의해서, 더블 슈퍼헤테로다인 방식의 무선 통신 시스템을 구성하는 신호 처리용 LSI에서도, 의사 노이즈에 의한 CN 비의 열화를 줄일 수 있게 됨과 동시에, 반도체 기판상에 쓸데 없는 스페이스가 생기는 것을 줄일 수 있다.
<실시예>
이하, 첨부 도면을 참조하여 본 발명의 실시예에 대해 설명한다.
도 1은, 본 발명을, 휴대 전화기에 이용되는 도 11에 도시한 바와 같은 싱글 슈퍼헤테로다인 방식의 무선 통신 시스템을 구성하는 신호 처리용 반도체 집적 회로에 적용한 경우의 일 실시예를 도시하는 것으로, 도 11에 도시되고 있는 회로 블록 중, 수신계 회로(110)(다만 필터(111 및 114)를 제외함)와 송신계 회로(120)(다만 파워 앰프(123)를 제외함)와 발진계 회로(130) 및 시스템 콘트롤러(150)를 1개의 반도체 칩상에 탑재함과 함께, 그 레이아웃을 연구함으로써 의사 노이즈를 저감하도록 한 것이다. 필터(111 및 114)를 제외하고 있는 것은, 필터를 구성하는 저항이나 용량 등의 소자는, 칩상에 형성하면 점유 면적이 커지기 때문에, 이산 외부 부착 소자로서 접속하기 때문이다. 또한, 파워 앰프(123)를 제외하고 있는 것은, 파워 앰프는 시스템 중에서 가장 전력을 소비하는 회로이고, 발생되는 노이즈도 크기 때문이다.
본 실시예에 있어서는, 도 1에 도시되고 있는 바와 같이, 수신계 회로의 저잡음 증폭 회로(LNA)(112)와 다운컨버트용의 믹서(MIX)(113) 및 발진계 회로의 전압 제어 발진 회로(RFVCO)(132)라든가 칩(200)의 한쪽 근처를 따라 배치되어, 수신계 회로의 복조기(DeMOD)와 발진계 회로의 전압 제어 발진 회로(IFVCO)(131)가 칩(200)의 다른쪽 근처를 따라 배치되어 있다. 그리고, 이들 회로 블록 사이, 즉 칩의 중앙에는 시스템 콘트롤러(150)와 상기 전압 제어 발진 회로(RFVCO(132)와 IFVCO(131))로부터의 귀환 신호를 받아 각각의 제어 전압을 발생하는 신시사이저(SYN)(133)와 송신계 회로의 변조기(121)가 배치되어 있다. 또, 수신을 할 때는 업컨버트용의 믹서(122)는 동작하지 않고, 송신을 할 때는 다운컨버트용의 믹서(113)는 동작하지 않아도 좋기 때문에, 본 실시예에서는, RFVCO(132)는 수신 신호와 합성되어 다운컨버트하는 발진 신호를 생성하는 발진기와 송신 신호와 합성되어 업컨버트하는 발진 신호를 생성하는 발진기를 겸용하고 있어, RFVCO(132)의 발진 신호를 믹서(113, 122)에 분배 공급하는 버퍼(도 11의 참조 부호 134 참조)는 도 1에서는, RFVCO(132)에 포함되어 있다. RFVCO(132)를 송수신 겸용으로 하는 대신에, 수신 신호와 합성되어 다운컨버트하는 발진 신호를 생성하는 발진기와 송신 신호와 합성되고 업컨버트하는 발진 신호를 생성하는 발진기를 따로 따로 설치하더라도 좋다.
또, 업컨버트용의 믹서(122)는, 수신 신호에의 의사 노이즈원으로 되지 않으므로, 다운컨버트용의 믹서(MIX)(113)와 동일 측에 배치되어 있다. 또한, 프로그래머블 게인 증폭기(PGA)(115)는, 믹서(122)와 같이, 수신 신호에의 의사 노이즈원으로 되지 않지만, 복조기(DeMOD)로부터의 노이즈로 오동작하는 일도 없기 때문에, 상기 각 회로 블록의 점유 면적과 칩의 형상과의 관계로부터, 복조기(DeMOD)나 IFVCO(132)와 동일 측에 배치되어 있다.
도 1에 있어서, 참조부호 161은 수신 신호가 입력되는 외부 단자로서의 패드, 참조부호 162는 필터 용량이 접속되는 패드, 참조부호 163은 기저 대역 처리 회로 등으로부터 시스템 콘트롤러(150)에 공급되는 신호가 입력되는 패드, 참조부호 164는 시스템 콘트롤러(150)로부터 송수신 전환 스위치 등에 공급되는 신호가 출력되는 패드, 참조부호 165, 166은 복조기(116)로부터 기저 대역 처리 회로에 공급되는 신호(I, Q)가 출력되는 패드, 참조부호 167, 168은 기저 대역 처리 회로에서 변조기(116)에 공급되는 신호(I, Q)가 입력되는 패드, 참조부호 169는 업컨버트용의 믹서(122)로부터의 송신 신호가 출력되는 패드이다.
이 실시예에 있어서는, 수신 신호와 합성되는 국부 발진 신호를 발생하는 RFVCO(132) 및 국부 발진 신호를 합성하여 수신 신호를 다운컨버트하는 믹서(113)와, 중간 주파수의 신호를 발생하는 IFVCO(131) 및 복조기(116)가 상호 이격하여 배치되어 있다. 또한, 그 사이에 이것들의 회로 이외의 시스템 콘트롤러(150)나 신시사이저(133), 변조기(121) 등의 회로 블록이 배치되어 있다. 그 때문에, 회로 사이가 분리용 절연 용량으로 고주파적으로 결합되어 있어도, 그 결합 용량은 매우 작은 동시에 복수의 결합 용량이 직렬 형태로 개재하게 된다. 그 때문에, IFVCO(131)이나 IFVCO(131)의 출력 발진 신호를 복조기(116)에 전달하는 신호 배선(221) 등으로부터 발생하는 발진 신호나 그 고조파가, 믹서(113) 및 RFVCO(132)의 출력 발진 신호를 믹서(113)에 전달하는 신호 배선(222) 등에 전달되는 크로스토크 성분을 낮출 수가 있고, 이것에 의해서 의사 노이즈에 의한 CN 비의 열화를 저감할 수 있게 된다.
도 2는, 본 발명을, 더블 슈퍼헤테로다인 방식의 무선 통신 회로에 적용한 경우의 실시예를 도시하는 것으로, 도 1에 도시되고 있는 싱글 슈퍼헤테로다인 방식의 무선 통신 회로와의 회로상의 차이는, 믹서(113)의 후단에 믹서(113)로 다운컨버트된 신호를 추가로 다운컨버트하는 제2 믹서(117)가 설치되고 있을 뿐이며, 그 밖의 구성은 거의 동일하다. 본 실시예에서는, 제1 믹서(113)에서 수신 신호와 RFVCO(132)로부터의 1165 MHz와 같은 발진 신호가 합성되어 225MHz와 같은 제1 중간 주파수의 신호로 다운컨버트된 후, 제2 믹서(117)로 IFVCO(131)로부터의 1080 MHz와 같은 발진 신호를 분주하여 만들어진 신호와 합성되어 45 MHz와 같은 제2 중간 주파수의 신호로 다운컨버트된다.
본 발명자 등은, 더블 슈퍼헤테로다인 방식의 무선 통신 회로에서는, 제2 믹서(117)에서 발생하는 고조파가 제1 믹서(113)나 RFVCO(132)에 대하여 노이즈로서 들어가는 것이 CN 비를 열화시키는 하나의 큰 요인으로 되고 있음을 발견하였다. 이 것은 개발 당초는 전혀 예상하지 못했던 것이다.
그래서, 본 실시예에 있어서는 상기 제2 믹서(117)를 제1 믹서(113)나 RFVCO(132)와 반대측의 근처, 즉 복조기(116)나 IFVCO(131)와 동일한 측의 근처에 배치하도록 하고 있다. 이것에 의해서, IFVCO(131)는 물론 제2 믹서(117)나 IFVCO(131)의 출력발진 신호를 제2 믹서(117)로 전달하는 신호 배선(223) 등으로부터 발생하는 발진 신호나 그 고조파가, 제1 믹서(113) 및 RFVCO(132)의 출력 발진 신호를 제1 믹서(113)에 전달하는 신호 배선(222) 등으로 전달되는 크로스토크 성분을 낮출 수가 있고, 그 결과 의사 노이즈에 의한 CN 비의 열화를 저감할 수 있게 된다.
도 1 및 도 2의 어느 쪽의 실시예에 있어서도, 칩의 중앙에 의사 노이즈원으로 되지 않는 시스템 콘트롤러(150)와 신시사이저(SYN)(133)와 변조기(MOD)(121)가 배치되고, RFVCO(132) 및 믹서(113)와, IFVCO(131) 및 복조기(116)가 상호 이격되어 배치되도록 구성되어 있지만, 이들의 회로 블록 사이에 배치되는 회로 블록은 이것들에 한정되는 것이 아니고, 시스템 콘트롤러(150), 신시사이저(133), 변조기(121), 프로그래머블 게인 증폭기(PGA)(115), 업컨버트용 믹서(122) 중 어느 하나 혹은 이들을 임의로 조합한 것을, 노이즈원이 되는 회로 블록과 그 영향을 받는 회로 블록과의 사이에 배치하도록 해도 좋다.
도 3a 및 도 3b는 본 발명의 다른 실시 형태를 나타낸다.
본 실시 형태에서는, 반도체 기판(200) 상에 형성되는 회로를 적어도 2개로 나눔과 동시에, 도 3a에 도시한 바와 같이, 반도체 기판(200)의 표면에는 주위에 홈을 파 그 내측에 절연물을 매립한 트렌치형 분리대(分離帶)(231,232)로 둘러싸고, 또한 상호 이격된 적어도 2개의 섬 영역(241, 242)을 설치하여, 한쪽 섬 영역(241)에 노이즈의 발생원이 되는 회로를 구성하는 소자, 또한 다른쪽의 섬 영역(242)에 노이즈의 영향을 받는 회로를 구성하는 소자를 각각 형성한다. 또한, 각 섬 영역(241, 242) 내에, 도 3b에 도시한 바와 같이, 섬 영역의 저항값보다도 작은 저항값(시트 저항값이 섬 영역 보다 작은)인 저저항 매립층(251, 252)과 이 매립층에 접속된 인출 영역(261, 262)을 설치하여, 매립층(251, 252)에 접지 전위와 같은 직류적으로 안정된 전위를 인가하도록 한 것이다.
또한, 특히 제한되는 것은 아니지만, 도 3a 및 도 3b의 실시예에서는, 기판(200)으로서 지지 기판(201)의 위에 매립 산화막(202)을 통해 단결정 실리콘층(203)을 형성(에피택셜 성장)한 SOI 기판을 이용한 경우가 예로서 예시되어 있다. 기판(200)으로 통상의 실리콘 칩을 이용하여도 좋지만, SOI 기판을 이용하는 것으로, 기판을 통해서 전달되는 노이즈량을 작게 할 수가 있다.
도 4는 도 3a 및 도 3b의 실시예의 등가 회로를 도시한다. 도 4에 있어서, 참조부호271은 섬 영역(241)에 접지 전위를 인가하기 위한 단자, 참조부호 272는 섬 영역(241)상에 형성되고 있는 회로에 접지 전위를 인가하기 위한 단자, 참조부호 273은 섬 영역(241)상에 형성되어 있는 회로를 노이즈원으로서 등가적으로 나타낸 것, 참조부호 274는 단자(271-272) 사이에 노이즈원(273)과 직렬로 접속되는 기체(基體) 저항을 나타낸 것이다. 또한, 참조부호 281은 섬 영역(242)에 접지 전위를 인가하기 위한 단자, 참조부호 282는 섬 영역(242) 상에 형성되어 있는 회로에 접지 전위를 인가하기 위한 단자, 참조부호 283은 섬 영역(242) 상에 형성되고 있는 회로를 노이즈의 영향을 받는 소자로서 등가적으로 나타낸 것, 참조부호 284는 단자(281-282) 사이에 노이즈의 영향을 받는 소자(283)와 직렬로 접속되는 기체 저항을 나타낸 것이다.
또한, 도 4에 있어서, 참조부호 291은 섬 영역(241)과 지지 기판(201)과의 사이의 기생 용량, 참조부호 292는 섬 영역(242)과 지지 기판(201)과의 사이의 기 생 용량, 참조부호 293, 294는 섬 영역(241, 242)과 이들 영역의 사이에 개재하는 분리 영역(240)과의 사이의 기생 용량, 참조부호 295는 분리 영역(240)과 지지 기판(201)과의 사이의 기생 용량, 참조부호 296, 297은 분리 영역(240)의 기생 저항, 참조부호 298, 299는 지지 기판(201)의 기생 저항을 각각 나타낸 것이다.
도 4로부터, 각 섬 영역(241, 242)의 기체 저항(274, 284)이 작은 만큼 노드 n1, n 2의 전위가 안정되기 때문에, 섬 영역(241)에서는 발생하는 노이즈가 작아지고, 섬 영역(242)에서는 외부에서 들어오는 노이즈의 영향을 받기 어려운 것을 알 수 있다. 그런데, 도 3a 및 도 3b의 실시예에서는, 상술한 바와 같이, 각 섬 영역(241, 242)에는, 저저항매립층(251, 252)을 설치하고 있기 때문에, 기체 저항(274, 284)이 낮아져 섬 영역(241)에서는 발생되는 노이즈가 작고 또 섬 영역(242)에서는 섬 영역(241)에서 발생된 노이즈의 영향을 받기 어렵게 되어 있다.
또한, 도 3a 및 도 3b의 실시예와 같이 분리 영역(240)과 지지 기판(201)이 각각 고정 전위에 접속되어 있지 않은 경우에는 도 4로부터 이해되는 바와 같이, 노드 n3, n4의 전위가 플로팅이 되기 때문에 분리 영역(240)의 기생 저항(296, 297) 및 지지 기판(201)의 기생 저항(298, 299)이 클수록 섬 영역 241로부터 242로의 노이즈의 전달을 줄일 수 있음을 알 수 있다. 그런데, 도 3a 및 도 3b의 실시예에서는, 각 섬 영역(241, 242)에는 저저항 매립층(251, 252)을 설치하고 있지만, 분리 영역(240)에는 저저항 매립층을 설치하고 있지 않기 때문에, 그만큼 기생 저항(296, 297)이 커져 노이즈가 전달되기 어려운 구조로 되어 있다. 다만, 이 분리 영역(240) 전체에, 복수의 L 자형의 트렌치형 분리대를 상호 병행하여 형성하거나, 격자형 혹은 메쉬형으로 넓어지는 트렌치형 분리대를 설치하도록 해도 좋다.
또, 각 섬 영역(241, 242)의 저저항 매립층(251, 252)에 접지 전위를 제공하는 단자(271, 281)끼리나 각 섬 영역(241, 242) 상의 회로에 접지 전위를 제공하는 단자(272, 282)끼리는 동일 패드로부터 접지 전위를 공급하도록 해도 좋지만, 저저항 매립층(251, 252)에 접지 전위를 공급하는 단자(271, 281)와 각 섬 영역(241, 242) 상의 회로에 접지 전위를 제공하는 단자(272, 282)는, 각각 별개의 패드로부터 접지 전위를 공급하도록 하는 것이 바람직하다. 또한 이 실시예에서는, 저저항 매립층(251, 252)의 전위를 안정화시키기 위해 접지 전위를 인가하도록 하고 있지만, 안정화시키기 위한 전위는 접지 전위에 한정되지 않고, 회로적으로 문제없으면 전원 전압 Vcc 등 다른 정전압을 인가하도록 하더라도 좋다.
다음에, 도 3a 및 도 3b의 실시예에 있어서의 각 섬 영역(241, 242)에의 저저항 매립층(251, 252)의 구체적인 설치 방법에 대해 설명한다.
상술한 바와 같이, 섬 영역(241)에는 노이즈의 발생원이 되는 IFVCO(131)나 복조기(116)가, 또한 섬 영역(242)에는 노이즈의 영향을 받는 RFVCO(132)나 믹서(113)를 구성하는 소자가 각각 형성된다. 그런데, 바이폴라 트랜지스터를 능동 소자로 하는 반도체 집적 회로에서는, 소자 특성을 좋게 하기 위해서, 도 5a, 도 5b와 같은 매립 콜렉터 NBL, PBL을 갖는 종형 트랜지스터가 사용된다. 이러한 종형 트랜지스터에 의해 섬 영역(241, 242)에 형성되는 IFVCO(131)나 복조기(116) 등이 구성되어 있는 경우, 그 매립 콜렉터 NBL, PBL은 통상 전원 전압이나 접지 전 위 등으로 바이어스되어 있는 것이 많다.
한편, 수동 소자인 용량이나 저항, 코일은, 도 5c, 도 5d, 도 5e에 나타낸 바와 같이, 기판 표면의 절연막상에 알루미늄층 AL1, AL2, AL3이나 폴리실리콘층 P-Si 등에 의해 형성되는 것이 많다. 그리고, 그 경우, 도 5c∼도 5e와 같이 소자의 하측의 기판 영역(도 3a 및 도 3b의 실시예로서는 단결정 실리콘층(203))에는 어느 소자도 형성되어 있지 않다. 그래서, 본 실시예에서는, 용량이나 저항, 코일이 형성되는 장소 및 소자가 형성되어 있지 않은 장소의 단결정 실리콘층(203)내에, 전술한 저저항 매립층[251(252)]과 이 매립층[251(252)]에 접속되는 인출 영역[261(262)]을 설치하고, 인출 영역을 통해 매립층에 접지 전위를 인가하여 섬 영역(241, 242)의 전위를 안정화하도록 하였다.
더구나, 이 실시예에서는, 상기 매립층(251, 252)을, 도 5a의 종형 NPN 트랜지스터의 매립 콜렉터 NBL과 동일 프로세스로 형성함과 동시에, 저저항 매립층(251, 252)에 접속되는 인출 영역(261, 262)은, 종형 NPN 트랜지스터의 매립 콜렉터 NBL에 접속되는 콜렉터 인출 영역이라고 불리는 영역의 형성과 동일 프로세스로 형성함으로써, 프로세스의 추가를 회피하도록하고 있다.
또, 배선에 관해서는, 그 구조는 도 5e의 코일의 경우와 마찬가지이고, 배선 하측의 단결정 실리콘층(203)에는 어느 소자도 형성되어 있지 않기 때문에, 여기서도 마찬가지로 저저항 매립층[251(252)]을 설치할 수 있다. 또한, 칩상에 형성되는 회로는, 바이폴라 트랜지스터 만이 아니라 MOSFET 혹은 바이폴라 트랜지스터와 MOSFET를 조합한 소위 Bi-CM0S 회로에 의해 구성될 수도 있지만, 그 경우에 있어서 도 상기와 같이 하여 수동 소자나 배선 영역 하측의 기판 영역(단결정 실리콘층; 203)에 저저항 매립층[251(252)]을 설치하고, 인출 영역[261(262)]에 의해 접지 전위를 인가하여 섬 영역(241, 242)의 전위를 안정화하도록 해도 좋다. Bi-CMOS 회로의 경우, MOSFET이 형성되는 소위 웰 영역내에 상기와 마찬가지인 저저항 매립층을 설치하여, 웰의 전위를 제공하는 전극의 아래에 인출 영역을 설치하여 전위의 안정화를 도모하는 것도 가능하다.
또한, 저저항 매립층[251(252)]은 종형 NPN 트랜지스터의 매립 콜렉터 NBL과 동시에 형성하는 대신에, 종형 PNP 트랜지스터의 매립 콜렉터 PBL과 동시에 형성하도록 해도 좋다. Bi-CM0S 회로의 경우, P 채널 MOSFET이 형성되는 웰 영역내의 저저항 매립층은 매립 콜렉터 NBL과 동시에 형성되는 N형으로 되고, N 채널 MOSFET이 형성되는 웰 영역내의 저저항 매립층은 매립 콜렉터 PBL과 동시에 형성되는 P형으로 된다.
도 6은, 도 3a 및 도 3b의 실시예를 적용한 경우의 섬 영역[241(242)]이 평면적인 레이아웃의 개략을 도시한다. 도 6에 있어서, 참조부호 231(232)는 섬 영역[241(242)]을 둘러싸도록 형성된 트렌치형 분리대, P-Si1∼P-Si3는 저항을 구성하는 폴리실리콘, BJT1, BJT2는 바이폴라 트랜지스터, MOS는 MOSFET, LL은 배선, 참조부호 261a, 261b는 저저항 매립층에 접속되는 인출 영역, 참조부호 281은 섬 영역[241(242)]내의 저저항 매립층에 접지 전위를 인가하기 위한 단자, 참조부호 282는 섬 영역[241 (242)]에 형성되고 있는 회로에 접지 전위를 인가하기 위한 단자이다. 도 6에서는, 트렌치형 분리대[231(232)]의 내측의, 바이폴라 트랜지스터 BJT1, BJT2 및 MOSFET MOS를 제외한 부분 전체에 저저항 매립층이 형성된다.
또, 본 실시예를 도 11에 도시되고 있는 것과 같은 슈퍼헤테로다인 방식으로 수신 신호를 처리하는 무선 통신 시스템을 구성하는 복수의 회로 블록을 1개의 반도체 칩상에 형성한 신호 처리용 LSI에 적용하는 경우에는, 도 1이나 도 2에 설명한 실시 형태와 조합하는 것이 가능하다. 이 경우, 도 3a 및 도 3b에 도시되고 있는 한쪽의 섬 영역(241)에 노이즈의 발생원으로 되는 전술한 IFVCO(131)나 복조기(116)를 구성하는 소자를, 또한 다른쪽의 섬 영역(242)에 노이즈의 영향을 받는 전술한 RFVCO(132)나 믹서(113)를 구성하는 소자를 각각 형성하도록 하면 좋다.
여기서, 노이즈의 발생원에도 노이즈의 영향을 받아서 오동작할 가능성이 있는 회로 중 어디에도 속하지 않는 시스템 콘트롤러(150)와 신시사이저(SYN)(133), 송신계 회로의 변조기(121), 업컨버트용 믹서(122), 프로그래머블 게인 증폭기(PGA)(115)는 어느 하나의 섬 영역에 형성되어도 좋다. 다만, 이들 회로는, IFVCO(131)나 복조기(116)가 형성되는 섬 영역(241) 또는 RFVCO(132)나 믹서(113)가 형성되는 섬 영역(242) 중 어느 한쪽으로 모아서 탑재하는 것이 바람직하다. 도 3a 및 도 3b는 시스템 콘트롤러(150)와 신시사이저(SYN)(133), 송신계 회로의 변조기(121), 업컨버트용 믹서(122), 프로그래머블 게인 증폭기(PGA)(115)를 섬 영역(241)에 형성할 경우의 이미지를 나타내고 있다고 볼 수 있다.
도 7a 및 도 7b는, 제 2 실시 형태의 다른 실시예를 도시한다. 도 7b는, 도 7a에서의 (B)-(B) 단면의 예이다.
본 실시예는, 도 3a 및 도 3b의 실시예에서의 섬 영역(241,242)간의 분리 영역(240)에 저저항 매립층(250)과 인출 영역(260)을 설치하고, 섬 영역(241, 242)간의 분리 영역(240)의 기체 영역(단결정 실리콘층(203))에 접지 전위를 인가하여 전위를 안정화시키도록 한 것이다. 또한, 이 저저항 매립층(250)은 분리 영역(240)의 저항보다도 그 저항값이 작은 영역이다. 즉, 저저항 매립층(250)의 시트 저항값이 분리 영역(240)의 시트 저항값보다도 작다. 또한, 본 실시예에 있어서는, 인출 영역(260)이 길어지므로, 도 7a와 같이, 인출 영역(260)의 양단에 각각 전용 패드(270a, 270b)를 설치하여 접속하도록 구성하는 것이 바람직하다. 이것에 의해서, 패드로부터 저저항 매립층(250)까지의 기생 저항을 줄여서 저저항 매립층(250)의 전위를 보다 더 안정화시킬 수 있다.
도 8에 도 7a 및 도 7b의 실시예의 등가 회로를 도시한다. 이 등가 회로는 도 3a 및 도 3b의 실시예의 등가 회로를 나타내는 도 4와 거의 동일하다. 다른 점은, 분리 영역(240)의 기체(단결정 실리콘층(203))의 전위 즉 도 8에 도시되어 있는 기체 저항(296 과 297)의 결합 노드 n3의 전위가 접지 전위에 고정되는 점이다. 도 7a 및 도 7b의 실시예에 의하면, 분리 영역(240)에 저저항 매립층(250)이 설치되어 접지 전위에 고정되어 있기 때문에, 도 8에 도시되어 있는 기체 저항(296과 297)의 결합 노드 n3의 전위가 안정적으로 된다. 더구나, 기체-지지 기판 사이의 기생 용량(295)을 통해, 지지 기판 즉 도 8의 노드 n4의 전위의 요동도 억제된다. 그 결과, 분리 영역(240)의 기체 영역(단결정 실리콘층(203))을 통해서 섬 영역 241에서 242로 전달되는 노이즈를 줄일 수 있다는 이점이 있다. 이 실시예를 슈퍼 헤테로다인 방식의 신호 처리용 LSI에 적용할 경우에도, 도 1이나 도 2에서 설명한 실시 형태와 조합하는 것이 가능하다.
도 9a 및 도 9b의 실시형태의 또 다른 실시예를 도시한다. 도 9b는 도 9a에서의 (B)-(B)의 단면을 나타내는 예이다.
본 실시예에서는, 도 3a 및 도 3b나 도 7a 및 도 7b의 실시예에서의 섬 영역(241과 242) 사이에 양자를 이격시키도록 트렌치형 분리 영역(233)으로 둘러싸인 제3 섬 영역(243)이 설치되고, 노이즈의 발생원에도 노이즈의 영향을 받아서 오동작할 가능성이 있는 회로 중 어느 것에도 속하지 않는 회로가 이 제3 섬 영역에 형성된다.
또한, 섬 영역(243)내에 도 9b에 나타낸 바와 같이, 저저항 매립층(253)과 이 매립층에 접속된 인출 영역(263)을 설치하고, 매립층(253)에 접지 전위와 같은 직류적으로 안정된 전위를 인가하도록한 것이다. 또, 섬 영역(243)에 설치되는 저저항 매립층(253)은 도 5를 이용하여 설명된 도 3a 및 도 3b의 실시예에서의 섬 영역(241 이나 242)과 마찬가지로 바이폴라 트랜지스터 MOSFET과 같은 능동 소자가 형성되는 영역 이외 영역 즉, 용량이나 코일, 배선 등의 수동 소자가 형성되는 영역과 장소에 설치하도록 한다.
도 10에 도 9a 및 도 9b의 실시예의 등가 회로를 도시한다. 이 등가 회로는 도 7a 및 도 7b의 실시예의 등가 회로를 나타내는 도 8과 거의 동일하다. 다른 점은, 칩 중앙의 섬 영역(243)의 저저항 매립층(253)의 기생 저항(301)이, 저저항 매립층(253)에 접속된 인출 영역(263)에 접지 전위를 제공하는 단자(270)와 도 10에 도시되고 있는 기체 영역(단결정 실리콘층;203) 지지 기판(200) 사이의 용량(295)의 결합 노드(3)와의 사이에 붙는 것과, 분리대(233)를 유전체로 하는 기생 용량(302, 303)이, 섬 영역(241-243) 사이의 기체 영역의 기생 저항(296)과 섬 영역(242-243) 사이의 기체 영역의 기생 저항(297)과의 사이에 직렬로 접속되는 점이다.
도 10으로부터 알 수 있는 바와 같이, 도 9a 및 도 9b의 실시예에 따르면, 노드 n3의 전위가 안정될수록 기체 영역(단결정 실리콘층;203)을 통해서 섬 영역 241로부터 242로 전달되는 노이즈가 적어진다. 그런데, 도 9a 및 도 9b의 실시예에 있어서는, 섬 영역241과 242와의 사이에 의사 노이즈원으로 되지 않는 회로가 형성되는 섬 영역(243)을 설치하여 그 기체 영역(단결정 실리콘층;203)에 저저항 매립층(253)과 이 매립층에 접지 전위를 제공하는 인출 영역(263)을 설치하고 있기 때문에, 노드 n3의 전위가 안정됨과 동시에, 섬 영역(243)에 의해서 섬 영역(241과 242)이 크게 이격되기 때문에, 섬 영역 241로부터 242로 전달되는 노이즈를 줄일 수 있다고 하는 이점이 있다.
도 7a 및 도 7b의 실시예에 있어서는 노드 n3에 분리 영역(240)의 저저항 매립층(250)의 기생 저항이 붙어 있지 않지만, 도 9a 및 도 9b의 실시예에 있어서는 섬 영역(243)의 저저항 매립층(253)의 기생 저항(301)이 붙어 있는 것은, 도 7a 및 도 7b의 실시예의 경우에는, 저저항 매립층(253)에 접지 전위를 제공하는 인출 영역(263)을 크게 하고 있기 때문이다. 따라서, 칩의 면적에 여유가 있을 때는, 전달하는 노이즈의 저감의 관점에서, 도 7a 및 도 7b와 같은 분리 영역(240)을 설치 하는 구성을 채용하는 것이 바람직하고, 칩의 면적에 여유가 없을 때는, 도 9a 및 도 9b와 같은 노이즈원으로 되지 않는 회로가 형성되는 섬 영역(243)을 설치하는 구성을 채용하는 것이 바람직하다고 할 수 있다.
본 실시예도 도 1이나 도 2에서 설명한 실시 형태와 조합하는 것이 가능하다. 그 경우, 섬 영역(241)에는 노이즈의 발생원이 되는 전술한 IFVCO(131)나 복조기(116)를 구성하는 소자를 형성하고, 또한 섬 영역(242)에 노이즈의 영향을 받는 전술한 RFVCO(132)나 믹서(113)를 구성하는 소자를 형성하며, 또한 섬 영역(243)에는 노이즈의 발생원에도 노이즈의 영향을 받아 오동작할 가능성이 있는 회로 중 어디에도 속하지 않는 시스템 콘트롤러(150)와 신시사이저(SYN;133), 송신계 회로의 변조기(121), 업컨버트용의 믹서(122), 프로그래머블 게인 증폭기(PGA;115)를 구성하는 소자를 형성하도록 하면 좋다.
또한, 이상의 실시예에서는, 지지 기판(201)의 전위가 부유로 되어 있는 것에 관해서 설명하였지만, 지지 기판(201)의 전위를 고정하도록 해도 좋음은 물론이다. 그리고, 그 경우에는, 지지 기판(201)의 불순물 농도를 높게 하여 기생 저항(298, 299)을 작게 할 것인지 지지 기판(201)의 이면에서 전면적으로 고정 전위를 제공하도록 하는 것이, 의사 노이즈를 저감하는 데에 있어서 바람직하다. 이와 같이 지지 기판(201)의 이면에서 전면적으로 고정 전위를 제공하는 구성은, 「플립 칩」형이나 「다이 패드 노출」형의 패키지 등, 저 임피던스로 칩 이면을 실장 기판에 접속 가능한 타입의 패키지로 밀봉하는 경우에 적용하기 쉽다.
한편, 상기 실시예와 같이 지지 기판(201)의 전위가 부유로 되는 구성은 플 라스틱 패키지로 밀봉하는 경우에 채용되는 일이 있을 것으로 생각된다. 따라서, 이 방식은, 플라스틱 패키지를 이용하여 디바이스의 가격을 낮게 억제하고 싶은 경우에 적용하면 좋다.
또한, 도 3a 및 도 3b나 도 7a 및 도 7b의 실시예에 있어서는, 섬 영역(242)을 L 자형으로 레이아웃하고 있지만, 이것에 한정되는 것이 아니고, 회로의 배치를 고안함으로써, 섬 영역(241, 242)을 세로 길이 혹은 가로 길이의 거의 장방형으로 형성하여 그 사이에 동일하게 세로 길이 혹은 가로 길이의 분리 영역(240)을 설치하도록 하더라도 좋다. 마찬가지로, 도 9a 및 도 9b의 실시예에 있어서는, 섬 영역(243)을 L 자형으로 레이아웃하고 있지만, 섬 영역(241, 242, 243)을 세로 길이 혹은 가로 길이의 장방형으로 형성해도 좋다. 또한, 도 7a 및 도 7b와 도 9a 및 도 9b의 실시예를 조합하는 것도 가능하다. 또한, 실시예에 있어서는, 반도체 기판으로서 SOI 기판을 사용하였지만, 본 발명을 적용함으로써, 일반적인 실리콘 기판을 이용하여도 마찬가지의 효과를 기대할 수 있게된다.
이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명을 그 배경으로된 이용 분야인 슈퍼헤테로다인 방식의 휴대 전화기의 무선 통신 시스템에 이용되는 무선 통신용 LSI에 적용한 경우에 관해서 설명하였지만, 본 발명은 그것에 한정되는 것은 아니고, 예를 들면 2 이상의 발진 회로를 구비하여 한쪽 발진 회로에서 발생된 발진 신호를 수신 신호에 합성하여 주파수를 변환하는 방식의 신호 처리용 LSI에 널리 이용 할 수 있다.
본원에 있어서 개시되는 발명 중 대표적인 것에 의해서 얻어지는 효과를 간단히 설명하면 다음과 같다. 즉, 본 발명에 따르면, 수신 신호와 국부 발진 신호를 합성하여 주파수를 변환하여 신호 처리를 행하는 신호 처리용 반도체 집적 회로에서, 의사 노이즈에 의한 CN 비의 열화를 저감할 수가 있다고 하는 효과가 있다.

Claims (34)

  1. 제1 회로 블록과, 상기 제1 회로 블록과는 상이한 제2 회로 블록이 1개의 반도체 기판 위에 형성된 반도체 집적 회로로서，
    상기 제1 회로 블록과 제2 회로 블록은, 상기 반도체 기판 표면의 각각 절연 분리대로 둘러싸인 제1 섬 영역과 상기 제1 섬 영역과는 상이한 제2 섬 영역에 각각 형성되고,
    상기 제1 섬 영역과 제2 섬 영역의 복수의 능동 소자의 형성 장소를 제외한 기체(基體) 영역에는 그 기체 영역보다도 저저항인 반도체 영역이 형성되고,
    상기 저저항의 반도체 영역은 전압 단자에 접속되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  2. 제1항에 있어서,
    상기 제1 섬 영역과 제2 섬 영역 사이의 영역에는, 이들의 섬 영역의 상호 마주보는 경계와 병행하도록 블록간 분리용의 저저항 반도체 영역이 형성되고,
    상기 블록간 분리용의 저저항 반도체 영역은 상기 제1 섬 영역과 제2 섬 영역 사이의 반도체 영역보다도 저저항인 반도체 영역이 되며, 전압 단자에 접속되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  3. 제1항에 있어서,
    상기 제1 회로 블록은 발진 회로를 갖고，상기 제1 섬 영역과 제2 섬 영역 사이의 영역에는, 절연 분리대로 둘러싸인 제3 섬 영역이 형성되며, 이 제3 섬 영역에는 노이즈의 발생원이 되는 회로 또는 노이즈가 전달됨으로써 오동작할 우려가 있는 회로 중의 어디에도 속하지 않는 회로가 모여 있는 제3 회로 블록이 형성되며,
    상기 제3 섬 영역의 능동 소자 형성 장소를 제외한 기체 영역에는 그 기체 영역보다도 저저항인 반도체 영역이 형성되며, 그 저저항의 반도체 영역은 전압 단자에 접속되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 반도체 기판은, 지지 기판 상에 절연층을 개재하여 반도체층이 형성된 다층 구조 기판이고, 상기 각 섬 영역은 상기 반도체층에 형성되며, 상기 절연 분리대는 상기 반도체층을 관통하여 상기 절연층에 도달하도록 형성되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  5. 제1항에 있어서,
    상기 능동 소자는 상기 반도체층 내부에 매립 형성된 저저항의 매립 반도체영역을 콜렉터 영역으로 하는 종형 바이폴라 트랜지스터이며, 상기 저저항의 반도체 영역은 상기 매립 반도체 영역과 동일 프로세스로 형성된 반도체 영역인 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  6. 제1 발진 신호 및 제2 발진 신호를 생성하는 제1 발진 회로와,
    제3 발진 신호를 생성하는 제2 발진 회로와,
    상기 제1 발진 회로 및 제2 발진 회로의 제어 전압을 생성하는 발진 제어 회로와,
    안테나에 의해 수신된 신호와 상기 제1 발진 신호를 합성해서 주파수를 변환하는 제1 믹서 회로와,
    상기 제1 믹서 회로에서 주파수 변환된 신호를 증폭하는 증폭 회로와,
    증폭된 신호를 상기 제3 발진 신호를 이용해서 복조하는 복조 회로와,
    상기 안테나에 의해 송신할 신호와 상기 제2 발진 신호를 합성해서 주파수를 변환하는 제2 믹서 회로
    을 포함하고,
    적어도, 상기 제1 믹서 회로 및 상기 제1 발진 회로와, 상기 제2 발진 회로 및 상기 증폭 회로 및 상기 복조 회로를, 반도체 기판 상에서 이격하여 배치한 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  7. 제6항에 있어서,
    송신할 신호를 상기 제3 발진 신호 혹은 제4 발진 신호를 이용하여 변조하고, 상기 제2 믹서 회로에서 상기 제2 발진 신호와 합성되는 신호를 생성하는 변조 회로와, 집적 회로 내부를 제어하는 제어 회로를 더 포함하고, 상기 제1 믹서 회로 및 상기 제1 발진 회로와, 상기 제2 발진 회로 및 상기 증폭 회로 및 상기 복조 회로는 상호 이격되며, 이들 회로 사이에는, 상기 제2 믹서 회로와 상기 발진 제어 회로와 상기 변조 회로와 상기 제어 회로 중 어느 하나 또는 이들을 조합한 것이 배치되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  8. 제6항에 있어서,
    상기 제1 믹서 회로에서 주파수 변환된 신호와 상기 제2 발진 회로에서 생성된 상기 제3 발진 신호를 합성함으로써 제2 단계의 주파수 변환을 행하는 제3 믹서 회로를 더 포함하고, 상기 제1 믹서 회로 및 상기 제1 발진 회로와, 상기 제2 발진회로 및 상기 증폭 회로 및 상기 복조 회로 및 상기 제3 믹서 회로는 상호 이격되며, 이격된 이들 회로 사이에는, 상기 제2 믹서 회로와 상기 발진 제어 회로와 상기 변조 회로와 상기 제어 회로 중 어느 하나 또는 이들을 조합한 것이 배치되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  9. 제1 발진 신호 및 제2 발진 신호를 생성하는 제1 발진 회로와,
    제3 발진 신호를 생성하는 제2 발진 회로와,
    상기 제1 발진 회로 및 제2 발진 회로의 제어 전압을 생성하는 발진 제어 회로와,
    안테나에 의해 수신된 신호와 상기 제1 발진 신호를 합성하여 주파수를 변환하는 제1 믹서 회로와,
    상기 제1 믹서 회로에서 주파수 변환된 신호를 증폭하는 증폭 회로와,
    증폭된 신호를 상기 제3 발진 신호를 이용해서 복조하는 복조 회로와,
    상기 안테나에 의해 송신할 신호와 상기 제2 발진 신호를 합성하여 주파수를 변환하는 제2 믹서 회로
    를 포함하며,
    상기 제1 믹서 회로 및 상기 제1 발진 회로는, 반도체 기판의 절연 분리대로 둘러싸인 제1 섬 영역에 형성되고,
    상기 제2 발진 회로 및 상기 증폭 회로 및 상기 복조 회로는, 반도체 기판의 절연 분리대로 둘러싸인 제2 섬 영역에 형성되고,
    상기 제1 섬 영역과 제2 섬 영역의 복수의 능동 소자의 형성 장소를 제외한 기체 영역에는 그 기체 영역보다도 저저항인 반도체 영역이 형성되고,
    상기 저저항의 반도체 영역은 전압 단자에 접속되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  10. 제9항에 있어서,
    상기 제1 섬 영역과 제2 섬 영역 사이의 영역에는, 이들 섬 영역의 상호 마주보는 경계와 병행하도록 블록간 분리용의 저저항의 반도체 영역이 형성되고,
    상기 블록간 분리용의 저저항의 반도체 영역은 상기 제1 섬 영역과 제2 섬 영역 사이의 반도체 영역보다도 저저항인 반도체 영역이 되고, 전압 단자에 접속되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  11. 제9항에 있어서,
    송신할 신호를 변조하여 상기 제2 믹서 회로에서 상기 제2 발진 신호와 합성되는 신호를 생성하는 변조 회로와, 집적 회로 내부를 제어하는 제어 회로를 더 포함하고,
    상기 반도체 기판에는 절연 분리대로 둘러싸인 제3 섬 영역이 설치되고,
    상기 제2 믹서 회로와 상기 발진 제어 회로와 상기 변조 회로와 상기 제어 회로는 상기 제3 섬 영역에 형성되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 반도체 기판은, 지지 기판 상에 절연층을 개재하여 반도체층이 형성된 다층 구조 기판이며, 상기 각 섬 영역은 상기 반도체층에 형성되고, 상기 절연 분리대는 상기 반도체층을 관통하여 상기 절연층에 도달하도록 형성되어 있는 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  13. 제9항에 있어서,
    상기 능동 소자는 상기 반도체층 내부에 매립 형성된 저저항의 매립 반도체영역을 콜렉터 영역으로 하는 종형 바이폴라 트랜지스터이고, 상기 저저항의 반도체 영역은 상기 매립 반도체 영역과 동일 프로세스로 형성된 반도체 영역인 것을 특징으로 하는 신호 처리용 반도체 집적 회로.
  14. 제1 반도체 영역과,
    절연 영역으로 둘러싸인 제1 섬 영역과 절연 영역으로 둘러싸인 상기 제1 섬 영역과는 상이한 제2 섬 영역을 갖고，제1 절연 영역을 통해서 상기 제1 반도체 영역에 형성된 제2 반도체 영역과,
    상기 제1 섬 영역에 형성된 제1 회로 블록과,
    상기 제2 섬 영역에 형성된 제2 회로 블록과,
    상기 제1 섬 영역의 반도체 영역에 형성되고, 소정 전위가 공급되고, 복수의 능동 소자의 형성 장소를 제외한 상기 제1 섬 영역의 상기 반도체 영역보다도 저저항인 제3 반도체 영역을 갖는 것을 특징으로 하는 신호 처리용 반도체 집적 회로 장치.
  15. 제14항에 있어서,
    상기 제2 반도체 영역은, 상기 제1 섬 영역과 상기 제2 섬 영역 사이에 설치된 반도체 영역을 포함하는 것을 특징으로 하는 신호 처리용 반도체 집적 회로 장치.
  16. 제15항에 있어서,
    상기 제1 섬 영역의 상기 반도체 영역은, 상기 제3 반도체 영역이 형성된 제1 영역과, 상기 제1 영역으로부터 분리되어, 상기 제1 회로 블록을 위한 소자가 설치되는 제2 영역을 갖는 것을 특징으로 하는 신호 처리용 반도체 집적 회로 장치.
  17. 제1 반도체 영역과,
    절연 영역으로 둘러싸인 제1 섬 영역과 절연 영역으로 둘러싸인 제2 섬 영역을 갖고，제1 절연 영역을 통해서 상기 제1 반도체 영역에 형성된 제2 반도체 영역과,
    상기 제1 섬 영역에 형성된 제1 회로 블록과,
    상기 제2 섬 영역에 형성된 제2 회로 블록과,
    상기 제1 섬 영역과 상기 제2 섬 영역 사이에 설치되고, 소정 전위가 공급되고, 상기 제2 반도체 영역보다도 저저항인 제3 반도체 영역을 갖는 것을 특징으로 하는 신호 처리용 반도체 집적 회로 장치.
  18. 제17항에 있어서,
    상기 제1 섬 영역의 상기 반도체 영역은, 상기 제1 섬 영역의 반도체 영역보다도 저저항으로, 소정의 전위가 공급되는 제4 반도체 영역을 갖는 것을 특징으로 하는 신호 처리용 반도체 집적 회로 장치.
  19. 제18항에 있어서,
    상기 제3 반도체 영역에 공급되어야 할 소정의 전위는, 상기 제4 반도체 영역에 공급되어야 할 소정의 전위와 실질적으로 동등한 것을 특징으로 하는 신호 처리용 반도체 집적 회로 장치.
  20. 제1 주파수의 증폭된 신호를 출력하는 저잡음 증폭 회로와,
    상기 증폭된 신호를 받아, 상기 제1 주파수보다도 주파수가 낮은 제2 주파수의 신호로 변환하는 제1 믹서와,
    상기 제1 믹서에 결합된 복호 회로와,
    송신되어야 할 신호를 부호화하는 부호화 회로와,
    상기 부호화 회로에 결합된 제2 믹서
    를 포함하고，
    상기 제1 믹서는, 절연 영역을 통해서 제2 반도체 영역에 형성된 제1 반도체영역으로서, 절연 밴드에 의해 둘러싸인 제1 섬 영역에 형성되고,
    상기 제2 믹서는, 상기 제1 반도체 영역으로서, 절연 밴드에 의해 둘러싸인 제2 섬 영역에 형성되고,
    상기 제1 섬 영역과 상기 제2 섬 영역 중 어느 하나는, 소정의 전위가 공급되고, 복수의 능동 소자의 형성 장소를 제외한 상기 1개의 섬 영역보다도 저저항인 제3 반도체 영역을 갖는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  21. 제20항에 있어서,
    상기 제1 섬 영역과 상기 제2 섬 영역 사이의 반도체 영역에 형성된 제4 반도체 영역을 갖고，그 제4 반도체 영역은, 상기 제1 섬 영역과 상기 제2 섬 영역 사이의 상기 반도체 영역보다도 저저항으로 되고, 소정의 전위가 공급되는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  22. 제21항에 있어서,
    상기 제3 반도체 영역에 공급되어야 할 소정의 전위는, 상기 제4 반도체 영역에 공급되어야 할 소정의 전위와 실질적으로 동등한 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  23. 제1 주파수의 증폭된 신호를 출력하는 저잡음 증폭 회로와,
    상기 증폭된 신호를 받아, 상기 제1 주파수보다도 주파수가 낮은 제2 주파수의 신호로 변환하는 제1 믹서와,
    상기 제1 믹서에 결합된 복호 회로와,
    송신되어야 할 신호를 부호화하는 부호화 회로와,
    상기 부호화 회로에 결합된 제2 믹서
    를 포함하고，
    상기 제1 믹서는, 절연 영역을 통해서 제2 반도체 영역에 형성된 제1 반도체 영역으로서, 절연 밴드에 의해 둘러싸인 제1 섬 영역에 형성되고,
    상기 제2 믹서는, 상기 제1 반도체 영역으로서, 절연 밴드에 의해 둘러싸인 제2 섬 영역에 형성되고,
    상기 제1 섬 영역과 상기 제2 섬 영역의 각각은, 소정의 전위가 공급되고, 복수의 능동 소자의 형성 장소를 제외한 상기 제1 섬 영역과 상기 제2 섬 영역의 각각보다도 저저항인 제3 반도체 영역을 갖는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  24. 제23항에 있어서,
    상기 제1 섬 영역과 상기 제2 섬 영역 사이의 반도체 영역에 형성된 제4 반도체 영역을 갖고，그 제4 반도체 영역은, 상기 제1 섬 영역과 상기 제2 섬 영역 사이의 상기 반도체 영역보다도 저저항으로 되고, 소정의 전위가 공급되는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  25. 제24항에 있어서,
    상기 제3 반도체 영역에 공급되어야 할 소정의 전위는, 상기 제4 반도체 영역에 공급되어야 할 소정의 전위와 실질적으로 동등한 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  26. 제1 주파수의 증폭된 신호를 출력하는 저잡음 증폭 회로와,
    상기 증폭된 신호를 받아, 상기 제1 주파수보다도 주파수가 낮은 제2 주파수의 신호로 변환하는 제1 믹서와,
    상기 제1 믹서에 결합된 복호 회로와,
    송신되어야 할 신호를 부호화하는 부호화 회로와,
    상기 부호화 회로에 결합된 제2 믹서
    를 포함하고，
    상기 부호화 회로는, 절연 영역을 통해서 제2 반도체 영역에 형성된 제1 반도체 영역으로서, 절연 밴드에 의해 둘러싸인 제1 섬 영역에 형성되고,
    상기 복호 회로는, 상기 제1 반도체 영역으로서, 절연 밴드에 의해 둘러싸인 제2 섬 영역에 형성되고,
    상기 제1 섬 영역과 상기 제2 섬 영역 중 어느 하나는, 소정의 전위가 공급되고, 복수의 능동 소자의 형성 장소를 제외한 상기 1개의 섬 영역보다도 저저항인 제3 반도체 영역을 갖는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  27. 제26항에 있어서,
    상기 제1 섬 영역과 상기 제2 섬 영역 사이의 반도체 영역에 형성된 제4 반도체 영역을 갖고，그 제4 반도체 영역은, 상기 제1 섬 영역과 상기 제2 섬 영역 사이의 상기 반도체 영역보다도 저저항으로 되고, 소정의 전위가 공급되는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  28. 제27항에 있어서,
    상기 제3 반도체 영역에 공급되어야 할 소정의 전위는, 상기 제4 반도체 영역에 공급되어야 할 소정의 전위와 실질적으로 동등한 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  29. 제1 주파수의 증폭된 신호를 출력하는 저잡음 증폭 회로와,
    상기 증폭된 신호를 받아, 상기 제1 주파수보다도 주파수가 낮은 제2 주파수의 신호로 변환하는 제1 믹서와,
    상기 제1 믹서에 결합된 복호 회로와,
    송신되어야 할 신호를 부호화하는 부호화 회로와,
    상기 부호화 회로에 결합된 제2 믹서
    를 포함하고，
    상기 부호화 회로는, 절연 영역을 통해서 제2 반도체 영역에 형성된 제1 반도체 영역으로서, 절연 밴드에 의해 둘러싸인 제1 섬 영역에 형성되고,
    상기 복호 회로는, 상기 제1 반도체 영역으로서, 절연 밴드에 의해 둘러싸인 제2 섬 영역에 형성되고,
    상기 제1 섬 영역과 상기 제2 섬 영역의 각각은, 소정의 전위가 공급되고, 복수의 능동 소자의 형성 장소를 제외한 상기 제1 섬 영역과 상기 제2 섬 영역의 각각보다도 저저항인 제3 반도체 영역을 갖는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  30. 제29항에 있어서,
    상기 제1 섬 영역과 상기 제2 섬 영역 사이의 반도체 영역에 형성된 제4 반도체 영역을 갖고，그 제4 반도체 영역은, 상기 제1 섬 영역과 상기 제2 섬 영역 사이의 상기 반도체 영역보다도 저저항으로 되고, 소정의 전위가 공급되는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  31. 제30항에 있어서,
    상기 제3 반도체 영역에 공급되어야 할 소정의 전위는, 상기 제4 반도체 영역에 공급되어야 할 소정의 전위와 실질적으로 동등한 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  32. 제29항에 있어서,
    상기 제1 반도체 영역에 형성된 절연 밴드에 의해 둘러싸인 제3 섬 영역을 갖고，그 제3 섬 영역에는, 소정의 전위가 공급되고, 상기 제3 섬 영역보다도 저저항인 제5 반도체 영역과, 상기 제1 믹서가 형성되어 있는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  33. 제32항에 있어서,
    상기 제2 섬 영역은, 제1 섬 영역과 제3 섬 영역 사이에 배치되어 있는 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
  34. 제33항에 있어서,
    상기 제3 반도체 영역에 공급되어야 할 소정의 전위는, 상기 제5 반도체 영역에 공급되어야 할 소정의 전위와 실질적으로 동등한 것을 특징으로 하는 무선 통신용 반도체 집적 회로 장치.
KR1020010009509A 2000-02-29 2001-02-24 신호 처리용 반도체 집적 회로 및 무선 통신용 반도체 집적 회로 장치 KR100739991B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000053620A JP2001244416A (ja) 2000-02-29 2000-02-29 信号処理用半導体集積回路
JP2000-053620 2000-02-29

Publications (2)

Publication Number Publication Date
KR20010085575A KR20010085575A (ko) 2001-09-07
KR100739991B1 true KR100739991B1 (ko) 2007-07-16

Family

ID=18574982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010009509A KR100739991B1 (ko) 2000-02-29 2001-02-24 신호 처리용 반도체 집적 회로 및 무선 통신용 반도체 집적 회로 장치

Country Status (4)

Country Link
US (3) US6384676B2 (ko)
JP (1) JP2001244416A (ko)
KR (1) KR100739991B1 (ko)
TW (1) TW548687B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244416A (ja) * 2000-02-29 2001-09-07 Hitachi Ltd 信号処理用半導体集積回路
JP3831908B2 (ja) * 2002-09-13 2006-10-11 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
GB2393050B (en) * 2002-09-13 2006-11-15 Hitachi Ltd Communication semiconductor integrated circuit and radio communication system
JP4010504B2 (ja) * 2003-06-04 2007-11-21 日立金属株式会社 マルチバンド用送受信機およびそれを用いた無線通信機
JP2005006127A (ja) * 2003-06-12 2005-01-06 Toyota Industries Corp ミキサ回路
JP2005151113A (ja) * 2003-11-14 2005-06-09 Matsushita Electric Ind Co Ltd 無線通信用半導体集積回路
US7000214B2 (en) * 2003-11-19 2006-02-14 International Business Machines Corporation Method for designing an integrated circuit having multiple voltage domains
JP2005235977A (ja) 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2005252099A (ja) * 2004-03-05 2005-09-15 Sharp Corp 高周波用半導体装置
US6936514B1 (en) 2004-04-05 2005-08-30 Advanced Micro Devices, Inc. Semiconductor component and method
GB2418790A (en) * 2004-09-29 2006-04-05 Renesas Tech Corp Direct upconversion of transmission signal employing a notch filter
US7223640B2 (en) * 2005-03-03 2007-05-29 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
JP4521602B2 (ja) 2005-06-06 2010-08-11 ルネサスエレクトロニクス株式会社 マルチモード高周波回路
JP2007208373A (ja) * 2006-01-31 2007-08-16 Sharp Corp 半導体集積回路装置及びこれを用いたチューナ装置
KR101351885B1 (ko) * 2006-11-13 2014-01-15 엘지디스플레이 주식회사 노트북 컴퓨터용 표시패널 구동회로기판과 이를 구비한노트북 컴퓨터
US20080266103A1 (en) * 2007-04-30 2008-10-30 Industrial Technology Research Institute Radio frequency identification devices
JP5340763B2 (ja) * 2009-02-25 2013-11-13 ローム株式会社 Ｌｅｄランプ
JP6266219B2 (ja) * 2013-03-18 2018-01-24 ルネサスエレクトロニクス株式会社 半導体装置
US20140292415A1 (en) * 2013-03-26 2014-10-02 Skyworks Solutions, Inc. Semiconductor device heat dissipation using high thermal conductivity dielectric layer
JP6343047B2 (ja) * 2017-02-10 2018-06-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6535124B2 (ja) * 2018-05-17 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001965A (ko) * 1989-06-19 1991-01-31 미다 가쓰시게 반도체 집적회로장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780774A (en) * 1980-11-07 1982-05-20 Hitachi Ltd Semiconductor integrated circuit device
US4887144A (en) * 1985-07-26 1989-12-12 Texas Instruments Incorporated Topside substrate contact in a trenched semiconductor structure and method of fabrication
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
US4977439A (en) * 1987-04-03 1990-12-11 Esquivel Agerico L Buried multilevel interconnect system
JPS6489365A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device
US4939567A (en) * 1987-12-21 1990-07-03 Ibm Corporation Trench interconnect for CMOS diffusion regions
JPH0340294A (ja) * 1989-07-05 1991-02-21 Mitsubishi Electric Corp スタティック型半導体記憶装置
US5196373A (en) * 1990-08-06 1993-03-23 Harris Corporation Method of making trench conductor and crossunder architecture
JPH0513561A (ja) 1991-07-03 1993-01-22 Fujitsu Ltd 半導体集積回路
JPH07263539A (ja) 1993-12-09 1995-10-13 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP2001244416A (ja) * 2000-02-29 2001-09-07 Hitachi Ltd 信号処理用半導体集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910001965A (ko) * 1989-06-19 1991-01-31 미다 가쓰시게 반도체 집적회로장치

Also Published As

Publication number Publication date
US20020079958A1 (en) 2002-06-27
US20030060183A1 (en) 2003-03-27
TW548687B (en) 2003-08-21
US6501330B2 (en) 2002-12-31
US7095999B2 (en) 2006-08-22
US20010017568A1 (en) 2001-08-30
KR20010085575A (ko) 2001-09-07
US6384676B2 (en) 2002-05-07
JP2001244416A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
KR100739991B1 (ko) 신호 처리용 반도체 집적 회로 및 무선 통신용 반도체 집적 회로 장치
Razavi A millimeter-wave CMOS heterodyne receiver with on-chip LO and divider
Zolfaghari et al. A low-power 2.4-GHz transmitter/receiver CMOS IC
Parsa et al. A new transceiver architecture for the 60-GHz band
US6483188B1 (en) Rf integrated circuit layout
JP2002214306A (ja) 半導体集積回路
US7383034B2 (en) Frequency conversion circuit, modulation circuit, polar modulation transmitting circuit, quadrature modulation transmitting circuit, communication instrument, and frequency conversion method
Mazzanti et al. A low phase-noise multi-phase LO generator for wideband demodulators based on reconfigurable sub-harmonic mixers
US20050156277A1 (en) Semiconductor device
Alvarado et al. Low power RF circuit design in standard CMOS technology
US7382198B2 (en) Differential amplifier circuitry formed on semiconductor substrate with rewiring technique
US7123112B2 (en) Complementary voltage controlled oscillator
JP2006165571A (ja) 半導体集積回路装置
Raczkowski et al. A four-path 60GHz phased-array receiver with injection-locked LO, hybrid beamforming and analog baseband section in 90nm CMOS
JP2011171415A (ja) 半導体集積回路
KR100864639B1 (ko) 반도체 집적 회로
KR100537511B1 (ko) 고주파 전압제어발진기
JP2006157936A (ja) 信号処理用半導体集積回路および信号処理用半導体集積回路装置
Voinigescu et al. 5 GHz SiGe HBT monolithic radio transceiver with tunable filtering
Chakraborty et al. Development of 5.8 GHz SiGe BiCMOS direct conversion receivers
CN107040219B (zh) 完全集成低噪声放大器
Steyaert Single chip CMOS RF transceivers: wishful thinking or reality
US7112838B2 (en) Multipurpose metal fill
Li Radio frequency circuits for tunable multi-band CMOS receivers for wireless LAN applications
Long et al. Silicon VLSI catches the millimeter wave

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee