JP2001230387A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP2001230387A
JP2001230387A JP2000391917A JP2000391917A JP2001230387A JP 2001230387 A JP2001230387 A JP 2001230387A JP 2000391917 A JP2000391917 A JP 2000391917A JP 2000391917 A JP2000391917 A JP 2000391917A JP 2001230387 A JP2001230387 A JP 2001230387A
Authority
JP
Japan
Prior art keywords
insulating film
film
etching
forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000391917A
Other languages
English (en)
Inventor
Jeong Ho Kim
正 浩 金
Young Seo Kim
榮 瑞 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2001230387A publication Critical patent/JP2001230387A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC

Abstract

(57)【要約】 【課題】 半導体素子の製造方法において、半導体基板
が損傷されることを防止してコンタクト特性を向上さ
せ、素子分離絶縁膜が損傷されて漏洩電流が発生するこ
とを抑制することができ、ミスアラインメント（misali
gnment）に対する工程マージンを向上させて素子の特性
及び収率を向上させる技術を提供する。 【解決手段】 高集積半導体素子のビットライン及び貯
蔵電極コンタクトプラグを形成する工程でモス電界効果
トランジスタを形成し、全体表面上部に素子分離絶縁膜
の保護膜を形成し、コンタクト領域上部に犠牲絶縁膜パ
ターンを形成した後、層間絶縁膜を形成しこれを化学的
・機械的研磨（chemical mechanicalpolishing、CMP）
工程で前記犠牲絶縁膜パターンを露出させた後、前記犠
牲絶縁膜パターンを除去しコンタクト領域上に形成され
ている前記素子分離絶縁膜の保護膜を除去した後、コン
タクトプラグを形成することによりコンタクト領域を露
出させるための食刻工程を素子分離絶縁膜上で行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、より詳しくは高集積素子のビットラインコン
タクト及び貯蔵電極コンタクトを、素子分離絶縁膜及び
半導体基板の損傷なく形成する方法に関するものであ
る。
【０００２】
【従来の技術】最近の半導体装置の高集積化の傾向は、
微細パターン形成技術の発展に大きな影響を受けてお
り、半導体装置の製造工程中食刻又はイオン注入工程等
のマスクに非常に幅広く用いられる感光膜パターンの微
細化が必須条件である。
【０００３】前記感光膜パターンの分解能（Ｒ）は縮小
露光装置の光源波長（λ）及び工程変数（ｋ）に比例
し、露光装置のレンズ口径（numerical aperture：NA）
に反比例する。
【０００４】Ｒ＝ｋ*λ／NA ここで、前記縮小露光装置の光分解能を向上させるため
光源の波長を減少させる。例えば、波長が436及び365nm
であるＧ−ライン及びｉ−ライン縮小露光装置は工程分
解能がそれぞれ約0.7、0.5μｍ程度が限界である。した
がって、0.5μｍ以下の微細パターンを形成するため波
長の小さい遠紫外線（deep ultra violet；DUV）、例え
ば波長が248nmのKrFレーザや193nmのArFレーザを光源に
用いる露光装置を利用する。さらに、工程上の方法には
露光マスク（photo mask）に位相反転マスク（phase sh
ift mask）を用いる方法と、イメージコントラストを向
上させることができる別途の薄膜をウェーハ上に形成す
るCEL（contrast enhancement layer）方法や、二層の
感光膜の間にSOG（spin on glass）膜等の中間層を介在
させた三層レジスト（tri layer resist、TLR）方法、
又は感光膜の上側に選択的にシリコンを注入させるシリ
レーション方法等が開発され分解能限界値を低下させて
いる。
【０００５】さらに、上下の導電配線を連結するコンタ
クトホールは素子が高集積化されるに従い自体の大きさ
及び周辺配線との間隔が減少し、コンタクトホールの直
径と深さの比であるアスペクト比（aspect ratio）が増
加する。
【０００６】したがって、多層の導電配線を備える高集
積半導体素子ではコンタクト形成工程でマスク等の間の
正確で厳しい整列が求められ工程余裕度が減少する。
【０００７】このようなコンタクトホール間の間隔保持
のため、マスク整列時の誤配列余裕（misalignment tol
erance）、露光工程時のレンズ歪曲（lens distortio
n）、マスク製作及び写真食刻工程時の臨界大きさの変
化（critical dimension variation）、マスク間の整合
（registration）等のような要因を考慮してマスクを形
成する。
【０００８】なお、コンタクトホール形成時にリソグラ
フィー（lithography）工程の限界を克服するため、自
己整列方法でコンタクトホールを形成する自己整列コン
タクト（self aligned contact、SAC）技術が開発され
た。
【０００９】前記SAC方法は、食刻障壁層に用いる物質
に従い多結晶シリコン層や窒化膜又は酸化窒化膜等を用
いるものに分類することができ、最も有望なものとして
窒化膜を食刻防御膜に用いる方法がある。
【００１０】図示されてはいないが、従来半導体素子の
SAC製造方法に関して検討すれば次の通りである。
【００１１】先ず、半導体基板上に所定の下部構造物、
例えば素子分離絶縁膜とゲート絶縁膜、マスク酸化膜パ
ターンと重畳しているゲート電極及びソース／ドレイン
領域等のMetal−oxide semiconductor field effect tr
ansistor（MOS FET）等を形成した後、前記構造の全表
面に食刻防止膜と酸化膜材質の層間絶縁膜を順次形成す
る。
【００１２】その次に、前記半導体基板で貯蔵電極やビ
ットライン等のコンタクトに予定されている部分上の層
間絶縁膜を露出させる感光膜パターンを形成する。
【００１３】次いで、前記感光膜パターンにより露出さ
れている層間絶縁膜を乾式食刻して食刻防止膜を露出さ
せ、再び食刻防止膜を食刻してコンタクトホールを形成
する。
【００１４】しかし、前記のように従来技術に係る半導
体素子のSAC製造方法によれば、0.15μｍ以下の技術を
適用する素子のビットラインコンタクトと貯蔵電極コン
タクトを形成する場合、従来の円形タイプのコンタクト
はリソグラフィー工程のミスアラインメント（misalign
ment）により、コンタクト領域の確保に問題があるため
素子製造に適用することができない。これを改善するた
め、コンタクト領域をＴ−型とＩ−型に露出させる感光
膜パターンを食刻マスクに利用して酸化膜を食刻したあ
と導電層を形成し、これを化学的・機械的研磨（chemic
al mechanicalpolishing、以下CMPと言う）してプラグ
を形成する技術が提案された。
【００１５】しかし、Ｔ−型マスクはビットラインコン
タクトのミスアラインメントマージンは十分余裕がある
が、貯蔵電極コンタクトの形成領域はミスアラインメン
トとコンタクト酸化膜食刻工程でコンタクトホールが傾
斜断面を有することになり、コンタクト領域の確保が困
難な問題がある。したがって、0.13μｍ以下の技術を適
用する素子では適用し難い。
【００１６】さらにＩ−型マスクは、素子分離マスクを
素子分離絶縁膜上にシフト（shift）し酸化膜を食刻す
るものである。これは食刻面積がマスク面積より広く、
窒化膜に対し高選択比の確保が非常に困難である。
【００１７】なお、酸化膜食刻時に窒化膜に対し高選択
比を確保するためには、食刻面積が食刻されない面積よ
り非常に小さくなければならない。これは食刻面積が食
刻されない面積より大きい場合、ポリマーが十分窒化膜
を保護できないためである。
【００１８】他にもＴ−型マスクやＩ−型マスクを利用
した食刻工程が半導体基板の活性領域で進められるの
で、酸化膜食刻工程時に活性領域がプラズマに露出し損
傷を受けるためコンタクトの抵抗と接合漏洩電流が大き
いとの問題点がある。
【００１９】
【発明が解決しようとする課題】本発明は前記の従来技
術の問題点を解決するため、コンタクトプラグを形成す
るに際し素子分離絶縁膜の上部に素子分離絶縁膜の保護
膜を形成し、コンタクトプラグ間に絶縁のため素子分離
絶縁膜の部位をＩ−型に露出させる犠牲絶縁膜パターン
を形成し、素子間を絶縁させる層間絶縁膜を形成して前
記露出する部分を埋め込んだ後、前記犠牲絶縁膜パター
ンを除去してから前記犠牲絶縁膜パターンが除去された
部分に導電層を形成し、コンタクトプラグを形成する半
導体素子の製造方法を提供することにその目的がある。
【００２０】
【課題を解決するための手段】以上の目的を達成するた
めの本発明に係る半導体素子の製造方法は、半導体基板
に活性領域を定義（画定）する素子分離絶縁膜を形成す
る工程と、全体表面上部にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上部にマスク絶縁膜パターンと重
畳するゲート電極を形成する工程と、前記ゲート電極と
マスク絶縁膜パターンの側壁に絶縁膜スペーサを形成す
る工程と、前記絶縁膜スペーサの両側の半導体基板にソ
ース／ドレイン領域を形成する工程と、全体表面上部に
素子分離絶縁膜の保護膜を形成する工程と、全体表面上
部に犠牲絶縁膜を形成する工程と、前記犠牲絶縁膜上部
にビットラインコンタクト、及び貯蔵電極コンタクトに
予定される部分を保護するＩ−型感光膜パターンを形成
する工程と、前記Ｉ−型感光膜パターンを食刻マスクに
して前記犠牲絶縁膜を食刻して犠牲絶縁膜パターンを形
成する工程と、全体表面上部に層間絶縁膜を形成する工
程と、前記層間絶縁膜を食刻し、前記犠牲絶縁膜パター
ンの間に埋め込まれる層間絶縁膜パターンを形成する工
程と、前記層間絶縁膜パターンとの食刻選択比の差を利
用して前記犠牲絶縁膜パターンを除去し、前記素子分離
絶縁膜の保護膜を露出させる工程と、前記層間絶縁膜パ
ターンとの食刻選択比の差を利用して前記素子分離絶縁
膜の保護膜を除去し、半導体基板のコンタクト領域を露
出させる工程と、全体表面上部に導電層を形成する工程
と、前記導電層と層間絶縁膜パターンを、前記マスク絶
縁膜パターンを食刻障壁に用いたCMP工程で除去してコ
ンタクトプラグを形成する工程を含むことを特徴とす
る。
【００２１】
【発明の実施の形態】以下、添付の図面を参考しながら
本発明を詳しく説明することにする。
【００２２】図１は、本発明に係る半導体素子のレイア
ウト図であり、素子分離絶縁膜（１３）、活性領域（１
４）、及びゲート電極（１５）を形成しコンタクトに予
定される部分を除いた部分をＩ−型に露出させるＩ−型
感光膜パターン（２５）が形成されていることを示す。
このとき、前記Ｉ−型感光膜パターン（２５）に示され
る部分から露出する部分の犠牲絶縁膜が食刻される部分
である。
【００２３】図２Ａ乃至図２Ｉは、図１の線Ｘ−Ｘ(に
伴う半導体素子の製造方法を示す断面図である。
【００２４】図２Ａに示したように、半導体基板（１
１）で素子分離領域に予定される部分に素子分離絶縁膜
（１３）を形成する。
【００２５】次いで、全体表面上部にゲート絶縁膜（未
図示）を形成し、前記ゲート絶縁膜上部にゲート電極用
導電層（未図示）とマスク絶縁膜（未図示）の積層構造
を形成する。
【００２６】その次に、ゲート電極マスクを食刻マスク
にして前記積層構造を食刻し、ゲート電極（１５）とマ
スク絶縁膜パターン（１７）を形成する。ここで、前記
マスク絶縁膜パターン（１７）はSiN膜又はSiON膜或い
はSiを多量含有するSiON膜（以下SRON膜と言う）、Al2O
3膜、Ta2O5膜、SiOCH膜、SiCH膜で形成し、前記食刻工
程はＣＦ4とＯ2とAr混合ガス、又はＣＨＦ3とＯ2とAr混
合ガスを用いて食刻面が垂直（vertical）になるように
する。
【００２７】その次に、全体表面上部に絶縁膜を形成し
たあと全面食刻し、前記ゲート電極（１５）とマスク絶
縁膜パターン（１７）の側壁に絶縁膜スペーサ（１９）
を形成する。前記絶縁膜スペーサ（１９）はSiN膜で形
成する。
【００２８】次に、図示されてはいないが前記絶縁膜ス
ペーサ（１９）の両側の半導体基板（１１）に低濃度の
不純物をイオン注入しソース／ドレイン領域（未図示）
を形成する。
【００２９】図２Ｂに示すように、全体表面上部に所定
厚さの素子分離絶縁膜の保護膜（２１）を形成する。こ
のとき、前記素子分離絶縁膜の保護膜（２１）は後続工
程コンタクトホールを形成するための食刻工程時、素子
分離絶縁膜が損傷されることを防止するためSiN膜又はS
iON膜、或いはAl2O3膜又はTa2O5膜、或いはSiOCH膜又は
SiCH膜で形成する。
【００３０】その後、全体表面上部に犠牲絶縁膜（２
３）を形成する。前記犠牲絶縁膜（２３）は前記素子分
離絶縁膜の保護膜（２１）と食刻選択比の差を有するPS
G膜又はBPSG膜、或いはAPL（advanced planarization l
ayer）等のドープド酸化膜で形成する。
【００３１】図２Ｃに示すように、前記犠牲絶縁膜（２
３）上部にビットライン及び貯蔵電極のコンタクトに予
定される部分を除いた部分を、Ｉ−型に露出させるため
のＩ−型感光膜パターン（２５）を形成する。
【００３２】図２Ｄに示すように、前記Ｉ−型感光膜パ
ターン（２５）を食刻マスクに前記犠牲絶縁膜（２３）
を食刻し、コンタクトに予定される部分を保護する犠牲
絶縁膜パターン（２４）を形成する。
【００３３】前記犠牲絶縁膜（２３）はＣ2Ｆ6、Ｃ
2Ｆ4、Ｃ3Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、Ｃ5
Ｆ10、又はＣ2ＨＦ5等の、多量のポリマーを誘発する過
炭素含有ガスを用いて行うか、前記過弗化炭素含有ガス
にＣＨＦ3、ＣＨ3Ｆ、ＣＨ2Ｆ2、ＣＨ2、ＣＨ4、Ｃ
2Ｈ4、Ｈ2等の分子中に水素原子を含むガスを混合した
混合ガスを用いて行うことができる。なお、前記過炭素
含有ガス及び前記混合ガスにHe、Ne、Ar、又はXe等の不
活性ガスを含ませて食刻工程を行うことにより、プラズ
マ安定及びスパッター効果を増大させて食刻中止現象を
改善し、再現性のある食刻工程を行うことができる。さ
らに、前記食刻工程はCxHyFz（ｘ≧２、ｙ≧２、ｚ≧
２）ガスを食刻ガスに用い、マスク絶縁膜パターン（１
７）及び絶縁膜スペーサ（１９）に対して高い食刻選択
比を有するようにする。なお、前記CxHyFz（ｘ≧２、ｙ
≧２、ｚ≧２）ガスに不活性ガスを混合した混合ガスを
食刻ガスに用いて食刻工程を行うことができる。
【００３４】そして、前記Ｉ−型感光膜パターン（２
５）を除去する。
【００３５】図２Ｅに示すように、全体表面上部に素子
の間を分離するための層間絶縁膜（２７）を形成する。
前記層間絶縁膜（２７）は、前記犠牲絶縁膜パターン
（２４）に対し食刻選択比の差を有するよう低温酸化膜
（low temperature oxide）、中温酸化膜（middle temp
erature oxide）、高温酸化膜（high temperature oxid
e）、TEOS（tetra ethyl ortho silicate glass）酸化
膜、又は高密度プラズマUSG（high density plasma und
oped silicate glass）膜等のアンドープド酸化膜で形
成するか、SiN膜又はSiON膜で形成する。
【００３６】図２Ｆに示すように、前記層間絶縁膜（２
７）をCMP工程又は全面食刻工程で除去して層間絶縁膜
パターン（２８）を形成するが、その際には前記犠牲絶
縁膜パターン（２４）を食刻障壁に用いる。
【００３７】図２Ｇに示すように、前記犠牲絶縁膜パタ
ーン（２４）と層間絶縁膜パターン（２８）の食刻選択
比の差を用い、前記犠牲絶縁膜パターン（２４）を食刻
する。前記食刻工程はHFとDI water（deionized wate
r）混合溶液、又はNH4OHとHFとDI water混合溶液を利用
した湿式食刻工程で進める。さらに、前記食刻工程はＣ
Ｆ4、ＳＦ6、ＮＦ3、又はＣ2Ｆ6等の主食刻ガスと、
Ｏ2、ＣＯ2、ＣＯ、又はＳＯ2等の分子中に酸素原子を
含むガスと、He、Ne、Ar、又はXe等の不活性ガスを混合
した混合ガスを用いた等方性乾式食刻工程で進めること
ができる。
【００３８】その次に、前記層間絶縁膜パターン（２
８）に露出する素子分離絶縁膜の保護膜（２１）を除去
する。このとき、前記素子分離絶縁膜の保護膜（２１）
はＣＦ 4、ＳＦ6、ＮＦ3、又はＣ2Ｆ6等の主食刻ガス
と、Ｏ2、ＣＯ2、ＣＯ、又はＳＯ2等の分子中に酸素原
子を含むガスと、He、Ne、Ar、又はXe等の不活性ガスを
混合した混合ガスと、低いバイアスパワーを用いて除去
することにより半導体基板（１１）の損傷を最少化す
る。
【００３９】図２Ｈに示すように、全体表面上部に導電
層（２９）を形成する。前記導電層（２９）は多結晶シ
リコン層、タングステン膜、選択的に形成されたタング
ステン膜、又は選択的エピタキシャル成長法で形成され
たシリコン層を用いる。
【００４０】図２Ｉに示すように、前記導電層（２９）
と層間絶縁膜パターン（２８）を前記マスク絶縁膜パタ
ーン（１７）が露出するよう、CMP工程で除去してコン
タクトプラグ（３０）を形成する。ここで、前記導電層
（２９）を選択的に形成されたタングステン膜、又は選
択的エピタキシャル成長法で形成されたシリコン層で形
成する場合、CMP工程を省略することができる。
【００４１】
【発明の効果】以上で説明したように本発明に係る半導
体素子の製造方法は、高集積半導体素子のビットライン
及び貯蔵電極コンタクトプラグを形成する工程でモス電
界効果トランジスタを形成し、全体表面上部に素子分離
絶縁膜の保護膜を形成し、コンタクト領域上部に犠牲絶
縁膜パターンを形成した後、層間絶縁膜を形成してこれ
をCMP工程で前記犠牲絶縁膜パターンを露出させた後、
前記犠牲絶縁膜パターンを除去し、コンタクト領域上に
形成されている前記素子分離絶縁膜の保護膜を除去した
後、コンタクトプラグを形成することによりコンタクト
領域を露出させるための食刻工程を素子分離絶縁膜上で
行うため、半導体基板が損傷されることを防止してコン
タクト特性を向上させ、素子分離絶縁膜が損傷されて漏
洩電流が発生することを抑制することができ、ミスアラ
インメントに対する工程マージンを向上させて素子の特
性及び収率を向上させる利点がある。
【図面の簡単な説明】
【図１】図１は、本発明に係る半導体素子の製造方法に
よるレイアウト図。
【図２Ａ】図２Ａは、図１の線Ｘ−Ｘ(に伴う半導体素
子の製造方法を示した断面図の一つであり、図２Ｂに続
く。
【図２Ｂ】図２Ａより続く図２Ｂは、図１の線Ｘ−Ｘ
(に伴う半導体素子の製造方法を示した断面図の一つで
ある。
【図２Ｃ】図２Ｃは図２Ｂの後に続く、図１の線Ｘ−Ｘ
(に伴う半導体素子の製造方法を示した断面図の一つで
あり、図２Ｄへと続く。
【図２Ｄ】図２Ｃから続く図２Ｄは、図１の線Ｘ−Ｘ
(に伴う半導体素子の製造方法を示した断面図の一つで
ある。
【図２Ｅ】図２Ｅは図２Ｄの後に続く、図１の線Ｘ−Ｘ
(に伴う半導体素子の製造方法を示した断面図の一つで
あり、図２Ｆへと続く。
【図２Ｆ】図２Ｅより続く図２Ｆは、図１の線Ｘ−Ｘ
(に伴う半導体素子の製造方法を示した断面図の一つで
ある。
【図２Ｇ】図２Ｇは図２Ｆの後に続く、図１の線Ｘ−Ｘ
(に伴う半導体素子の製造方法を示した断面図の一つで
あり、図２Ｈへと続く。
【図２Ｈ】図２Ｇより続く図２Ｈは、図１の線Ｘ−Ｘ
(に伴う半導体素子の製造方法を示した断面図の一つで
ある。
【図２Ｉ】図２Ｈより続く図２Ｉは、図１の線Ｘ−Ｘ
(に伴う半導体素子の製造方法を示した断面図の一つで
ある。
【符号の説明】
１１：半導体基板 １３：素子分
離絶縁膜 １４：活性領域 １５：ゲート
電極 １７：マスク絶縁膜パターン １９：絶縁膜
スペーサ ２１：素子分離絶縁膜の保護膜 ２３：犠牲絶
縁膜 ２４：犠牲絶縁膜パターン ２５：Ｉ−型
感光膜パターン ２７：層間絶縁膜 ２８：層間絶
縁膜パターン ２９：導電層 ３０：コンタ
クトプラグ

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】半導体基板に活性領域を定義する素子分離
    絶縁膜を形成する工程と、 全体表面上部にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜上部に、マスク絶縁膜パターンと重畳
    するゲート電極を形成する工程と、 前記ゲート電極とマスク絶縁膜パターンの側壁に絶縁膜
    スペーサを形成する工程と、 前記絶縁膜スペーサの両側の半導体基板にソース／ドレ
    イン領域を形成する工程と、 全体表面上部に素子分離絶縁膜の保護膜を形成する工程
    と、 全体表面上部に犠牲絶縁膜を形成する工程と、 前記犠牲絶縁膜上部にビットラインコンタクト及び貯蔵
    電極コンタクトに予定される部分を除いた部分を、Ｉ−
    型に露出させるためのＩ−型感光膜パターンを形成する
    工程と、 前記Ｉ−型感光膜パターンを食刻マスクにして、前記犠
    牲絶縁膜を食刻して犠牲絶縁膜パターンを形成する工程
    と、 全体表面上部に層間絶縁膜を形成する工程と、 前記層間絶縁膜を食刻し、前記犠牲絶縁膜パターンの間
    に埋め込まれる層間絶縁膜パターンを形成する工程と、 前記層間絶縁膜パターンとの食刻選択比の差を利用して
    前記犠牲絶縁膜パターンを除去し、前記素子分離絶縁膜
    の保護膜を露出させる工程と、 前記層間絶縁膜パターンとの食刻選択比の差を利用して
    前記素子分離絶縁膜の保護膜を除去し、半導体基板のコ
    ンタクト領域を露出させる工程と、 全体表面上部に導電層を形成する工程と、 前記導電層と層間絶縁膜パターンを、前記マスク絶縁膜
    パターンを食刻障壁に用いたCMP工程で除去してコンタ
    クトプラグを形成する工程を含むことを特徴とする半導
    体素子の製造方法。
  2. 【請求項２】前記マスク絶縁膜パターンが、SiN膜、SiO
    N膜、SRON膜、Al2O3膜、Ta2O5膜、SiOCH膜及びSiCH膜か
    らなる群から選択される少なくとも１種であることを特
    徴とする請求項１記載の半導体素子の製造方法。
  3. 【請求項３】前記絶縁膜スペーサを、SiN膜で形成する
    ことを特徴とする請求項１記載の半導体素子の製造方
    法。
  4. 【請求項４】前記素子分離絶縁膜の保護膜が、前記素子
    分離絶縁膜と食刻選択比の差を有する薄膜を利用して形
    成されるものであり、該薄膜がSiN膜、SiON膜、Al2O
    3膜、Ta2O5膜、SiOCH膜及びSiCH膜からなる群から選択
    される少なくとも１種であることを特徴とする請求項１
    記載の半導体素子の製造方法。
  5. 【請求項５】前記犠牲絶縁膜が、前記素子分離絶縁膜の
    保護膜と食刻選択比の差を有するPSG膜、BPSG膜及びAPL
    （advanced planarization layer）からなる群から選択
    された少なくとも１種のドープド酸化膜で形成すること
    を特徴とする請求項１記載の半導体素子の製造方法。
  6. 【請求項６】前記犠牲絶縁膜が、前記マスク絶縁膜パタ
    ーンと絶縁膜スペーサに対し高い選択比を有して食刻さ
    れるように、Ｃ2Ｆ6、Ｃ2Ｆ4、Ｃ3Ｆ6、Ｃ3Ｆ8、Ｃ
    4Ｆ6、Ｃ4Ｆ8、Ｃ5Ｆ8、Ｃ5Ｆ10及びＣ2ＨＦ5からなる
    群から選択される少なくとも１種の多量のポリマーを誘
    発する過弗化炭素含有ガスで食刻されることを特徴とす
    る請求項１記載の半導体素子の製造方法。
  7. 【請求項７】前記犠牲絶縁膜が、前記過弗化炭素含有ガ
    スに不活性ガスを混合した混合ガスを食刻ガスに用いて
    食刻されることを特徴とする請求項１又は６記載の半導
    体素子の製造方法。
  8. 【請求項８】前記犠牲絶縁膜は、前記過弗化炭素含有ガ
    スと分子中に水素原子を含むガスの混合ガスで食刻され
    ることを特徴とする請求項１又は６記載の半導体素子の
    製造方法。
  9. 【請求項９】前記分子中に水素原子を含むガスは、ＣＨ
    Ｆ3、ＣＨ3Ｆ、ＣＨ2Ｆ2、ＣＨ2、ＣＨ4、Ｃ2Ｈ4及びＨ
    2からなる群から選択される少なくとも１種であること
    を特徴とする請求項８記載の半導体素子の製造方法。
  10. 【請求項１０】前記犠牲絶縁膜は、前記混合ガスに不活
    性ガスを混合した混合ガスを食刻ガスに用いて食刻され
    ることを特徴とする請求項８記載の半導体素子の製造方
    法。
  11. 【請求項１１】前記犠牲絶縁膜は、前記マスク絶縁膜パ
    ターンと絶縁膜スペーサに対し高い選択比を有するよ
    う、CxHyFz（ｘ≧２、ｙ≧２、ｚ≧２）ガスを食刻ガス
    に用いて食刻されることを特徴とする請求項１記載の半
    導体素子の製造方法。
  12. 【請求項１２】前記犠牲絶縁膜は、前記CxHyFz（ｘ≧
    ２、ｙ≧２、ｚ≧２）ガスに不活性ガスを混合した混合
    ガスを食刻ガスに用いて食刻されることを特徴とする請
    求項１１記載の半導体素子の製造方法。
  13. 【請求項１３】前記層間絶縁膜は、前記犠牲絶縁膜に対
    し食刻選択比を有する低温酸化膜，中温酸化膜，高温酸
    化膜，TEOS（tetra ethyl ortho silicate glass）酸化
    膜，又は高密度プラズマUSG膜等のアンドープド酸化
    膜、SiN膜及びSiON膜からなる群から選択される少なく
    とも１種であることを特徴とする請求項１記載の半導体
    素子の製造方法。
  14. 【請求項１４】前記犠牲絶縁膜パターンを、HFとDI wat
    er（脱イオン水）混合溶液、又はNH4OHとHFとDI water
    混合溶液を利用した湿式食刻工程で除去することを特徴
    とする請求項１記載の半導体素子の製造方法。
  15. 【請求項１５】前記犠牲絶縁膜パターンはＣＦ4、Ｓ
    Ｆ6、ＮＦ3及びＣ2Ｆ6からなる群から選択される少なく
    とも１種を主食刻ガスに用い、分子中に酸素原子を含む
    ガスと、不活性ガスを混合した混合ガスを用いた等方性
    乾式食刻工程で除去することを特徴とする請求項１記載
    の半導体素子の製造方法。
  16. 【請求項１６】前記素子分離絶縁膜の保護膜はＣＦ4、
    ＳＦ6、ＮＦ3及びＣ2Ｆ6からなる群から選択される少な
    くとも１種を主食刻ガスに用い、分子中に酸素原子を含
    むガスと、不活性ガスを混合した混合ガスを利用して除
    去することを特徴とする請求項１記載の半導体素子の製
    造方法。
  17. 【請求項１７】前記導電層を、多結晶シリコン層、タン
    グステン膜、選択的に形成されたタングステン膜又は選
    択的エピタキシャル成長法で形成されたシリコン層で形
    成することを特徴とする請求項１記載の半導体素子の製
    造方法。
  18. 【請求項１８】前記導電層を、前記選択的に形成された
    タングステン膜、又は選択的エピタキシャル成長法で形
    成されたシリコン層で形成する場合、後続工程にCMP工
    程を省略することを特徴とする請求項１又は１７記載の
    半導体素子の製造方法。
JP2000391917A 1999-12-24 2000-12-25 半導体素子の製造方法 Pending JP2001230387A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1999-61849 1999-12-24
KR10-1999-0061849A KR100474546B1 (ko) 1999-12-24 1999-12-24 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
JP2001230387A true JP2001230387A (ja) 2001-08-24

Family

ID=19629415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000391917A Pending JP2001230387A (ja) 1999-12-24 2000-12-25 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US6287905B2 (ja)
JP (1) JP2001230387A (ja)
KR (1) KR100474546B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703314B2 (en) 2001-12-14 2004-03-09 Hynix Semiconductor Inc. Method for fabricating semiconductor device
US6878637B2 (en) 2001-12-14 2005-04-12 Hynix Semiconductor Inc. Method for fabricating semiconductor device capable of improving process margin of self align contact
JP2007005756A (ja) * 2005-06-22 2007-01-11 Hynix Semiconductor Inc 半導体素子のコンタクト孔の形成方法
JP2007201403A (ja) * 2006-01-26 2007-08-09 Hynix Semiconductor Inc 半導体素子の製造方法
JP2012169640A (ja) * 2005-07-05 2012-09-06 Renesas Electronics Corp 半導体装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602434B1 (en) * 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
KR100341663B1 (ko) * 1999-09-27 2002-06-24 윤종용 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법
KR100527577B1 (ko) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법
US6432318B1 (en) * 2000-02-17 2002-08-13 Applied Materials, Inc. Dielectric etch process reducing striations and maintaining critical dimensions
KR100390838B1 (ko) * 2001-06-28 2003-07-12 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 콘택 형성방법
US6723655B2 (en) * 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device
US6989108B2 (en) * 2001-08-30 2006-01-24 Micron Technology, Inc. Etchant gas composition
US20060051968A1 (en) * 2001-12-13 2006-03-09 Joshi Ajey M Self-aligned contact etch with high sensitivity to nitride shoulder
KR20030058584A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR100465835B1 (ko) * 2002-06-29 2005-01-13 주식회사 하이닉스반도체 반도체소자 제조방법
US7541270B2 (en) * 2002-08-13 2009-06-02 Micron Technology, Inc. Methods for forming openings in doped silicon dioxide
DE10314274B3 (de) * 2003-03-29 2004-09-16 Infineon Technologies Ag Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein
DE10332600B3 (de) * 2003-07-17 2005-04-14 Infineon Technologies Ag Verfahren zum Herstellen eines elektrisch leitenden Kontaktes
DE102004019786B3 (de) * 2004-04-23 2005-09-01 Infineon Technologies Ag Verfahren zum Herstellen einer ersten Kontaktlochebene eines Speicherbausteins
KR100538101B1 (ko) * 2004-07-07 2005-12-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR100602093B1 (ko) * 2004-07-26 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100602092B1 (ko) * 2004-07-26 2006-07-14 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
EP1938334A2 (en) * 2005-08-19 2008-07-02 BEYDER, Arthur Oscillator and method of making for atomic force microscope and other applications
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
KR100732773B1 (ko) * 2006-06-29 2007-06-27 주식회사 하이닉스반도체 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
KR101185988B1 (ko) * 2009-12-30 2012-09-25 에스케이하이닉스 주식회사 반도체 메모리소자의 랜딩플러그컨택 형성방법
CN102637629B (zh) * 2011-02-14 2013-11-20 旺宏电子股份有限公司 用于具叠层接触层的ic装置的减少数量的掩模组合及方法
DE112016006630T5 (de) * 2016-03-24 2018-12-13 Tokyo Electron Limited Verfahren zum Herstellen einer Halbleitereinrichtung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613582A (ja) * 1992-03-27 1994-01-21 Internatl Business Mach Corp <Ibm> 薄膜疑似プレーナｐｆｅｔデバイスを作製する方法
JPH0669352A (ja) * 1991-12-14 1994-03-11 Hyundai Electron Ind Co Ltd 高集積半導体装置のコンタクトの製造方法
JPH0997880A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 半導体記憶装置とその製造方法
JPH09270461A (ja) * 1996-03-29 1997-10-14 Mitsubishi Electric Corp 半導体装置
JPH1022385A (ja) * 1996-07-04 1998-01-23 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH10261628A (ja) * 1996-10-24 1998-09-29 Hyundai Electron Ind Co Ltd 半導体素子のコンタクトホール製造方法
JPH1126574A (ja) * 1997-06-30 1999-01-29 Nec Corp 半導体装置及びその製造方法
WO1999016110A2 (en) * 1997-09-19 1999-04-01 Applied Materials, Inc. Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
JP2000269333A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148564A (ja) * 1994-11-22 1996-06-07 Sony Corp 半導体装置の製造方法
KR0139891B1 (ko) * 1994-12-29 1999-04-15 김주용 반도체 소자의 콘택 형성방법
KR100365742B1 (ko) * 1995-12-16 2003-03-03 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
KR19990004940A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치 제조 방법
US6124164A (en) * 1998-09-17 2000-09-26 Micron Technology, Inc. Method of making integrated capacitor incorporating high K dielectric

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669352A (ja) * 1991-12-14 1994-03-11 Hyundai Electron Ind Co Ltd 高集積半導体装置のコンタクトの製造方法
JPH0613582A (ja) * 1992-03-27 1994-01-21 Internatl Business Mach Corp <Ibm> 薄膜疑似プレーナｐｆｅｔデバイスを作製する方法
JPH0997880A (ja) * 1995-09-29 1997-04-08 Toshiba Corp 半導体記憶装置とその製造方法
JPH09270461A (ja) * 1996-03-29 1997-10-14 Mitsubishi Electric Corp 半導体装置
JPH1022385A (ja) * 1996-07-04 1998-01-23 Mitsubishi Electric Corp 半導体装置とその製造方法
JPH10261628A (ja) * 1996-10-24 1998-09-29 Hyundai Electron Ind Co Ltd 半導体素子のコンタクトホール製造方法
JPH1126574A (ja) * 1997-06-30 1999-01-29 Nec Corp 半導体装置及びその製造方法
WO1999016110A2 (en) * 1997-09-19 1999-04-01 Applied Materials, Inc. Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
JP2001517868A (ja) * 1997-09-19 2001-10-09 アプライド マテリアルズ インコーポレイテッド フルオロプロペンまたはフルオロプロピレンを用いた酸化物の選択的エッチングプラズマ処理
JP2000269333A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703314B2 (en) 2001-12-14 2004-03-09 Hynix Semiconductor Inc. Method for fabricating semiconductor device
US6878637B2 (en) 2001-12-14 2005-04-12 Hynix Semiconductor Inc. Method for fabricating semiconductor device capable of improving process margin of self align contact
JP2007005756A (ja) * 2005-06-22 2007-01-11 Hynix Semiconductor Inc 半導体素子のコンタクト孔の形成方法
JP2012169640A (ja) * 2005-07-05 2012-09-06 Renesas Electronics Corp 半導体装置
JP2007201403A (ja) * 2006-01-26 2007-08-09 Hynix Semiconductor Inc 半導体素子の製造方法

Also Published As

Publication number Publication date
KR100474546B1 (ko) 2005-03-08
KR20010063762A (ko) 2001-07-09
US20010005614A1 (en) 2001-06-28
US6287905B2 (en) 2001-09-11

Similar Documents

Publication Publication Date Title
KR100474546B1 (ko) 반도체소자의 제조방법
KR100535030B1 (ko) 반도체소자의 제조방법
US6528418B1 (en) Manufacturing method for semiconductor device
US6372575B1 (en) Method for fabricating capacitor of dram using self-aligned contact etching technology
KR100696760B1 (ko) 반도체소자의 제조방법
KR100465596B1 (ko) 반도체소자의 제조방법
KR100726148B1 (ko) 반도체소자의 제조방법
KR100527577B1 (ko) 반도체소자의 제조방법
KR100420413B1 (ko) 반도체소자의 제조방법
KR100546144B1 (ko) 반도체소자의 제조방법
KR100307556B1 (ko) 반도체소자의 제조방법
KR100324023B1 (ko) 반도체소자의제조방법
KR100308500B1 (ko) 반도체소자의 콘택홀 형성방법
KR100324015B1 (ko) 반도체소자의콘택홀제조방법
KR20010063763A (ko) 반도체 소자의 제조 방법
KR100307560B1 (ko) 반도체소자의 제조방법
KR20010061080A (ko) 반도체소자의 제조방법
KR100333548B1 (ko) 반도체소자의 제조방법
KR20000045358A (ko) 반도체소자의 제조방법
KR20010011003A (ko) 반도체소자의 제조방법
KR20000045365A (ko) 반도체소자의 트랜지스터 형성방법
KR20000027639A (ko) 반도체소자의 콘택 플러그 제조방법
KR20010059981A (ko) 반도체소자의 제조방법
KR20000045357A (ko) 반도체소자의 제조방법
KR20010005156A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120810

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20120831