JP2001176792A - 半導体製造のためのフォトリソグラフィ装置 - Google Patents
半導体製造のためのフォトリソグラフィ装置Info
- Publication number
- JP2001176792A JP2001176792A JP2000245090A JP2000245090A JP2001176792A JP 2001176792 A JP2001176792 A JP 2001176792A JP 2000245090 A JP2000245090 A JP 2000245090A JP 2000245090 A JP2000245090 A JP 2000245090A JP 2001176792 A JP2001176792 A JP 2001176792A
- Authority
- JP
- Japan
- Prior art keywords
- port
- substrate
- coating
- passage
- developing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000001459 lithography Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 238000000576 coating method Methods 0.000 claims abstract description 58
- 239000011248 coating agent Substances 0.000 claims abstract description 49
- 238000000206 photolithography Methods 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000001816 cooling Methods 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 42
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
- H01L21/67178—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers vertical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03D—APPARATUS FOR PROCESSING EXPOSED PHOTOGRAPHIC MATERIALS; ACCESSORIES THEREFOR
- G03D5/00—Liquid processing apparatus in which no immersion is effected; Washing apparatus in which no immersion is effected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
- H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S134/00—Cleaning and liquid contact with solids
- Y10S134/902—Semiconductor wafer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S414/00—Material or article handling
- Y10S414/135—Associated with semiconductor wafer handling
- Y10S414/14—Wafer cassette transporting
Abstract
(57)【要約】
【課題】 従来の装置より比較的小さい面積に設置する
ことができ、新規工程の導入時にも容易に適用させるこ
とができる新しい形態の半導体製造のためのフォトリソ
グラフィ装置を提供するものである。 【解決手段】 本発明の装置は第１ポート、第２ポー
ト、塗布手段そして現像手段を含む。第１ポートと第２
ポートは基板が出入する出入口であり、第２ポートは第
１ポートから一定な距離に配置される。塗布手段は第１
ポートと第２ポートの間を連結するように配置され、第
１ポートと第２ポートの間で基板を移送させて塗布工程
を実行する。現像手段は塗布部材と積層されるように配
置され、第１ポートと第２ポートの間を連結するように
配置され、第１ポートと第２ポートの間で基板を移送さ
せて現像工程を実行する。このような本発明の装置によ
ると、設備の稼動を安定的に維持することができる。か
つ、従来の装置に比べて相対的に狭い面積に設けること
ができる。
ことができ、新規工程の導入時にも容易に適用させるこ
とができる新しい形態の半導体製造のためのフォトリソ
グラフィ装置を提供するものである。 【解決手段】 本発明の装置は第１ポート、第２ポー
ト、塗布手段そして現像手段を含む。第１ポートと第２
ポートは基板が出入する出入口であり、第２ポートは第
１ポートから一定な距離に配置される。塗布手段は第１
ポートと第２ポートの間を連結するように配置され、第
１ポートと第２ポートの間で基板を移送させて塗布工程
を実行する。現像手段は塗布部材と積層されるように配
置され、第１ポートと第２ポートの間を連結するように
配置され、第１ポートと第２ポートの間で基板を移送さ
せて現像工程を実行する。このような本発明の装置によ
ると、設備の稼動を安定的に維持することができる。か
つ、従来の装置に比べて相対的に狭い面積に設けること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造のための
フォトリソグラフィ装置に関するものであり、より具体
的には半導体製造工程のうちで塗布工程と現像工程を有
するフォトリソグラフィ装置に関するものである。
フォトリソグラフィ装置に関するものであり、より具体
的には半導体製造工程のうちで塗布工程と現像工程を有
するフォトリソグラフィ装置に関するものである。
【０００２】
【従来の技術】半導体製造工程は多様な方法が適用され
る工程を使用して半導体基板、ガラス基板或いは液晶パ
ネル等のような基板上に必要な電子回路を形成する。半
導体製造におけるフォトリソグラフィ工程は大別して、
感光液塗布工程、露光工程、現像工程から成る。感光液
塗布工程は光に敏感な物質である感光液（フォトレジス
ト）を基板表面に均一に塗布させる工程である。露光工
程はステッパを使用してマスクに描かれた回路パターン
に光を通過させフォトレジスト膜が形成された基板上に
回路パターンを露光する工程である。現像工程は露光工
程を通じて基板の表面で光を受けた部分のフォトレジス
ト膜を現像させる工程である。
る工程を使用して半導体基板、ガラス基板或いは液晶パ
ネル等のような基板上に必要な電子回路を形成する。半
導体製造におけるフォトリソグラフィ工程は大別して、
感光液塗布工程、露光工程、現像工程から成る。感光液
塗布工程は光に敏感な物質である感光液（フォトレジス
ト）を基板表面に均一に塗布させる工程である。露光工
程はステッパを使用してマスクに描かれた回路パターン
に光を通過させフォトレジスト膜が形成された基板上に
回路パターンを露光する工程である。現像工程は露光工
程を通じて基板の表面で光を受けた部分のフォトレジス
ト膜を現像させる工程である。
【０００３】図１は従来の半導体製造のためのフォトリ
ソグラフィ装置の一例を説明するためのブロックダイア
グラムであり、図２は従来の半導体製造のためのフォト
リソグラフィ装置の他例を説明するためのブロックダイ
アグラムである。
ソグラフィ装置の一例を説明するためのブロックダイア
グラムであり、図２は従来の半導体製造のためのフォト
リソグラフィ装置の他例を説明するためのブロックダイ
アグラムである。
【０００４】図１を参照すると、従来の半導体製造のた
めのフォトリソグラフィ装置（２００）は一般的に基板
がローディングされアンローディングされるポート（２
１０）と、基板に感光液を塗布するためのスピン塗布機
（ＳＣＷ）（２２０）、基板の現像工程のためのスピン
現像機（ＳＤＷ）（２３０）、基板を加熱するためのベ
ークユニット（ＢＡＫＥ）（２４０）、そして基板の円
周部位に残る不必要な感光液を除去させるためのユニッ
トＷＥＥＷ（２５０）等の各ユニットが工程の流れに合
わせて横列に配置されている。そして、このようなユニ
ットは中心の通路（２６０）の両側に分けられて配置さ
れる。通路（２６０）には基板の移送のためのキャリア
としての一つのロボット（２７０）が使用され、このロ
ボット（２７０）は基板をポート（２１０）、インタフ
ェース部（２８０）或いは各工程ユニットに基板を移送
する。インタフェース部（２８０）は露光システム（２
９０）と基板の出入を行うポートである。
めのフォトリソグラフィ装置（２００）は一般的に基板
がローディングされアンローディングされるポート（２
１０）と、基板に感光液を塗布するためのスピン塗布機
（ＳＣＷ）（２２０）、基板の現像工程のためのスピン
現像機（ＳＤＷ）（２３０）、基板を加熱するためのベ
ークユニット（ＢＡＫＥ）（２４０）、そして基板の円
周部位に残る不必要な感光液を除去させるためのユニッ
トＷＥＥＷ（２５０）等の各ユニットが工程の流れに合
わせて横列に配置されている。そして、このようなユニ
ットは中心の通路（２６０）の両側に分けられて配置さ
れる。通路（２６０）には基板の移送のためのキャリア
としての一つのロボット（２７０）が使用され、このロ
ボット（２７０）は基板をポート（２１０）、インタフ
ェース部（２８０）或いは各工程ユニットに基板を移送
する。インタフェース部（２８０）は露光システム（２
９０）と基板の出入を行うポートである。
【０００５】図２を参照すると、従来の他例による半導
体製造のためのフォトリソグラフィ装置（３００）は図
１で示された装置（２００）と同様に、ポート（３１
０）、塗布機（ＳＣＷ）（３２０）、現像機（ＳＤＷ）
（３３０）、ベークユニット（ＢＡＫＥ）（３４０）そ
してＷＥＥＷ（３５０）等の各工程ユニットが工程の流
れに合わせて横列に配置されている。そして、このよう
な工程ユニットは中心通路（３７０，３８０）の両側に
分けられて配置される。この時、この装置（３００）は
前述した装置（２００）より稼動率を増大させるために
基板を移送させるためのキャリアに２個のロボット（３
６０，３９０）を使用している。そして、塗布工程のた
めのユニットと現像工程のためのユニットは横列に分け
て配置して各々の工程に一つのロボットを配置し、その
間には第１インタフェース部（４００）を設ける。この
装置（３００）で塗布工程領域にある第１ロボット（３
６０）は基板をポート（３１０）、第１インタフェース
部（４００）及び塗布工程領域の各工程ユニットへ移送
し、現像工程領域にある第２ロボット（３９０）は基板
を第１インタフェース部（４００）、第２インタフェー
ス部（４１０）及び現像工程の各工程ユニットへ移送す
る。第２インタフェース部（４１０）は露光システム
（４９０）と基板の入出力を行うポートである。
体製造のためのフォトリソグラフィ装置（３００）は図
１で示された装置（２００）と同様に、ポート（３１
０）、塗布機（ＳＣＷ）（３２０）、現像機（ＳＤＷ）
（３３０）、ベークユニット（ＢＡＫＥ）（３４０）そ
してＷＥＥＷ（３５０）等の各工程ユニットが工程の流
れに合わせて横列に配置されている。そして、このよう
な工程ユニットは中心通路（３７０，３８０）の両側に
分けられて配置される。この時、この装置（３００）は
前述した装置（２００）より稼動率を増大させるために
基板を移送させるためのキャリアに２個のロボット（３
６０，３９０）を使用している。そして、塗布工程のた
めのユニットと現像工程のためのユニットは横列に分け
て配置して各々の工程に一つのロボットを配置し、その
間には第１インタフェース部（４００）を設ける。この
装置（３００）で塗布工程領域にある第１ロボット（３
６０）は基板をポート（３１０）、第１インタフェース
部（４００）及び塗布工程領域の各工程ユニットへ移送
し、現像工程領域にある第２ロボット（３９０）は基板
を第１インタフェース部（４００）、第２インタフェー
ス部（４１０）及び現像工程の各工程ユニットへ移送す
る。第２インタフェース部（４１０）は露光システム
（４９０）と基板の入出力を行うポートである。
【０００６】一方、米国特許Ｎｏ．５，３９９，５３１
では前述した半導体製造のためのフォトリソグラフィ装
置と関連して参照することができる装置を構成する基本
的な多様な技術的事項を提示している。
では前述した半導体製造のためのフォトリソグラフィ装
置と関連して参照することができる装置を構成する基本
的な多様な技術的事項を提示している。
【０００７】しかし、このような構成は設備の稼動率を
増大させる限界を有している。何故なら、このような従
来の半導体製造のためのフォトリソグラフィ装置（２０
０，３００）では、塗布工程が完了された基板を露光シ
ステムへ移送し、露光システムで露光工程が実行された
基板を現像工程で完了して外部に移送させることができ
るように構成され、フォトリソグラフィ工程が進行され
る順序に従って順次に基板を移送させることができるよ
うに構成されている。従って、従来のフォトリソグラフ
ィ装置では、いずれか一つ工程ユニットの工程が遅滞す
る場合、他の工程ユニットの工程も遅滞する場合が発生
するになって稼動率が下がる。特に、このような装置で
特定な工程（一例として、現像工程のみを進行しようと
する場合）のみを進行しようとする場合には、他の工程
ユニットが配置された経路を通じて移送されなければな
らないため稼動率が下がる。一方、稼動率を増加させる
ために図１の装置（２００）や図２の装置（３００）へ
各ユニットを更に追加する場合には設備の面積が増加さ
れる問題点が発生され、このような場合にも全体の稼動
率が増加されることはなくて、工程を処理するユニット
の増加に伴う稼動率が上昇されるのみである。
増大させる限界を有している。何故なら、このような従
来の半導体製造のためのフォトリソグラフィ装置（２０
０，３００）では、塗布工程が完了された基板を露光シ
ステムへ移送し、露光システムで露光工程が実行された
基板を現像工程で完了して外部に移送させることができ
るように構成され、フォトリソグラフィ工程が進行され
る順序に従って順次に基板を移送させることができるよ
うに構成されている。従って、従来のフォトリソグラフ
ィ装置では、いずれか一つ工程ユニットの工程が遅滞す
る場合、他の工程ユニットの工程も遅滞する場合が発生
するになって稼動率が下がる。特に、このような装置で
特定な工程（一例として、現像工程のみを進行しようと
する場合）のみを進行しようとする場合には、他の工程
ユニットが配置された経路を通じて移送されなければな
らないため稼動率が下がる。一方、稼動率を増加させる
ために図１の装置（２００）や図２の装置（３００）へ
各ユニットを更に追加する場合には設備の面積が増加さ
れる問題点が発生され、このような場合にも全体の稼動
率が増加されることはなくて、工程を処理するユニット
の増加に伴う稼動率が上昇されるのみである。
【０００８】
【発明が解決しようとする課題】本発明はこのような従
来の問題点を解決するためのもので、その目的は設備の
稼動率を極大化させることができる新しい形態の半導体
製造のためのフォトリソグラフィ装置を提供するもので
ある。かつ、本発明の他の目的は従来の半導体製造のた
めのフォトリソグラフィ装置より比較的小さい面積に設
置することができ、新規工程の導入時にも容易に適用さ
せることができる新しい形態の半導体製造のためのフォ
トリソグラフィ装置を提供するものである。
来の問題点を解決するためのもので、その目的は設備の
稼動率を極大化させることができる新しい形態の半導体
製造のためのフォトリソグラフィ装置を提供するもので
ある。かつ、本発明の他の目的は従来の半導体製造のた
めのフォトリソグラフィ装置より比較的小さい面積に設
置することができ、新規工程の導入時にも容易に適用さ
せることができる新しい形態の半導体製造のためのフォ
トリソグラフィ装置を提供するものである。
【０００９】
【課題を解決するための手段】上述した目的を達成する
ための本発明の特徴によると、本発明は塗布工程と現像
工程を有する半導体製造のためのフォトリソグラフィ装
置を提供する。この装置は第１ポート、第２ポート、塗
布手段そして現像手段を含む。第１ポートと第２ポート
は基板が出入する出入口であり、第２ポートは第１ポー
トから一定な距離に配置される。塗布手段は第１ポート
と第２ポートの間を連結するように配置され、第１ポー
トと第２ポートの間で基板を移送させて塗布工程を実行
する。現像手段は塗布手段と積層されるように位置され
ると共に第１ポートと第２ポートの間を連結するように
配置され、第１ポートと第２ポートの間で基板を移送さ
せて現像工程を実行する。
ための本発明の特徴によると、本発明は塗布工程と現像
工程を有する半導体製造のためのフォトリソグラフィ装
置を提供する。この装置は第１ポート、第２ポート、塗
布手段そして現像手段を含む。第１ポートと第２ポート
は基板が出入する出入口であり、第２ポートは第１ポー
トから一定な距離に配置される。塗布手段は第１ポート
と第２ポートの間を連結するように配置され、第１ポー
トと第２ポートの間で基板を移送させて塗布工程を実行
する。現像手段は塗布手段と積層されるように位置され
ると共に第１ポートと第２ポートの間を連結するように
配置され、第１ポートと第２ポートの間で基板を移送さ
せて現像工程を実行する。
【００１０】本発明に係る半導体製造のためのフォトリ
ソグラフィ装置の好ましい実施態様において、塗布手段
は第１ポートと第２ポートの間を連結して配置される第
１通路と、第１通路に沿って配置される塗布モジュール
及び、第１通路を通じて第１ポートと第２ポートの間を
移動して基板を第１ポート、第２ポート及び塗布モジュ
ールに移送させるための第１キャリアを含み、現像手段
は第１ポートと第２ポートの間を連結して配置される第
２通路と、第２通路に沿って配置される現像モジュール
及び、第２通路を通じて第１ポートと第２ポートの間を
移動して基板を第１ポート、第２ポート及び現像モジュ
ールに移送させるための第２キャリアを含むことができ
る。塗布モジュールは第１通路の一側に配置される塗布
機及び、塗布機と反対側となる第１通路の他側に配置さ
れるベークユニットを含み、現像モジュールは第２通路
の一側に配置される現像機及び、現像機と反対側となる
第２通路の他側に配置されるベークユニットを含むこと
ができる。又、ベークユニットは基板を加熱するための
少なくとも一つの加熱プレート及び、加熱プレートで加
熱された基板を冷却させるための少なくとも一つの冷却
プレートを含むことができる。
ソグラフィ装置の好ましい実施態様において、塗布手段
は第１ポートと第２ポートの間を連結して配置される第
１通路と、第１通路に沿って配置される塗布モジュール
及び、第１通路を通じて第１ポートと第２ポートの間を
移動して基板を第１ポート、第２ポート及び塗布モジュ
ールに移送させるための第１キャリアを含み、現像手段
は第１ポートと第２ポートの間を連結して配置される第
２通路と、第２通路に沿って配置される現像モジュール
及び、第２通路を通じて第１ポートと第２ポートの間を
移動して基板を第１ポート、第２ポート及び現像モジュ
ールに移送させるための第２キャリアを含むことができ
る。塗布モジュールは第１通路の一側に配置される塗布
機及び、塗布機と反対側となる第１通路の他側に配置さ
れるベークユニットを含み、現像モジュールは第２通路
の一側に配置される現像機及び、現像機と反対側となる
第２通路の他側に配置されるベークユニットを含むこと
ができる。又、ベークユニットは基板を加熱するための
少なくとも一つの加熱プレート及び、加熱プレートで加
熱された基板を冷却させるための少なくとも一つの冷却
プレートを含むことができる。
【００１１】本発明の好ましい実施態様では、第２ポー
トが露光システムと連結されて設けられる。
トが露光システムと連結されて設けられる。
【００１２】また、本発明の好ましい実施態様では、塗
布手段と現像手段は中間壁によって相互隔離されること
ができる。更に、塗布手段と現像手段で発生されるパー
チクルを除去するための除去手段を中間壁に設けられ
る。
布手段と現像手段は中間壁によって相互隔離されること
ができる。更に、塗布手段と現像手段で発生されるパー
チクルを除去するための除去手段を中間壁に設けられ
る。
【００１３】本発明の装置によると、塗布工程と現像工
程が完全に分離されて進行されるので工程の遅滞が殆ど
発生されない。特に、基板の移送時に発生される遅滞を
効果的に除去することができる、かつ、塗布工程と現像
工程とが分離されて進行されるので、各ユニットの活用
を最大に高めることができる。従って、設備の稼動率を
安定的に維持することができる。かつ、従来の装置に比
べて相対的に狭い面積に設けることができ、新規工程或
いは追加工程が必要な時にも容易に適用させることがで
きる。
程が完全に分離されて進行されるので工程の遅滞が殆ど
発生されない。特に、基板の移送時に発生される遅滞を
効果的に除去することができる、かつ、塗布工程と現像
工程とが分離されて進行されるので、各ユニットの活用
を最大に高めることができる。従って、設備の稼動率を
安定的に維持することができる。かつ、従来の装置に比
べて相対的に狭い面積に設けることができ、新規工程或
いは追加工程が必要な時にも容易に適用させることがで
きる。
【００１４】
【発明の実施の形態】以下、図３乃至図６を参照して、
本発明の好適な実施形態を説明する。又、図面で同一な
機能を実行する構成要素に対しては同一な参照番号を付
与する。
本発明の好適な実施形態を説明する。又、図面で同一な
機能を実行する構成要素に対しては同一な参照番号を付
与する。
【００１５】図３は本発明の好ましい実施態様に基づく
半導体製造のためのフォトリソグラフィ装置の概略的な
透視図であり、図４は図３の装置での上層の平面図であ
り、図５は図３の装置での下層の平面図である。
半導体製造のためのフォトリソグラフィ装置の概略的な
透視図であり、図４は図３の装置での上層の平面図であ
り、図５は図３の装置での下層の平面図である。
【００１６】図３乃至図５を参照すると、本発明の半導
体製造のためのフォトリソグラフィ装置（１０）は塗布
工程を実行するユニットを塗布モジュール（４０）にて
構成し、現像工程を実行するユニットを現像モジュール
（７０）にて構成して各々異なる層に配置されるように
する。特に、本実施態様では塗布モジュール（４０）を
上層に配置し、現像モジュール（７０）を下層に配置し
た。勿論、このような配置は塗布モジュール（４０）を
下層に配置し現像モジュール（７０）を上層に配置する
こともでき、二層だけでなく多層の構造に構成すること
もできる。そして、各モジュール（４０、７０）には塗
布工程と現像工程を別々に行うことができるように基板
の移送のための通路とキャリアを別々に構成する。即
ち、塗布モジュール（４０）を通じて基板を移送させる
ための第１通路（６０）が塗布モジュール（４０）に応
じて配置され、現像モジュール（７０）を通じて基板を
移送させるための第２通路（８０）が現像モジュール
（７０）に応じて配置される、第１通路（６０）に対し
た塗布モジュール（４０）の配置と第２通路（８０）に
対した現像モジュール（７０）の配置は多様な方法に構
成することができる。本実施態様では、塗布モジュール
（４０）は第１通路（６０）の両側に配置され、現像モ
ジュール（７０）は第２通路（８０）の両側に配置され
る。塗布モジュール（４０）が設けられる上層と現像モ
ジュール（７０）が設けられる下層は中間壁（１００）
によって相互隔離されるようにした。中間壁（１００）
は一般的な層間壁であり、上層或いは下層で発生される
残留感光物質や残量現像物質のような不純物パーチクル
を処理するためのフィルタのような除去手段が設けられ
る。中間壁（１００）に除去手段を設ける技術は当業者
に周知のように容易に実施することができるので詳細な
説明は省略する。第１通路（６０）には第１通路（６
０）を移動しながら基板を移送させるためのキャリアで
ある第１ロボット（６２）が配置され、第２通路（８
０）には第２通路（８０）を移動しながら基板を移送さ
せるためのキャリアである第２ロボット（８２）が配置
される。このような構成を通じて本発明の好ましい実施
態様による装置（１０）では、基板がローディング／ア
ンローディングされるポート（２０）と、露光システム
（１５０）と基板を出し入れするインタフェース部（３
０）との間で基板を自由に移送させることができる。
体製造のためのフォトリソグラフィ装置（１０）は塗布
工程を実行するユニットを塗布モジュール（４０）にて
構成し、現像工程を実行するユニットを現像モジュール
（７０）にて構成して各々異なる層に配置されるように
する。特に、本実施態様では塗布モジュール（４０）を
上層に配置し、現像モジュール（７０）を下層に配置し
た。勿論、このような配置は塗布モジュール（４０）を
下層に配置し現像モジュール（７０）を上層に配置する
こともでき、二層だけでなく多層の構造に構成すること
もできる。そして、各モジュール（４０、７０）には塗
布工程と現像工程を別々に行うことができるように基板
の移送のための通路とキャリアを別々に構成する。即
ち、塗布モジュール（４０）を通じて基板を移送させる
ための第１通路（６０）が塗布モジュール（４０）に応
じて配置され、現像モジュール（７０）を通じて基板を
移送させるための第２通路（８０）が現像モジュール
（７０）に応じて配置される、第１通路（６０）に対し
た塗布モジュール（４０）の配置と第２通路（８０）に
対した現像モジュール（７０）の配置は多様な方法に構
成することができる。本実施態様では、塗布モジュール
（４０）は第１通路（６０）の両側に配置され、現像モ
ジュール（７０）は第２通路（８０）の両側に配置され
る。塗布モジュール（４０）が設けられる上層と現像モ
ジュール（７０）が設けられる下層は中間壁（１００）
によって相互隔離されるようにした。中間壁（１００）
は一般的な層間壁であり、上層或いは下層で発生される
残留感光物質や残量現像物質のような不純物パーチクル
を処理するためのフィルタのような除去手段が設けられ
る。中間壁（１００）に除去手段を設ける技術は当業者
に周知のように容易に実施することができるので詳細な
説明は省略する。第１通路（６０）には第１通路（６
０）を移動しながら基板を移送させるためのキャリアで
ある第１ロボット（６２）が配置され、第２通路（８
０）には第２通路（８０）を移動しながら基板を移送さ
せるためのキャリアである第２ロボット（８２）が配置
される。このような構成を通じて本発明の好ましい実施
態様による装置（１０）では、基板がローディング／ア
ンローディングされるポート（２０）と、露光システム
（１５０）と基板を出し入れするインタフェース部（３
０）との間で基板を自由に移送させることができる。
【００１７】再び、図３乃至図５を参照すると、本発明
の好ましい実施態様に基づく装置（１０）では、基板が
出入される２個のポートを有する。これら２つのポート
の内の一つはフォトリソグラフィ工程を進行するための
基板がローディング／アンローディングされるポート
（２０）である。そして、他の１つのポートは、ポート
（２０）から一定な距離に配置され基板が出入されるポ
ートであるインタフェース部（３０）である。ポート
（２０）にはポート駆動部（２２）が設けられ、インタ
フェース部（３０）にはインタフェース駆動部（３２）
が各々設けられ基板が円滑に移送されるようにする。こ
の時、ポート駆動部（２２）とインタフェース駆動部
（３２）は上層と下層のロボットと同時に対応されるよ
うに構成することができ、上層と下層のロボットが各々
対応されるように別に構成することもできる。本実施態
様でポート（２０）とインタフェース部（３０）は各々
一つの駆動部（２２，３２）へ上層と下層の基板を移送
することができるように構成した。勿論、このような駆
動部の構成は当業者ならば多様な形態に構成することが
できる。
の好ましい実施態様に基づく装置（１０）では、基板が
出入される２個のポートを有する。これら２つのポート
の内の一つはフォトリソグラフィ工程を進行するための
基板がローディング／アンローディングされるポート
（２０）である。そして、他の１つのポートは、ポート
（２０）から一定な距離に配置され基板が出入されるポ
ートであるインタフェース部（３０）である。ポート
（２０）にはポート駆動部（２２）が設けられ、インタ
フェース部（３０）にはインタフェース駆動部（３２）
が各々設けられ基板が円滑に移送されるようにする。こ
の時、ポート駆動部（２２）とインタフェース駆動部
（３２）は上層と下層のロボットと同時に対応されるよ
うに構成することができ、上層と下層のロボットが各々
対応されるように別に構成することもできる。本実施態
様でポート（２０）とインタフェース部（３０）は各々
一つの駆動部（２２，３２）へ上層と下層の基板を移送
することができるように構成した。勿論、このような駆
動部の構成は当業者ならば多様な形態に構成することが
できる。
【００１８】このような本発明の装置（１０）にあって
は、塗布モジュール（４０）、第１通路（６０）及び第
１ロボット（６２）がポート（２０）とインタフェース
部（３０）の間を連結されるように配置されて設けら
れ、ポート（２０）とインタフェース部（３０）の間で
基板を移送させて塗布工程を実行するための塗布手段を
構成する。そして、現像モジュール（７０）、第２通路
（８０）及び第２ロボット（８２）は塗布手段を積層さ
れるように位置されると共に、ポート（２０）とインタ
フェース部（３０）の間を連結するように配置されて設
けられ、ポート（２０）とインタフェース部（３０）の
間で基板を移送させて現像工程を実行するための現像手
段を構成する。
は、塗布モジュール（４０）、第１通路（６０）及び第
１ロボット（６２）がポート（２０）とインタフェース
部（３０）の間を連結されるように配置されて設けら
れ、ポート（２０）とインタフェース部（３０）の間で
基板を移送させて塗布工程を実行するための塗布手段を
構成する。そして、現像モジュール（７０）、第２通路
（８０）及び第２ロボット（８２）は塗布手段を積層さ
れるように位置されると共に、ポート（２０）とインタ
フェース部（３０）の間を連結するように配置されて設
けられ、ポート（２０）とインタフェース部（３０）の
間で基板を移送させて現像工程を実行するための現像手
段を構成する。
【００１９】本発明の装置では、塗布工程と現像工程と
が別に処理される。従って、現像工程のみを進行しよう
とする場合にも従来のように必ず塗布工程が実行される
領域を通じて現像工程の領域に移送されるという問題点
を解決することができるので、工程の効率性を極大化さ
せることができる。
が別に処理される。従って、現像工程のみを進行しよう
とする場合にも従来のように必ず塗布工程が実行される
領域を通じて現像工程の領域に移送されるという問題点
を解決することができるので、工程の効率性を極大化さ
せることができる。
【００２０】図６は図３の半導体製造装置に使用される
ベークユニットの一例を概略的に示す斜視図である。
ベークユニットの一例を概略的に示す斜視図である。
【００２１】図４乃至図６を参照すると、本発明の好ま
しい実施態様に基づく装置（１０）は上述したような構
成を有すると同時に、図４及び図５で示されたように、
塗布モジュール（４０）を構成するユニットが第１通路
（６０）の両側に設けられ、現像モジュール（７０）を
構成するユニットが第２通路（８０）の両側に設けられ
るようにする。即ち、図４で示されたように、塗布モジ
ュール（４０）は第１通路（６０）の一側にベークユニ
ット（５０）を配置し、その反対側（即ち、第１通路
（６０）の他側）に塗布機（４２）を配置する。そし
て、図５で示されたように、現像モジュール（７０）は
第２通路（８０）の一側にベークユニット（５０）を配
置し、その反対側（即ち、第２通路（８０）の他側）に
現像機（７２）を配置する。また、塗布モジュール（４
０）と現像モジュール（７０）を構成するユニットは基
板の大きさに適合に調節されることができる。例えば、
ウェーハの場合６インチ、８インチ、１２インチ、１５
インチそして１６インチ等の多様な直径が適用され、そ
の大きさはだんだん増大されている趨勢である。従っ
て、塗布モジュール（４０）と現像モジュール（７０）
は工程に直接適用される基板を参照して構成すべきもの
である。
しい実施態様に基づく装置（１０）は上述したような構
成を有すると同時に、図４及び図５で示されたように、
塗布モジュール（４０）を構成するユニットが第１通路
（６０）の両側に設けられ、現像モジュール（７０）を
構成するユニットが第２通路（８０）の両側に設けられ
るようにする。即ち、図４で示されたように、塗布モジ
ュール（４０）は第１通路（６０）の一側にベークユニ
ット（５０）を配置し、その反対側（即ち、第１通路
（６０）の他側）に塗布機（４２）を配置する。そし
て、図５で示されたように、現像モジュール（７０）は
第２通路（８０）の一側にベークユニット（５０）を配
置し、その反対側（即ち、第２通路（８０）の他側）に
現像機（７２）を配置する。また、塗布モジュール（４
０）と現像モジュール（７０）を構成するユニットは基
板の大きさに適合に調節されることができる。例えば、
ウェーハの場合６インチ、８インチ、１２インチ、１５
インチそして１６インチ等の多様な直径が適用され、そ
の大きさはだんだん増大されている趨勢である。従っ
て、塗布モジュール（４０）と現像モジュール（７０）
は工程に直接適用される基板を参照して構成すべきもの
である。
【００２２】このような構成により、本発明の半導体製
造のためのフォトリソグラフィ装置（１０）にあって
は、設置面積を減らすことができる上、新規工程のため
のユニットを設ける時でも他のユニットを変更しなくて
も容易に適用することができるものである。一方、ベー
クユニット（５０）は基板を加熱するための加熱プレー
ト（Ｈ／Ｐ）（５２）と加熱プレート（５２）で加熱さ
れた基板を一定な温度に冷却させるための冷却プレート
（Ｃ／Ｐ）（５４）を多数個具備する。そして、加熱プ
レート（５２）と冷却プレート（５４）は、図６で示さ
れたように、一対ずつ積層されるように構成する。例え
ば、加熱プレート（５２）と冷却プレート（５４）を２
行２段乃至２行５段の形態に構成することができる。
造のためのフォトリソグラフィ装置（１０）にあって
は、設置面積を減らすことができる上、新規工程のため
のユニットを設ける時でも他のユニットを変更しなくて
も容易に適用することができるものである。一方、ベー
クユニット（５０）は基板を加熱するための加熱プレー
ト（Ｈ／Ｐ）（５２）と加熱プレート（５２）で加熱さ
れた基板を一定な温度に冷却させるための冷却プレート
（Ｃ／Ｐ）（５４）を多数個具備する。そして、加熱プ
レート（５２）と冷却プレート（５４）は、図６で示さ
れたように、一対ずつ積層されるように構成する。例え
ば、加熱プレート（５２）と冷却プレート（５４）を２
行２段乃至２行５段の形態に構成することができる。
【００２３】
【発明の効果】以上に述べたように、本発明にあって
は、塗布工程と現像工程が完全に分離されて進行される
ので工程の遅滞が殆ど発生されない。特に、基板の移送
時に発生される遅滞を効果的に除去することができる。
かつ、塗布工程と現像工程とが分離されて進行されるの
で、各ユニットの活用を最大な高めることができる。従
って、設備の稼動を安定的に維持することができる。か
つ、従来の装置に比べて相対的に狭い面積に設けること
ができ、新規工程或いは追加工程が発生される時でも容
易に適用させることができる。
は、塗布工程と現像工程が完全に分離されて進行される
ので工程の遅滞が殆ど発生されない。特に、基板の移送
時に発生される遅滞を効果的に除去することができる。
かつ、塗布工程と現像工程とが分離されて進行されるの
で、各ユニットの活用を最大な高めることができる。従
って、設備の稼動を安定的に維持することができる。か
つ、従来の装置に比べて相対的に狭い面積に設けること
ができ、新規工程或いは追加工程が発生される時でも容
易に適用させることができる。
【図１】従来の半導体製造のためのフォトリソグラフィ
装置の一例を説明するためのブロックダイアグラムであ
る。
装置の一例を説明するためのブロックダイアグラムであ
る。
【図２】従来の半導体製造のためのフォトリソグラフィ
装置の他例を説明するためのブロックダイアグラムであ
る。
装置の他例を説明するためのブロックダイアグラムであ
る。
【図３】本発明の好ましい実施態様に基づく半導体製造
のためのフォトリソグラフィ装置の概略的な透視図であ
る。
のためのフォトリソグラフィ装置の概略的な透視図であ
る。
【図４】図３の装置における上層の平面図である。
【図５】図３の装置における下層の平面図である。
【図６】本発明の装置に適用されるベークユニットの一
例を概略的に示す斜視図である。
例を概略的に示す斜視図である。
１０：フォトリソグラフィ装置 ２０：ポート ３０：インタフェース部 ４０：塗布モジュール ４２：塗布機 ５０：ベークユニット ６０：第１通路 ６２；第１ロボット ７０：現像モジュール ７２：現像機 ８０：第２通路 ８２；第２ロボット １５０：露光システム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チョ キスン 大韓民国 チュンチョンナムド チョンア ンシ ウッスンドン 623−５ Ｆターム(参考） 2H025 AB16 EA05 2H096 AA25 GA21 GA29 4F042 AA07 BA08 DF01 DF15 5F046 JA22 JA27 KA07 LA11 LA18 LA19
Claims (7)
- 【請求項１】 塗布工程と現像工程を有する半導体製造
のためのフォトリソグラフィ装置において、 基板が出入される第１ポートと、 前記第１ポートから一定な距離に配置され基板が出入さ
れる第２ポートと、 前記第１ポートと前記第２ポートの間を連結するように
配置され、前記第１ポートと第２ポートの間で基板を移
送させると共に前記塗布工程を実行するための塗布手
段、及び前記塗布手段と積層されるように位置され前記
第１ポートと前記第２ポートの間を連結するように配置
され、前記第１ポートと第２ポートの間で基板を移送さ
せると共に前記現像工程を実行するための現像手段を含
むことを特徴とする半導体製造のためのフォトリソグラ
フィ装置。 - 【請求項２】 前記塗布手段は、前記第１ポートと前記
第２ポートの間を連結して配置される第１通路と、前記
第１通路に沿って配置される塗布モジュール及び、 前記第１通路を通じて前記第１ポートと第２ポートの間
を移動し、基板を前記第１ポートと前記第２ポート及び
前記塗布モジュールに移送させるための第１キャリアを
含み、前記現像手段は、前記第１ポートと前記第２ポー
トの間を連結して配置される第２通路と、 前記第２通路に沿って配置される現像モジュール及び、 前記第２通路を通じて前記第１ポートと第２ポートの間
を移動し、基板を前記第１ポートと前記第２ポート及び
前記現像モジュールに移送させるための第２キャリアを
含むことを特徴とする請求項１に記載の半導体製造のた
めのフォトリソグラフィ装置。 - 【請求項３】 前記第２ポートは露光システムに連結さ
れるように設けられることを特徴とする請求項１に記載
の半導体製造のためのフォトリソグラフィ装置。 - 【請求項４】 前記塗布手段と前記現像手段は中間壁に
よって相互隔離されることを特徴とする請求項１に記載
の半導体製造のためのフォトリソグラフィ装置。 - 【請求項５】 前記塗布モジュールは前記第１通路の一
側に配置される塗布機及び、前記塗布機と反対されるよ
うに位置される前記第１通路の他側に配置されるベーク
ユニットを含み、 前記現像モジュールは前記第２通路の一側に配置される
現像機及び、前記現像機と反対側となる前記第２通路の
他側に配置されるベークユニットを含むことを特徴とす
る請求項２に記載の半導体製造のためのフォトリソグラ
フィ装置。 - 【請求項６】 前記中間壁に設けられ、前記塗布手段と
前記現像手段で発生するパーチクルを除去するための除
去手段を更に含むことを特徴とする請求項４に記載の半
導体製造のためのフォトリソグラフィ装置。 - 【請求項７】 前記ベークユニットは基板を加熱するた
めの少なくとも一つの加熱プレート及び、前記加熱プレ
ートで加熱された基板を冷却させるための少なくとも一
つの冷却プレートを含むことを特徴とする請求項５に記
載の半導体製造のためのフォトリソグラフィ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-55236 | 1999-12-06 | ||
| KR1019990055236A KR100348938B1 (ko) | 1999-12-06 | 1999-12-06 | 포토리소그라피 공정을 위한 반도체 제조장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176792A true JP2001176792A (ja) | 2001-06-29 |
| JP3337677B2 JP3337677B2 (ja) | 2002-10-21 |
Family
ID=19623804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000245090A Ceased JP3337677B2 (ja) | 1999-12-06 | 2000-08-11 | フォトリソグラフィ工程のための半導体製造装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6454472B1 (ja) |
| JP (1) | JP3337677B2 (ja) |
| KR (1) | KR100348938B1 (ja) |
| TW (1) | TW459287B (ja) |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004015020A (ja) * | 2002-06-11 | 2004-01-15 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| US7262829B2 (en) | 2005-02-14 | 2007-08-28 | Tokyo Electron Limited | Coating and developing apparatus and coating and developing method |
| JP2007227984A (ja) * | 2007-06-14 | 2007-09-06 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JP2007287887A (ja) * | 2006-04-14 | 2007-11-01 | Tokyo Electron Ltd | 塗布、現像装置、塗布、現像方法及び記憶媒体 |
| US7322756B2 (en) | 2005-01-21 | 2008-01-29 | Tokyo Electron Limited | Coating and developing apparatus and coating and developing method |
| JP2009283980A (ja) * | 2009-08-27 | 2009-12-03 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JP2010074185A (ja) * | 2009-12-18 | 2010-04-02 | Tokyo Electron Ltd | 加熱装置、塗布、現像装置及び加熱方法 |
| US7793609B2 (en) | 2005-02-01 | 2010-09-14 | Tokyo Electron Limited | Coating and developing apparatus |
| KR101018517B1 (ko) | 2006-09-15 | 2011-03-03 | 도쿄엘렉트론가부시키가이샤 | 액 처리 장치, 액 처리 방법 및 기억 매체 |
| JP2011077549A (ja) * | 2010-12-27 | 2011-04-14 | Tokyo Electron Ltd | 塗布、現像装置、塗布、現像方法及び記憶媒体 |
| CN101471237B (zh) * | 2007-12-27 | 2012-02-29 | 细美事有限公司 | 基底处理装置以及使用该基底处理装置输送基底的方法 |
| US8237092B2 (en) | 2005-04-19 | 2012-08-07 | Tokyo Electron Limited | Apparatus and method for heating substrate and coating and developing system |
| JP2012165025A (ja) * | 2012-05-24 | 2012-08-30 | Sokudo Co Ltd | 基板処理装置 |
| JP2012165026A (ja) * | 2012-05-24 | 2012-08-30 | Sokudo Co Ltd | 基板処理装置 |
| JP2014022570A (ja) * | 2012-07-18 | 2014-02-03 | Sokudo Co Ltd | 基板処理装置および基板処理方法 |
| US8851008B2 (en) | 2007-06-29 | 2014-10-07 | Sokudo Co., Ltd. | Parallel substrate treatment for a plurality of substrate treatment lines |
| JP2015173272A (ja) * | 2015-04-15 | 2015-10-01 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理方法 |
| US9184071B2 (en) | 2007-11-30 | 2015-11-10 | Screen Semiconductor Solutions Co., Ltd. | Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units |
| US9299596B2 (en) | 2007-12-28 | 2016-03-29 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel substrate treatment lines simultaneously treating a plurality of substrates |
| US9368383B2 (en) | 2007-12-28 | 2016-06-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with substrate reordering |
| JP2016106432A (ja) * | 2016-03-11 | 2016-06-16 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理方法 |
| JP2017069570A (ja) * | 2016-11-22 | 2017-04-06 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理装置 |
| JP2018160681A (ja) * | 2018-06-05 | 2018-10-11 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理装置 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4343326B2 (ja) * | 1999-05-14 | 2009-10-14 | キヤノン株式会社 | 基板搬送装置および露光装置 |
| US20020187503A1 (en) * | 2001-05-02 | 2002-12-12 | Michael Harrold | Concentration and purification of analytes using electric fields |
| CN100465788C (zh) * | 2003-10-27 | 2009-03-04 | 三星电子株式会社 | 光刻装置 |
| JP5008280B2 (ja) | 2004-11-10 | 2012-08-22 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置および基板処理方法 |
| JP5154008B2 (ja) * | 2004-11-10 | 2013-02-27 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置および基板処理方法 |
| JP5154007B2 (ja) * | 2004-12-06 | 2013-02-27 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置 |
| JP5154006B2 (ja) | 2004-12-06 | 2013-02-27 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置 |
| JP4926433B2 (ja) | 2004-12-06 | 2012-05-09 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置および基板処理方法 |
| JP4794232B2 (ja) * | 2004-12-06 | 2011-10-19 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置 |
| JP4955976B2 (ja) | 2005-01-21 | 2012-06-20 | 東京エレクトロン株式会社 | 塗布、現像装置及びその方法 |
| US7267497B2 (en) * | 2005-01-21 | 2007-09-11 | Tokyo Electron Limited | Coating and developing system and coating and developing method |
| JP4955977B2 (ja) | 2005-01-21 | 2012-06-20 | 東京エレクトロン株式会社 | 塗布、現像装置及びその方法 |
| US7245348B2 (en) | 2005-01-21 | 2007-07-17 | Tokyo Electron Limited | Coating and developing system and coating and developing method with antireflection film and an auxiliary block for inspection and cleaning |
| JP4414910B2 (ja) | 2005-02-17 | 2010-02-17 | 東京エレクトロン株式会社 | 半導体製造装置及び半導体製造方法 |
| JP4685584B2 (ja) | 2005-03-11 | 2011-05-18 | 東京エレクトロン株式会社 | 塗布、現像装置 |
| US7403260B2 (en) | 2005-03-11 | 2008-07-22 | Tokyo Electron Limited | Coating and developing system |
| JP4566035B2 (ja) * | 2005-03-11 | 2010-10-20 | 東京エレクトロン株式会社 | 塗布、現像装置及びその方法 |
| KR100966434B1 (ko) | 2005-06-20 | 2010-06-28 | 엘지디스플레이 주식회사 | 카세트 적재장비 |
| JP4761907B2 (ja) | 2005-09-28 | 2011-08-31 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置 |
| JP4450784B2 (ja) | 2005-10-19 | 2010-04-14 | 東京エレクトロン株式会社 | 塗布、現像装置及びその方法 |
| KR100809966B1 (ko) * | 2006-06-09 | 2008-03-06 | 삼성전자주식회사 | 반도체 디바이스 제조장치 및 이에 대한 수평 감지 방법 |
| JP2008034746A (ja) * | 2006-07-31 | 2008-02-14 | Tokyo Electron Ltd | 塗布、現像装置、その方法及び記憶媒体 |
| JP5318403B2 (ja) | 2007-11-30 | 2013-10-16 | 株式会社Ｓｏｋｕｄｏ | 基板処理装置 |
| JP2013247197A (ja) * | 2012-05-24 | 2013-12-09 | Sokudo Co Ltd | 基板処理装置 |
| JP6243784B2 (ja) | 2014-03-31 | 2017-12-06 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理装置 |
| USD990538S1 (en) * | 2021-02-05 | 2023-06-27 | Syskey Technology Co., Ltd. | Miniaturized semiconductor manufacturing device |
| USD989831S1 (en) * | 2021-05-14 | 2023-06-20 | Hitachi High-Tech Corporation | Apparatus for evaluating semiconductor substrate |
| USD989144S1 (en) * | 2021-05-14 | 2023-06-13 | Hitachi High-Tech Corporation | Apparatus for evaluating semiconductor substrate |
| USD989830S1 (en) * | 2021-05-14 | 2023-06-20 | Hitachi High-Tech Corporation | Semiconductor substrate transfer apparatus |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3213748B2 (ja) * | 1994-08-04 | 2001-10-02 | 東京エレクトロン株式会社 | 処理システム |
| JPH08222616A (ja) * | 1995-02-13 | 1996-08-30 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JPH09275127A (ja) * | 1996-04-01 | 1997-10-21 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JPH09330971A (ja) * | 1996-06-10 | 1997-12-22 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| TW353777B (en) * | 1996-11-08 | 1999-03-01 | Tokyo Electron Ltd | Treatment device |
| JP3579228B2 (ja) * | 1997-01-24 | 2004-10-20 | 大日本スクリーン製造株式会社 | 基板処理装置 |
| KR19990015818A (ko) * | 1997-08-11 | 1999-03-05 | 윤종용 | 포토 설비의 레이아웃 |
| KR100238251B1 (ko) * | 1997-08-20 | 2000-01-15 | 윤종용 | 하나의 도포 및 현상을 수행하는 장치에 복수의 정렬 및 노광장치를 병렬적으로 인-라인시킨 포토리쏘그래피장치 |
-
1999
- 1999-12-06 KR KR1019990055236A patent/KR100348938B1/ko active IP Right Grant
-
2000
- 2000-08-11 JP JP2000245090A patent/JP3337677B2/ja not_active Ceased
- 2000-09-19 TW TW089119207A patent/TW459287B/zh not_active IP Right Cessation
- 2000-10-19 US US09/693,409 patent/US6454472B1/en not_active Expired - Fee Related
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004015020A (ja) * | 2002-06-11 | 2004-01-15 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| US7322756B2 (en) | 2005-01-21 | 2008-01-29 | Tokyo Electron Limited | Coating and developing apparatus and coating and developing method |
| US8302556B2 (en) | 2005-02-01 | 2012-11-06 | Tokyo Electron Limited | Coating and developing apparatus |
| US7793609B2 (en) | 2005-02-01 | 2010-09-14 | Tokyo Electron Limited | Coating and developing apparatus |
| US7262829B2 (en) | 2005-02-14 | 2007-08-28 | Tokyo Electron Limited | Coating and developing apparatus and coating and developing method |
| US8237092B2 (en) | 2005-04-19 | 2012-08-07 | Tokyo Electron Limited | Apparatus and method for heating substrate and coating and developing system |
| US7955011B2 (en) | 2006-04-14 | 2011-06-07 | Tokyo Electron Limited | Coating and developing apparatus, substrate processing method, and storage medium |
| US8313257B2 (en) | 2006-04-14 | 2012-11-20 | Tokyo Electron Limited | Coating and developing apparatus, substrate processing method, and storage medium |
| JP2007287887A (ja) * | 2006-04-14 | 2007-11-01 | Tokyo Electron Ltd | 塗布、現像装置、塗布、現像方法及び記憶媒体 |
| KR101018517B1 (ko) | 2006-09-15 | 2011-03-03 | 도쿄엘렉트론가부시키가이샤 | 액 처리 장치, 액 처리 방법 및 기억 매체 |
| JP2007227984A (ja) * | 2007-06-14 | 2007-09-06 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| US9165807B2 (en) | 2007-06-29 | 2015-10-20 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with vertical treatment arrangement including vertical blowout and exhaust units |
| US10290521B2 (en) | 2007-06-29 | 2019-05-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel gas supply pipes and a gas exhaust pipe |
| US9230834B2 (en) | 2007-06-29 | 2016-01-05 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus |
| US9174235B2 (en) | 2007-06-29 | 2015-11-03 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus using horizontal treatment cell arrangements with parallel treatment lines |
| US8851008B2 (en) | 2007-06-29 | 2014-10-07 | Sokudo Co., Ltd. | Parallel substrate treatment for a plurality of substrate treatment lines |
| US9687874B2 (en) | 2007-11-30 | 2017-06-27 | Screen Semiconductor Solutions Co., Ltd. | Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units |
| US9184071B2 (en) | 2007-11-30 | 2015-11-10 | Screen Semiconductor Solutions Co., Ltd. | Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units |
| CN101471237B (zh) * | 2007-12-27 | 2012-02-29 | 细美事有限公司 | 基底处理装置以及使用该基底处理装置输送基底的方法 |
| US9368383B2 (en) | 2007-12-28 | 2016-06-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with substrate reordering |
| US9299596B2 (en) | 2007-12-28 | 2016-03-29 | Screen Semiconductor Solutions Co., Ltd. | Substrate treating apparatus with parallel substrate treatment lines simultaneously treating a plurality of substrates |
| JP2009283980A (ja) * | 2009-08-27 | 2009-12-03 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| JP2010074185A (ja) * | 2009-12-18 | 2010-04-02 | Tokyo Electron Ltd | 加熱装置、塗布、現像装置及び加熱方法 |
| JP2011077549A (ja) * | 2010-12-27 | 2011-04-14 | Tokyo Electron Ltd | 塗布、現像装置、塗布、現像方法及び記憶媒体 |
| JP2012165025A (ja) * | 2012-05-24 | 2012-08-30 | Sokudo Co Ltd | 基板処理装置 |
| JP2012165026A (ja) * | 2012-05-24 | 2012-08-30 | Sokudo Co Ltd | 基板処理装置 |
| US9828676B2 (en) | 2012-07-18 | 2017-11-28 | Screen Semiconductor Solutions Co., Ltd. | Substrate processing apparatus and substrate processing method |
| US10047441B2 (en) | 2012-07-18 | 2018-08-14 | Screen Semiconductor Solutions Co., Ltd. | Substrate processing apparatus and substrate processing method |
| JP2014022570A (ja) * | 2012-07-18 | 2014-02-03 | Sokudo Co Ltd | 基板処理装置および基板処理方法 |
| JP2015173272A (ja) * | 2015-04-15 | 2015-10-01 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理方法 |
| JP2016106432A (ja) * | 2016-03-11 | 2016-06-16 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理方法 |
| JP2017069570A (ja) * | 2016-11-22 | 2017-04-06 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理装置 |
| JP2018160681A (ja) * | 2018-06-05 | 2018-10-11 | 株式会社Ｓｃｒｅｅｎセミコンダクターソリューションズ | 基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6454472B1 (en) | 2002-09-24 |
| TW459287B (en) | 2001-10-11 |
| KR20010054426A (ko) | 2001-07-02 |
| KR100348938B1 (ko) | 2002-08-14 |
| JP3337677B2 (ja) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3337677B2 (ja) | フォトリソグラフィ工程のための半導体製造装置 | |
| KR101018512B1 (ko) | 기판의 회수 방법 및 기판 처리 장치 | |
| US6168667B1 (en) | Resist-processing apparatus | |
| JPH1079343A (ja) | 処理方法及び塗布現像処理システム | |
| JP3648129B2 (ja) | 塗布現像処理方法及び塗布現像処理システム | |
| TW201824343A (zh) | 基板處理裝置及基板處理方法 | |
| KR100515740B1 (ko) | 기판처리장치 | |
| JP3665959B2 (ja) | 半導体製造のためのフォトリソグラフィ装置 | |
| JP3576831B2 (ja) | 処理装置 | |
| JP3441681B2 (ja) | 処理装置 | |
| JP5378686B2 (ja) | 基板処理装置 | |
| JP3957445B2 (ja) | 基板処理装置および基板処理方法 | |
| KR100542631B1 (ko) | 반도체 제조 설비 | |
| KR100540505B1 (ko) | 포토리소그라피 공정을 위한 반도체 제조장치 | |
| JPH10335220A (ja) | 処理装置 | |
| JP2001351846A (ja) | 処理装置および処理方法 | |
| JPH10308428A (ja) | 除電方法および除電機能を備えた処理装置 | |
| JP3594819B2 (ja) | 基板処理装置 | |
| JP3605544B2 (ja) | 処理装置および処理方法 | |
| JP2000164671A (ja) | 基板処理装置 | |
| JP2004056122A (ja) | 処理装置 | |
| JP2001351852A (ja) | 基板処理装置 | |
| JP2000091185A (ja) | 基板処理装置および方法 | |
| KR100984360B1 (ko) | 노광 시스템 | |
| JP2002313699A (ja) | 処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020702 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| RVOP | Cancellation by post-grant opposition |