JP2001035936A - Ｃｍｏｓトランジスタ製造方法 - Google Patents

Ｃｍｏｓトランジスタ製造方法

Info

Publication number
JP2001035936A
JP2001035936A JP2000197976A JP2000197976A JP2001035936A JP 2001035936 A JP2001035936 A JP 2001035936A JP 2000197976 A JP2000197976 A JP 2000197976A JP 2000197976 A JP2000197976 A JP 2000197976A JP 2001035936 A JP2001035936 A JP 2001035936A
Authority
JP
Japan
Prior art keywords
film
gate
oxide film
forming
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000197976A
Other languages
English (en)
Other versions
JP4108253B2 (ja
Inventor
Shunki Sai
俊 基 崔
Senjun Kin
宣 淳 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2001035936A publication Critical patent/JP2001035936A/ja
Application granted granted Critical
Publication of JP4108253B2 publication Critical patent/JP4108253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 低コストで信頼性のある半導体素子のデュア
ルゲートＣＭＯＳトランジスタ製造方法を提供する。 【解決手段】 半導体基板２０１にトレンチを形成し、
素子分離膜２０２を形成してＮＭＯＳ及びＰＭＯＳの両
トランジスタ領域を確定する。ゲート酸化膜２０３、ポ
リシリコン膜２０４、酸化膜２０５を順次形成し、酸化
膜２０５をエッチングしてゲート部を露出させ、感光膜
２０６によるパターニング及びＮ型、Ｐ型２回の選択的
なイオン注入により、互いに異なるデュアルポリシリコ
ン膜を形成する。スペーサ２０７を型成し全面にタング
ステン窒化膜２０８を形成し、ゲートタングステン電極
２０９を形成した上に絶縁膜２１０を形成した後、酸化
膜２０５を除去して、この構造をマスクにドープ領域以
外のポリシリコン膜２０４及びゲート酸化膜２０３をエ
ッチングしてデュアルゲート構造とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のデュア
ルゲートＣＭＯＳトランジスタ製造方法に係り、特にＣ
ＭＯＳトランジスタの製造工程においてＮＭＯＳトラン
ジスタ領域及びＰＭＯＳトランジスタ領域を確定した
後、ゲートとして用いられるポリシリコン膜のゲート形
成領域のみ選択的にイオン注入工程を行なうことによ
り、互いに異なる不純物でドープされたポリシリコン膜
の同時エッチングによる問題と、ングステンゲート電極
を形成した後選択的酸化工程によるタングステン膜の酸
化問題と解決して信頼性のある素子を製造し得るＣＭＯ
Ｓトランジスタ製造方法に関する。
【０００２】
【従来の技術】以下、図１（ａ）乃至図１（ｃ）に基づ
いて従来のＣＭＯＳトランジスタ製造方法を説明する。
【０００３】図１（ａ）を参照すると、半導体基板１０
１上の選択領域にトレンチを形成した後、酸化工程を行
って素子分離膜１０２を形成することによりｐウェル領
域とｎウェル領域を分離し、イオン注入マスクを用いた
イオン注入工程を行なってＮＭＯＳトランジスタ領域及
びＰＭＯＳトランジスタ領域を確定する。全体構造の上
部にゲート酸化膜１０３及びポリシリコン膜１０４を形
成する。２回の感光膜１０５パターニング工程とイオン
注入工程を行なってＮＭＯＳトランジスタ領域のポリシ
リコン膜１０４にはｎ型不純物を注入し、ＰＭＯＳトラ
ンジスタ領域のポリシリコン膜１０４にはｐ型不純物を
注入してデュアルポリシリコン膜を形成する。
【０００４】図１（ｂ）は感光膜パターン１０５を除去
した後、全体構造の上部に障壁金属層１０６、金属層１
０７及び窒化膜１０８を順次形成した状態の断面図であ
る。金属層１０８としてはタングステンが主に用いられ
る。
【０００５】図１（ｃ）を参照すると、窒化膜１０８、
金属層１０７、障壁金属層１０６、ポリシリコン膜１０
４及びゲート酸化膜１０３の選択領域をエッチングして
ゲート電極を形成する。その後、金属層１０７として用
いられるタングステン膜が酸化しないように選択酸化工
程を行なってポリシリコン膜１０４の側壁から半導体基
板１０１の上部まで酸化膜１０９を形成する。次に、低
濃度不純物イオン注入工程を行なった後、通常のＣＭＯ
Ｓ製造工程を行なう。
【０００６】ところが、上述した従来のＣＭＯＳ製造工
程におけるゲート形成方法は、後続熱工程による金属層
（タングステン膜）が膨らむ非正常的な酸化現象を生じ
させる。これはゲート電極を形成した後、後続工程の低
濃度不純物イオン注入工程において非正常的な酸化によ
るゲート電極の膨らんだ部分によってゲート電極の縁部
までイオンが注入されないという問題をもたらす。
【０００７】また、従来のデュアルゲート工程ではゲー
ト形成のためのポリシリコンエッチングの際ＮＭＯＳト
ランジスタ領域とＰＭＯＳトランジスタ領域のポリシリ
コンに注入された不純物が異なるので、エッチング率の
変わりがあって残留物が残るか半導体基板が損傷するな
どの問題点をもっている。また、ゲート電極として用い
られたタングステンの酸化を防止するために選択的酸化
工程だけのために、高価の装備を使用しなければならな
いというコスト上の問題点がある。
【０００８】
【発明が解決しようとする課題】従って、本発明はデュ
アルゲート電極形成の際ポリシリコン膜のエッチング工
程から発生するｎ型ポリシリコン膜とｐ型ポリシリコン
膜の異なるエッチング特性の問題点を解決し、ゲート電
極を形成した後選択的酸化工程を適用することなくＬＤ
Ｄ酸化が行なえるセミダマシーン(semi damascene)構造
を適用することにより、素子の信頼性を向上させること
のできる半導体素子のＣＭＯＳトランジスタ製造方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するため
の本発明は、半導体基板上の選択領域に素子分離膜を形
成し、ＮＭＯＳトランジスタ領域及びＰＭＯＳトランジ
スタ領域を確定する段階と、全体構造の上部にゲート酸
化膜、ポリシリコン膜及び酸化膜を順次形成した後、ゲ
ートが形成される部分の前記酸化膜を除去してポリシリ
コン膜の所定領域を露出させる段階と、前記露出された
ＮＭＯＳトランジスタ領域及びＰＭＯＳトランジスタ領
域のポリシリコン膜にそれぞれ異なる不純物イオンを注
入する段階と、前記ゲートが形成される部分のエッチン
グされた酸化膜の側壁にスペーサを形成した後、全体構
造の上部にタングステン窒化膜を形成する段階と、前記
ゲートの形成される部分が埋め込まれるように全体構造
の上部にタングステン膜を形成した後、全面エッチング
工程を行なって前記ゲートが形成された部分の所定の部
分まで残留させる段階と、全体構造の上部に絶縁膜を形
成した後、研磨工程を行なって前記ゲートが形成される
部分の前記タングステン膜の上部に窒化膜を残留させる
段階と、前記酸化膜を除去してタングステン膜、窒化膜
及びこれらを包むスペーサを残留させ、これらをマスク
として不純物の注入されていないポリシリコン膜及びゲ
ート酸化膜をエッチングしてデュアルゲート構造を形成
する段階と、選択的酸化工程を行なって前記ポリシリコ
ン膜から下部の半導体基板上まで酸化膜を形成する段階
と、低濃度不純物イオン注入工程及びゲート側壁にスペ
ーサを形成した後、高濃度不純物イオン注入工程を行な
って接合領域を形成する段階とを含んでなることを特徴
とする。
【００１０】
【発明の実施の形態】以下、添付図に基づいて本発明を
詳細に説明する。
【００１１】図２（ａ）乃至図２（ｄ）は本発明による
半導体素子のＣＭＯＳトランジスタ製造方法を説明する
ための素子の断面図である。
【００１２】図２（ａ）を参照すると、半導体基板２０
１上の選択領域にトレンチを形成した後、酸化工程を行
って素子分離膜２０２を形成することにより、ＮＭＯＳ
トランジスタ領域とＰＭＯＳトランジスタ領域を確定す
る。全体構造の上部にゲート酸化膜２０３、ポリシリコ
ン膜２０４及び第１酸化膜２０５を順次形成する。ＮＭ
ＯＳ及びＰＭＯＳ領域のそれぞれにゲートが形成される
部分Ａの第１酸化膜２０５をエッチングしてポリシリコ
ン膜２０４の所定の領域を露出させる。２回の感光膜２
０６パターニング工程及びイオン注入工程を行なって、
露出したＮＭＯＳトランジスタ領域のポリシリコン膜２
０４にはｎ型不純物を注入し、ＰＭＯＳトランジスタ領
域のポリシリコン膜２０４にはｐ型不純物を注入してデ
ュアルポリシリコン膜を形成する。
【００１３】図２（ｂ）を参照すると、感光膜パターン
２０６を除去した後、全体構造の上部に酸化膜、窒化膜
及び酸化窒化膜のいずれか一つを形成した後、全面エッ
チング工程を行なって第１酸化膜２０５の側壁にスペー
サ２０７を形成する。全体構造の上部にタングステン窒
化膜（ＷＮ）２０８を形成した後、第１酸化膜２０５の
間が完全に埋め込まれるように全体構造の上部にタング
ステン膜２０９を形成する。
【００１４】図２（ｃ）を参照すると、タングステン膜
２０９を全面エッチングして、ゲートが形成される部分
Ａの一部にタングステン膜２０９を残留させる。ゲート
が形成される領域を含んだ全体構造の上部に酸化膜、窒
化膜及び酸化窒化膜のいずれかで絶縁膜２１０を形成し
た後、酸化膜２０５をバリアとしてＣＭＰ工程を行な
う。
【００１５】図２（ｄ）を参照すると、第１酸化膜２０
５を除去してタングステン膜２０９と絶縁膜２１０及び
これらを包むスペーサ２０７を残留させる。残留した構
造物をマスクとして不純物の注入されていないポリシリ
コン膜２０４及びゲート酸化膜２０３をエッチングして
デュアルゲート構造を形成する。熱酸化工程を行ってポ
リシリコン膜２０４から下部の半導体基板２０１上に第
２酸化膜２１１を形成する。以後、一般的な工程を行な
ってＣＭＯＳトランジスタの製造工程を完了する。
【００１６】
【発明の効果】上述した本発明によれば、ギガ級以上の
高集積半導体メモリ素子の製造工程においてセミダマシ
ーン構造を用いてエッチングされるべきポリシリコン膜
はイオン注入されていないポリシリコン膜なので、ポリ
シリコン膜のエッチング率を等しくすることができる。
尚、タングステン電極を形成した後、選択的酸化工程を
行わなければならないという問題をセミダマシーン構造
を適用して克服することができ、選択的酸化工程に要求
される装備購入によるコスト上の問題を解決することが
できる。
【図面の簡単な説明】
【図１】図１（ａ）乃至図１（ｃ）は従来のＣＭＯＳト
ランジスタ製造方法を説明するために順次示した素子の
断面図である。
【図２】図２（ａ）乃至図２（ｄ）は本発明のＣＭＯＳ
トランジスタ製造方法を説明するために順次示した素子
の断面図である。
【符号の説明】
１０１及び２０１ 半導体基板 １０２及び２０２ 素子分離膜 １０３及び２０３ ゲート酸化膜 １０４及び２０４ ポリシリコン膜 １０５及び２０６ 感光膜パターン １０６ 障壁金属層 １０７ 金属層 １０８ 窒化膜 １０９ 酸化膜 ２０５ 第１酸化膜 ２０７ スペーサ ２０８ タングステン窒化膜 ２０９ タングステン膜 ２１０ 絶縁膜 ２１１ 第２酸化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１Ｐ 21/336

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上の選択領域に素子分離膜を
    形成してＮＭＯＳトランジスタ領域及びＰＭＯＳトラン
    ジスタ領域を確定する段階と、 全体構造の上部にゲート酸化膜、ポリシリコン膜及び酸
    化膜を順次形成した後、ゲートが形成される部分の前記
    酸化膜を除去してポリシリコン膜の所定の領域を露出さ
    せる段階と、 前記露出したＮＭＯＳトランジスタ領域及びＰＭＯＳト
    ランジスタ領域のポリシリコン膜にそれぞれ異なる不純
    物イオンを注入する段階と、 前記ゲートが形成される部分のエッチングされた酸化膜
    の側壁にスペーサを形成した後、全体構造の上部にタン
    グステン窒化膜を形成する段階と、 前記ゲートの形成される部分が埋め込まれるように全体
    構造の上部にタングステン膜を形成した後、全面エッチ
    ング工程を行なって前記ゲートが形成される部分の所定
    の部分まで残留させる段階と、 全体構造の上部に絶縁膜を形成した後、研磨工程を行な
    って前記ゲートが形成される部分の前記タングステン膜
    上に窒化膜を残留させる段階と、 前記酸化膜を除去してタングステン膜、窒化膜及びこれ
    らを包むスペーサを残留させ、これらをマスクとして不
    純物の注入されていないポリシリコン膜及びゲート酸化
    膜をエッチングしてデュアルゲート構造を形成する段階
    と、 選択的酸化工程を行って前記ポリシリコン膜から下部の
    半導体基板上まで酸化膜を形成する段階と、 低濃度不純物イオン注入工程及びゲート側壁にスペーサ
    を形成した後、高濃度不純物イオン注入工程を行なって
    接合領域を形成する段階とを含んでなることを特徴とす
    るＣＭＯＳトランジスタ製造方法。
  2. 【請求項２】 前記酸化膜の側壁に形成されたスペーサ
    は酸化膜、窒化膜及び酸化窒化膜のいずれか一つである
    ことを特徴とする請求項１記載のＣＭＯＳトランジスタ
    製造方法。
  3. 【請求項３】 前記絶縁膜は酸化膜、窒化膜及び酸化窒
    化膜のいずれか一つであることを特徴とする請求項１記
    載のＣＭＯＳトランジスタ製造方法。
JP2000197976A 1999-06-30 2000-06-30 Ｃｍｏｓトランジスタ製造方法 Expired - Fee Related JP4108253B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR99-25757 1999-06-30
KR1019990025757A KR100332125B1 (ko) 1999-06-30 1999-06-30 씨모스 트랜지스터 제조 방법

Publications (2)

Publication Number Publication Date
JP2001035936A true JP2001035936A (ja) 2001-02-09
JP4108253B2 JP4108253B2 (ja) 2008-06-25

Family

ID=19597671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000197976A Expired - Fee Related JP4108253B2 (ja) 1999-06-30 2000-06-30 Ｃｍｏｓトランジスタ製造方法

Country Status (3)

Country Link
US (1) US6300184B1 (ja)
JP (1) JP4108253B2 (ja)
KR (1) KR100332125B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1063697B1 (en) * 1999-06-18 2003-03-12 Lucent Technologies Inc. A process for fabricating a CMOS integrated circuit having vertical transistors
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
KR100379510B1 (ko) * 2000-07-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자 제조방법
KR100407988B1 (ko) * 2001-03-15 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 형성 방법
US6580132B1 (en) 2002-04-10 2003-06-17 International Business Machines Corporation Damascene double-gate FET
KR100819685B1 (ko) * 2002-05-31 2008-04-04 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100678009B1 (ko) * 2002-09-09 2007-02-01 동부일렉트로닉스 주식회사 트랜지스터의 게이트 형성 방법
KR100489358B1 (ko) * 2003-06-30 2005-05-16 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471522A (en) * 1980-07-08 1984-09-18 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
JPS6370571A (ja) * 1986-09-12 1988-03-30 Fujitsu Ltd 半導体装置の製造方法
US5172200A (en) 1990-01-12 1992-12-15 Mitsubishi Denki Kabushiki Kaisha MOS memory device having a LDD structure and a visor-like insulating layer
JPH04100244A (ja) * 1990-08-20 1992-04-02 Oki Electric Ind Co Ltd 半導体素子およびその製造方法
US5273921A (en) 1991-12-27 1993-12-28 Purdue Research Foundation Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor
JP2861624B2 (ja) * 1992-05-13 1999-02-24 日本電気株式会社 半導体装置の製造方法
JP3203845B2 (ja) * 1992-12-22 2001-08-27 ソニー株式会社 ゲート電極の形成方法
US5409847A (en) * 1993-10-27 1995-04-25 Matsushita Electric Industrial Co., Ltd. Manufacturing method of CMOS transistor in which heat treatment at higher temperature is done prior to heat treatment at low temperature
JP3238820B2 (ja) * 1994-02-18 2001-12-17 富士通株式会社 半導体装置
JPH0837296A (ja) * 1994-07-26 1996-02-06 Toshiba Corp 半導体装置の製造方法
US5714786A (en) 1996-10-31 1998-02-03 Micron Technology, Inc. Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors
US5670397A (en) * 1997-01-16 1997-09-23 Powerchip Semiconductor Corp. Dual poly-gate deep submicron CMOS with buried contact technology
JPH10270688A (ja) * 1997-03-28 1998-10-09 Kawasaki Steel Corp Ｍｏｓｆｅｔおよびその製造方法

Also Published As

Publication number Publication date
KR100332125B1 (ko) 2002-04-10
US6300184B1 (en) 2001-10-09
KR20010004978A (ko) 2001-01-15
JP4108253B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
KR100221063B1 (ko) Mos 트랜지스터 및 그의 제조방법
US7276407B2 (en) Method for fabricating semiconductor device
EP1334517A2 (en) Gate process for dram array and logic devices on same chip
KR101762080B1 (ko) 반도체 장치
US7432199B2 (en) Method of fabricating semiconductor device having reduced contact resistance
JP4108253B2 (ja) Ｃｍｏｓトランジスタ製造方法
JP2001223276A (ja) 半導体素子の製造方法
KR100558047B1 (ko) 반도체 장치의 제조방법
JPH06333944A (ja) 半導体装置
JP2000208638A (ja) 半導体素子の二重ゲ―トの形成方法
US6514807B1 (en) Method for fabricating semiconductor device applied system on chip
JP2003060091A (ja) 不揮発性半導体記憶装置の製造方法
JP2005142362A (ja) 半導体装置及びその製造方法
KR20010059984A (ko) 반도체소자의 제조방법
US6093595A (en) Method of forming source and drain regions in complementary MOS transistors
JPH09139382A (ja) 半導体装置の製造方法
JP2001068571A (ja) 簡単化プロセスで以て埋込みフラッシュ集積回路を製作する方法
JP3212882B2 (ja) 半導体装置の製造方法
JP3567671B2 (ja) 半導体装置の製造方法
KR100778877B1 (ko) 반도체 소자의 제조방법
KR100265351B1 (ko) 씨모스 트랜지스터 및 그 제조 방법
JPH1131814A (ja) 半導体装置の製造方法
JP3363675B2 (ja) 半導体装置の製造方法
KR20010004551A (ko) 반도체 집적 장치의 제조방법
JPH0992789A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees