JP4108253B2 - Cmosトランジスタ製造方法 - Google Patents
Cmosトランジスタ製造方法 Download PDFInfo
- Publication number
- JP4108253B2 JP4108253B2 JP2000197976A JP2000197976A JP4108253B2 JP 4108253 B2 JP4108253 B2 JP 4108253B2 JP 2000197976 A JP2000197976 A JP 2000197976A JP 2000197976 A JP2000197976 A JP 2000197976A JP 4108253 B2 JP4108253 B2 JP 4108253B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate
- oxide film
- forming
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子のデュアルゲートCMOSトランジスタ製造方法に係り、特にCMOSトランジスタの製造工程においてNMOSトランジスタ領域及びPMOSトランジスタ領域を確定した後、ゲートとして用いられるポリシリコン膜のゲート形成領域のみ選択的にイオン注入工程を行なうことにより、互いに異なる不純物でドープされたポリシリコン膜の同時エッチングによる問題と、ングステンゲート電極を形成した後選択的酸化工程によるタングステン膜の酸化問題と解決して信頼性のある素子を製造し得るCMOSトランジスタ製造方法に関する。
【0002】
【従来の技術】
以下、図1(a)乃至図1(c)に基づいて従来のCMOSトランジスタ製造方法を説明する。
【0003】
図1(a)を参照すると、半導体基板101上の選択領域にトレンチを形成した後、酸化工程を行って素子分離膜102を形成することによりpウェル領域とnウェル領域を分離し、イオン注入マスクを用いたイオン注入工程を行なってNMOSトランジスタ領域及びPMOSトランジスタ領域を確定する。全体構造の上部にゲート酸化膜103及びポリシリコン膜104を形成する。2回の感光膜105パターニング工程とイオン注入工程を行なってNMOSトランジスタ領域のポリシリコン膜104にはn型不純物を注入し、PMOSトランジスタ領域のポリシリコン膜104にはp型不純物を注入してデュアルポリシリコン膜を形成する。
【0004】
図1(b)は感光膜パターン105を除去した後、全体構造の上部に障壁金属層106、金属層107及び窒化膜108を順次形成した状態の断面図である。金属層108としてはタングステンが主に用いられる。
【0005】
図1(c)を参照すると、窒化膜108、金属層107、障壁金属層106、ポリシリコン膜104及びゲート酸化膜103の選択領域をエッチングしてゲート電極を形成する。その後、金属層107として用いられるタングステン膜が酸化しないように選択酸化工程を行なってポリシリコン膜104の側壁から半導体基板101の上部まで酸化膜109を形成する。次に、低濃度不純物イオン注入工程を行なった後、通常のCMOS製造工程を行なう。
【0006】
ところが、上述した従来のCMOS製造工程におけるゲート形成方法は、後続熱工程による金属層(タングステン膜)が膨らむ非正常的な酸化現象を生じさせる。これはゲート電極を形成した後、後続工程の低濃度不純物イオン注入工程において非正常的な酸化によるゲート電極の膨らんだ部分によってゲート電極の縁部までイオンが注入されないという問題をもたらす。
【0007】
また、従来のデュアルゲート工程ではゲート形成のためのポリシリコンエッチングの際NMOSトランジスタ領域とPMOSトランジスタ領域のポリシリコンに注入された不純物が異なるので、エッチング率の変わりがあって残留物が残るか半導体基板が損傷するなどの問題点をもっている。また、ゲート電極として用いられたタングステンの酸化を防止するために選択的酸化工程だけのために、高価の装備を使用しなければならないというコスト上の問題点がある。
【0008】
【発明が解決しようとする課題】
従って、本発明はデュアルゲート電極形成の際ポリシリコン膜のエッチング工程から発生するn型ポリシリコン膜とp型ポリシリコン膜の異なるエッチング特性の問題点を解決し、ゲート電極を形成した後選択的酸化工程を適用することなくLDD酸化が行なえるセミダマシーン(semi damascene)構造を適用することにより、素子の信頼性を向上させることのできる半導体素子のCMOSトランジスタ製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
前記目的を達成するための本発明は、半導体基板上の選択領域に素子分離膜を形成してNMOSトランジスタ領域及びPMOSトランジスタ領域を確定する段階と、前記素子分離膜を含む全体構造の上部にゲート酸化膜、ポリシリコン膜及び第1酸化膜を順次形成した後、ゲートが形成される部分の前記第1酸化膜を除去してポリシリコン膜の所定の領域を露出させる段階と、前記露出したNMOSトランジスタ領域及びPMOSトランジスタ領域のポリシリコン膜にそれぞれ異なる不純物イオンを注入する段階と、前記ゲートが形成される部分のエッチングされた第1酸化膜の側壁にスペーサを形成した後、全体構造の上部にタングステン窒化膜を形成する段階と、前記ゲートの形成される部分が埋め込まれるように前記タングステン窒化膜を含む全体構造の上部にタングステン膜を形成した後、全面エッチング工程を行なって前記ゲートが形成される部分の所定の部分まで残留させる段階と、前記タングステン膜を含む全体構造の上部に絶縁膜を形成した後、前記第1酸化膜をバリアとした研磨工程を行なって前記ゲートが形成される部分の前記タングステン膜上に絶縁膜を残留させる段階と、前記第1酸化膜を除去してタングステン膜、絶縁膜及びこれらを包むスペーサを残留させ、これらをマスクとして不純物の注入されていないポリシリコン膜及びゲート酸化膜をエッチングしてデュアルゲート構造を形成する段階と、前記デュアルゲート構造を含む全体構造に選択的酸化工程を行って前記ポリシリコン膜から下部の半導体基板上まで第2酸化膜を形成する段階と、前記第2酸化膜形成後、低濃度不純物イオン注入工程及びゲート側壁にスペーサを形成した後、高濃度不純物イオン注入工程を行なって接合領域を形成する段階とを含んでなることを特徴とする。
【0010】
【発明の実施の形態】
以下、添付図に基づいて本発明を詳細に説明する。
【0011】
図2(a)乃至図2(d)は本発明による半導体素子のCMOSトランジスタ製造方法を説明するための素子の断面図である。
【0012】
図2(a)を参照すると、半導体基板201上の選択領域にトレンチを形成した後、酸化工程を行って素子分離膜202を形成することにより、NMOSトランジスタ領域とPMOSトランジスタ領域を確定する。全体構造の上部にゲート酸化膜203、ポリシリコン膜204及び第1酸化膜205を順次形成する。NMOS及びPMOS領域のそれぞれにゲートが形成される部分Aの第1酸化膜205をエッチングしてポリシリコン膜204の所定の領域を露出させる。2回の感光膜206パターニング工程及びイオン注入工程を行なって、露出したNMOSトランジスタ領域のポリシリコン膜204にはn型不純物を注入し、PMOSトランジスタ領域のポリシリコン膜204にはp型不純物を注入してデュアルポリシリコン膜を形成する。
【0013】
図2(b)を参照すると、感光膜パターン206を除去した後、全体構造の上部に酸化膜、窒化膜及び酸化窒化膜のいずれか一つを形成した後、全面エッチング工程を行なって第1酸化膜205の側壁にスペーサ207を形成する。全体構造の上部にタングステン窒化膜(WN)208を形成した後、第1酸化膜205の間が完全に埋め込まれるように全体構造の上部にタングステン膜209を形成する。
【0014】
図2(c)を参照すると、タングステン膜209を全面エッチングして、ゲートが形成される部分Aの一部にタングステン膜209を残留させる。ゲートが形成される領域を含んだ全体構造の上部に酸化膜、窒化膜及び酸化窒化膜のいずれかで絶縁膜210を形成した後、酸化膜205をバリアとしてCMP工程を行なう。
【0015】
図2(d)を参照すると、第1酸化膜205を除去してタングステン膜209と絶縁膜210及びこれらを包むスペーサ207を残留させる。残留した構造物をマスクとして不純物の注入されていないポリシリコン膜204及びゲート酸化膜203をエッチングしてデュアルゲート構造を形成する。熱酸化工程を行ってポリシリコン膜204から下部の半導体基板201上に第2酸化膜211を形成する。以後、一般的な工程を行なってCMOSトランジスタの製造工程を完了する。
【0016】
【発明の効果】
上述した本発明によれば、ギガ級以上の高集積半導体メモリ素子の製造工程においてセミダマシーン構造を用いてエッチングされるべきポリシリコン膜はイオン注入されていないポリシリコン膜なので、ポリシリコン膜のエッチング率を等しくすることができる。尚、タングステン電極を形成した後、選択的酸化工程を行わなければならないという問題をセミダマシーン構造を適用して克服することができ、選択的酸化工程に要求される装備購入によるコスト上の問題を解決することができる。
【図面の簡単な説明】
【図1】図1(a)乃至図1(c)は従来のCMOSトランジスタ製造方法を説明するために順次示した素子の断面図である。
【図2】図2(a)乃至図2(d)は本発明のCMOSトランジスタ製造方法を説明するために順次示した素子の断面図である。
【符号の説明】
101及び201 半導体基板
102及び202 素子分離膜
103及び203 ゲート酸化膜
104及び204 ポリシリコン膜
105及び206 感光膜パターン
106 障壁金属層
107 金属層
108 窒化膜
109 酸化膜
205 第1酸化膜
207 スペーサ
208 タングステン窒化膜
209 タングステン膜
210 絶縁膜
211 第2酸化膜
Claims (3)
- 半導体基板上の選択領域に素子分離膜を形成してNMOSトランジスタ領域及びPMOSトランジスタ領域を確定する段階と、
前記素子分離膜を含む全体構造の上部にゲート酸化膜、ポリシリコン膜及び第1酸化膜を順次形成した後、ゲートが形成される部分の前記第1酸化膜を除去してポリシリコン膜の所定の領域を露出させる段階と、
前記露出したNMOSトランジスタ領域及びPMOSトランジスタ領域のポリシリコン膜にそれぞれ異なる不純物イオンを注入する段階と、
前記ゲートが形成される部分のエッチングされた第1酸化膜の側壁にスペーサを形成した後、全体構造の上部にタングステン窒化膜を形成する段階と、
前記ゲートの形成される部分が埋め込まれるように前記タングステン窒化膜を含む全体構造の上部にタングステン膜を形成した後、全面エッチング工程を行なって前記ゲートが形成される部分の所定の部分まで残留させる段階と、
前記タングステン膜を含む全体構造の上部に絶縁膜を形成した後、前記第1酸化膜をバリアとした研磨工程を行なって前記ゲートが形成される部分の前記タングステン膜上に絶縁膜を残留させる段階と、
前記第1酸化膜を除去してタングステン膜、絶縁膜及びこれらを包むスペーサを残留させ、これらをマスクとして不純物の注入されていないポリシリコン膜及びゲート酸化膜をエッチングしてデュアルゲート構造を形成する段階と、
前記デュアルゲート構造を含む全体構造に選択的酸化工程を行って前記ポリシリコン膜から下部の半導体基板上まで第2酸化膜を形成する段階と、
前記第2酸化膜形成後、低濃度不純物イオン注入工程及びゲート側壁にスペーサを形成した後、高濃度不純物イオン注入工程を行なって接合領域を形成する段階とを含んでなることを特徴とするCMOSトランジスタ製造方法。 - 前記酸化膜の側壁に形成されたスペーサは酸化膜、窒化膜及び酸化窒化膜のいずれか一つであることを特徴とする請求項1記載のCMOSトランジスタ製造方法。
- 前記絶縁膜は酸化膜、窒化膜及び酸化窒化膜のいずれか一つであることを特徴とする請求項1記載のCMOSトランジスタ製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990025757A KR100332125B1 (ko) | 1999-06-30 | 1999-06-30 | 씨모스 트랜지스터 제조 방법 |
KR99-25757 | 1999-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001035936A JP2001035936A (ja) | 2001-02-09 |
JP4108253B2 true JP4108253B2 (ja) | 2008-06-25 |
Family
ID=19597671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000197976A Expired - Fee Related JP4108253B2 (ja) | 1999-06-30 | 2000-06-30 | Cmosトランジスタ製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6300184B1 (ja) |
JP (1) | JP4108253B2 (ja) |
KR (1) | KR100332125B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE60001601T2 (de) * | 1999-06-18 | 2003-12-18 | Lucent Technologies Inc | Fertigungsverfahren zur Herstellung eines CMOS integrieten Schaltkreises mit vertikalen Transistoren |
JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
KR100379510B1 (ko) * | 2000-07-29 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
KR100407988B1 (ko) * | 2001-03-15 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 게이트 형성 방법 |
US6580132B1 (en) | 2002-04-10 | 2003-06-17 | International Business Machines Corporation | Damascene double-gate FET |
KR100819685B1 (ko) * | 2002-05-31 | 2008-04-04 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
KR100678009B1 (ko) * | 2002-09-09 | 2007-02-01 | 동부일렉트로닉스 주식회사 | 트랜지스터의 게이트 형성 방법 |
KR100489358B1 (ko) * | 2003-06-30 | 2005-05-16 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4471522A (en) * | 1980-07-08 | 1984-09-18 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes |
JPS6370571A (ja) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
US5172200A (en) | 1990-01-12 | 1992-12-15 | Mitsubishi Denki Kabushiki Kaisha | MOS memory device having a LDD structure and a visor-like insulating layer |
JPH04100244A (ja) * | 1990-08-20 | 1992-04-02 | Oki Electric Ind Co Ltd | 半導体素子およびその製造方法 |
US5273921A (en) | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
JP2861624B2 (ja) * | 1992-05-13 | 1999-02-24 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3203845B2 (ja) * | 1992-12-22 | 2001-08-27 | ソニー株式会社 | ゲート電極の形成方法 |
US5409847A (en) * | 1993-10-27 | 1995-04-25 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of CMOS transistor in which heat treatment at higher temperature is done prior to heat treatment at low temperature |
JP3238820B2 (ja) * | 1994-02-18 | 2001-12-17 | 富士通株式会社 | 半導体装置 |
JPH0837296A (ja) * | 1994-07-26 | 1996-02-06 | Toshiba Corp | 半導体装置の製造方法 |
US5714786A (en) | 1996-10-31 | 1998-02-03 | Micron Technology, Inc. | Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors |
US5670397A (en) * | 1997-01-16 | 1997-09-23 | Powerchip Semiconductor Corp. | Dual poly-gate deep submicron CMOS with buried contact technology |
JPH10270688A (ja) * | 1997-03-28 | 1998-10-09 | Kawasaki Steel Corp | Mosfetおよびその製造方法 |
-
1999
- 1999-06-30 KR KR1019990025757A patent/KR100332125B1/ko not_active IP Right Cessation
-
2000
- 2000-06-30 JP JP2000197976A patent/JP4108253B2/ja not_active Expired - Fee Related
- 2000-06-30 US US09/609,158 patent/US6300184B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001035936A (ja) | 2001-02-09 |
KR100332125B1 (ko) | 2002-04-10 |
KR20010004978A (ko) | 2001-01-15 |
US6300184B1 (en) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100221063B1 (ko) | Mos 트랜지스터 및 그의 제조방법 | |
US7511331B2 (en) | Semiconductor device having side wall spacers | |
US6403423B1 (en) | Modified gate processing for optimized definition of array and logic devices on same chip | |
JP4718894B2 (ja) | 半導体装置の製造方法 | |
JP2003037115A (ja) | 半導体装置の製造方法 | |
KR100278996B1 (ko) | 반도체장치의 콘택 형성방법 | |
KR100731096B1 (ko) | 반도체 소자 및 이의 제조방법 | |
JP4108253B2 (ja) | Cmosトランジスタ製造方法 | |
US6333249B2 (en) | Method for fabricating a semiconductor device | |
JP3990858B2 (ja) | 半導体装置 | |
JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
JP2006228950A (ja) | 半導体装置およびその製造方法 | |
KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
KR19990002942A (ko) | 에스오 아이(soi) 소자의 제조방법 | |
JP3921484B2 (ja) | モス電界効果トランジスタの製造方法 | |
JP2005259945A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3595786B2 (ja) | 半導体装置の製造方法 | |
JP2000208612A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
KR100546124B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
JPH09139382A (ja) | 半導体装置の製造方法 | |
US6849503B1 (en) | Method for forming metal interconnections for flash memory device | |
JP3567671B2 (ja) | 半導体装置の製造方法 | |
JP2907112B2 (ja) | 半導体装置の製造方法 | |
JP3212882B2 (ja) | 半導体装置の製造方法 | |
KR100606952B1 (ko) | 반도체 소자의 트랜지스터 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |