IT9020565A1 - Convertitore di tensione interna in un circuito integrato a semiconduttori - Google Patents

Convertitore di tensione interna in un circuito integrato a semiconduttori

Info

Publication number
IT9020565A1
IT9020565A1 IT020565A IT2056590A IT9020565A1 IT 9020565 A1 IT9020565 A1 IT 9020565A1 IT 020565 A IT020565 A IT 020565A IT 2056590 A IT2056590 A IT 2056590A IT 9020565 A1 IT9020565 A1 IT 9020565A1
Authority
IT
Italy
Prior art keywords
circuit
buffer
internal voltage
internal
voltage
Prior art date
Application number
IT020565A
Other languages
English (en)
Other versions
IT9020565A0 (it
IT1248749B (it
Inventor
Dong-Sun Min
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of IT9020565A0 publication Critical patent/IT9020565A0/it
Publication of IT9020565A1 publication Critical patent/IT9020565A1/it
Application granted granted Critical
Publication of IT1248749B publication Critical patent/IT1248749B/it

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

La presente invenzione riguarda circuiti usati in dispositivi di memoria a semiconduttori, in particolare riguarda un convertitore di tensione interna capace di rimuovere un'instabilità della tensione ed un eccesso della corrente di riserva (stand-bv current) dato che il numero delle fasi di conversione della tensione interna operativa è diverso a seconda della auantità di corrente richiesta, cioè, è un grande quantitativo di corrente, come si ha con l'alimentazione di una energia d'avviamento, o è un piccolo quantitativo di corrente, come si ha nel caso di alimentazione di energia di riserva.
Dato che i dispositivi a semiconduttori hanno tendenza all'alta densità, le dimensioni dei vari transistor usati nei circuiti diventano sempre più ridotte. Per via di tale tendenza alla riduzione delle dimensioni dei transistor, si è riscontrato lo svantaggio di un deerado dell'affidabilità di un transistor per quanto riguarda la tensione della convenzionale energia di alimentazione e di un aumento del consumo di energia nei circuiti Integrati. Così, il convertitore di tensione interna indicato nella Fig. 1 viene incluso nel circuito integrato per semplificare tali problemi, ma il suo consumo di energia è notevolmente alto ed è causa di degrado della stabilità della tensione interna.
Uno scopo della presente invenzione è di fornire un convertitore della tensione interna nel quale una pluralità di fasi di conversione della tensione Interna è composta in parallelo per essere divisa durante il funzionamento in modo da ridurre il consumo di energia non necessario nel caso si fornisca energia di riserva e in modo da migliorare la stabilità della tensione interna d'alimentazione.
Una caratteristica della presente invenzione sta nel convertitore di tensione interna in un circuito integrato a semiconduttori che ha una Dluralità di fasi di conversione della tensione interna collegate in parallelo comprendenti un oscillatore per generare un'onda quadra di determinata frequenza un buffer per guidare un circuito di pompaggio di
(output) dell'oscillatore come segnale d' ingresso (input), un circuito di energia per controllare, a mezzo del circuito di pompaggio di carica, il livello della tensione interna d'alimentazione e un rivelatore per controllare il funzionamento del buffer a mezzo della rivelazione della tensione interna d'alimentazione.
Così, le fasi di conversione della tensione interna collegate in parallelo includono il buffer, il circuito di pompaggio di carica, il circuito di energia, rispettivamente e più di una fase di conversione è guidata secondo la fase della tensione interna d'alimentazione.
Questi e altri scopi, caratteristiche e vantaggi della presente invenzione saranno evidenti dalla seguente descrizione di esecuzioni preferite esposte insieme con gli allegati disegni nei quali la FIG. 1 è uno schema a blocchi di un convenzionale convertitore di tensione interna in un circuito integrato a semiconduttori, la
FIG. 2 è uno schema a blocchi di un convertitore di tensione interna in un circuito integrato a semiconduttori secondo la presente invenzione, la FIG. 3 illustra l'esecuzione di un convertitore di tensione interna in un circuito integrato a semiconduttori secondo la presente invenzione, la FIG. 4 mostra un circuito di polarizzazione realizzao nella presente invenzione, la
FIG. 5 è un diagramma di funzionamento nel tempo e la
FIG. 6 mostra una tensione interna di un convertitore di tensione interna in un circuito integrato a semiconduttori secondo la presente invenzione.
La FIG. 1 è uno schema a blocchi di un convertitore di tensione interna in un convenzionale circuito integrato a semiconduttori. Questo convertitore di tensione interna è un chip semiconduttore comprendente un oscillatore 1. costituito da invertitori o trigger di Schmitt, un buffer 2 per trasmettere un segnale prodotto dall'oscillatore 1, un circuito di pompaggio di carica 3 per generare un segnale d'uscita eccitato a parametro al ricevimento del segnale d'uscita del buffer 2 e un elemento di energia 4 per fornire una tensione VOUT al ricevimento del segnale d'uscita dell'elemento di pompaggio di carica 3.
Ouesto convertitore di tensione fornisce il segnale d'uscita dell'oscillatore 1 all'elemento di pompaggio di carica 3 attraverso il buffer 2 e fornisce anche il segnale d'uscita eccitato a parametro dell'elemento di pompaggio di carica 3 non appena la tensione VOUT attraversa il transistor d'energia dell'elemento d'energia 4. Questo convertitore di tensione interna funziona sempre indipendentemente dalla tensione interna e dalle condizioni di funzionamento nel chip semiconduttore di modo che si spreca l'energia non necessaria nel modo-riserva del chip. Inoltre, non vi è retroazione della tensione interna verso la fase di input per cui la stabilità della tensione interna è deteriorata durante il funzionamento attivo.
La FIG. 2 è uno schema a blocchi del convertitore di tensione interna nel circuito integrato a semiconduttori che riduce gli svantaggi del circuito mostrato nella FIG.l. Questo convertitore di tensione interna à diviso in un sotto-circuito 10 e in un circuito principale 20. Sia il sotto-circuito 10 che il circuito principale 20 contengono i buffer 2 e 2' per trasmettere il segnale d’uscita dell'oscillatore 1, gli elementi di pompaggio di carica 3 e 3 per generare il segnale d'uscita eccitato a parametro col ricevimento del segnal d'uscita dei buffer 2 e 2' e gli elementi d'energia 4 e 4' per fornire la tensione VOUT col ricevimento del segnale d'uscita dell'elemento di pompaggio d carica, rispettivamente. L'oscillatore 1, costituito da invertitori o da trigger di Schmitt, è collegato con entrambi i buffer 2 e 2' del sotto-circuito 10 e del circuito principale 20 e il comune nodo G di detti elementi d'energia 4 e 4' à collegato a un rivelatore 5.
Il rivelatore 5 fornisce un segnale di controllo che dipende dalle condizioni dalla tensione d'alimentazione in uscita VOUT verso il buffer 2 del circuito principale 20. Vi è una differenza di fase di 180° fra il segnale di uscita del buffer del circuito principale 20 controllato dal segnale di uscita del rivelatore 5 e quello del buffer del sotto-circuito 10 non controllato dal segnale d'uscita del rivelatore 5. Così. gli elementi d'energia 4 e A' del sotto-circuito 10 e del circuito principale 20. a loro volta, forniscono la tensione d'alimentazione. Qui. l'oscillatore 1 è collegato in comune coi buffer 2 e 2' di entrambi i circuiti 10 e 20. ma ciascun oscillatore può essere usato indipendentemente nel sotto-citcuito 10 e nel circuito principale 20. Inoltre. anche se il convertitore di tensione interna comprende il sottocircuito 10 e il circuito principale 20. esso può comprendere molte fasi in parallelo per la conversione della tensione. Anche in questo caso.
può essere usato in comune un oscillatore 1 o possono essere usati più oscillatori corrispondenti al numero dei convertitori.
Nel convertitore di tensione interna mostrato nella FIG . 2 , il segnale di uscita dell'oscillatore 1 è applicato all'elemento di pompaggio di carica 3 attraverso il buffer 2 e il segnale di uscita eccitato a parametro è fornito attraverso l'elemento d'energia 4. come tensione d'alimentazione VOUT.
La tensione d'uscita fornita dal sotto-circuito 10 è usata come tensione di riserva. A questo punto, il rivelatore 5 rivela la tensione della fase di uscita. così, se la tensione d'alimentazione VOUT cade istantaneamente nell 'inviare la tensione d'avviamento o nell 'inviare il carico connesso con la fase di uscita, allora il rivelatore 5 aziona il circuito principale 20 per fornire la corrente necessaria ad azionare il carico. Così, nella presente invenzione, le dimensioni del componente del sotto-circuito 10 che deve fornire la tensione di riserva devono essere piccole, mentre quelle del componente del circuito principale 20 azionato secondo le condizioni della tensione interna, o condizioni di funzionamento , devono essere grandi.
La FIG. 3 è lo schema di un circuito reale per un convertitore della tensione interna in un circuito integrato a semiconduttori. Nella FIG. 3, l'oscillatore 1 consiste in tre invertitori I1, I2, 13. Questo oscillatore può anche consistere in trigger di Schmitt. L’oscillatore genera l'impulso d'onda quadra.
Similmente , il buffer 2 comprende tre invertitori 16.17. 18. Gli elementi di pompaggio di carica 3 e 3' comprendono transistor MOS MI e MA in funzione di condensatori ed altri transistor M2-M3 e M5-M6, rispettivamente. Inoltre, gli elementi di energia 4 e 4' comprendono circuiti di polarizzazione 7 e 7' per limitare la tensione per i transistor M8 e M9 a tensione costante e di potenza, rispettivamente. Il rivelatore 5, che deve rimandare la tensione di uscita VOUT verso l’input, comprende resistori per il controllo della tensione R1, R2, invertitori 19, 110 e un transistor MOS M7 per limitare l'uscita. Inoltre, un'uscita di una porta NAND ND4 compresa in un buffer 3 costituito da una porta NAND ND4 e da un invertitore 15 è collegata al nodo E fra gli invertitori 19 e 110.
L'invenzione, come combinazione delle parti suddette, sarà descritta più in dettaglio con riferimento alla FIG. 5. L'oscillatore 1 consistente in invertitori o in trigger di Schmitt, genera l'impulso ad onda quadra a determinata frequenza ad un nodo A. La tensione del nodo A è applicata ai buffer 2 e 2’ con ciò azionando le parti di pompaggio di carica 3 e 3' rispettivamente. Il segnale d'uscita dal buffer 2 è applicato al condensatore M4 a transìstor MOS e la tensione di uscita è pompata dalla tensione ad onda quadra attraverso il condensatore. Il transistor MOS M6 invia tensione eccitata all'elemento d'energia 4.
Similmente, il funzionamento dell'altro elemento di pompaggio di carica 3' è uguale all'elemento 3. Cosi, gli elementi d'energia 4 e 4' comandano i transistor d'energia MOS M8 ed M9, controllati dai circuiti di polarizzazione 7 e 7'. per fornire al chip semiconduttore la tensione interna d'alimentazione VOUT. Inoltre, il rivelatore 5 è collegato al nodo G per rivelare la tensione VOUT e fornirla dopo la separazione attuata dai resistori RI e R2. Gli invertitori 19 e 110 limitano un percorso-porta verso il nodo B del buffer 2' rivelando la tensione interna. Così, quando la tensione interna del circuito integrato cade, il segnale d’alto livello dell'invertitore 19 è applicato a un terminale d'ingresso di una porta NAND ND4 così che quest'ultima fornisce un segnale di basso livello. Dopo che l'invertitore 15 ha invertito quest'ultimo segnale in segnale ad alto livello, il segnale è applicato all'elemento di pompaggio di carica 3' per elevare la tensione, di alimentazione VOUT alla fase di uscita.
Al contrario, quando la tensione interna sale, il segnale di stato, separato dai resistori RI e R2. è in uno stato di alto livello ed è invertito dall'invertitore 19 in stato di basso livello. Così, l'uscita della porta NAND ND4 assume lo stato di alto livello e il segnale invertito dall'invertitore 15, stato di basso livello, è applicato all'elemento di pompaggio di carica 3' in tal modo interrompendo il funzionamento dell'elemento di pompaggio di carica. Inoltre, il segnale a basso livello al nodo B assume lo stato di basso livello per via dell'invertitore 110. con ciò interrompendo sicuramente il transistor MOS M9.
Con ciò. il rivelatore 5 controlla il funzionamento ON-OFF del circuito principale 20 controllando il percorso-porta del buffer 2'. Così, nel caso di modo-riserva, soltanto il sotto-circuito 10 agisce per fornire la tensione di alimentazione VOUT nel circuito integrato, mentre quando inizia la fornitura di energia, sia il sotto-circuito 10 che il circuito principale 20 agiscono per fornire la tensione VOUT.
La FIG. 4 è lo schema di un circuito reale che rappresent a l'elemento di energia 4 collegato alla parte posteriore dell 'elemento di pompaggio di carica 3. Il circuito di polarizzazione 7 comprende transistor MOS MI4 - M17 connessi in serie, un resistore R3 e un transistor MOS M18. Nel circuito di polarizzazione 7. la tensione divisa dai transistor MOS MIA - MI 7 agenti come diodi e il resistore R3 fanno aprire il transistor M18 così che il circuito di polarizzazione 7 limita la tensione in eccesso rispetto a una determinata tensione costante. Così, la tensione di uscita VOUT del transistor di energia MOS M18 è tenuta a circa 4 VT (dove VT è la tensione di soglia del tansistor VT) per cui si può ottenere una stabile tensione di uscita VOUT. Usando questi circuiti di polarizzazione, la tensione interna di alimentazione può essere mantenuta al livello di tensione costante indipendentemente dal livello della tensione esterna di alimentazione. La relazione fra la tensione esterna di alimentazione VCC e la tensione interna di alimentazione VOUT è indicata nella FIG . 6.
Ora si descrive la relazione funzionale indicata nella FIG. 5. Nel caso sia necessaria una grande capacità di azionamento, come indicato nella FIG.
5(a), dato che la tensione interna è inferiore al li vello della suddetta determinata tensione di alimentazione VOUT, il segnale di uscita ad alto livello del rivelatore 5, nodo B, abilita la porta NAND ND4 del buffar 2', in tal modo comandando nello stesso tempo entrambi i circuiti di pompaggio di carica 3, 3'. A questo punto il transistor MOS M7 è escluso. In tal caso i segnali di uscita dei buffer 2 e 2' sono sfasati fra loro di 180° così che i transistor d'energia M8 e M9 degli elementi di energia 4 e 4', a loro volta, sono aperti. Così, la tensione esterna di alimentazione può fornire rapidamente la tensione interna. Ma, nel caso di modo-riserva come indicato nella FIG. 5(b), il segnale d'uscita del rivelatore 5 si porta allo stato di livello basso e disabilita la porta NAND ND4 del buffer 2'.
Inoltre il transistor MOS M7 è aperto e l'elemento di energia 4' è escluso per cui solo il sotto-circuito 10 è azionato per ridurre il consuma d'energia.
Come detto qui sopra, la presente invenzione può evitare il consumo di energìa non necessario e può migliorare la stabilità della tensione interna componendo più fasi di conversione di tensione interna in parallelo, il solo sotto-circuito 10 essendo comandato per fornire la tensione interna nel caso si richieda solo la tensione di riserva. mentre il circuito principale è comandato secondo lo stato della tensione interna. In particolare, anche nel caso sia richiesta grande capacità di azionamento, come nel caso di fornitura di tensione di avviamento, tutte le fasi di conversione della tensione interna possono operare per mantenere rapidamente un livello di tensione costante. Per di più. ci si può attendere il miglioramento se la combinazione logica del segnale di uscita al nodo E del rivelatore 5 e l'orologio operativo interno sono usati come orologio di controllo del convertitore della tensione interna.
L'invenzione non è in alcun modo limitata all'esecuzione descritta qui sopra. Varie modifiche all'esecuzione anticipata e altre realizzazioni dell'invenzione diverranno evidenti per una persona esperta nel camno attraverso la descrizione dell'invenzione. Si considera, perciò, che le allegate rivendicazioni coprano qualsiasi modifica e realizzazione possa ricadere nel vero scopo dell 'invenzione .

Claims (3)

  1. RIVENDICAZIONI 1. Convertitore di tensione interna in un circuito integrato a semiconduttore caratterizzato da ciò che comnrende: - un oscillatore per generare un segnale ad onda quadra; - un sotto-circuito che comprende un buffer per ricevere il segnale ad onda Quadra di detto oscillatore, un circuito di pompaggio di carica per generare un segnale di uscita eccitato a parametro col ricevimento del segnale di uscita del buffer, un elemento di energia per controllare l'uscita del circuito di pompaggio di carica a un livello di tensione interna e fornire una tensione di alimentazione; - un circuito principale che comprende un buffer per ricevere il segnale ad onda quadra di detto oscillatore e un segnale da detto rivelatore, un circuito di pompaggio di carica per generare un segnale di uscita eccitato a parametro col ricevimento del segnale di uscita del buffer, un elemento di energia per controllare l'uscita del circuito di pompaggio di carica a un livello di tensione interna e fornire tensione di alimentazione; e - detto rivelatore per controllare il funzionamento del buffer in detto circuito principale rivelando la tensione interna di alimentazione.
  2. 2. Convertitore di tensione interna secondo la rivendicazione 1 caratterizzato da ciò che detto circuito principale comprende almeno un circuito principale ed è collegato in parallelo a detto sotto-circuito .
  3. 3. Convertitore di tensione interna secondo la rivendicazione 1 caratterizzato da ciò che comprende anche un convenzionale oscillatore, un mezzo di combinazione logica per combinare l'orologio interno generato nel circuito integrato a semiconduttore con l'uscita del convertitore di tensione interna avente una pluralità di buffer separati, elementi di pompaggio di carica e elementi di energia, mezzi per generare una differenza di fase per impartire una differenza di fase di 180° fra l'uscita del buffer controllato dal mezzo di combinazione logica e il buffer non controllato dal mezzo di combinazione logica. A. Convertitore di tensione interna secondo la rivendicazione 1 o 3 caratterizzato da ciò che il numero di detti oscillatori che forniscono ai buffer l'impulso ad onda quadra è uguale al numero dei buffer, ciascun buffer e oscillatore essendo operato indipendentemente dagli altri oscillatori e buffer
IT02056590A 1989-06-10 1990-06-07 Convertitore di tensione interna in un circuito integrato a semiconduttori IT1248749B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890008067A KR920010749B1 (ko) 1989-06-10 1989-06-10 반도체 집적소자의 내부전압 변환회로

Publications (3)

Publication Number Publication Date
IT9020565A0 IT9020565A0 (it) 1990-06-07
IT9020565A1 true IT9020565A1 (it) 1991-12-07
IT1248749B IT1248749B (it) 1995-01-27

Family

ID=19287014

Family Applications (1)

Application Number Title Priority Date Filing Date
IT02056590A IT1248749B (it) 1989-06-10 1990-06-07 Convertitore di tensione interna in un circuito integrato a semiconduttori

Country Status (9)

Country Link
US (1) US5072134A (it)
JP (1) JP2902434B2 (it)
KR (1) KR920010749B1 (it)
CN (1) CN1030020C (it)
DE (1) DE4006306C2 (it)
FR (1) FR2648291B1 (it)
GB (1) GB2232829B (it)
IT (1) IT1248749B (it)
NL (1) NL194900C (it)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
JPH04255989A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
JP2945508B2 (ja) * 1991-06-20 1999-09-06 三菱電機株式会社 半導体装置
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
KR940003301B1 (ko) * 1991-12-20 1994-04-20 주식회사 금성사 Ce버스 심볼 엔코딩 처리회로
KR950002015B1 (ko) * 1991-12-23 1995-03-08 삼성전자주식회사 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR960000619B1 (ko) * 1991-12-27 1996-01-10 후지쓰 가부시끼가이샤 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로
US5313111A (en) * 1992-02-28 1994-05-17 Texas Instruments Incorporated Substrate slew circuit providing reduced electron injection
US5359244A (en) * 1992-07-31 1994-10-25 Sgs-Thomson Microelectronics, Inc. Gate drive circuit for a MOS power transistor
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
JP3162564B2 (ja) * 1993-08-17 2001-05-08 株式会社東芝 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置
DE69327164T2 (de) * 1993-09-30 2000-05-31 Stmicroelectronics S.R.L., Agrate Brianza Spannungserhöhungsschaltung zur Erzeugung von positiven und negativen erhöhten Spannungen
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
US5461591A (en) * 1993-12-02 1995-10-24 Goldstar Electron Co., Ltd. Voltage generator for semiconductor memory device
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US5502671A (en) * 1994-08-31 1996-03-26 Texas Instruments Incorporated Apparatus and method for a semiconductor memory configuration-dependent output buffer supply circuit
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5513225A (en) * 1994-08-31 1996-04-30 International Business Machines Corporation Resistorless phase locked loop circuit employing direct current injection
KR0137317B1 (ko) * 1994-12-29 1998-04-29 김광호 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로
JP2738335B2 (ja) * 1995-04-20 1998-04-08 日本電気株式会社 昇圧回路
US5612644A (en) * 1995-08-31 1997-03-18 Cirrus Logic Inc. Circuits, systems and methods for controlling substrate bias in integrated circuits
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
GB2324423B (en) * 1997-04-16 1999-07-21 Lsi Logic Corp Charge pump
KR100319164B1 (ko) * 1997-12-31 2002-04-22 박종섭 다중레벨검출에의한다중구동장치및그방법
JP3566060B2 (ja) * 1998-01-29 2004-09-15 富士通株式会社 半導体装置
US6456152B1 (en) * 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
US6278317B1 (en) 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
DE10056293A1 (de) * 2000-11-14 2002-06-06 Infineon Technologies Ag Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation
DE10101558C1 (de) * 2001-01-15 2002-08-08 Infineon Technologies Ag Verfahren zum Steuern einer Versorgungsschaltung und integrierte Schaltung (z.B. DRAM-Speicherbaustein)
KR100406558B1 (ko) * 2001-12-21 2003-11-20 주식회사 하이닉스반도체 반도체 메모리 소자의 전압 발생장치
EP1490742B1 (de) * 2002-04-03 2006-11-15 Infineon Technologies AG Spannungsregleranordnung
JP3539947B2 (ja) * 2002-06-20 2004-07-07 沖電気工業株式会社 パワー検出回路付リミティングアンプ
TWI293464B (en) * 2003-07-08 2008-02-11 Winbond Electronics Corp Two phase internal voltage generator
DE102004011458B4 (de) * 2004-03-09 2007-01-04 Infineon Technologies Ag Schaltungsanordnung zur Bereitstellung einer geregelten Betriebsspannung für einen Datenträger und Verfahren zur Ansteuerung eines NMOS-Längsregeltransistors
KR100605575B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
KR100806127B1 (ko) * 2006-09-06 2008-02-22 삼성전자주식회사 피크 커런트를 감소시키는 파워 게이팅 회로 및 파워게이팅 방법
JP6090214B2 (ja) * 2014-03-19 2017-03-08 株式会社デンソー 電源回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54153565A (en) * 1978-05-24 1979-12-03 Nec Corp Semiconductor circuit using insulation gate type field effect transistor
US4460835A (en) * 1980-05-13 1984-07-17 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with low power consumption in a standby mode using an on-chip substrate bias generator
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
JPS58105563A (ja) * 1981-12-17 1983-06-23 Mitsubishi Electric Corp 基板バイアス発生回路
US4733108A (en) * 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
JPS60176121A (ja) * 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路
JPS61163655A (ja) * 1985-01-14 1986-07-24 Toshiba Corp 相補型半導体集積回路
JPH0750552B2 (ja) * 1985-12-20 1995-05-31 三菱電機株式会社 内部電位発生回路
KR890005159B1 (ko) * 1987-04-30 1989-12-14 삼성전자 주식회사 백 바이어스 전압 발생기
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路

Also Published As

Publication number Publication date
IT9020565A0 (it) 1990-06-07
JP2902434B2 (ja) 1999-06-07
JPH0329510A (ja) 1991-02-07
GB2232829B (en) 1994-03-23
FR2648291B1 (fr) 1993-03-26
KR910001774A (ko) 1991-01-31
US5072134B1 (it) 1993-08-10
CN1048122A (zh) 1990-12-26
CN1030020C (zh) 1995-10-11
FR2648291A1 (fr) 1990-12-14
NL9000482A (nl) 1991-01-02
GB2232829A (en) 1990-12-19
DE4006306A1 (de) 1990-12-20
KR920010749B1 (ko) 1992-12-14
NL194900B (nl) 2003-02-03
DE4006306C2 (de) 1996-02-22
GB9004426D0 (en) 1990-04-25
US5072134A (en) 1991-12-10
IT1248749B (it) 1995-01-27
NL194900C (nl) 2003-06-04

Similar Documents

Publication Publication Date Title
IT9020565A1 (it) Convertitore di tensione interna in un circuito integrato a semiconduttori
US4900950A (en) Power on reset circuit for a MOS technology integrated circuit
US6020781A (en) Step-up circuit using two frequencies
EP0788236B1 (en) PLL frequency synthesizer having circuit for controlling gain of charge pump circuit
US5113088A (en) Substrate bias generating circuitry stable against source voltage changes
US5999009A (en) Semiconductor integrated circuit with an internal voltage generating circuit requiring a reduced occupied area
KR100327951B1 (ko) 반도체집적회로장치에적용가능한파워온리셋회로
US7622827B2 (en) Switching controller for parallel power supply
JPH07303369A (ja) 半導体デバイス用内部電圧発生器
US7439792B2 (en) High voltage generation circuit and semiconductor device having the same
EP2562934B1 (en) Oscillator circuits
US6792064B2 (en) Multiple phase-locked loop circuit
US20030154230A1 (en) Electronic device and camera
JP2004328843A (ja) Ｄｃ−ｄｃコンバータ
EP1148507A2 (en) Supply voltage detection circuit
EP0474673B1 (en) Current reduction of a synthesizer
KR20140123004A (ko) 단일 클록신호를 사용하는 정적 신호값 기억회로
JPH09294367A (ja) 電圧供給回路
JP2006066654A (ja) レーザダイオード駆動回路
JP2006222524A (ja) 発振回路
JPH11186885A (ja) クロック信号制御回路
US6911873B2 (en) Detection circuit and method for an oscillator
WO2005029675A1 (ja) バックアップ回路
KR100587063B1 (ko) 고전압 발생기
JP3769925B2 (ja) パルス幅制御回路

Legal Events

Date Code Title Description
0001 Granted
TA Fee payment date (situation as of event date), data collected since 19931001

Effective date: 19970626