DE10056293A1 - Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung - Google Patents

Abstract

Im Regelkreis eines von der Versorgungsspannung (VSS, VINT) mittels einer Logikeinrichtung (3) abschaltbaren Spannungsgenerators liegt ein Schaltnetzwerk (4) mit trimmbaren Widerständen. Die Logikeinrichtung (3) sowie das Schaltnetzwerk (4) werden von den gleichen Signalen (DISABLE, TRIM1, TRIM2) angesteuert. Die Schaltungsanordnung kann zur Trimmung bzw. Abschaltung der vom Spannungsgenerator (1) erzeugten Ausgangsspannung (VBB) während des Funktionstests verwendet werden. Durch wenige Steuersignale sind möglichst viele Einstellungen für die Ausgangsspannung (VBB) testbar.

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung mit einem Spannungsgenera­ tor und einem Vergleicher, der ausgangsseitig an einen Steu­ eranschluß des Spannungsgenerators angeschlossen ist.

Spannungsgeneratoren zur Erzeugung von von der Versorgungs­ spannung abweichenden Spannungspegeln innerhalb einer inte­ grierten Schaltung sind vielfach erforderlich. Beispielsweise bei integrierten flüchtigen Halbleiterspeichern, sogenannten DRAMs (Dynamic Random Access Memories), wird eine negative Spannung erzeugt, durch die das Halbleitersubstrat in bezug auf die angelegte Versorgungsspannung negativ vorgespannt wird. Dem Spannungsgenerator wird die positive Versorgungs­ spannung zugeführt, woraus dieser die negative Substratvor­ spannung erzeugt.

Insbesondere im Testbetrieb ist erforderlich, daß der Halb­ leiterchip bei verschiedenen Substratvorspannungen betrieben wird. So ist im Testbetrieb wünschenswert, daß der Substrat­ vorspannungsgenerator einerseits abschaltbar ist und anderer­ seits im eingeschalteten Zustand in Abhängigkeit von ver­ schiedenen Steuersignalen getrimmt werden kann, d. h. auf ver­ schiedene negative Ausgangsspannungen einstellbar ist. Da­ durch ist der Einfluß verschieden hoher negativer Substrat­ vorspannungen auf die Funktionalität des Halbleiterchips testbar.

Zur Einstellung der jeweils gewünschten Ausgangsspannung des Substratvorspannungsgenerators sind Steuersignale notwendig, die im Testbetrieb dem Halbleiterchip zugeführt werden. Um eine hohe Integrationsdichte der Bauelemente auf dem Chip und damit geringe Chipfläche zu erreichen, sollten möglichst wenige Steuersignale erforderlich sein, um möglichst viele Be­ triebszustände des Spannungsgenerators einstellen zu können.

Die Aufgabe der Erfindung besteht darin, eine Schaltungsan­ ordnung zu Erzeugung einer steuerbaren Ausgangsspannung, bei­ spielsweise als Substratvorspannung einer integrierten Schal­ tung verwendbar, anzugeben, die möglichst geringen Flächen­ verbrauch bei integrierter Realisierung erfordert.

Gemäß der Erfindung wird diese Aufgabe durch eine Schaltungs­ anordnung zur Erzeugung einer steuerbaren Ausgangsspannung, umfassend einen Spannungsgenerator mit Anschlüssen zur Zufüh­ rung einer Versorgungsspannung, der ausgangsseitig einen An­ schluß zur Bereitstellung einer Ausgangsspannung aufweist und eingangsseitig einen Steueranschluß zur Steuerung der Aus­ gangsspannung, einen Vergleicher, dem eingangsseitig ein Re­ ferenzsignal und ein von der Ausgangsspannung abgeleitetes Signal zuführbar sind und der ausgangsseitig mit dem Steuer­ anschluß des Spannungsgenerators verbunden ist, je einen Transistor, über deren gesteuerte Strecke je einer der An­ schlüsse für die Versorgungsspannung des Spannungsgenerators an je einen Anschluß für ein Versorgungspotential angeschlos­ sen sind, wobei jeweilige Steueranschlüsse der Transistoren von von einer Logikeinrichtung erzeugten Signalen ansteuerbar sind, und ein Schaltnetzwerk, dem mindestens ein erstes und ein zweites Steuersignal zuführbar sind, in Abhängigkeit de­ rer der Pegel des aus der Ausgangsspannung abgeleiteten Si­ gnals veränderbar ist.

Bei der Erfindung werden Steuersignale einerseits dem Schalt­ netzwerk zur Einstellung der Höhe der Ausgangsspannung zuge­ führt und andererseits werden die gleichen Steuersignale ei­ ner Logikeinrichtung zugeführt, die durch Ansteuerung ent­ sprechender Transistoren zur Abschaltung der dem Spannungsge­ nerator zuführbaren Versorgungsspannung dienen. Dadurch wer­ den sämtliche möglichen Zustandskombinationen der Steuersi­ gnale benutzt, um die Höhe der Ausgangsspannung einzustellen, einschließlich dem Abschalten des Spannungsgenerators. Somit werden wenige Steuersignale benötigt und dementsprechend we­ nige Signalleitungen zur Bereitstellung dieser Steuersignale. Der Flächenbedarf bei integrierter Realisierung ist daher auf das notwendigste Maß eingeschränkt.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Un­ teransprüchen angegeben.

Die Logikeinrichtung enthält entsprechende Logikschaltmittel, um ein die Abschaltung der Versorgungsspannung des Spannungs­ generators bewirkendes Steuersignal dann zu erzeugen, wenn eine einzige vorbestimmte Kombination von Signalzustände der Steuersignale an der Logikeinrichtung anliegt.

Die Logikeinrichtung enthält ein Gatter zur Ausführung einer logischen Operation. Eines der Steuersignale wird dem Gatter der Logikeinrichtung sowie dem Schaltnetzwerk nichtinvertiert zugeführt. Die übrigen der Steuersignale werden dem Gatter der Logikeinrichtung invertiert, dem Schaltnetzwerk jedoch nicht invertiert zugeführt oder jeweils umgekehrt. Vorzugs­ weise ist das Gatter ein solches, welches eine NICHT-UND- Verknüpfung durchführt (NAND-Gatter).

Das Schaltnetzwerk umfaßt vorzugsweise eine Reihenschaltung aus einer der Anzahl der Steuersignale entsprechenden Anzahl von Widerständen. Parallel zu den Widerständen sind jeweils Schalter angeordnet, welche von je einem der Steuersignale steuerbar sind. Die Schalter umfassen beispielsweise zwei Transistoren komplementären Leitungstyps, deren gesteuerten Strecken parallel geschaltet sind und deren Steueranschlüsse von vom jeweiligen Steuersignal abgeleiteten komplementären Steuersignalen gesteuert werden.

Für eine möglichst lineare Steuerung der Ausgangsspannung in Abhängigkeit von den Steuersignalen ist vorgesehen, daß die Widerstandswerte der Widerstände sich zueinander proportional verhalten, d. h. sich die Widerstandswerte der Widerstände zu­ einander um einen konstanten multiplikativen Faktor unterscheiden. Insbesondere können die Widerstandswerte der Wider­ stände eine Folge von zweier Potenzen eines Grundwiderstands­ werts sein.

Der Spannungsgenerator ist ein Regler, der die Ausgangsspan­ nung aus der ihm zugeführten Versorgungsspannung erzeugt. Insbesondere erzeugt der Spannungsgenerator eine außerhalb der zugeführten Versorgungsspannung liegenden Spannung. Wenn die Versorgungsspannung positiv ist, z. B. einen Wert von +2,5 Volt gegenüber Bezugspotential aufweist, dann ist die Sub­ stratvorspannung bezogen auf Bezugspotential negativ gerich­ tet und weist einen Wert von ungefähr -0,7 Volt auf. Eine solche Spannungspumpe arbeitet bekanntlich taktweise. Durch das taktweise gesteuerte Auf- und Umladen von Kapazitäten in­ nerhalb der Spannungspumpe wird aus der positiven Versor­ gungsspannung die negative Substratvorspannung erzeugt. Die Höhe der Ausgangsspannung wird dadurch geregelt, daß der Taktbetrieb des Spannungsgenerators ein- und ausgeschaltet wird und somit innerhalb einer bestimmten Bandbreite gehalten wird.

Die Steuersignale bewirken, daß eine geeignete Anzahl von Wi­ derständen des Schaltnetzwerks kurzgeschlossen wird. Das aus der erzeugten Ausgangsspannung, z. B. Substratvorspannung, ab­ geleitete Steuersignal für den Vergleicher wird durch diese Maßnahme in vorbestimmter Weise verschoben, so daß dement­ sprechend der Spannungsgenerator eine andere Ausgangsspannung liefert. Insgesamt kann durch eine vorgegebene Kombination von Signalzuständen der Steuersignale entweder der Spannungs­ generator vollständig abgeschaltet werden oder die Höhe sei­ ner Ausgangsspannung entsprechend eingestellt werden.

Die auf diese Weise gegebene Einstellmöglichkeit für die Höhe der erzeugten Ausgangsspannung, z. B. Substratvorspannung, ist besonders im Testbetrieb wichtig, um den Halbleiterchip bei verschiedenen Substratvorspannungen auf Funktionsfähigkeit und Betriebssicherheit hin zu überprüfen. Während des Testbe­ triebs werden die Steuersignale mittels eines digitalen Steuerungsworts in den Chip eingeben, zwischengespeichert und an die Logikeinrichtung und das Schaltnetzwerk weitergelei­ tet. Der Halbleiterchip kann nur nach einer ganz besonderen Befehlseingabe, die im Normalbetrieb nicht vorliegt, in den Testmodus versetzt werden. So ist die Einstellbarkeit der Ausgangsspannung zwar im Testbetrieb gegeben, im Normalbe­ trieb jedoch abgeschaltet. Bei Normalbetrieb wird der Span­ nungsgenerator stets aus der Versorgungsspannung versorgt und die Schalter des Schaltnetzwerks weisen einen fest vorgegebe­ nen, nicht veränderbaren Schaltzustand auf.

Nachfolgend wird die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zei­ gen:

Fig. 1A und 1B ein Schaltdiagramm der Schaltungsanordnung gemäß der Erfindung und

Fig. 2 ein detailliertes Ausführungsbeispiel für das in Fig. 1 dargestellte Schaltnetzwerk.

Fig. 1A zeigt einen Spannungsgenerator 1, der aus der an den Anschlüssen 15, 16 anliegenden Versorgungsspannung VSS, VINT die an einem Ausgangsanschluß 11 anliegende Spannung VBB er­ zeugt. Die Versorgungsspannung beträgt bezogen auf Masse VSS beispielsweise +2,5 Volt. Die Ausgangsspannung VBB ist eine demgegenüber negativ gerichtete Spannung, die einen Wert von mindestens -0,4 Volt bezogen auf Masse VSS aufweist. Die Aus­ gangsspannung VBB wird beispielsweise in einem DRAM verwen­ det, um das Substrat negativ vorzuspannen. Dadurch wird er­ reicht, daß Speicherkondensatoren, von denen eine Elektrode im Substrat angeordnet ist, besser voneinander isoliert sind. Der Spannungsgenerator 1 ist eine sogenannte Spannungspumpe, die durch taktweisen Betrieb aus der Versorgungsspannung VINT die negative Substratvorspannung VBB erzeugt. Hierzu werden Kondensatoren aus der Versorgungsspannung VINT aufgeladen, umgepolt und in eine Ausgangskapazität entladen, so daß sich die negative Substratvorspannung VBB aufbaut. Die Auf-, Umpolungs- und Entladevorgänge innerhalb der Spannungspumpe 1 werden taktweise gesteuert. Ein Pumpsteuersignal P an einem Steueranschluß 10 der Spannungspumpe 1 sorgt dafür, daß der taktweise Betrieb ein- und ausschaltbar ist.

Die Versorgungsspannungsanschlüsse der Spannungspumpe sind über einen n-Kanal-MOS-Transistor 13 an den Anschluß 15 für das Massepotential VSS angeschlossen bzw. über einen p-Kanal- MOS-Transistor 14 an den Anschluß 16 für das positive Versor­ gungspotential VINT. Die komplementären Leitungstyp aufwei­ senden Transistoren 13, 14 werden von komplementären Kompo­ nenten eines Steuersignals S angesteuert. Das Steuersignal S wird dem Gateanschluß des Transistors 14 direkt zugeführt und über einen Inverter 12 invertiert dem Gateanschluß des Tran­ sistors 13. Das Steuersignal S wird am Ausgang einer Logi­ keinrichtung 3 bereitgestellt. Der Logikeinrichtung 3 wird eingangsseitig ein erstes Steuersignal DISABLE an einem An­ schluß 34 zugeführt. Außerdem werden zwei Steuersignale TRIM1, TRIM2 an Anschlüssen 35, 36 zugeführt. Ein NAND-Gatter 31 empfängt das Steuersignal DISABLE nichtinvertiert, die Steuersignale TRIM1, TRIM2 über jeweilige Inverter 32, 33 in­ vertiert. Dem Ausgang des NAND-Gatters 31 ist ein Inverter 37 nachgeschaltet, an welchem wiederum ausgangsseitig das Steu­ ersignal S abgreifbar ist.

Die Spannungspumpe 1 wird mit Versorgungsspannung versorgt, wenn das Steuersignal S einen Low-Pegel aufweist. Der p- Kanal-MOS-Transistor 14 ist dann leitend ebenso wie der n- Kanal-MOS-Transistor 13. Die Spannungspumpe 1 wird von der Versorgungsspannung VSS, VINT getrennt, wenn die Transistoren 13, 14 gesperrt sind, wenn das Steuersignal S einen High- Pegel aufweist. Dies ist der Fall, wenn das Steuersignal DISABLE einen High-Pegel hat und die Steuersignale TRIM1, TRIM2 jeweils einen Low-Pegel. Bei dieser einzigen Kombinati­ on der Steuersignale DISABLE, TRIM1, TRIM2 ist die Spannungs­ pumpe 1 von der Versorgungsspannung VSS, VINT getrennt. In allen anderen Kombinationen der Signalzustände der Steuersignale DISABLE, TRIM1, TRIM2 ist die Spannungspumpe 1 mit der Versorgungsspannung VSS, VINT verbunden.

Das Signal P am Anschluß 10 der Spannungspumpe 1 wird von der in Fig. 1B dargestellten Schaltung erzeugt. Hierzu ist ein Vergleicher oder Komparator 2 vorgesehen, dem ein Referenzsi­ gnal VREF und ein Stellsignal C zugeführt werden. In Abhän­ gigkeit von der Beziehung zwischen den Signalen VREF und C wird das Steuersignal P erzeugt. Das Referenzsignal VREF wird beispielsweise durch Spannungsteilung zweier in Reihe ge­ schalteter Widerstände 21, 22 aus der Versorgungsspannung VSS, VINT erzeugt. Beispielsweise weist VREF einen Pegel von 1,2 Volt auf. Das Stellsignal C wird von der Substratvorspan­ nung VBB, welche an einem Anschluß 25 innerhalb des inte­ grierten Halbleiterchips abgegriffen wird, abgeleitet. Hierzu ist ein Spannungsteiler vorgesehen, der zwischen den Anschluß 25 und den Anschluß 16 für das positive Versorgungspotential VINT geschaltet ist. Dieser Spannungsteiler umfaßt einen Wi­ derstand 12, ein noch näher zu beschreibendes Schaltnetzwerk 4 sowie einen versorgungspotentialseitigen Widerstand 13. Wenn das Stellsignal C ansteigt und einen vom Referenzsignal von 1,2 Volt vorgebenden Schwellwert übersteigt, wird die Spannungspumpe 1 eingeschaltet, um die Substratvorspannung VBB weiter negativ zu treiben. Wenn das Stellsignal C einen anderen vom Referenzsignal bei 1,2 Volt vorgegebenen internen Pegel des Vergleichers 2 unterschreitet, wird vermittels des Signals P die Spannungspumpe 1 abgeschaltet. Durch Leckstrom­ verluste steigt dann allmählich die Substratvorspannung VBB wieder an, bis die Spannungspumpe 1 wieder einzuschalten ist.

Das Schaltnetzwerk 4 ist im Detail in Fig. 2 dargestellt. Das Schaltnetzwerk 4 umfaßt drei in Reihe geschaltete Wider­ stände 44, 45, 46. Jedem der Widerstände 44, 45, 46 ist ein Schalter parallel geschaltet, der von einem der Steuersignale TRIM1, TRIM2 oder DISABLE angesteuert wird. Jeder der Schal­ ter ist gleichartig aufgebaut. So umfaßt der dem Widerstand 44 parallel geschaltete Schalter einen p-Kanal-MOS-Transistor 47 sowie einen n-Kanal-MOS-Transistor 48, deren Drain-Source- Strecken ihrerseits parallel und außerdem parallel zum Wider­ stand 44 geschaltet sind. Der Transistor 47 wird vom Steuer­ signal TRIM1 direkt angesteuert, der Transistor 48 mittelbar über einen Inverter 49. Wenn das Steuersignal TRIM1 einen High-Pegel aufweist, dann ist der aus den Transistoren 47, 48 gebildete Schalter gesperrt und der Widerstand 44 ist wirk­ sam. Wenn das Steuersignal TRIM1 einen Low-Pegel aufweist, ist der Schalter 47, 48 leitend, so daß der Widerstand 44 kurzgeschlossen wird. Entsprechendes gilt für die übrigen Steuersignale und den den zugeordneten Widerständen parallel geschalteten Schaltern.

Durch eine geeignete Kombination von Signalzuständen der Steuersignale TRIM1, TRIM2, DISABLE können sämtliche Kombina­ tionen der Widerstände 44, 45, 46 wie oben beschrieben einge­ stellt werden. Dadurch wird bewirkt, daß das Stellsignal C einerseits von der momentanen Höhe der Substratvorspannung VBB und andererseits zusätzlich von der momentanen Einstel­ lung der Steuersignale TRIM1, TRIM2, DISABLE beeinflußt wird. Im Regelungszusammenhang mit dem Komparator 2 und dessen Re­ ferenzsignal VREF und dem Signal P zur Steuerung der Span­ nungspumpe 1 wird die von der Spannungspumpe 1 erzeugte Sub­ stratvorspannung VBB auf eine gewünschte Höhe eingestellt. Allgemein wird das Einstellen verschiedener Höhen der von der Spannungspumpe 1 erzeugten Substratvorspannung VBB als Trim­ men bezeichnet. Zusätzlich kann durch die in der Logikein­ richtung 3 decodierte Kombination der Steuersignale, DISABLE, TRIM1, TRIM2 die Spannungspumpe 1 vollständig abgeschaltet werden.

In einem Dimensionierungsbeispiel weist der Widerstand 21 beispielsweise einen Wert von 13R auf, der Widerstand 22 ei­ nen Wert von 12R, der Widerstand 13 einen Wert von 13R, der Widerstand 12 einen Wert von 15R. Um eine lineare Beeinflus­ sung des Steuersignals C in Abhängigkeit von der Substratvor­ spannung VBB zu erreichen, weist der Widerstand 44 einen Wert von 1R auf, der Widerstand 45 einen Wert von 2R, der Wider­ stand 46 einen Wert von 4R. Die Widerstände 44, 45, 46 unterscheiden sich jeweils untereinander um einen konstanten Fak­ tor von 2. Sie bilden eine Folge von Zweierpotenzen des Wer­ tes R des Widerstands 44. Die Widerstände 44, 45, 46 verhal­ ten sich zueinander proportional.

In Abhängigkeit von den Steuersignalen DISABLE, TRIM1, TRIM2 ergeben sich die in der nachfolgenden Tabelle dargestellten Werte der Spannung VBB bzw. der genannte Betriebszustand der Spannungspumpe 1:

Vorteilhafterweise können durch nur drei Steuersignale sowohl sieben Pegel der zu erzeugenden Substratvorspannung VBB ein­ gestellt werden als auch der abgeschaltete Zustand der Span­ nungspumpe 1. Sämtliche verfügbare Signalzustände der Steuer­ signale werden verwendet, um die Betriebscharakteristika der Spannungspumpe 1 einzustellen. Hierzu sind nur drei Signal­ leitungen auf dem Halbleiterchip erforderlich.

Besonders vorteilhaft anwendbar ist die Erfindung während des Tests des Halbleiterchips nach dessen Herstellung. Hierzu wird der Halbleiterchip in einen speziellen Testbetrieb ge­ bracht, indem eine bestimmte, im Normalbetrieb nicht zulässi­ ge und im allgemeinen nicht erreichbare Folge von Signalen und Befehlen an die Anschlüsse des Halbleiterchips angelegt wird. Nach Umschalten in den Testbetrieb wird vom Testautomat an den Chip ein Kommando eingegeben, welches anzeigt, daß der Chip unter verschiedenen Substratvorspannungen getestet wird. Anschließend wird ein Steuerwort eingegeben, welches einen bestimmten Zustand der Steuersignale DISABLE, TRIM1, TRIM2 darstellt. Dementsprechend werden die Logikeinrichtung 3 und das Schaltnetzwerk 4 angesteuert. Es wird dann entweder die Spannungspumpe 1 abgeschaltet oder eine bestimmte Kombination der Widerstände 44, 45, 46 innerhalb des Schaltnetzwerks 4 eingestellt, um eine gewünschte Höhe der Substratvorspannung VBB zu erhalten. Anschließend wird ein Funktionstest des Halbleiterchips, z. B. eines DRAMs, durchgeführt. Danach kann der gleiche oder ein ähnlicher Test bei einer anderen Kombi­ nation der Steuersignale DISABLE, TRIM1, TRIM2 durchgeführt werden.

Im Normalbetrieb wird ein bestimmter mittlerer Wert für die Substratvorspannung VBB eingestellt. Hierzu werden die Steu­ ersignale TRIM1, TRIM2, DISABLE entsprechend voreingestellt, was beispielsweise Fuses oder Pull-Up-Widerstände oder Pull- Down-Widerstände erreicht wird.

Claims (8)

1. Schaltungsanordnung zur Erzeugung einer steuerbaren Aus­ gangsspannung, umfassend:
einen Spannungsgenerator (1) mit Anschlüssen zur Zuführung einer Versorgungsspannung (VSS, VINT), der ausgangsseitig ei­ nen Anschluß (11) zur Bereitstellung einer Ausgangsspannung (VBB) aufweist und eingangsseitig einen Steueranschluß (10) zur Steuerung der Ausgangsspannung (VBB), einen Vergleicher (2), dem eingangsseitig ein Referenzsignal (VREF) und ein von der Ausgangsspannung (VBB) abgeleitetes Signal (C) zuführbar sind und der ausgangsseitig mit dem Steueranschluß (10) des Spannungsgenerators (1) verbunden ist,
je einen Transistor (13, 14), über deren gesteuerte Strecke jeder der Anschlüsse für die Versorgungsspannung (VSS, VINT) des Spannungsgenerators (1) an je einen Anschluß (15, 16) für ein Versorgungspotential (VSS, VINT) angeschlossen ist,
wobei jeweilige Steueranschlüsse der Transistoren (13, 14) von von einer Logikeinrichtung erzeugten Signalen (S) ansteu­ erbar sind, und
ein Schaltnetzwerk (3), dem mindestens ein erstes und ein zweites Steuersignal (DISABLE, TRIM1, TRIM2) zuführbar sind, in Abhängigkeit derer der Pegel des aus der Ausgangsspannung (VBB) abgeleiteten Signals (C) veränderbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Logikeinrichtung das erste und das zweite Steuersignal (DISABLE, TRIM1, TRIM2) zuführbar sind und jeweilige Si­ gnalpegel der von der Logikeinrichtung erzeugten Signale (S) zum Abschalten der Transistoren nur bei einer einzigen Kombi­ nation von Zuständen der der Logikeinrichtung zugeführten Si­ gnale (DISABLE, TRIM1, TRIM2) erzeugbar sind.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Logikeinrichtung (3) ein Gatter (31) zur Ausführung einer logischen Verknüpfung enthält, daß das erste der Logikeinrichtung (3) zuführbare Signal (DISABLE) dem Gatter und dem Schaltnetzwerk (4) nichtinvertiert zuführbar sind, daß das zweite der Logikeinrichtung (3) zuführbare Signal (TRIM1, TRIM2) dem Gatter (31) invertiert, dem Schaltnetzwerk (4) nichtinvertiert zuführbar ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß das Gatter zur Ausführung einer logischen Verknüpfung ein NAND-Gatter (31) ist.

5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Schaltnetzwerk (4) eine Reihenschaltung aus mindestens zwei Widerständen (44, 45, 46) aufweist, denen ein Schalter (47, 48) parallel geschaltet ist, der von je einem der ersten und zweiten Steuersignale (DISABLE, TRIM1, TRIM2) steuerbar ist.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Widerstandswerte der Widerstände sich paarweise um einen konstanten Faktor, insbesondere den Faktor 2, unterscheiden.

7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Spannungsgenerator (1) eine taktweise betreibbare Span­ nungspumpe ist, deren Taktbetrieb durch ein am Steueranschluß (10) des Spannungsgenerators (1) anliegendes Signal (P) ein- und ausschaltbar ist.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß der Spannungsgenerator (1) von einer auf ein Bezugspotential (VSS) bezogenen Spannung (VINT) versorgt wird und daß die vom Spannungsgenerator (1) erzeugbare Ausgangsspannung (VBB) au­ ßerhalb dieser Spannung (VSS, VINT) liegt.