KR100618064B1 - 제어가능한 출력 전압을 생성하는 회로 장치 - Google Patents

제어가능한 출력 전압을 생성하는 회로 장치 Download PDF

Info

Publication number
KR100618064B1
KR100618064B1 KR1020037006502A KR20037006502A KR100618064B1 KR 100618064 B1 KR100618064 B1 KR 100618064B1 KR 1020037006502 A KR1020037006502 A KR 1020037006502A KR 20037006502 A KR20037006502 A KR 20037006502A KR 100618064 B1 KR100618064 B1 KR 100618064B1
Authority
KR
South Korea
Prior art keywords
voltage
control
voltage generator
terminal
signal
Prior art date
Application number
KR1020037006502A
Other languages
English (en)
Other versions
KR20030057552A (ko
Inventor
토마스 헤인
패트릭 하이네
틸로 막스
토르스텐 파취
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20030057552A publication Critical patent/KR20030057552A/ko
Application granted granted Critical
Publication of KR100618064B1 publication Critical patent/KR100618064B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

트리밍 가능한 저항을 구비한 스위칭 네트워크(4)가 논리 디바이스(3)를 사용해서 공급 전압(VINT)으로부터 스위칭 오프될 수 있는 전압 생성기의 제어 루프에 제공된다. 논리 디바이스(3) 및 스위칭 네트워크(4)는 동일한 신호(DISABLE, TRIM1, TRIM2)에 의해 제어된다. 회로 장치는 기능 테스트 동안에 전압 생성기(1)에 의해 생성된 출력 전압(VBB)을 트리밍 또는 스위칭 오프하기 위해 사용될 수 있다. 적은 수의 제어 신호를 통해서 가능한 한 많은 출력 전압(VBB) 설정이 테스트될 수 있다.

Description

제어가능한 출력 전압을 생성하는 회로 장치{CIRCUIT ARRANGEMENT FOR GENERATING A CONTROLLABLE OUTPUT VOLTAGE}
본 발명은 전압 생성기와 비교기를 구비한, 제어가능한 출력 전압을 생성하는 회로 장치에 관한 것으로, 그 출력측에서 전압 생성기의 제어 단자측에 접속되어 있다.
많은 경우에, 집적 회로내의 공급 전압으로부터 벗어난 레벨의 전압을 생성하는 전압 생성기가 필요하다. 집적된 휘발성 반도체 메모리, 소위 DRAM(동적 랜덤 액세스 메모리)에서는, 예컨대 인가되는 공급 전압에 대해서 반도체 기판을 음으로 바이어스시키는 음의(negative) 전압이 생성된다. 양의(positive) 공급 전압이 전압 생성기에 공급되고, 이후에 상기 공급 전압으로부터 음의 기판 바이어스 전압을 생성한다.
특히 테스트 동작시에, 반도체 칩은 다른 기판 바이어스 전압으로 동작될 필요가 있다. 따라서 테스트 동작시에, 기판 바이어스 전압 생성기는 한편으로는 스위칭 오프될 수 있고, 다른 한편으로는 다른 제어 신호에 의존해서 스위칭 온 상태로 트리밍되는, 즉 다른 음의 출력 전압으로 설정될 수 있는 것이 바람직하다. 이로써, 다른 크기의 음의 기판 바이어스가 반도체 칩의 기능에 미치는 영향이 테스트될 수 있다.
기판 바이어스 전압 생성기의 각각의 소망의 출력 전압을 설정하기 위해서는 제어 신호가 요구되고, 상기 제어 신호는 테스트 동작 중에 반도체 칩에 공급된다. 칩상의 구성 소자의 집적도를 높여서 칩 면적을 줄이기 위해서는, 가능한 한 적은 제어 신호로 가능한 한 많은 전압 생성기 동작 상태를 설정할 수 있어야 한다.
본 발명의 목적은, 예컨대 집적 회로의 기판 바이어스 전압으로서 사용가능한, 제어가능한 출력 전압을 생성하되, 집적 구현시에 가능한 최소 면적만을 소비하는 회로 장치를 명시하는 것이다.
본 발명에 따라서, 상기 목적은 제어가능한 출력 전압을 생성하는 회로 장치에 의해 달성되며, 상기 회로 장치는 출력측에 출력 전압을 제공하는 단자를 구비하고 있고, 입력측에 출력 전압을 제어하는 제어 단자를 구비하고 있으며, 비교기 - 상기 비교기의 입력측에는 기준 신호 및 출력 전압으로부터 유도된 신호가 공급될 수 있고, 출력측에는 전압 생성기의 상기 제어 단자가 접속되어 있음 - 를 포함하는, 공급 전압을 공급하기 위한 단자를 구비한 전압 공급기와, 트랜지스터의 제어 경로를 통해서, 전압 생성기의 공급 전압용 단자 각각이 전압 전위용 단자 각각에 접속된 각각의 트랜지스터 - 상기 트랜지스터의 각각의 제어 단자는 논리 디바이스에 의해 생성된 신호에 의해 구동될 수 있음 - 와, 출력 전압으로부터 유도된 신호의 레벨이 변화될 수 있는 정도에 따라서 적어도 제 1 및 제 2 제어 신호가 공급될 수 있는 스위칭 네트워크를 포함하고 있다.
본 발명의 경우에, 제어 신호가 출력 전압의 크기를 설정하도록 스위칭 네트워크에 공급되고, 한편으로는 동일한 제어 신호가 논리 디바이스에 공급되어서 대응하는 트랜지스터의 구동을 통해서 전압 생성기에 공급될 수 있는 공급전압을 스위칭 오프하는 역할을 한다. 결과적으로, 전압 생성기의 스위칭 오프를 포함한 출력 전압의 크기를 설정하는데 제어 신호의 모든 가능한 상태의 조합이 사용될 수 있다. 결과적으로, 제어신호가 적게 요구되고, 따라서 상기 제어 신호를 제공하는 신호 라인도 적게 요구된다. 따라서 집적 구현시에 요구되는 면적도 가장 기본적인 크기로 한정된다.
본 발명의 유익한 세부사항이 종속항에 명시된다.
논리 디바이스는 제어 신호의 신호 상태 중 하나의 소정의 조합이 논리 디바이스에 나타날 때 전압 생성기의 공급 전압이 스위칭 오프되도록 하는 제어 신호를 생성하기 위한, 대응하는 논리 스위칭 수단을 포함한다.
논리 디바이스는 논리 연산을 수행하는 게이트를 포함한다. 제어 신호 중 하나는 논리 디바이스의 게이트에 공급되고, 또한 비반전 형태로 스위칭 네트워크에 공급된다. 나머지 제어 신호는 반전된 형태로 논리 디바이스의 게이트에 공급되고, 비반전된 형태로 스위칭 네트워크에 공급되거나, 각각이 그 반대로 된다. 게이트는 NOT-AND 조합(NAND 게이트)을 수행하는 것이 바람직하다.
스위칭 네트워크는 바람직하게는 다수의 제어 신호에 대응하는 다수의 저항을 포함하는 직렬 회로를 포함한다. 스위치는 각각 저항에 병렬로 배열되고, 이들 스위치는 각각의 제어 신호 중 하나에 의해 제어될 수 있다. 스위치는 예컨대, 그 제어 경로가 병렬로 접속되어 있고, 그 제어 단자가 각각의 제어 신호로부터 유도된 상보 관계인 제어 신호에 의해 제어되는 상보 관계인 도전형의 두개의 트랜지스터를 포함하고 있다.
출력 전압의 제어가 제어 신호에 따른 방식으로 가능한 한 선형이 되기 위해, 저항의 저항값이 서로 비례하는 것으로, 즉 저항의 저항값이 서로 일정한 배수만큼 차이가 난다고 가정한다. 특히, 저항의 저항값은 기초 저항값의 두배씩이 될 수 있다.
전압 생성기는 전압 생성기에 공급되는 공급 전압으로부터 출력 전압을 생성하는 조정기이다. 상세하게는, 전압 생성기는 공급되는 공급 전압 범위 밖에 놓인 전압을 생성한다. 만약 공급 전압이 양극 예컨대, 기준-그라운드 전위에 대해서 +2.5 볼트의 값을 가지고 있다면, 기판 바이어스 전압은 기준 그라운드 전위에 대해 음의 방향에 있을 것이며, 약 -0.7 볼트의 값을 가진다. 공지된 바와 같이 전압 펌프가 클로킹 방식으로 동작한다. 전압 펌프내의 캐패시턴스의 클로킹-제어형 충전(clocked-controlled charging) 및 충전-반전(charge-reversal)의 결과, 음의 기판 바이어스 전압이 양의 공급 전압으로부터 생성된다. 출력 전압의 크기는 스위칭 온 오프되는 전압 생성기의 클로킹된 동작에 의해 조정되고, 특정 대역폭내에서 유지된다.
제어 신호는 스위칭 네트워크의 적절한 수의 저항이 단락-회로가 되게 한다. 생성된 출력 전압, 예컨대 기판 바이어스 전압으로부터 유도되는 비교기의 제어 신호가 이러한 방법에 의해 소정의 방식으로 시프트되어서, 전압 생성기는 대응해서 상이한 출력 전압을 공급한다. 전체적으로, 제어 신호의 소정의 신호 상태의 조합을 통해서 전압 생성기가 완전하게 스위칭 오프될 수 있고, 또는 대응해서 그 출력 전압의 크기가 설정될 수 있다.
생성된 출력 전압, 예컨대 기판 바이어스 전압의 크기에 대한 결과적인 설정 가능성은, 상이한 기판 바이어스 전압에서의 성능 및 동작 신뢰도에 대해 반도체 칩을 체크하기 위한 테스트 동작시에 특히 중요하다. 테스트 동작 동안, 제어 신호는 디지털 제어 워드를 통해 칩에 입력되고, 버퍼에 저장되고, 논리 디바이스 및 스위칭 네트워크에 전송된다. 반도체 칩은 일반 동작에서는 나타나지 않는 특정의 커맨드 입력후에만 테스트 모드로 놓일 수 있다. 따라서, 출력 전압을 설정하는 성능이 테스트 동작에서 제공되더라도, 일반 동작에서는 스위칭 오프된다. 일반 동작 동안, 전압 생성기는 공급 전압을 항상 공급하고, 스위칭 네트워크의 스위치는 안정된 소정의 불변 스위칭 상태를 가지고 있다.
도 1a, 1b는 본 발명에 따른 회로 장치의 회로도,
도 2는 도 1에 도시된 스위칭 네트워크의 실시예를 도시한 도면.
도 1a는 단자(15, 16)에 나타나는 공급 전압(VINT)으로부터 출력단(11)에 나타나는 전압(VBB)을 발생시키는 전압 펌프(1)를 도시하고 있다. 공급 전압은 예컨대 그라운드(VSS)에 대해서 +2.5 볼트이다. 출력 전압(VBB)은 이 출력 전압에 비해서 음의 방향의 전압으로, 그라운드(VSS)에 대해서 적어도 -0.4 볼트의 값을 가진다. 출력 전압(VBB)은 DRAM에서 예컨대, 기판을 음으로 바이어스시키는데 사용되며, 일 실시예에서 출력 전압은 집적 반도체 메모리 장치의 기판 바이어스 전압이다. 이로써 달성되는 것은 그 한쪽 전극이 기판에 배열되어 있는 저장 캐패시터들이 서로 더욱 양호하게 절연된다는 것이다. 전압 생성기는 클로킹되는 동작에 의해 공급 전압(VINT)으로부터 음의 출력 전압(VBB)을 생성하는 소위 전압 펌프이다. 이를 위해, 캐패시터는 공급 전압(VINT)으로부터 충전되어서, 극성 반전되고, 출력 캐패시턴스로 방전되며, 그 결과 음의 출력 전압(VBB)이 만들어진다. 전압 펌프(1)내에서의 충전, 극성 반전 및 방전 과정은 클로킹되는 방식으로 제어된다. 전압 펌프(1)의 제어 단자(10)에서의 펌프 제어 신호(P)는 클로킹되는 동작이 확실히 스위칭 온 오프될 수 있게 한다.
전압 펌프의 공급 전압 단자는 n-채널 MOS 트랜지스터(13)를 통해서 그라운드 전위(VSS)의 단자(15)에 접속되고, p-채널 MOS 트랜지스터(14)를 통해서 양의 공급 전위(VINT)의 단자(16)에 접속된다. 상보 관계인 도전형을 가진 트랜지스터(13, 14)는 제어 신호(S)의 상보 관계인 성분에 의해 구동된다. 제어 신호(S)는 트랜지스터(14)의 게이트 단자에는 직접 공급되고, 트랜지스터(13)의 게이트 단자에는 인버터(12)를 통해서 반전된 이후에 공급된다. 제어 신호(S)는 논리 디바이스(3)의 출력단에 공급된다. 제 1 제어 신호(DISABLE)는 입력측의 단자(34)를 통해서 논리 디바이스(3)에 공급된다. 두개의 제어 신호(TRIM1, TRIM2)가 추가적으로 단자(35, 36)에 공급된다. NAND 게이트(31)는 제어 신호(DISABLE)는 비반전된 형태로 수신하고, 제어 신호(TRIM1, TRIM2)는 각각의 인버터(32, 33)를 통해서 반전된 형태로 수신한다. NAND 게이트(31)의 출력단의 다운스트림에 접속된 것은 인버터(37)로서, 여기서 제어 신호(S)가 출력측에서 유도될 수 있다.
제어 신호(S)가 로우 레벨을 가지고 있으면, 전압 펌프(1)에는 공급 전압이 인가된다. p-채널 MOS 트랜지스터(14)는 ON 상태가 되고, n-채널 MOS 트랜지스터(13)도 마찬가지가 된다. 제어 신호(S)가 하이 레벨을 가지면, 트랜지스터(13, 14)가 턴 오프되어서 전압 펌프(1)는 공급 전압(VINT)으로부터 분리된다. 이는 제어 신호(DISABLE)가 하이 레벨이고, 제어 신호(TRIM1, TRIM2)가 각각 로우 레벨인 경우이다. 이러한 제어 신호(DISABLE, TRIM1, TRIM2)의 조합의 경우에만, 전압 펌프(1)는 공급 전압(VINT)으로부터 분리된다. 그 외의 제어 신호(DISABLE, TRIM1, TRIM2)의 신호 상태의 모든 다른 조합에서는, 전압 펌프(1)는 공급 전압(VINT)에 접속된다.
전압 펌프(1)의 단자(10)에서의 신호(P)는 도 1b에 도시된 회로에 의해 생성된다. 이를 위해 기준 신호(VREF)와 가동 신호(C)를 공급받는 비교기(2)가 제공된다. 제어 신호(P)는 신호(VREF)와 신호(C) 사이의 관계에 따르는 방식으로 생성된다. 기준 신호(VREF)는 예컨대 2개의 직렬 접속된 저항(21, 22)의 전압 분할에 의해 공급 전압(VINT)으로부터 생성된다. 예컨대, VREF는 1.2볼트의 레벨을 가진다. 가동 신호(C)는 집적된 반도체 칩내의 단자(25)에서 유도된 출력 전압(VBB)으로부터 유도된다. 이를 위해, 전압 분할기가 제공되며, 이 전압 분할기는 단자(25)와 양의 공급 전위(VINT)의 단자(16) 사이에 접속된다. 상기 전압 분할기는 저항(12), 이하 더 상세하게 설명되는 스위칭 네트워크(4) 및 공급 전위 측의 저항(13)으로 이루어진다. 만약 가동 신호(C)가 상승해서 1.2 볼트의 기준 신호로 나타난 임계값을 초과하면, 전압 펌프(1)는 스위칭 온되어서 출력 전압(VBB)을 더 음으로 유도한다. 가동 신호(C)가 1.2 볼트의 기준 신호로 나타난 비교기(2)의 다른 내부 레벨 이하로 떨어지면, 전압 펌프(1)는 신호(P)에 의해 스위칭 오프된다. 출력 전압(VBB)은 누설 전류 손실의 결과, 전압 펌프(1)가 다시 스위칭 온될 때까지 다시 점차 상승한다.
스위칭 네트워크(4)가 도 2에 상세하게 도시되어 있다. 스위칭 네트워크(4)는 세개의 직렬 접속된 저항(44, 45, 46)을 포함한다. 저항(44, 45, 46) 각각과 병렬로 접속되어 있는 것은 제어 신호(TRIM1, TRIM2, 또는 DISABLE) 중 하나에 의해 구동되는 스위치이다. 각각의 스위치는 동일하게 구성된다. 저항(44)과 병렬로 접속된 스위치는 p-채널 MOS 트랜지스터(47) 및 n-채널 MOS 트랜지스터(48)를 포함하고, 그 드레인 소스 경로는 병렬로 접속되고, 나아가 저항(44)과 병렬로 접속된다. 트랜지스터(47)는 제어 신호(TRIM1)에 의해 직접 구동되고, 트랜지스터(48)는 인버터(49)를 통해서 간접적으로 구동된다. 제어 신호(TRIM1)가 하이 레벨을 가지고 있으면, 트랜지스터(47, 48)로 구성된 스위치는 턴 오프되고, 저항(44)이 활성화된다. 제어 신호(TRIM1)가 로우 레벨을 가지고 있으면, 스위치(47, 48)는 ON 상태가 되고 저항(44)은 단락된다. 이는 다른 제어 신호 및 지정 저항과 병렬로 접속된 스위치들에서도 마찬가지이다.
적절한 제어 신호(TRIM1, TRIM2, DISABLE) 신호 상태 조합을 통해서, 상기 설명한 바와 같은 저항(44, 45, 46)의 모든 조합을 설정할 수 있다. 이것이 의미하는 것은 한편으로는 가동 신호(C)가 출력 전압(VBB)의 순간적인 크기의 영향을 받고, 반면에 추가적으로 제어 신호(TRIM1, TRIM2, DISABLE)의 순간적인 설정에 영향을 받는다는 것이다. 비교기(2)와 그 기준 신호(VREF) 및 전압 펌프(1)를 제어하는 신호(P)의 관계를 적절히 조정함으로써, 전압 펌프(1)에 의해 생성되는 출력 전압(VBB)이 원하는 크기로 설정된다. 일반적으로, 전압 펌프(1)에 의해 생성되는 출력 전압(VBB)의 크기를 다양하게 설정하는 것을 트리밍이라고 한다. 추가적으로, 전압 펌프(1)는 논리 디바이스(3)에서 디코딩되는 제어 신호(DISABLE, TRIM1, TRIM2)의 조합에 의해 완전하게 스위칭 오프될 수 있다.
값을 대입한 예에서, 저항(21)은 13R의 값을 가지고, 저항(22)은 12R의 값을 가지며, 저항(13)은 13R의 값을 가지고, 저항(12)은 15R의 값을 가진다. 출력 전압(VBB)에 따르는 방식으로 제어 신호(C)의 선형 반응(linear influencing)을 달성하기 위해, 저항(44)은 1R의 값을 가지고, 저항(45)은 2R의 값을 가지며, 저항(46)은 4R의 값을 가진다. 저항(44, 45, 46)은 각각의 경우에 두배씩 서로 차이가 난다. 이들은 저항(44)의 값(R)의 두배씩이 된다. 저항(44, 45, 46)은 서로 비례한다.
전압(VBB)의 값 및 설명된 전압 펌프(1)의 동작 상태가 제어 신호(DISABLE, TRIM1, TRIM2)에 따르는 방식으로 하기 표에 나타나 있다.
Figure 112003016981743-pct00001
단지 3개의 제어 신호를 사용해서, 출력 전압(VBB)의 7개의 레벨을 생성할 뿐만 아니라, 전압 펌프(1)를 스위칭 오프 상태 설정까지도 한다는 이점이 있다. 전압 펌프(1)의 동작 특성을 설정하는데 모든 이용가능한 제어 신호의 신호 상태가 사용될 수 있다. 이를 위해서 반도체 칩상에는 3개의 신호 라인만이 필요하다.
본 발명은 반도체 칩을 제조한 이후에 반도체 칩의 테스트 시에 특히 유용하게 사용될 수 있다. 이를 위해, 반도체 칩은 특정 시퀀스의 신호 및 명령어를 반도체 칩의 단자에 인가함으로써 특정 테스트 동작을 받되, 일반 동작시에는 상기 시퀀스는 허용되지 않으며, 수행되지 않는 것이 일반적이다. 테스트 동작으로의 전환 후에, 자동 테스트 머신은 칩이 서로 다른 기판 바이어스 전압으로 테스트되고 있다는 것을 나타내는 명령어를 칩에 입력한다. 후속해서 제어 신호(DISABLE, TRIM1, TRIM2)의 특정 상태를 나타내는 제어 워드가 입력된다. 이에 따라서 논리 디바이스(3) 및 스위칭 네트워크(4)가 구동된다. 이후에, 전압 펌프(1)가 스위칭 오프되거나 스위칭 네트워크(4)내의 저항(44, 45, 46)의 특정 조합이 기판 바이어스의 소망의 크기를 획득하도록 설정된다. 이후에, 반도체 칩 예컨대, DRAM의 기능 테스트가 수행된다. 이후에, 제어 신호(DISABLE, TRIM1, TRIM2)를 다양하게 조합하면서 동일한 또는 유사한 테스트가 수행될 수 있다.
일반 동작 동안, 특정 전압값이 출력 전압(VBB)용으로 설정된다. 이에 따라서 제어 신호(TRIM1, TRIM2, DISABLE)는 이를 위해서 미리 설정되고, 이는 예컨대 퓨즈 또는 풀-업 저항 또는 풀-다운 저항에 의해 달성된다.

Claims (10)

  1. 제어가능한 출력 전압을 생성하는 회로 장치로서,
    공급 전압을 받는 입력 단자, 제어 가능한 출력 전압을 제공하는 출력 단자 및 상기 제어 가능한 출력 전압을 제어하는 제어 단자를 구비한 전압 생성기와,
    기준 신호와 상기 제어 가능 출력 전압으로부터 유도된 비교기 제어 신호를 수신하는 입력단 및 상기 전압 생성기의 상기 제어 단자에 접속된 출력단을 구비한 비교기와,
    상기 전압 생성기에 공급될 상기 공급 전압을 받는 공급 단자와,
    제어 단자 및 상기 전압 생성기에 공급될 상기 공급 전압을 받는 제어 경로를 구비한 트랜지스터 - 상기 트랜지스터 중 제 1 트랜지스터는 상기 공급 단자 중 제 1 공급 단자와 상기 전압 생성기의 상기 입력 단자 중 하나의 입력 단자 사이에 접속되고, 상기 트랜지스터 중 제 2 트랜지스터는 상기 공급 단자 중 제 2 공급 단자와 상기 전압 생성기의 상기 입력 단자 중 다른 하나의 단자 사이에 접속됨 - 와,
    상기 트랜지스터의 상기 제어 단자에 접속되어서 상기 트랜지스터를 구동하는 트랜지스터 제어 신호를 출력하는 논리 디바이스와,
    상기 전압 생성기의 상기 출력 단자와 상기 비교기 제어 신호를 수신하는 상기 비교기의 상기 입력 단자 사이에 접속되어 있으며, 상기 비교기에 접속되어서 적어도 제 1 제어 신호 및 제 2 제어 신호를 수신하는 스위칭 네트워크를 포함하는 신호 경로 - 상기 제 1 및 제 2 제어 신호에 따라서 상기 제어 가능 출력 전압으로부터 유도되는 상기 비교기 제어 신호의 레벨이 달라짐 -
    를 포함하는 회로 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 제어 신호는 상기 논리 디바이스에 의해 수신되고,
    상기 트랜지스터를 스위칭 오프하기 위한, 상기 논리 디바이스에 의해 생성되는 상기 트랜지스터 제어 신호의 신호 레벨은 상기 논리 디바이스에 공급되는 상기 제 1 및 제 2 제어 신호의 상태 조합의 경우 중 한 경우에만 생성될 수 있는
    회로 장치.
  3. 제 1 항에 있어서,
    상기 논리 디바이스는 논리 조합을 수행하는 게이트를 포함하고 있으며,
    상기 논리 디바이스가 수신하는 상기 제 1 신호는 비반전 형태로 게이트 및 스위칭 네트워크에 의해 수신되고,
    상기 논리 디바이스가 수신하는 상기 제 2 신호는 반전된 형태로 게이트에 의해 수신되고, 또한 비반전된 형태로 상기 스위칭 네트워크에 수신되는
    회로 장치.
  4. 제 3 항에 있어서,
    상기 게이트는 NAND 게이트인
    회로 장치.
  5. 제 1 항에 있어서,
    상기 스위칭 네트워크는 적어도 두개의 저항을 포함하는 직렬 회로 및 상기 저항 중 적어도 하나와 병렬로 접속된 스위치를 구비하고,
    상기 스위치는 상기 제 1 및 제 2 제어 신호 각각에 의해 제어되는
    회로 장치.
  6. 제 5 항에 있어서,
    상기 저항은 일정한 배수만큼 쌍으로(in pairs) 차이가 나는 저항 값을 가지는
    회로 장치.
  7. 제 1 항에 있어서,
    상기 전압 생성기는 클로킹되는 방식으로 동작되는 전압 펌프이며,
    상기 클로킹되는 동작은 상기 전압 생성기의 상기 제어 단자에서 나타나는 신호에 의해 스위칭 온 및 스위칭 오프될 수 있는
    회로 장치.
  8. 제 7 항에 있어서,
    상기 전압 생성기에 공급되는 상기 공급 전압은 기준-그라운드 전위에 대한 전압이고,
    상기 전압 생성기에 의해 생성되는 상기 제어 출력 전압은 상기 공급 전압 범위 밖에 있는
    회로 장치.
  9. 제 6 항에 있어서,
    상기 배수는 2인
    회로 장치.
  10. 제 1 항에 있어서,
    상기 전압 생성기의 상기 제어 가능 출력 전압은 상기 제 1 및 제 2 제어 신호에 따라서 상기 스위칭 네트워크에 의해 시프트되는
    회로 장치.
KR1020037006502A 2000-11-14 2001-10-18 제어가능한 출력 전압을 생성하는 회로 장치 KR100618064B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10056293A DE10056293A1 (de) 2000-11-14 2000-11-14 Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung
DE10056293.0 2000-11-14
PCT/DE2001/003974 WO2002041096A1 (de) 2000-11-14 2001-10-18 Schaltungsanordnung zur erzeugung einer steuerbaren ausgangsspannung

Publications (2)

Publication Number Publication Date
KR20030057552A KR20030057552A (ko) 2003-07-04
KR100618064B1 true KR100618064B1 (ko) 2006-08-30

Family

ID=7663186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037006502A KR100618064B1 (ko) 2000-11-14 2001-10-18 제어가능한 출력 전압을 생성하는 회로 장치

Country Status (6)

Country Link
US (1) US6784650B2 (ko)
EP (1) EP1336135B1 (ko)
KR (1) KR100618064B1 (ko)
DE (1) DE10056293A1 (ko)
TW (1) TW556069B (ko)
WO (1) WO2002041096A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5034379B2 (ja) 2006-08-30 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム
KR101525701B1 (ko) * 2013-12-10 2015-06-03 삼성전기주식회사 출력 전압 제어 장치 및 이를 포함하는 전압 승압 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577897B2 (ja) * 1986-10-31 1997-02-05 日本テキサス・インスツルメンツ 株式会社 定電圧電源回路
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
JPH06162772A (ja) * 1992-11-25 1994-06-10 Sharp Corp 電源電圧降圧回路
US5907237A (en) * 1996-11-27 1999-05-25 Yamaha Corporation Voltage dropping circuit and integrated circuit
US6108804A (en) * 1997-09-11 2000-08-22 Micron Technology, Inc. Method and apparatus for testing adjustment of a circuit parameter
US5917311A (en) * 1998-02-23 1999-06-29 Analog Devices, Inc. Trimmable voltage regulator feedback network
DE19837153A1 (de) * 1998-08-17 2000-03-02 Micronas Intermetall Gmbh Pulsweitenmodulierter Gleichspannungswandler
DE19950541A1 (de) * 1999-10-20 2001-06-07 Infineon Technologies Ag Spannungsgenerator
FR2803400B1 (fr) * 1999-12-29 2003-01-10 St Microelectronics Sa Dispositif de regulation
FR2818761B1 (fr) * 2000-12-27 2003-03-21 St Microelectronics Sa Dispositif et procede de regulation de tension

Also Published As

Publication number Publication date
EP1336135B1 (de) 2016-01-20
US20030205992A1 (en) 2003-11-06
WO2002041096A1 (de) 2002-05-23
KR20030057552A (ko) 2003-07-04
EP1336135A1 (de) 2003-08-20
TW556069B (en) 2003-10-01
DE10056293A1 (de) 2002-06-06
US6784650B2 (en) 2004-08-31

Similar Documents

Publication Publication Date Title
KR100365736B1 (ko) 테스트패드를이용한반도체장치의내부전압발생회로및방법
US5331599A (en) Dynamically switchable reference voltage generator
KR20040110669A (ko) 내부전압 생성용 액티브 드라이버
US7679424B2 (en) Semiconductor device with pad switch
US7831845B2 (en) Power-up circuit and semiconductor memory apparatus with the same
US20090115505A1 (en) Semiconductor device with controllable decoupling capacitor
US6806691B2 (en) Regulator circuit for independent adjustment of pumps in multiple modes of operation
KR19990060766A (ko) 반도체메모리장치의내부전압발생회로
KR100618064B1 (ko) 제어가능한 출력 전압을 생성하는 회로 장치
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
KR100757411B1 (ko) 옵션 퓨즈 회로를 이용한 반도체 메모리 장치의 전압재설정 회로 및 그 방법
US6512698B2 (en) Semiconductor device
JP2904276B2 (ja) 半導体集積回路装置
KR100387192B1 (ko) 내부 전원 회로를 가진 반도체장치
KR100457160B1 (ko) 반도체 메모리 테스트 장치
KR20070077875A (ko) 반도체 메모리 장치의 기준전압 발생회로
US20060104143A1 (en) Internal voltage supplier for memory device
KR20010041422A (ko) 집적 회로
KR100550795B1 (ko) 파워 업 회로
TWI756084B (zh) 針對電池電壓的分壓器電路以及具備分壓器電路的電子裝置
US11522541B2 (en) Semiconductor device
EP0757352A1 (en) Threshold detecting device
KR100335452B1 (ko) 프로그래머블버퍼회로및이를구비한마스크롬장치
US7463074B2 (en) Integrated circuit and method for generating a ready signal
KR970004347B1 (ko) 신호지연회로 및 이를 사용한 스태틱램(sram)의 어드레스 천이 검출(atd) 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120810

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130816

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140814

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee