FR2648291A1 - Convertisseur de tension interne dans un circuit integre a semi conducteur - Google Patents

Convertisseur de tension interne dans un circuit integre a semi conducteur Download PDF

Info

Publication number
FR2648291A1
FR2648291A1 FR9002539A FR9002539A FR2648291A1 FR 2648291 A1 FR2648291 A1 FR 2648291A1 FR 9002539 A FR9002539 A FR 9002539A FR 9002539 A FR9002539 A FR 9002539A FR 2648291 A1 FR2648291 A1 FR 2648291A1
Authority
FR
France
Prior art keywords
circuit
buffer
output signal
supply
internal voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9002539A
Other languages
English (en)
Other versions
FR2648291B1 (fr
Inventor
Dong-Sun Min
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2648291A1 publication Critical patent/FR2648291A1/fr
Application granted granted Critical
Publication of FR2648291B1 publication Critical patent/FR2648291B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Electronic Switches (AREA)

Abstract

Un convertisseur de tension interne d'un circuit intégré à semi-conducteur selon l'invention comprend un oscillateur 1, un sous-circuit 10 incluant un tampon 2 et un circuit de pompage de charges 3 et une partie d'alimentation 4, un circuit principal 20 incluant un tampon 2' et un circuit de pompage de charges 3' et une partie d'alimentation 4', et un détecteur 5. Un ensemble d'étages convertisseurs de tension sont disposés en parallèle pour être divisés en fonctionnement, de sorte que la consommation inutile d'énergie est réduite dans le cas de la fourniture de l'alimentation de repos et la stabilité de la tension de source d'alimentation interne est également améliorée. Application aux dispositifs de mémoire à semi-conducteurs.

Description

La présente invention concerne des circuits utilisés
dans des dispositifs de mémoire à semiconducteur et, plus particu-
lièrement, un convertisseur de tension interne oui peut supprimer une instabilité de la tension et une quantité excessive de courant au repos puisque le nombre des étages convertisseurs de tension
interne en fonctionnement est différent selon la quantité de cou-
rant voulue, c'est-à-dire, une grande quantité de courant telle que dans le cas d'une source d'alimentation de déclenchement ou une faible quantité de courant telle que dans le cas d'une source
0 d'alimentation de repos.
Comme les dispositifs à semiconducteur ont tendance à im-
pliquer une haute densité, les dimensions des différents transistors
mis en oeuvre dans le circuit deviennent de plus en plus réduites.
Conformément à la tendance à la réduction des dimensions des tran-
sistors, il est apparu des inconvénients en ce que la fiabilité du transistor est diminuée pour la tension de source d'alimentation classique et que la consommation d'énergie des circuits intégrés
augmente. Ainsi, le convertisseur de tension interne tel que re-
présenté sur la Figure 1 des dessins annexés est inclus dans le circuit intégré pour atténuer ces problèmes, mais sa consommation d'énergie est très grande et devient la cause de dégradation de la
stabilité de la tension interne.
Un but de la présente invention est de fournir un conver-
tisseur de tension interne dans lequel un ensemble d'étages conver-
tisseurs de tension interne sont disposés en parallèle pour être divisés en fonctionnement, de sorte que la consommation inutile d'énergie soit réduite dans le cas de la fourniture de la tension d'alimentation de repos et la stabilité de la tension de source
d'alimentation interne soit également améliorée.
Une caractéristique de la présente invention réside dans un convertisseur de tension interne inclus dans un circuit intégré à semiconducteur qui comporte un ensemble d'étages convertisseurs de tension interne connectés en parallèle incluant un oscillateur pour engendrer une onde carrée d'une fréquence spécifiée, un tampon pour commander un circuit de pompage de charges après avoir reçu 26 4 91i
le signal de sortie de l'oscillateur comme signal d'entrée, un cir-
cuit de puissance pour contrôler le niveau d'une tension d'alimen-
tation interne par le circuit de pompage de charges, et un détec-
teur pour commander le fonctionnement du tampon en détectant la tension de source interne.
Ainsi, les étages convertisseurs de tension interne con-
nectés en parallèle comprennent le tampon, le circuit de pompage de charges, et le circuit de puissance, resepctivement, et plus d'un étage convertisseur est commandé selon l'étage de source de tension
interne.
D'autres caractéristiques et avantages de la présente
invention seront mis en évidence dans la description suivante,
donnée à titre d'exemple non limitatif, en référence aux dessins annexés dans lesquels: la Figure 1 est un schéma fonctionnel d'un convertisseur
de tension interne classique dans un circuit intégré à semiconduc-
teur; la Figure 2 est un schéma fonctionnel d'un convertisseur de tension interne dans un circuit intégré à semiconducteur selon la présente invention; la Figure 3 représente un exemple de réalisation d'un
convertisseur de tension interne dans un circuit intégré à semi-
conducteur selon la présente invention; la Figure 4 représente un circuit de polarisation réalisé selon la présente invention; la Figure 5 est un diagramme des temps dans la présente invention; et la Figure 6 représente une tension interne du convertisseur de tension interne dans un circuit intégré à semiconducteur selon
la présente invention.
On va maintenant décrire plus en détail la présente in-
vention en se référant aux dessins annexés.
La Figure 1 représente un schéma fonctionnel d'un conver-
tisseur de tension interne dans un circuit intégré à semiconducteur classique. Ce convertisseur de tension interne est réalisé dans une puce à semiconducteur. Ce convertisseur de tension interne comprend un oscillateur i réalisé avec des inverseurs ou des déclencheurs de Schmitt, un tampon 2 pour transmettre un signal engendré par l'oscillateur 1, un circuit de pompage de charges 3 pour engendrer un signal de sortie à paramètre excité en recevant le signal de sortie du tampon 2, et une partie d'alimentation 4 pour fournir une tension d'alimentation VOUT en recevant le signal de sortie de
la partie à pompage de charges 3.
Ce convertisseur de tension fournit le signal de sortie
de l'oscillateur 1 à la partie à pompage de charges 3 par l'inter-
médiaire du tampon 2 et fournit également le signal de sortie à paramètre excité de la partie à pompage de charges 3 comme tension d'alimentation VOUT par l'intermédiaire du transistor de puissance dans la partie d'alimentation 4. Ce convertisseur de tension interne fonctionne toujours sans rapport avec la tension interne et les états de fonctionnement dans la puce à semiconducteur, l'énergie
inutile étant ainsi gaspillée dans le mode de repos de la puce.
De plus, il n'y a pas de réaction de la tension interne vers l'étage d'entrée, de sorte que la stabilité de la tension interne est
détériorée pendant une opération active.
La F gure 2 est un scnéma fonctionnel du convertisseur de tension interne dans le circuit intégré à semiconducteur qui atténue
les inconvénients du circuit représenté sur la Figure 1. Ce conver-
tisseur de tension interne est divisé en un sous-circuit 10 et un circuit principal 20. Le sous-circuit 10 et le circuit principal 20 comprennent tous les deux les tampons 2 et 2' pour transmettre le signal de sortie de l'oscil.ateur 1, les parties à pompage de charges 3 et 3' pour engendrer le signal de sortie à paramètre excité en recevant le signal de sortie des tampons 2 et 2', et les parties d'alimentation 4 et 4' pour fournir la tension d'alimentation VOUT en recevant le signal de sortie de la partie à pompage de charges, respectivement. L'oscillateur 1 réalisé avec des inverseurs ou des déclencheurs de Schmitt est connecté aux deux tampons 2 et 2' du sous-circuit 10 et du circuit principal 20, et le noeud commun G
des parties d'alimentation 4 et 4' est connecté à un détecteur 5.
Le détecteur 5 fournit un signal de commande selon l'état de la tension d'alimentation de sortie VOUT au tampon 2'du circuit principal 20. Il y a un déphasage- de 180 degrés entre le signal de sortie du tampon dans le circuit principal 20 commandé par le signal de sortie du détecteur 5 et celui du tamoon dans le
sous-circuit 10 non commandé par le signal de sortie du détecteur 5.
Ainsi, les parties d'alimentation 4 et 4' du sous-circuit 10 et du
circuit principal 20 fournissent à tour de rôle la tension d'ali-
mentation. Dans ce cas, l'oscillateur 1 est connecté en commun aux tampons 2 et 2' des deux circuits 10 et 20, mais chaque oscillateur peut être utilisé indépendamment dans le sous-circuit 10 et dans le circuit principal 20. En outre, même si le convertisseur de tension interne comprend un sous-circuit 10 et un circuit principal 20, il peut être constitué de nombreux étages convertisseurs de tension en parallèle. Même si c'est le cas, un oscillateur peut être utilisé en commun ou beaucoup d'oscillateurs correspondant au nombre de
convertisseurs peuvent être mis en oeuvre.
Dans le convertisseur de tension interne représenté sur la Figure 2, le signal de sortie de l'oscillateur 1 est appliqué à la partie à pompage de charges 3 par l'intermédiaire du tampon 2
et le signal de sortie à paramètre excité est fourni par l'intermé-
diaire de la partie d'alimentation 4 comme tension d'alimentation VOUT. Pour cela,la tension de sortie fournie par le sous-circuit est utilisée comme tension de repos. A ce moment-là, le détecteur détecte la tension de l'étage de sortie, et, si la tension d'ali- mentation VOUT est amenée à chuter brusquement dans le cas de la fourniture de la tension de déclenchement ou de la commande de la charge connectéeà l'étage de sortie, le détecteur 5 commande alors le circuit principal 20 pour fournir le courant nécessaire pour la
commande de la charge. Ainsi, dans la présente invention, les dimen-
sions du composant se trouvant dans le sous-circuit 10 pour fournir
la tension de repos doivent être petites, alors que celles du compo-
sant dans le circuit principal 20 mis en fonctionnement selon l'état de la tension interne ou des conditions de fonctionnement doivent
être grandes.
La Figure 3 est un schéma de circuit réalisé du conver-
tisseur de tension interne dans le circuit intégré à semiconducteur.
Sur la Figure 3, l'oscillateur 1 est constitué de trois inverseurs Il, I2 et I3. Cet oscillateur peut être constitué également de déclencheurs de Schmitt. L'oscillateur i engendre l'impulsion
d'onde carrée.
Pareillement, le tampon 2 comprend trois inverseurs I6-I8. Les parties à pompage de charges 3 et 3' comprennent des transistors
à métal-oxyde-semiconducteur MOS Ml et M4 pour réaliser des conden-
sateurs, et d'autres transistors M2-M3 et MS-M6, respectivement.
De plus, les parties d'alimentation 4 et 4' comprennent des circuits de polarisation 7 et 7' pour limiter la tension pour une tension
constante et des transistors de puissance M8 et M9, respectivement.
Le détecteur 5 comprend pour renvoyer la tension de sortie VOUT du câté de l'entrée des résistances de division de tension Rl, R2 et des inverseurs I9 et IlO, et un transistor MOS M7 pour limiter le signal de sortie. De plus, une entrée d'une porte NON-ET ND4 incluse dans le tampon 2', constitué de la porte NON-ET ND4 et d'un inverseurl5,est connectéeau noeud E entre deux inverseurs I9
et 110.
On va maintenant décrire en détail la présente invention ayant cette structure en se référant à la Figure 5. L'oscillateur 1 réalisé avec des inverseurs ou des déclencheurs de Schmitt fournit l'impulsion d'onde carrée d'une fréquence spécifiée à un noeud A.
La tension du noeud A est appliquéeaux tampons 2 et 2', ce qui per-
met de commander respectivement les parties à pompage de charges 3 et 3'. Le signal de sortie du tampon 2 est appliqué au transistor MOS M4 de condensateur, et la tension de sortie est pompée par la tension d'onde carrée dans le condensateur. Le transistor MOS M6
fournit la.tension excitée à la partie d'alimentation 4.
Pareillement, le fonctionnement de l'autre partie à pompage
de charges 3' est le même que celui de la partie 3. Ainsi, les par-
ties d'alimentation 4 et 4' commandent les transistors MOS de puis-
sance M8 et M9, en étant commandées par les circuits de polarisation 7 et 7', pour fournir la tension d'alimentation interne VOUT à la puce à semiconducteur. De plus, le détecteur 5 est connecté au
noeud G pour détecter la tension VOUT et la fournir après la divi-
sion faite par les résistances RI et R2. Les inverseurs I9 et 10
limitent la voie de transfert vers le noeud B du tampon 2' en dé-
tectant la tension interne. Ainsi, quand la tension interne du circuit intégré baisse, le signal de niveau haut de l'inverseur I9 est appliqué à une borne d'entrée d'une porte NON-ET ND4, de sorte que la porte NON-ET ND4 fournit un signal de niveau bas. Après que ce signal ait été inversé en signal de niveau haut par l'inverseur I5, il est appliqué à la partie à pompage de charges 3' pour élever
la tension d'alimentation VOUT dans l'étage de sortie.
Par contre, quand la tension interne augmente, le signal d'état divisé par les résistances Ri et R2 est à un niveau haut et il est inversé en signal de niveau bas par l'inverseur I9. Ainsi, le signal de sortie de la porte NON-ET ND4 passe au niveau haut et le signal inversé par l'inverseur I5, au niveau bas, est appliqué
à la partie à pompage de charges 3', ce qui arrête le fonctionne-
ment de la partie à pompage de charges. De plus, le signal de niveau bas au noeud B passe au niveau haut au moyen de l'inverseur 110,
ce qui bloque de façon sûre le transistor MOS M9.
Pour cela, le détecteur 5 commande l'opération de marche-
a:rêt du circuit principal 20 en commandant la voie de transfert du tampon 2'. Ainsi, dans le cas du mode de repos, le sous-circuit 10 agit seul pour fournir la tension d'alimentatin VOUT à l'intérieur
du circuit intégré, alors que dans le cas de la source d'alimenta-
tion de déclenchement, le sous-circuit 10 et le circuit principal
agissent tous les deux pour fournir la tension VOUT.
La Figure 4 est un schéma de circuit réalisé de la pré-
sente invention, représentant la partie d'alimentation 4 connectée
à l'arrière de la partie à pompage de charges 3. Le circuit de pola-
risation 7 comprend des transistors MOS M14-M17 connectés en série, une résistance R3, et un transistor MOS M18. Dans le circuit de polarisation 7, la tension divisée par les transistors MOS M14-M17 agissant comme des diodes et la résistance R3, rend conducteur le transistor M18 de sorte que le circuit de polarisation 7 limite
l'excès de tension au-dessus d'une tension constante spécifiée.
Ainsi, la tension de sortieVOUTdu transistorMOS depuissanceM8est
bloquée à environ 4 VT (o VT est une tension de seuil du transis-
tor MOS), de sorte que la tension de sortie VOUT stable peut être
obtenue. En utilisant ces circuits de polarisation, on peut main-
tenir la tension d'alimentation interne VOUT au niveau de tension
constant sans rapport avec la tension d'alimentation externe.
La relation qui existe entre la tension d'alimentation externe VCC et la tension d'alimentation interne VOUT est représentée sur la
Figure 6.
On va maintenant décrire la relation fonctionnelle repré-
sentée sur la Figure 5. Dans le cas o il est nécessaire d'avoir une grande capacité de commande comme l'indique la Figure 5(a), puisque la tension interne est inférieure au niveau de tension spécifié de la tension d'alimentation VOUT, le signal de sortie de niveau haut du détecteur 5 au noeud B valide la porte NON-ET ND4 du tampon 2', ce qui permet de commander en même temps les deux
circuits de pompage de charges 3 et 3'. A ce moment-là, le transis-
tor MOS M7 est bloqué. Dans ce cas, les signaux de sortie des tam-
pons 2 et 2' ont un déphasage de 180 degrés entre eux, et les tran-
sistors de puissance M8 et M9 des parties d'alimentation 4 et 4'
sont rendus conducteurs successivement. Ainsi, la tension d'alimen-
tation externe peut fournir rapidement la tension interne. Mais, dans le cas du mode de repos tel que représenté sur la Figure 5(b), le signal de sortie du détecteur 5 passe au niveau bas et invalide la porte NON-ET ND4 du tampon 2'. De plus, le transistor MOS M7 est rendu conducteur et la partie d'alimentation 4' est bloquée, de sorte que le sous-circuit 10 est le seul commandé pour réduire la
consommation d'énergie.
Comme on l'a mentionné plus haut, la présente invention peut empêcher une consommation inutile d'énergie et améliorer la stabilité de la tension interne en étant constituée de plusieurs
étages convertisseurs de tension interne en parallèle, o le sous-
circuit 10 est commandé pour fournir la tension interne dans le cas o seule la tension de repos est nécessaire, alors que le circuit
principal est commandé selon l'état de la tension interne. En par-
ticulier, même dans le cas d'une grande capacité de commande telle que la source d'alimentation de déclenchement, l'ensemble des étages convertisseurs de tension interne peuvent fonctionner pour maintenir rapidement le niveau constant. En outre, si la combinaison logique du signal de sortie au noeud E du détecteur 5 et du signal d'horloge de fonctionnement interne est utilisée comme signal d'horloge de commande du convertisseur de tension interne, on peut
prévoir l'effet amélioré.
L'invention n'est en aucune manière limitée à l'exemple de réalisation décrit ci-dessus. Différentes modifications de
l'exemple de réalisation révélé ainsi que d'autres exemples de réa-
lisation de l'invention seront évidents pour l'homme de l'art en
se référant à la description de l'invention. Par conséquent, on
considère que les revendications annexées couvriront toutes les
modifications ou tous les exemples de réalisation tombant dans le
cadre de l'invention.

Claims (4)

REVENDICATIONS
1. Convertisseur de tension interne dans un circuit inté-
gré à semiconducteur, caractérisé en ce qu'il comprend: un oscillateur (1) pour engendrer un signal d'onde carrée; un sous-circuit (10) incluant un tampon (2) pour recevoir le signal d'onde carrée de l'oscillateur, un circuit de pompage de charges (3) pour engendrer un signal de sortie à paramètre excité
en recevant le signal de sortie du tampon, une partie d'alimenta-
tion (4) pour contrôler le signal de sortie du circuit de pompage de charges à un niveau de tension interne et fournir une tension d'alimentation; un circuit principal (20) incluant un tampon (2') pour recevoir le signal d'onde carrée de l'oscillateur (1) et un signal détecté d'un détecteur (5), un circuit de pompage de charges (3') pour engendrer un signal de sortie à paramètre excité en recevant le signal de sortie du tampon (2'), une partie d'alimentation (4') pour contrôler le signal de sortie du circuit de pompage de charges
(3') à un niveau de tension interne et fournir une tension d'ali-
mentation; et
le détecteur (5) pour commander le fonctionnement du tam-
pon (2') dans le circuit principal (20) en détectant la tension
d'alimentation interne.
2. Convertisseur de tension interne selon la revendication 1, caractérisé en ce que le circuit principal (20) comprend au moins un circuit principal et est connecté au sous-circuit (10)
en parallèle.
3. Convertisseur de tension interne selon la revendica-
tion 1, caractérisé en ce qu'il comprend en outre un oscillateur utilisé en commun (1;Il-I3), un moyen de combinaison logique (ND4) pour combiner le signal d'horloge engendré à l'intérieur dans le
circuit intégré à semiconducteur avec le signal de sortie du con-
vertisseur de tension interne comportant un ensemble de tampons séparés (2,2'), des parties à pompage de charges (3,3') et des parties d'alimentation (4,4'), et un moyen générateur de déphasage (I5) pour donner le déphasage de 180 degrés entre le signal de sortie du tampon (2') commandé par le moyen de combinaison logique (ND4) et le tampon (2) non commandé par le moyen de combinaison logique.
4. Convertisseur de tension interne selon l'une quelconque
des revendications 1 et 3, caractérisé en ce oue le nombre d'oscil-
lateurs pour fournir l'impulsion d'onde carrée au tampon est égal à celui des tampons, chaque tampon et chaque oscillateur étant mis en fonctionnement indépendammant d'un autre oscillateur et d'un
autre tampon.
FR9002539A 1989-06-10 1990-02-28 Convertisseur de tension interne dans un circuit integre a semi conducteur Expired - Lifetime FR2648291B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890008067A KR920010749B1 (ko) 1989-06-10 1989-06-10 반도체 집적소자의 내부전압 변환회로

Publications (2)

Publication Number Publication Date
FR2648291A1 true FR2648291A1 (fr) 1990-12-14
FR2648291B1 FR2648291B1 (fr) 1993-03-26

Family

ID=19287014

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9002539A Expired - Lifetime FR2648291B1 (fr) 1989-06-10 1990-02-28 Convertisseur de tension interne dans un circuit integre a semi conducteur

Country Status (9)

Country Link
US (1) US5072134A (fr)
JP (1) JP2902434B2 (fr)
KR (1) KR920010749B1 (fr)
CN (1) CN1030020C (fr)
DE (1) DE4006306C2 (fr)
FR (1) FR2648291B1 (fr)
GB (1) GB2232829B (fr)
IT (1) IT1248749B (fr)
NL (1) NL194900C (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2689294A1 (fr) * 1991-11-07 1993-10-01 Samsung Electronics Co Ltd Circuit de pompage de tension à utiliser dans des dispositifs de mémoire à semi-conducteur.

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
JPH04255989A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp 半導体記憶装置および内部電圧発生方法
JP2945508B2 (ja) * 1991-06-20 1999-09-06 三菱電機株式会社 半導体装置
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung
KR940003301B1 (ko) * 1991-12-20 1994-04-20 주식회사 금성사 Ce버스 심볼 엔코딩 처리회로
KR950002015B1 (ko) * 1991-12-23 1995-03-08 삼성전자주식회사 하나의 오실레이터에 의해 동작되는 정전원 발생회로
KR960000619B1 (ko) * 1991-12-27 1996-01-10 후지쓰 가부시끼가이샤 일괄소거형의 불휘발성 반도체 기억장치 및 그의 구동제어회로
US5313111A (en) * 1992-02-28 1994-05-17 Texas Instruments Incorporated Substrate slew circuit providing reduced electron injection
US5359244A (en) * 1992-07-31 1994-10-25 Sgs-Thomson Microelectronics, Inc. Gate drive circuit for a MOS power transistor
JP2831914B2 (ja) * 1992-09-30 1998-12-02 株式会社東芝 半導体集積回路装置
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
US5337284A (en) * 1993-01-11 1994-08-09 United Memories, Inc. High voltage generator having a self-timed clock circuit and charge pump, and a method therefor
JP3162564B2 (ja) * 1993-08-17 2001-05-08 株式会社東芝 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置
DE69327164T2 (de) * 1993-09-30 2000-05-31 St Microelectronics Srl Spannungserhöhungsschaltung zur Erzeugung von positiven und negativen erhöhten Spannungen
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
US5461591A (en) * 1993-12-02 1995-10-24 Goldstar Electron Co., Ltd. Voltage generator for semiconductor memory device
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
US5513225A (en) * 1994-08-31 1996-04-30 International Business Machines Corporation Resistorless phase locked loop circuit employing direct current injection
US5525932A (en) * 1994-08-31 1996-06-11 International Business Machines Corporation Lock indicator for phase locked loop circuit
US5491439A (en) * 1994-08-31 1996-02-13 International Business Machines Corporation Method and apparatus for reducing jitter in a phase locked loop circuit
US5502671A (en) * 1994-08-31 1996-03-26 Texas Instruments Incorporated Apparatus and method for a semiconductor memory configuration-dependent output buffer supply circuit
US5495207A (en) * 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
KR0137317B1 (ko) * 1994-12-29 1998-04-29 김광호 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로
JP2738335B2 (ja) * 1995-04-20 1998-04-08 日本電気株式会社 昇圧回路
US5612644A (en) * 1995-08-31 1997-03-18 Cirrus Logic Inc. Circuits, systems and methods for controlling substrate bias in integrated circuits
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
GB2324423B (en) * 1997-04-16 1999-07-21 Lsi Logic Corp Charge pump
KR100319164B1 (ko) * 1997-12-31 2002-04-22 박종섭 다중레벨검출에의한다중구동장치및그방법
JP3566060B2 (ja) * 1998-01-29 2004-09-15 富士通株式会社 半導体装置
US6456152B1 (en) 1999-05-17 2002-09-24 Hitachi, Ltd. Charge pump with improved reliability
US6278317B1 (en) 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
US6275096B1 (en) * 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
DE10056293A1 (de) * 2000-11-14 2002-06-06 Infineon Technologies Ag Schaltungsanordnung zur Erzeugung einer steuerbaren Ausgangsspannung
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation
DE10101558C1 (de) * 2001-01-15 2002-08-08 Infineon Technologies Ag Verfahren zum Steuern einer Versorgungsschaltung und integrierte Schaltung (z.B. DRAM-Speicherbaustein)
KR100406558B1 (ko) * 2001-12-21 2003-11-20 주식회사 하이닉스반도체 반도체 메모리 소자의 전압 발생장치
WO2003083595A1 (fr) * 2002-04-03 2003-10-09 Infineon Technologies Ag Ensemble de regulation de tension
JP3539947B2 (ja) * 2002-06-20 2004-07-07 沖電気工業株式会社 パワー検出回路付リミティングアンプ
TWI293464B (en) * 2003-07-08 2008-02-11 Winbond Electronics Corp Two phase internal voltage generator
DE102004011458B4 (de) * 2004-03-09 2007-01-04 Infineon Technologies Ag Schaltungsanordnung zur Bereitstellung einer geregelten Betriebsspannung für einen Datenträger und Verfahren zur Ansteuerung eines NMOS-Längsregeltransistors
KR100605575B1 (ko) * 2004-06-30 2006-07-31 주식회사 하이닉스반도체 테스트 모드시 전하 펌프에서의 토글링 주기를 변경할 수있는 내부 전압 발생 회로 및 방법
KR100806127B1 (ko) * 2006-09-06 2008-02-22 삼성전자주식회사 피크 커런트를 감소시키는 파워 게이팅 회로 및 파워게이팅 방법
JP6090214B2 (ja) * 2014-03-19 2017-03-08 株式会社デンソー 電源回路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2920966A1 (de) * 1978-05-24 1979-11-29 Nippon Electric Co Schaltungsanordnung mit isolierschicht-feldeffekttransistoren
EP0039946A2 (fr) * 1980-05-13 1981-11-18 Kabushiki Kaisha Toshiba Dispositif à circuit semiconducteur intégré
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
EP0173980A2 (fr) * 1984-08-31 1986-03-12 Hitachi, Ltd. Dispositif de circuit semi-conducteur intégré
DE3530092A1 (de) * 1984-10-19 1986-04-24 Mitsubishi Denki K.K., Tokio/Tokyo Substrat-potential erzeugende elektrische schaltung
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
DE3643546A1 (de) * 1985-12-20 1987-06-25 Mitsubishi Electric Corp Innere potentialerzeugerschaltung
DE3814667A1 (de) * 1987-04-30 1988-11-17 Samsung Semiconductor Tele Rueckspannungsgenerator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57199335A (en) * 1981-06-02 1982-12-07 Toshiba Corp Generating circuit for substrate bias
JPS58105563A (ja) * 1981-12-17 1983-06-23 Mitsubishi Electric Corp 基板バイアス発生回路
US4733108A (en) * 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
JPS60176121A (ja) * 1984-02-22 1985-09-10 Toshiba Corp 電圧降下回路
JPS61163655A (ja) * 1985-01-14 1986-07-24 Toshiba Corp 相補型半導体集積回路
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2920966A1 (de) * 1978-05-24 1979-11-29 Nippon Electric Co Schaltungsanordnung mit isolierschicht-feldeffekttransistoren
EP0039946A2 (fr) * 1980-05-13 1981-11-18 Kabushiki Kaisha Toshiba Dispositif à circuit semiconducteur intégré
US4439692A (en) * 1981-12-07 1984-03-27 Signetics Corporation Feedback-controlled substrate bias generator
US4585954A (en) * 1983-07-08 1986-04-29 Texas Instruments Incorporated Substrate bias generator for dynamic RAM having variable pump current level
EP0173980A2 (fr) * 1984-08-31 1986-03-12 Hitachi, Ltd. Dispositif de circuit semi-conducteur intégré
DE3530092A1 (de) * 1984-10-19 1986-04-24 Mitsubishi Denki K.K., Tokio/Tokyo Substrat-potential erzeugende elektrische schaltung
DE3643546A1 (de) * 1985-12-20 1987-06-25 Mitsubishi Electric Corp Innere potentialerzeugerschaltung
DE3814667A1 (de) * 1987-04-30 1988-11-17 Samsung Semiconductor Tele Rueckspannungsgenerator

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE *
SIEMENS FORSCHUNGS- UND ENTWICKLUNGSBERICHTE *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2689294A1 (fr) * 1991-11-07 1993-10-01 Samsung Electronics Co Ltd Circuit de pompage de tension à utiliser dans des dispositifs de mémoire à semi-conducteur.

Also Published As

Publication number Publication date
KR910001774A (ko) 1991-01-31
CN1048122A (zh) 1990-12-26
NL9000482A (nl) 1991-01-02
JPH0329510A (ja) 1991-02-07
NL194900B (nl) 2003-02-03
IT9020565A1 (it) 1991-12-07
KR920010749B1 (ko) 1992-12-14
NL194900C (nl) 2003-06-04
DE4006306C2 (de) 1996-02-22
US5072134B1 (fr) 1993-08-10
IT1248749B (it) 1995-01-27
GB2232829B (en) 1994-03-23
IT9020565A0 (fr) 1990-06-07
GB9004426D0 (en) 1990-04-25
GB2232829A (en) 1990-12-19
DE4006306A1 (de) 1990-12-20
CN1030020C (zh) 1995-10-11
US5072134A (en) 1991-12-10
JP2902434B2 (ja) 1999-06-07
FR2648291B1 (fr) 1993-03-26

Similar Documents

Publication Publication Date Title
FR2648291A1 (fr) Convertisseur de tension interne dans un circuit integre a semi conducteur
FR3107627A1 (fr) Circuit de contrôle d'une photodiode SPAD
FR2689294A1 (fr) Circuit de pompage de tension à utiliser dans des dispositifs de mémoire à semi-conducteur.
EP1916762B1 (fr) Oscillateur à quartz asservi en amplitude avec domaine étendu de tension et de température
FR2928506A1 (fr) Circuit electronique et modulateur delta-sigma en temps continu
US4843256A (en) Controlled CMOS substrate voltage generator
EP0591022A1 (fr) Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrappe
FR2668668A1 (fr) Generateur de tension de substrat pour un dispositif a semiconducteurs.
FR2616602A1 (fr) Circuit de remise sous tension pour circuit integre en technologie mos
US7164300B2 (en) Power-low reset circuit
FR2783941A1 (fr) Circuit de regulation d'une tension de sortie d'un dispositif a pompe de charges positives
FR2719135A1 (fr) Circuit de limitation de tension avec comparateur à hystérésis.
FR2840470A1 (fr) Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre
EP3070798B1 (fr) Dispositif de protection contre des surtensions
US7616032B2 (en) Internal voltage initializing circuit for use in semiconductor memory device and driving method thereof
EP0639001B1 (fr) Circuit de filtrage d'un signal impulsionnel et circuit intégré comportant un tel circuit
FR2624328A1 (fr) Circuit generateur de forme d'onde a double pente, notamment pour circuit de pilotage d'amplificateur de detection de memoire
EP0323367B1 (fr) Circuit de remise sous tension pour circuit intégré en technologie MOS
FR2782421A1 (fr) Dispositif de generation d'une haute tension
FR2783650A1 (fr) Circuit de commutation de source de courant
FR2857793A1 (fr) Circuit de commutation d'un composant electronique et d'une alimentation
FR2768274A1 (fr) Circuit de generation d'une haute tension de programmation ou d'effacement d'une memoire
EP0678868B1 (fr) Circuit multiplicateur de tension
FR2874467A1 (fr) Circuit pour un generateur d'eeprom haute tension
FR3089723A1 (fr) Circuit retardateur